[go: up one dir, main page]

JP2007324391A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2007324391A
JP2007324391A JP2006153372A JP2006153372A JP2007324391A JP 2007324391 A JP2007324391 A JP 2007324391A JP 2006153372 A JP2006153372 A JP 2006153372A JP 2006153372 A JP2006153372 A JP 2006153372A JP 2007324391 A JP2007324391 A JP 2007324391A
Authority
JP
Japan
Prior art keywords
region
insulating film
nmis
semiconductor device
pmis
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2006153372A
Other languages
English (en)
Inventor
Nobumasa Tamura
暢征 田村
Jun Suzuki
純 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2006153372A priority Critical patent/JP2007324391A/ja
Priority to US11/654,672 priority patent/US20070278589A1/en
Publication of JP2007324391A publication Critical patent/JP2007324391A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/791—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions
    • H10D30/792—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions comprising applied insulating layers, e.g. stress liners
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0167—Manufacturing their channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/8311—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET] the IGFETs characterised by having different channel structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/85—Complementary IGFETs, e.g. CMOS

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Formation Of Insulating Films (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】ＮＭＩＳトランジスタに損傷を与えることなく、ＮＭＩＳ領域上の内部応力を有する絶縁膜がＰＭＩＳ領域上の絶縁膜に比べて引張応力を有する半導体装置を製造する方法、並びに、該方法によって製造された半導体装置を提供する。
【解決手段】半導体装置は、半導体基板(1)におけるＮＭＩＳ領域(3)上に形成されたＮＭＩＳトランジスタと、半導体基板(1)におけるＮＭＩＳ領域(3)と間隔をおいて形成されたＰＭＩＳ領域(4)上に形成されたＰＭＩＳトランジスタと、半導体基板(1)上に、ＮＭＩＳトランジスタとＰＭＩＳトランジスタとを覆うように形成され、内部応力を有する連続した応力絶縁膜(22、22a)とを備える。応力絶縁膜(22、22a)におけるＮＭＩＳ領域上に位置する部分(22a)は、ＰＭＩＳ領域(4)上に位置する部分(22)に比べて、引張の内部応力を有している。
【選択図】図１

Description

本発明は、半導体基板上に、ＮＭＩＳ及びＰＭＩＳトランジスタを覆うように形成された内部応力を有する応力絶縁膜を有し、ＮＭＩＳ領域上の応力絶縁膜がＰＭＩＳ領域上の応力絶縁膜に比べて引張応力を有する半導体装置及びその製造方法に関する。
近年、半導体装置の電流駆動力を高める目的で、ＮＭＩＳ及びＰＭＩＳトランジスタを覆う内部応力を持つ絶縁膜を用いて、電子の移動度を向上させる構造及び方法が提案されている。例えば、半導体基板の全面に、ＮＭＩＳ及びＰＭＩＳトランジスタを覆うように、ＬＰＣＶＤ法により、引張の内部応力を有する窒化膜を形成して、該窒化膜におけるＰＭＩＳトランジスタ上の部分を除去する。その後、半導体基板１の全面に、ＰＥＣＶＤ法により、圧縮応力を有する窒化膜を形成することで、ＰＭＩＳ領域上には圧縮応力を有する窒化膜が形成されると共に、ＮＭＩＳ領域上には引張の内部応力を有する窒化膜が形成された構造を実現する方法が提案されている。
図６（ａ）〜（ｅ）は、従来の半導体装置の製造方法を工程順に示す断面図である。
まず、図６（ａ）では、半導体基板１０１に、素子分離１０２により互いに分離されたｐ型ウェルを含むＮＭＩＳ領域１０３とｎ型ウェルを含むＰＭＩＳ領域１０４とが形成されている。ＮＭＩＳ領域１０３の上にはゲート絶縁膜１０７及びゲート電極１０９からなるＮＭＩＳトランジスタのゲート部が形成されており、ＰＭＩＳ領域１０４の上にはゲート絶縁膜１０８及びゲート電極１１０からなるＰＭＩＳトランジスタのゲート部が形成されている。ＮＭＩＳ領域１０３には、ｎ型不純物イオンが注入されたｎ型ソース・ドレイン領域１１９が形成されており、ｎ型ソース・ドレイン領域１１９は、ＮＭＩＳトランジスタのゲート部の両側面の下側の領域に形成されたｎ型エクステンション領域１１４を有しており、ＰＭＩＳ領域１０４には、同様に、ｐ型の不純物イオンが注入されたｐ型エクステンション領域１１５を有するｐ型ソース・ドレイン領域１２０が形成されている。また、ＮＭＩＳ及びＰＭＩＳトランジスタのゲート部の側面上にはサイドウォール１１７及び１１８がそれぞれ形成されている。また、ゲート電極１０９及び１１０の各上部、並びにソース・ドレイン領域１１９及び１２０の各上部にはシリサイド層１２１が形成されている。
図６（ｂ）では、図６（ａ）に示した状態から、ＣＶＤ法を用いて、半導体基板１０１の全面に、ＮＭＩＳ及びＰＭＩＳトランジスタを覆うように、引張の内部応力を有する窒化膜１２２ａを形成する。続いて、窒化膜１２２ａの上に、ＰＭＩＳ領域１０４を開口する第１のレジストマスク１２８を形成する。
次に、図６（ｃ）では、図６（ｂ）に示した状態から、第１のレジストマスク１２８を用いてエッチングすることにより、窒化膜１２２ａにおけるＰＭＩＳ領域１０４上の部分を除去する。その後、第１のレジストマスク１２８を除去する。
次に、図６（ｄ）に示すように、ＣＶＤ法を用いて、半導体基板１０１の全面に、圧縮応力を有する窒化膜１２２ｂを形成する。続いて、窒化膜１２２ｂの上に、ＮＭＩＳ領域１０３を開口する第２のレジストマスク１３０を形成する。
次に、図６（ｅ）に示すように、第２のレジストマスク１３０を用いてエッチングすることにより、窒化膜１２２ｂにおける窒化膜１２２ａ上の部分を除去する。その後、第２のレジストマスク１３０を除去し、以降、配線部等を形成する（以上、例えば特許文献１参照）。
特開２００３−６００７６号公報
ところで、前述した従来の半導体装置の製造方法によると、図６（ｃ）の工程において、ＰＭＩＳ領域１０４上の引張の内部応力を有する窒化膜１２２ａを除去する際に、ソース・ドレイン領域１２０、ゲート電極１２１、シリサイド層１２１、又はサイドウォール１１８に損傷を与え、ＰＭＩＳトランジスタの特性を劣化させる危険性が大きい。
前記に鑑み、本発明の目的は、ＭＩＳトランジスタに損傷を与えることなく、内部応力を有する絶縁膜のうちＮＭＩＳ領域上の部分がＰＭＩＳ領域上の部分に比べて引張の内部応力を有する半導体装置を製造する方法を提供すると共に、その方法により製造された半導体装置を提供する。
本発明の一側面に係る半導体装置は、半導体基板におけるＮＭＩＳ領域上に形成されたＮＭＩＳトランジスタと、半導体基板におけるＰＭＩＳ領域上に形成されたＰＭＩＳトランジスタと、半導体基板上に、ＮＭＩＳトランジスタとＰＭＩＳトランジスタとを覆うように形成され、内部応力を有する連続した応力絶縁膜とを備え、応力絶縁膜におけるＮＭＩＳ領域上に位置する部分は、応力絶縁膜におけるＰＭＩＳ領域上に位置する部分に比べて、引張の内部応力を有している。
本発明の一側面に係る半導体装置によると、応力絶縁膜におけるＮＭＩＳ領域上に位置する部分は、応力絶縁膜におけるＰＭＩＳ領域上に位置する部分に比べて、引張の内部応力を有しているため、ＮＭＩＳトランジスタの駆動能力が向上する。また、応力絶縁膜は連続した膜において、ＮＭＩＳ領域上に位置する部分がＰＭＩＳ領域上に位置する部分に比べて引張の内部応力を有するので、製造工程においてＮＭＩＳ及びＰＭＩＳトランジスタに損傷を与えることなく、駆動能力に優れたＮＭＩＳトランジスタを実現できる。
本発明の一側面に係る半導体装置において、応力絶縁膜におけるＰＭＩＳ領域上に位置する部分は、圧縮の内部応力を有していることが好ましい。
このようにすると、ＮＭＩＳトランジスタに加えて、ＰＭＩＳトランジスタの駆動能力も向上させることができる。
本発明の一側面に係る半導体装置において、応力絶縁膜におけるＮＭＩＳ領域上に位置する部分は、応力絶縁膜におけるＰＭＩＳ領域上に位置する部分に比べて、水素含有量が少ない場合には、応力絶縁膜におけるＮＭＩＳ領域上に位置する部分がＰＭＩＳ領域上に位置する部分に比べて引張の内部応力を有する。
本発明の一側面に係る半導体装置において、ＮＭＩＳトランジスタは、ＮＭＩＳ領域上に形成された第１のゲート絶縁膜及び第１のゲート電極よりなる第１のゲート部と、第１のゲート部の側面に形成された第１の側壁絶縁膜と、ＮＭＩＳ領域における第１のゲート部の側方に位置する領域に形成された第１のエクステンション拡散領域とを備え、ＰＭＩＳトランジスタは、ＰＭＩＳ領域上に形成された第２のゲート絶縁膜及び第２のゲート電極よりなる第２のゲート部と、第２のゲート部の側面に形成された第２の側壁絶縁膜と、ＰＭＩＳ領域における第２のゲート部の側方に位置する領域に形成された第２のエクステンション拡散領域とを備えていることが好ましい。
本発明の一側面に係る半導体装置において、応力絶縁膜の上に形成された層間絶縁膜をさらに備え、層間絶縁膜におけるＮＭＩＳ領域上に位置する部分が引張の内部応力を有しており、層間絶縁膜におけるＰＭＩＳ領域上に位置する部分が圧縮の内部応力を有している場合には、ＮＭＩＳ及びＰＭＩＳトランジスタの駆動能力がさらに向上する。
本発明の一側面に係る半導体装置の製造方法は、半導体基板におけるＮＭＩＳ領域上にＮＭＩＳトランジスタを形成し、半導体基板におけるＰＭＩＳ領域上にＰＭＩＳトランジスタを形成する工程（ａ）と、半導体基板上に、ＮＭＩＳトランジスタ及びＰＭＩＳトランジスタを覆う内部応力を有する応力絶縁膜を形成する工程（ｂ）と、応力絶縁膜の上に、ＰＭＩＳ領域をマスクするように、紫外光を透過しない保護膜を形成する工程（ｃ）と、工程（ｃ）よりも後に、半導体基板に対して紫外光を照射することにより、応力絶縁膜における前記ＮＭＩＳ領域上に位置する部分に、応力絶縁膜におけるＰＭＩＳ領域上に位置する部分に比べて、引張の内部応力を持たせる工程（ｄ）とを備える。
本発明の一側面に係る半導体装置の製造方法によると、ＰＭＩＳ領域上に形成した保護膜をマスクとして、紫外光を照射することにより、応力絶縁膜におけるＮＭＩＳ領域上に位置する部分を、応力絶縁膜におけるＰＭＩＳ領域上に位置する部分に比べて、引張の内部応力を持たせるため、ＮＭＩＳトランジスタの駆動能力を向上させることができる。また、紫外光を用いて、応力絶縁膜におけるＮＭＩＳ領域上に位置する部分をＰＭＩＳ領域上に位置する部分に比べて引張の内部応力を持たせるので、ＮＭＩＳ及びＰＭＩＳトランジスタに損傷を与えることなく、駆動能力に優れたＮＭＩＳトランジスタを形成することができる。
本発明の一側面に係る半導体装置の製造方法において、工程（ｂ）は、圧縮の内部応力を有する応力絶縁膜を形成する工程を含むことが好ましい。
このよにすると、ＮＭＩＳトランジスタに加えて、ＰＭＩＳトランジスタの駆動能力も向上させることができる。
本発明の一側面に係る半導体装置の製造方法において、工程（ｄ）では、紫外光を照射することによって、応力絶縁膜におけるＮＭＩＳ領域上に位置する部分が、応力絶縁膜におけるＰＭＩＳ領域上に位置する部分に比べて、水素含有量が少なくなる場合には、応力絶縁膜におけるＮＭＩＳ領域上に位置する部分がＰＭＩＳ領域上に位置する部分に比べて引張の内部応力を有する。
本発明の一側面に係る半導体装置の製造方法において、工程（ｂ）よりも後であって且つ工程（ｃ）よりも前に、応力絶縁膜の上にエッチングストッパー膜を形成する工程をさらに備えることが好ましい。
このようにすると、ＰＭＩＳ領域をマスクする保護膜を形成する際におけるＮＭＩＳ領域上の応力絶縁膜の膜減りを防止することができる。このため、応力絶縁膜におけるＮＭＩＳ領域上の部分は、膜減りによる引張の内部応力の減少が抑制され、優れた引張の内部応力を有する膜となる。
本発明の一側面に係る半導体装置の製造方法において、工程（ｂ）よりも後であって且つ工程（ｃ）よりも前に、応力絶縁膜の上に層間絶縁膜を形成する工程（ｅ）をさらに備え、工程（ｃ）は、層間絶縁膜の上に、ＰＭＩＳ領域をマスクするように保護膜を形成する工程を含むことが好ましい。
このようにすると、ＰＭＩＳ領域をマスクする保護膜を形成する際におけるＮＭＩＳ領域上の応力絶縁膜の膜減りを防止することができる。このため、応力絶縁膜におけるＮＭＩＳ領域上の部分は、膜減りによる引張の内部応力の減少が抑制され、優れた引張の内部応力を有する膜となる。
本発明の一側面に係る半導体装置の製造方法において、工程（ｅ）は、応力絶縁膜におけるＰＭＩＳ領域上に位置する部分上に、圧縮の内部応力を有する第１の層間絶縁膜を形成する工程であり、工程（ｃ）は、第１の層間絶縁膜の上に、ＰＭＩＳ領域をマスクするように保護膜を形成する工程を含み、工程（ｄ）よりも後に、応力絶縁膜におけるＮＭＩＳ領域上に位置する部分上に、引張の内部応力を有する第２の層膜絶縁膜を形成する工程をさらに備える場合には、ＮＭＩＳ及びＰＭＩＳトランジスタの駆動能力がさらに向上する。
本発明の一側面に係る半導体装置の製造方法において、工程（ｃ）よりも前に、保護膜を形成する下地膜の表面を平坦化しておくことが好ましい。
本発明の一側面に係る半導体装置の製造方法において、保護膜としてシリコンよりなる膜を用いることができる。
本発明の一側面に係る半導体装置の製造方法において、保護膜は、膜厚が５ｎｍ以上であれば、紫外光の透過を防止することができる。
本発明の一側面に係る半導体装置の製造方法において、層間絶縁膜上に保護膜を形成する場合には、該保護膜として窒化物よりなる膜を用いることができる。
本発明の一側面に係る半導体装置の製造方法において、工程（ｄ）において、基板温度が３５０℃以上であって且つ６００℃以下であれば、応力絶縁膜におけるＮＭＩＳ流域上の部分に引張の内部応力を持たせることができると共に、ＮＭＩＳ及びＰＭＩＳトランジスタへの熱による損傷を防止することができる。
本発明の一側面に係る半導体装置の製造方法において、工程（ａ）において、ＮＭＩＳトランジスタは、ＮＭＩＳ領域上に形成された第１のゲート絶縁膜及び第１のゲート電極よりなる第１のゲート部と、第１のゲート部の側面に形成された第１の側壁絶縁膜と、ＮＭＩＳ領域における第１のゲート部の側方に位置する領域に形成された第１のエクステンション拡散領域とを備え、ＰＭＩＳトランジスタは、ＰＭＩＳ領域上に形成された第２のゲート絶縁膜及び第２のゲート電極よりなる第２のゲート部と、第２のゲート部の側面に形成された第２の側壁絶縁膜と、ＰＭＩＳ領域における第２のゲート部の側方に位置する領域に形成された第２のエクステンション拡散領域とを備えていることが好ましい。
本発明の一側面に係る半導体装置及びその製造方法によると、ＰＭＩＳ領域上に形成した保護膜をマスクとして、紫外光を照射することにより、応力絶縁膜におけるＮＭＩＳ領域上に位置する部分を、応力絶縁膜におけるＰＭＩＳ領域上に位置する部分に比べて、引張の内部応力を持たせるため、ＮＭＩＳ及びＰＭＩＳトランジスタに損傷を与えることなく、ＮＭＩＳトランジスタの駆動能力を向上させることができる。
（第１の実施形態）
まず、本発明の第１の実施形態に係る半導体装置について説明する。
図１は本発明の第１の実施形態に係る半導体装置の断面構造を示している。
図１に示すように、例えばシリコンからなる半導体基板１には、素子分離２により互いに分離されたｐ型ウェルを含むＮＭＩＳ領域３とｎ型ウェルを含むＰＭＩＳ領域４とが形成されている。
ＮＭＩＳ領域３の上には、下から順次形成されたゲート絶縁膜７及びゲート電極９からなるＮＭＩＳトランジスタのゲート部が形成されている。ＰＭＩＳ領域４の上には、下から順次形成されたゲート絶縁膜８及びゲート電極１０からなるＰＭＩＳトランジスタのゲート部が形成されている。
ＮＭＩＳ領域３には、ヒ素等のｎ型不純物イオンが注入された不純物拡散層であるｎ型ソース・ドレイン領域１９が形成されている。ｎ型ソース・ドレイン領域１９は、ＮＭＩＳトランジスタのゲート部の両側面の下側の領域に形成された接合深さが比較的浅いｎ型エクステンション領域１４を有している。ＰＭＩＳ領域４には、同様に、ホウ素等のｐ型の不純物イオンが注入されたｐ型エクステンション領域１５を有するｐ型ソース・ドレイン領域２０が形成されている。
ＮＭＩＳトランジスタのゲート部の側面上には、酸化膜からなる断面Ｉ字状（板状）のオフセットスペーサ１２が形成されており、該オフセットスペーサ１２の側面上には、例えば窒化シリコン（ＳｉＮ）からなるサイドウォール１７が形成されている。ＰＭＩＳトランジスタのゲート部の側面上には、同様に、酸化膜からなる断面Ｉ字状のオフセットスペーサ１３が形成されており、該オフセットスペーサ１３の側面上には、例えば窒化シリコンからなるサイドウォール１８が形成されている。また、ゲート電極９及び１０の各上部、並びにソース・ドレイン領域１９及び２０の各上部には、例えばＮｉ、Ｃｏ、又はＴｉ等の金属膜とシリコンとが熱処理によって反応してなるシリサイド層２１が形成されている。
半導体基板１の全面上には、ＮＭＩＳトランジスタ及びＰＭＩＳトランジスタを覆うように、連続した窒化膜が形成されており、該窒化膜は、ＮＭＩＳ領域３上に形成された引張の内部応力を有する窒化膜２２ａとＰＭＩＳ領域４上に形成された圧縮応力を有する窒化膜２２とからなっている。このように、ＮＭＩＳ領域３上の窒化膜２２ａはＰＭＩＳ領域４上の窒化膜２２と比較して引張の内部応力を有している。窒化膜２２及び窒化膜２２ａの上には、層間絶縁膜２６が形成されており、該層間絶縁膜２６の上には図示しない配線部等が形成されている。
次に、本発明の第１の実施形態に係る半導体装置の製造方法について、図２（ａ）〜（ｅ）及び図３（ａ）〜（ｄ）を参照しながら説明する。
図２（ａ）〜（ｅ）及び図３（ａ）〜（ｄ）は、本発明の第１の実施形態に係る製造方法を工程順に示す断面図である。
まず、図２(ａ)に示すように、半導体基板１の上に、通常の素子分離形成方法により素子分離２を形成した後、半導体基板１に不純物注入を行いｐ型ウェルを含むＮＭＩＳ領域３とｎ型ウェルを含むＰＭＩＳ領域４とを形成する。
次に、図２(ｂ)に示すように、半導体基板１上に、熱酸化等により例えばＳｉＯ2 、ＳｉＯＮ、又はＨｆＳｉＯＮよりなる絶縁膜５を形成し、該絶縁膜５の上に、例えば厚さが約１４０ｎｍのポリシリコン膜６を堆積する。
次に、図２(ｃ)に示すように、フォトリソグラフィー及びドライエッチング技術を用いてパターニングを行い、ＮＭＩＳ領域３及びＰＭＩＳ領域４に、ゲート絶縁膜７及びゲート電極９からなるＮＭＩＳトランジスタのゲート部と、ゲート絶縁膜８及びゲート電極１０からなるＰＭＩＳトランジスタのゲート部をそれぞれ形成する。
次に、図２(ｄ)に示すように、半導体基板１上の全面に、化学気相堆積（ＣＶＤ）によりＮＭＩＳトランジスタ及びＰＭＩＳトランジスタの各ゲート部の側面及び上面を覆うように、厚さが約１４ｎｍの酸化膜（図示せず）を形成した後に、エッチバックにより、ＮＭＩＳトランジスタ及びＰＭＩＳトランジスタの各ゲート部の側面に断面Ｉ字状（板状）のオフセットサイドウォール１２及び１３をそれぞれ形成する。なお、酸化膜には、例えば高温酸化（ＨＴＯ）膜等を用いればよい。
次に、図２(ｅ)に示すように、ゲート電極９及びオフセットスペーサ１２をマスクとして、ＮＭＩＳトランジスタのゲート部の両側面の下側におけるＮＭＩＳ領域３に、例えばヒ素等のｎ型不純物を注入してｎ型エクステンション領域１４を形成する。また、ゲート電極１０及びオフセットスペーサ１３をマスクとして、ＰＭＩＳトランジスタのゲート部の両側面の下側におけるＰＭＩＳ領域４に、例えばホウ素等のｐ型不純物を注入してｐ型エクステンション領域１５を形成する。
次に、図３(ａ)に示すように、半導体基板１上の全面に、例えば厚さが６５ｎｍ程度のシリコン窒化膜を堆積した後に、該シリコン窒化膜をエッチバックすることにより、オフセットスペーサ１２及び１３の各側面上に、例えばシリコン窒化膜等からなるサイドウォール１７及び１８をそれぞれ形成する。続いて、ＮＭＩＳ領域３に、ゲート電極９、オフセットスペーサ１２及びサイドウォール１７を注入マスクとして、ｎ型不純物を選択的に注入してｎ型のソース・ドレイン領域１９を形成し、また、ＰＭＩＳ領域４に、ゲート電極１０、オフセットスペーサ１３及びサイドウォール１８を注入マスクとして、ｐ型不純物を選択的に注入してｐ型のソース・ドレイン領域２０を形成する。さらに、例えば１０００℃程度の短時間での熱処理によって活性化処理を行った後に、半導体基板１上の全面に、スパッタ法により、例えばＮｉ、Ｃｏ、又はＴｉ等の金属膜を成長させて熱処理を行うことにより、ゲート電極９及び１０の各上部、並びにソース・ドレイン領域１９及び２０の各上部に、金属膜とシリコンとが反応してなるシリサイド層２１を形成する。
次に、図３（ｂ）に示すように、半導体基板１上の全面に、ＬＰ−ＣＶＤ法により、ＮＭＩＳトランジスタ及びＰＭＩＳトランジスタを覆うように、厚さが３０ｎｍ程度の圧縮応力を有する窒化膜２２（なお、窒化膜２２は単層であっても複数層であってもよい。）を形成する。なお、ここでは、窒化膜２２として、通常のＣＶＤ法を用いて形成した窒化膜を用いてもよい。続いて、半導体基板１上の全面に、紫外光を透過しない材料よりなる保護膜２３ａ、例えば、アモルファスシリコン膜又は多結晶シリコン膜よりなる保護膜２３ａを約１００ｎｍ形成した後に、ＮＭＩＳ領域３を開口する第１のレジストマスク２４ａを用いてエッチングすることにより、保護膜２３ａにおけるＮＭＩＳ領域３上の部分を除去する。また、保護膜２３ａの膜厚としては、紫外光の透過を防止できる５ｎｍ以上であれば良いが、パターン化のしやすさを考慮すると２００ｎｍ以下の膜厚であることがより好ましい。
なお、本工程において、窒化膜２２上に、例えば紫外光を透過する酸化膜をエッチングストッパー膜として約１０ｎｍ形成した後に、保護膜２３を形成するようにしてもよい。このようにすると、保護膜２３ａにおけるＮＭＩＳ領域３上の部分を除去する際に、酸化膜がエッチングストッパー膜として機能するので、窒化膜２２におけるＮＭＩＳ領域３上の部分の膜減りを防止することができる。
次に、図３（ｃ）に示すように、第１のレジストマスク２４ａを除去した後に、半導体基板１の温度を４００℃程度に昇温し、紫外光２５を半導体基板１の全面に照射する。これにより、紫外光は、ＰＭＩＳ領域４上では保護膜２３ａによってマスクされ、窒化膜２２におけるＮＭＩＳ領域３上の部分に照射される。したがって、窒化膜２２におけるＮＭＩＳ領域３上の部分は引張の内部応力を有する窒化膜２２ａに変化する。その結果、ＮＭＩＳ領域３上には引張の内部応力を有する窒化膜２２ａが形成され、ＰＭＩＳ領域４上には圧縮応力を有する窒化膜２２が形成されていることになる。また、言い換えると、窒化膜２２におけるＮＭＩＳ領域３上の部分は、紫外光によって膜中の水素含有量が低減された窒化膜２２ａに変化することから、ＮＭＩＳ領域３上の窒化膜２２ａにおける水素含有量は、ＰＭＩＳ領域４上の水素含有量よりも少ないものである。
なお、紫外光２５を照射する際の半導体基板１の温度は、ＮＭＩＳ領域３上の窒化膜に引張応力を与えることができる３５０℃以上であればよく、ソース・ドレイン領域１９等への熱による損傷を考慮すると６００℃以下であることがより好ましい。
次に、図３（ｄ）に示すように、ＰＭＩＳ領域４上に残存する保護膜２３ａを除去した後に、窒化膜２２及び窒化膜２２ａの上に、層間絶縁膜２６を形成し、以降、コンタクトや配線部等を形成する。
本発明の第１の実施形態に係る半導体装置の製造方法によると、半導体基板１上の全面に、ＰＭＩＳトランジスタ及びＮＭＩＳトランジスタを覆うように、圧縮応力を有する窒化膜２２を形成した後に、ＰＭＩＳ領域４を覆う紫外光を透過しない保護膜２３ａを形成した状態で、半導体基板１の全面に紫外光を照射することにより、窒化膜２２におけるＮＭＩＳ領域３上の部分を引張の内部応力を有する窒化膜２２ａに変化させることができる。このように、各ソース・ドレイン領域１９及び２０、各ゲート電極９及び１０、シリサイド層２１、並びにサイドウォール１７及び１８に損傷を与えることなく、ＮＭＩＳ領域３上の窒化膜２２ａをＰＭＩＳ領域４上の窒化膜２２と比較して引張の内部応力を持たせることができるので、ＮＭＩＳトランジスタの駆動力を向上させることができる。また、このようにして製造された半導体装置では、ＮＭＩＳ領域３上の窒化膜２２ａは紫外光照射によって引張の内部応力が与えたものであるので、ＮＭＩＳ領域３上の窒化膜２２ａとＰＭＩＳ領域４上の窒化膜２２とは断続するものではなく連続しているものである。
（第２の実施形態）
以下、本発明の第２の実施形態に係る半導体装置の製造方法について、前述の第１の実施形態で用いた図２（ａ）〜（ｅ）及び図３（ａ）、並びに図４（ａ）〜（ｃ）を参照しながら説明する。なお、図４（ａ）〜（ｃ）は、本発明の第２の実施形態に係る製造方法を工程順に示す断面図である。
まず、前述の第１の実施形態で用いた図２（ａ）〜(ｅ)並びに図３（ａ）に示した工程を同様に行う。なお、当該工程は、前述の第１の実施形態にて説明した通りである。
次に、図４（ａ）に示すように、半導体基板１上の全面に、ＬＰ−ＣＶＤ法により、ＮＭＩＳトランジスタ及びＰＭＩＳトランジスタを覆うように、厚さが３０ｎｍ程度の圧縮応力を有する窒化膜２２（なお、窒化膜２２は単層であっても複数層であってもよい。）を形成する。なお、ここでは、窒化膜２２として、通常のＣＶＤ法を用いて形成した窒化膜を用いてもよい。続いて、窒化膜２２の上に、層間絶縁膜２６を形成した後に、例えば化学的機械研磨（Chemical Mechanical Polishing ：以下、ＣＭＰと称する）法を用いて、該層間絶縁膜２６の表面を平坦化する。
続いて、層間絶縁膜２６の上に、紫外光を透過しない材料よりなる保護膜２３ｂ、ここでは、例えば多結晶シリコン膜又はアモルファスシリコン膜よりなる保護膜２３ｂを約１００ｎｍ形成した後に、ＮＭＩＳ領域３を開口する第１のレジストマスク２４ｂを用いてエッチングすることにより、保護膜２３ｂにおけるＮＭＩＳ領域３上の部分を除去する。また、保護膜２３ｂの膜厚としては、紫外光の透過を防止できる５ｎｍ以上であれば良いが、パターン化のしやすさを考慮すると２００ｎｍ以下の膜厚であることがより好ましい。
なお、ここで、第１のレジストマスク２４ｂは、形成される保護膜２３ｂによって、後述する紫外光２５の照射時に該紫外光２５がＰＭＩＳ領域４上の窒化膜２２に漏洩しないよう、ＮＭＩＳ領域３を開口するスペースが小さい第１のレジストマスク２４ｂを用いて保護膜２３ｂを形成することが好ましい。これにより、保護膜２３ｂの端部は、ＮＭＩＳ領域３とＰＭＩＳ領域４との間に位置する素子分離領域２の中央よりもＮＭＩＳ領域３側に位置するように形成される。また、前工程で用いたＮＭＩＳ領域３を開口するレジストマスクを第１のレジストマスク２４ｂとしてそのまま用いる場合には、後述する紫外光２５の量を調整することで、ＰＭＩＳ領域４上の窒化膜２２への該紫外光２５の漏洩を抑制することもできる。
次に、図４（ｂ）に示すように、第１のレジストマスク２４ｂを除去した後に、半導体基板１の温度を４００℃程度に昇温し、紫外光２５を半導体基板１の全面に照射する。これにより、紫外光は、ＰＭＩＳ領域４上では保護膜２３ｂによってマスクされ、窒化膜２２におけるＮＭＩＳ領域３上の部分に照射される。したがって、窒化膜２２におけるＮＭＩＳ領域３上の部分は引張の内部応力を有する窒化膜２２ａに変化する。その結果、ＮＭＩＳ領域３上には引張の内部応力を有する窒化膜２２ａが形成され、ＰＭＩＳ領域４上には圧縮応力を有する窒化膜２２が形成されていることになる。また、言い換えると、窒化膜２２におけるＮＭＩＳ領域３上の部分は、紫外光によって膜中の水素含有量が低減されることにより引張の内部応力を有する窒化膜２２ａに変化する。これにより、ＮＭＩＳ領域３上の窒化膜２２ａにおける水素含有量は、ＰＭＩＳ領域４上の窒化膜２２における水素含有量よりも少なくなるため、ＮＭＩＳ領域３上の窒化膜２２ａはＰＭＩＳ領域４上の窒化膜２２に比べて引張の内部応力が大きくなる。
なお、紫外光２５を照射する際の半導体基板１の温度は、ＮＭＩＳ領域３上の窒化膜に引張応力を与えることができる３５０℃以上であればよく、ソース・ドレイン領域１９等への熱による損傷を考慮すると６００℃以下であることがより好ましい。
次に、図４（ｃ）に示すように、ＰＭＩＳ領域４上に残存する保護膜２３ｂを除去した後、以降、コンタクトや配線部等を形成する。
本発明の第２の実施形態に係る半導体装置の製造方法によると、半導体基板１上の全面に、ＰＭＩＳトランジスタ及びＮＭＩＳトランジスタを覆うように、圧縮応力を有する窒化膜２２を形成後、本実施形態ではさらに層間絶縁膜２６を形成し平坦化し、該層間絶縁膜２６の上にＰＭＩＳ領域４を覆う紫外光を透過しない保護膜２３ａを形成した状態で、半導体基板１の全面に紫外光を照射することにより、窒化膜２２におけるＮＭＩＳ領域３上の部分を引張の内部応力を有する窒化膜２２ａに変化させることができる。このように、各ソース・ドレイン領域１９及び２０、各ゲート電極９及び１０、シリサイド層２１、並びにサイドウォール１７及び１８に損傷を与えることなく、ＮＭＩＳ領域３上の窒化膜２２ａをＰＭＩＳ領域４上の窒化膜２２と比較して引張の内部応力を持たせることができるので、ＮＭＩＳトランジスタの駆動力を向上させることができる。さらに、保護膜２３ｂは層間絶縁膜２６の上に形成されるので、保護膜２３ｂのエッチング時に窒化膜２２ａがエッチングされることがないため、窒化膜２２ａの膜減りが生じることがなく、膜減りによって生じる応力の低下を防止することができる。
また、上記半導体装置の製造方法によって製造された半導体装置は、図４（ｃ）に示す構造を有し、該構造は図１に示した構造と同様であるので、その詳細な説明は繰り返さない。また、ＮＭＩＳ領域３上の窒化膜２２ａは紫外光照射によって引張の内部応力が与えたものであるので、従来例とは異なって、ＮＭＩＳ領域３上の窒化膜２２ａとＰＭＩＳ領域４上の窒化膜２２とは断続するものではなく連続しているものである点も同様である。
（第３の実施形態）
次に、本発明の第３の実施形態に係る半導体装置の製造方法について、第１の実施形態で用いた図２（ａ）〜（ｅ）及び図３（ａ）、並びに図５（ａ）〜（ｃ）を参照しながら説明する。なお、図５（ａ）〜（ｃ）は、本発明の第３の実施形態に係る製造方法を工程順に示す断面図である。
まず、前述の第１の実施形態で用いた図２（ａ）〜(ｅ)並びに図３（ａ）に示した工程を同様に行う。なお、当該工程は、前述の第１の実施形態にて説明した通りである。
次に、図５（ａ）に示すように、半導体基板１上の全面に、ＬＰ−ＣＶＤ法により、ＮＭＩＳトランジスタ及びＰＭＩＳトランジスタを覆うように、厚さが３０ｎｍ程度の圧縮応力を有する窒化膜２２（なお、窒化膜２２は単層であっても複数層であってもよい。）を形成する。なお、ここでは、窒化膜２２として、通常のＣＶＤ法を用いて形成した窒化膜を用いてもよい。続いて、窒化膜２２の上に、例えばＨＤＰ(High-Density-Plasma)−ＮＳＧ(Nondoped-Silicate-Glass)膜等の圧縮応力を有する層間絶縁膜２７を形成した後に、例えばＣＭＰ法を用いて、該層間絶縁膜２７の表面を平坦化する。
続いて、層間絶縁膜２７の上に、紫外光を透過しない材料よりなる保護膜２３ｂ、ここでは、例えばアモルファスシリコン膜よりなる保護膜２３ｂを約１００ｎｍ形成した後に、ＮＭＩＳ領域３を開口する第１のレジストマスク２４ｂを用いてエッチングすることにより、保護膜２３ｂ及び層間絶縁膜２７におけるＮＭＩＳ領域３上の部分を除去する。また、保護膜２３ｂの膜厚としては、紫外光の透過を防止できる５ｎｍ以上であれば良いが、パターン化のしやすさを考慮すると２００ｎｍ以下の膜厚であることがより好ましい。
なお、ここで、第１のレジストマスク２４ｂは、形成される保護膜２３ｂによって、後述する紫外光２５の照射時に該紫外光２５がＰＭＩＳ領域４上の窒化膜２２に漏洩しないよう、ＮＭＩＳ領域３を開口するスペースが小さい第１のレジストマスク２４ｂを用いて保護膜２３ｂを形成することが好ましい。これにより、保護膜２３ｂの端部は、ＮＭＩＳ領域３とＰＭＩＳ領域４との間に位置する素子分離領域２の中央よりもＮＭＩＳ領域３側に位置するように形成される。また、前工程で用いたＮＭＩＳ領域３を開口するレジストマスクを第１のレジストマスク２４ｂとしてそのまま用いる場合には、後述する紫外光２５の量を調整することで、ＰＭＩＳ領域４上の窒化膜２２への該紫外光２５の漏洩を抑制することもできる。
次に、図５（ｂ）に示すように、第１のレジストマスク２４ｂを除去した後に、半導体基板１の温度を４００℃程度に昇温し、紫外光２５を半導体基板１の全面に照射する。これにより、紫外光は、ＰＭＩＳ領域４上では保護膜２３ｂによってマスクされ、窒化膜２２におけるＮＭＩＳ領域３上の部分に照射される。したがって、窒化膜２２におけるＮＭＩＳ領域３上の部分は引張の内部応力を有する窒化膜２２ａに変化する。その結果、ＮＭＩＳ領域３上には引張の内部応力を有する窒化膜２２ａが形成され、ＰＭＩＳ領域４上には圧縮応力を有する窒化膜２２が形成されていることになる。また、言い換えると、窒化膜２２におけるＮＭＩＳ領域３上の部分は、紫外光によって膜中の水素含有量が低減されることにより引張の内部応力を有する窒化膜２２ａに変化する。これにより、ＮＭＩＳ領域３上の窒化膜２２ａにおける水素含有量は、ＰＭＩＳ領域４上の窒化膜２２における水素含有量よりも少なくなるため、ＮＭＩＳ領域３上の窒化膜２２ａはＰＭＩＳ領域４上の窒化膜２２に比べて引張の内部応力が大きくなる。
なお、紫外光２５を照射する際の半導体基板１の温度は、ＮＭＩＳ領域３上の窒化膜に引張応力を与えることができる３５０℃以上であればよく、ソース・ドレイン領域１９等への熱による損傷を考慮すると６００℃以下であることがより好ましい。
次に、図５（ｃ）に示すように、半導体基板１の全面に、例えばＴＥＯＳ（Tetraetylorthosilicate）膜等の引張の内部応力を有する層間絶縁膜２９を形成した後に、ＣＭＰにより、該層間絶縁膜２９をＰＭＩＳ領域４上の保護膜２３ｂが除去されるところまで研磨除去して平坦化し、以降、コンタクトや配線部等を形成する。
本発明の第３の実施形態に係る半導体装置の製造方法によると、半導体基板１上の全面に、ＰＭＩＳトランジスタ及びＮＭＩＳトランジスタを覆うように、圧縮応力を有する窒化膜２２を形成後、さらにＰＭＩＳ領域４に、圧縮応力を有する層間絶縁膜２７及び平坦化した該層間絶縁膜２７上に紫外光２５を透過しない保護膜２３ｂを選択的に形成した状態で、半導体基板１の全面に紫外光を照射することにより、窒化膜２２におけるＮＭＩＳ領域３上の部分を引張の内部応力を有する窒化膜２２ａに変化させることができる。このように、各ソース・ドレイン領域１９及び２０、各ゲート電極９及び１０、シリサイド層２１、並びにサイドウォール１７及び１８に損傷を与えることなく、ＮＭＩＳ領域３上の窒化膜２２ａをＰＭＩＳ領域４上の窒化膜２２と比較して引張の内部応力を持たせることができるので、ＮＭＩＳトランジスタの駆動力を向上させることができる。さらに、引張の内部応力を有する窒化膜２２ａを形成した後に、ＮＭＩＳ領域３に引張の内部応力を有する層間絶縁膜２９を形成するため、ＮＭＩＳ領域３では、ＮＭＩＳトランジスタを覆うように引張の内部応力を有する窒化膜２２ａ及び層間絶縁膜２９が形成され、ＰＭＩＳ領域４では、ＰＭＩＳトランジスタを覆うように圧縮の内部応力を有する窒化膜２２及び層間絶縁膜２７が形成されるので、ＮＭＩＳトランジスタ及びＰＭＩＳトランジスタの駆動能力をさらに向上させることができる。
また、上記半導体装置の製造方法によって製造された半導体装置は、図５（ｃ）に示す構造を有し、該構造は図１に示した構造と比較して、本実施形態の層間絶縁膜が、ＰＭＩＳ領域４に形成された圧縮の内部応力を有する層間絶縁膜２７とＮＭＩＳ領域３に形成された引張の内部応力を有する層間絶縁膜２９とからなる点で異なるが、その他は同様であって対応する部分の説明は繰り返さない。この異なる構造により、図１の場合と比較して、上述の通り、ＮＭＩＳトランジスタ及びＰＭＩＳトランジスタの駆動能力がさらに向上する。なお、ＮＭＩＳ領域３上の窒化膜２２ａは紫外光照射によって引張の内部応力が与えられたものであるので、従来例とは異なって、ＮＭＩＳ領域３上の窒化膜２２ａとＰＭＩＳ領域４上の窒化膜２２とは断続するものではなく連続しているものである点は図１に示した構造と同様である。
なお、以上の第１〜３の実施形態における半導体装置及びその製造方法では、ゲート電極９及び１０の側面に、第１の側壁絶縁膜を構成するオフセットサイドウォール１２及びサイドウォール１７、並びに第２の側壁絶縁膜を構成するオフセットサイドウォール１３及びサイドウォール１８とが形成された構造を有する半導体装置の場合について説明したが、第１及び第２の側壁絶縁膜として、オフセットサイドウォール１２及び１３に代えて又は共に、サイドウォール１７及び１８の側面に断面形状がＬ字状の絶縁膜を有する構造の半導体装置の場合であっても、本発明は同様に実施可能である。
また、以上の第１〜第３の実施形態において、保護膜の材料としては、紫外光２５を透過しない特性を有する材料であれば、上述したシリコンよりなる膜の他に、半導体装置の構造又はその製造工程に応じて適宜選択して用いることができる。例えば、第２及び第３の実施形態では、保護膜２３ｂは層間絶縁膜２６又は２７の上に形成されるので、窒化膜よりなる保護膜２３ｂを用いることもできる。
半導体装置の電流駆動力を高める目的で、ＮＭＩＳ及びＰＭＩＳトランジスタを覆う内部応力を持つ絶縁膜を用いて、電子又は正孔の移動度を向上させる半導体装置及びその製造方法にとって有用である。
本発明の第１の実施形態に係る半導体装置の構造を示す断面図である。 （ａ）〜（ｅ）は、本発明の第１の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。 （ａ）〜（ｄ）は、本発明の第１の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。 （ａ）〜（ｃ）は、本発明の第２の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。 （ａ）〜（ｃ）は、本発明の第３の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。 （ａ）〜（ｅ）は、従来の半導体装置の製造方法を工程順に示す断面図である。
符号の説明
１ 半導体基板
２ 素子分離領域
３ ＰＭＩＳ領域
４ ＮＭＩＳ領域
５ 絶縁膜
６ ポリシリコン膜
７、８ ゲート絶縁膜
９、１０ ゲート電極
１２、１３ オフセットサイドウォール
１４、１５ エクステンション拡散層
１７、１８ サイドウォール
１９、２０ ソース・ドレイン領域
２１ シリサイド層
２２ 圧縮の内部応力を有する窒化膜
２２ａ 引張の内部応力を有する窒化膜
２３ａ、２３ｂ 保護膜
２４ａ、２４ｂ 第１のレジストマスク
２５ 紫外光
２６、２７、２９ 層間絶縁膜

Claims (17)

  1. 半導体基板におけるＮＭＩＳ領域上に形成されたＮＭＩＳトランジスタと、
    前記半導体基板におけるＰＭＩＳ領域上に形成されたＰＭＩＳトランジスタと、
    前記半導体基板上に、前記ＮＭＩＳトランジスタと前記ＰＭＩＳトランジスタとを覆うように形成され、内部応力を有する連続した応力絶縁膜とを備え、
    前記応力絶縁膜における前記ＮＭＩＳ領域上に位置する部分は、前記応力絶縁膜におけるＰＭＩＳ領域上に位置する部分に比べて、引張の内部応力を有していることを特徴とする半導体装置。
  2. 請求項１に記載の半導体装置において、
    前記応力絶縁膜における前記ＰＭＩＳ領域上に位置する部分は、圧縮の内部応力を有していることを特徴とする半導体装置。
  3. 請求項１又は２に記載の半導体装置において、
    前記応力絶縁膜における前記ＮＭＩＳ領域上に位置する部分は、前記応力絶縁膜におけるＰＭＩＳ領域上に位置する部分に比べて、水素含有量が少ないことを特徴とする半導体装置。
  4. 請求項１〜３のうちのいずれか１項に記載の半導体装置において、
    前記ＮＭＩＳトランジスタは、前記ＮＭＩＳ領域上に形成された第１のゲート絶縁膜及び第１のゲート電極よりなる第１のゲート部と、前記第１のゲート部の側面に形成された第１の側壁絶縁膜と、前記ＮＭＩＳ領域における前記第１のゲート部の側方に位置する領域に形成された第１のエクステンション拡散領域とを備え、
    前記ＰＭＩＳトランジスタは、前記ＰＭＩＳ領域上に形成された第２のゲート絶縁膜及び第２のゲート電極よりなる第２のゲート部と、前記第２のゲート部の側面に形成された第２の側壁絶縁膜と、前記ＰＭＩＳ領域における前記第２のゲート部の側方に位置する領域に形成された第２のエクステンション拡散領域とを備えていることを特徴とする半導体装置。
  5. 請求項１〜４のうちのいずれか１項に記載の半導体装置において、
    前記応力絶縁膜の上に形成された層間絶縁膜をさらに備え、
    前記層間絶縁膜における前記ＮＭＩＳ領域上に位置する部分は、引張の内部応力を有しており、前記層間絶縁膜における前記ＰＭＩＳ領域上に位置する部分は、圧縮の内部応力を有していることを特徴とする半導体装置。
  6. 半導体基板におけるＮＭＩＳ領域上にＮＭＩＳトランジスタを形成し、前記半導体基板におけるＰＭＩＳ領域上にＰＭＩＳトランジスタを形成する工程（ａ）と、
    前記半導体基板上に、前記ＮＭＩＳトランジスタ及び前記ＰＭＩＳトランジスタを覆う内部応力を有する応力絶縁膜を形成する工程（ｂ）と、
    前記応力絶縁膜の上に、前記ＰＭＩＳ領域をマスクするように、紫外光を透過しない保護膜を形成する工程（ｃ）と、
    前記工程（ｃ）よりも後に、前記半導体基板に対して紫外光を照射することにより、前記応力絶縁膜における前記ＮＭＩＳ領域上に位置する部分に、前記応力絶縁膜における前記ＰＭＩＳ領域上に位置する部分に比べて、引張の内部応力を持たせる工程（ｄ）とを備えることを特徴とする半導体装置の製造方法。
  7. 請求項６に記載の半導体装置の製造方法において、
    前記工程（ｂ）は、圧縮の内部応力を有する前記応力絶縁膜を形成する工程を含むことを特徴とする半導体装置の製造方法。
  8. 請求項６又は７に記載の半導体装置の製造方法において、
    前記工程（ｄ）では、前記紫外光を照射することによって、前記応力絶縁膜における前記ＮＭＩＳ領域上に位置する部分は、前記応力絶縁膜における前記ＰＭＩＳ領域上に位置する部分に比べて、水素含有量が少なくなることを特徴とする半導体装置の製造方法。
  9. 請求項６〜８のうちのいずれか１項に記載の半導体装置の製造方法において、
    前記工程（ｂ）よりも後であって且つ前記工程（ｃ）よりも前に、前記応力絶縁膜の上にエッチングストッパー膜を形成する工程をさらに備えることを特徴とする半導体装置の製造方法。
  10. 請求項６〜８のうちのいずれか１項に記載の半導体装置の製造方法において、
    前記工程（ｂ）よりも後であって且つ前記工程（ｃ）よりも前に、前記応力絶縁膜の上に層間絶縁膜を形成する工程（ｅ）をさらに備え、
    前記工程（ｃ）は、前記層間絶縁膜の上に、前記ＰＭＩＳ領域をマスクするように前記保護膜を形成する工程を含むことを特徴とする半導体装置の製造方法。
  11. 請求項１０に記載の半導体装置の製造方法において、
    前記工程（ｅ）は、前記応力絶縁膜における前記ＰＭＩＳ領域上に位置する部分上に、圧縮の内部応力を有する第１の層間絶縁膜を形成する工程であり、
    前記工程（ｃ）は、前記第１の層間絶縁膜の上に、前記ＰＭＩＳ領域をマスクするように前記保護膜を形成する工程を含み、
    前記工程（ｄ）よりも後に、前記応力絶縁膜における前記ＮＭＩＳ領域上に位置する部分上に、引張の内部応力を有する第２の層膜絶縁膜を形成する工程をさらに備えることを特徴とすることを特徴とする半導体装置の製造方法。
  12. 請求項１０又は１１に記載の半導体装置の製造方法において、
    前記工程（ｃ）よりも前に、前記保護膜を形成する下地膜の表面を平坦化する工程をさらに備えることを特徴とする半導体装置の製造方法。
  13. 請求項６〜１２のうちのいずれか１項に記載の半導体装置の製造方法において、
    前記保護膜は、シリコンよりなることを特徴とする半導体装置の製造方法。
  14. 請求項６〜１３のうちのいずれか１項に記載の半導体装置の製造方法において、
    前記保護膜は、膜厚が５ｎｍ以上であることを特徴とする半導体装置の製造方法。
  15. 請求項１０〜１２のうちのいずれか１項に記載の半導体装置の製造方法において、
    前記保護膜は、窒化物よりなることを特徴とする半導体装置の製造方法。
  16. 請求項６〜１５のうちのいずれか１項に記載の半導体装置の製造方法において、
    前記工程（ｄ）において、基板温度は３５０℃以上であって且つ６００℃以下であることを特徴とする半導体装置の製造方法。
  17. 請求項６〜１６のうちのいずれか１項に記載の半導体装置の製造方法において、
    前記工程（ａ）において、前記ＮＭＩＳトランジスタは、前記ＮＭＩＳ領域上に形成された第１のゲート絶縁膜及び第１のゲート電極よりなる第１のゲート部と、前記第１のゲート部の側面に形成された第１の側壁絶縁膜と、前記ＮＭＩＳ領域における前記第１のゲート部の側方に位置する領域に形成された第１のエクステンション拡散領域とを備え、
    前記ＰＭＩＳトランジスタは、前記ＰＭＩＳ領域上に形成された第２のゲート絶縁膜及び第２のゲート電極よりなる第２のゲート部と、前記第２のゲート部の側面に形成された第２の側壁絶縁膜と、前記ＰＭＩＳ領域における前記第２のゲート部の側方に位置する領域に形成された第２のエクステンション拡散領域とを備えていることを特徴とする半導体装置の製造方法。
JP2006153372A 2006-06-01 2006-06-01 半導体装置及びその製造方法 Withdrawn JP2007324391A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006153372A JP2007324391A (ja) 2006-06-01 2006-06-01 半導体装置及びその製造方法
US11/654,672 US20070278589A1 (en) 2006-06-01 2007-01-18 Semiconductor device and fabrication method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006153372A JP2007324391A (ja) 2006-06-01 2006-06-01 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2007324391A true JP2007324391A (ja) 2007-12-13

Family

ID=38789122

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006153372A Withdrawn JP2007324391A (ja) 2006-06-01 2006-06-01 半導体装置及びその製造方法

Country Status (2)

Country Link
US (1) US20070278589A1 (ja)
JP (1) JP2007324391A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008041981A (ja) * 2006-08-08 2008-02-21 Fujitsu Ltd 半導体装置の製造方法
JP2009147199A (ja) * 2007-12-17 2009-07-02 Renesas Technology Corp 半導体装置および半導体装置の製造方法
WO2009128186A1 (ja) * 2008-04-17 2009-10-22 パナソニック株式会社 半導体装置およびその製造方法
JP2010531537A (ja) * 2007-01-19 2010-09-24 フリースケール セミコンダクター インコーポレイテッド 半導体デバイス用の多層シリコン窒化膜を堆積する、半導体デバイスの製造方法、および半導体デバイス
JP2014519192A (ja) * 2011-05-09 2014-08-07 インターナショナル・ビジネス・マシーンズ・コーポレーション 置換ゲート・トランジスタの作製におけるｕｖ硬化の応力利得の保持
KR20150015966A (ko) * 2013-08-02 2015-02-11 삼성전자주식회사 반도체 소자의 제조방법

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009277908A (ja) * 2008-05-15 2009-11-26 Toshiba Corp 半導体装置の製造方法及び半導体装置
CN102709179B (zh) * 2012-06-21 2015-03-11 上海华力微电子有限公司 双应力氮化硅蚀刻阻挡层形成方法和半导体器件制造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070042580A1 (en) * 2000-08-10 2007-02-22 Amir Al-Bayati Ion implanted insulator material with reduced dielectric constant
US6939814B2 (en) * 2003-10-30 2005-09-06 International Business Machines Corporation Increasing carrier mobility in NFET and PFET transistors on a common wafer
US20050186722A1 (en) * 2004-02-25 2005-08-25 Kuan-Lun Cheng Method and structure for CMOS device with stress relaxed by ion implantation of carbon or oxygen containing ions
DE102004026142B3 (de) * 2004-05-28 2006-02-09 Advanced Micro Devices, Inc., Sunnyvale Verfahren zum Steuern der mechanischen Spannung in einem Kanalgebiet durch das Entfernen von Abstandselementen und ein gemäß dem Verfahren gefertigtes Halbleiterbauelement
US20060151843A1 (en) * 2005-01-12 2006-07-13 International Business Machines Corporation Hot carrier degradation reduction using ion implantation of silicon nitride layer
TWI263265B (en) * 2005-02-13 2006-10-01 United Microelectronics Corp Method for fabricating ultra-high tensile-stressed film and strained-silicon transistors thereof
US7300891B2 (en) * 2005-03-29 2007-11-27 Tokyo Electron, Ltd. Method and system for increasing tensile stress in a thin film using multi-frequency electromagnetic radiation
US7585704B2 (en) * 2005-04-01 2009-09-08 International Business Machines Corporation Method of producing highly strained PECVD silicon nitride thin films at low temperature
US7232730B2 (en) * 2005-04-29 2007-06-19 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming a locally strained transistor
DE102005020133B4 (de) * 2005-04-29 2012-03-29 Advanced Micro Devices, Inc. Verfahren zur Herstellung eines Transistorelements mit Technik zur Herstellung einer Kontaktisolationsschicht mit verbesserter Spannungsübertragungseffizienz
US7586158B2 (en) * 2005-07-07 2009-09-08 Infineon Technologies Ag Piezoelectric stress liner for bulk and SOI
US7297584B2 (en) * 2005-10-07 2007-11-20 Samsung Electronics Co., Ltd. Methods of fabricating semiconductor devices having a dual stress liner
TWI338335B (en) * 2005-11-07 2011-03-01 Samsung Electronics Co Ltd Semiconductor devices and methods of manufacturing the same
US20070200179A1 (en) * 2006-02-24 2007-08-30 Taiwan Semiconductor Manufacturing Co., Ltd. Strain enhanced CMOS architecture with amorphous carbon film and fabrication method of forming the same

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008041981A (ja) * 2006-08-08 2008-02-21 Fujitsu Ltd 半導体装置の製造方法
JP2010531537A (ja) * 2007-01-19 2010-09-24 フリースケール セミコンダクター インコーポレイテッド 半導体デバイス用の多層シリコン窒化膜を堆積する、半導体デバイスの製造方法、および半導体デバイス
JP2009147199A (ja) * 2007-12-17 2009-07-02 Renesas Technology Corp 半導体装置および半導体装置の製造方法
WO2009128186A1 (ja) * 2008-04-17 2009-10-22 パナソニック株式会社 半導体装置およびその製造方法
JP2009260043A (ja) * 2008-04-17 2009-11-05 Panasonic Corp 半導体装置およびその製造方法
JP2014519192A (ja) * 2011-05-09 2014-08-07 インターナショナル・ビジネス・マシーンズ・コーポレーション 置換ゲート・トランジスタの作製におけるｕｖ硬化の応力利得の保持
KR20150015966A (ko) * 2013-08-02 2015-02-11 삼성전자주식회사 반도체 소자의 제조방법
KR102083493B1 (ko) * 2013-08-02 2020-03-02 삼성전자 주식회사 반도체 소자의 제조방법

Also Published As

Publication number Publication date
US20070278589A1 (en) 2007-12-06

Similar Documents

Publication Publication Date Title
JP5107680B2 (ja) 半導体装置
JP4446949B2 (ja) エレベイテッドサリサイドソース／ドレイン領域の形成方法
US8003470B2 (en) Strained semiconductor device and method of making the same
US7652346B2 (en) Semiconductor device and manufacturing method thereof
US7932141B2 (en) Semiconductor device and method for fabricating the same
CN101369598A (zh) 半导体结构
US7384861B2 (en) Strain modulation employing process techniques for CMOS technologies
US20070278589A1 (en) Semiconductor device and fabrication method thereof
US20090065807A1 (en) Semiconductor device and fabrication method for the same
JP2008192686A (ja) 半導体装置及びその製造方法
JP2011091265A (ja) 半導体装置及びその製造方法
US7514309B2 (en) Methods to selectively protect NMOS regions, PMOS regions, and gate layers during EPI process
JP2009117621A (ja) 半導体装置及びその製造方法
JP2014229634A (ja) 半導体装置の製造方法および半導体装置
CN102915971B (zh) 一种半导体器件的制造方法
JP4997752B2 (ja) 半導体装置の製造方法
JP4829591B2 (ja) 半導体装置及びその製造方法
JP2010141102A (ja) 半導体装置およびその製造方法
KR100695868B1 (ko) 소자 분리막과 그 제조 방법, 이를 갖는 반도체 장치 및 그제조 방법
KR100724574B1 (ko) 식각저지막을 갖는 반도체 소자 및 그의 제조방법
JP2007123439A (ja) 半導体装置及びその製造方法
JP2007173356A (ja) 半導体装置およびその製造方法
JP2006310524A (ja) 半導体装置およびその製造方法
JP2006060175A (ja) 半導体装置及びその製造方法
JP2008117845A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090427

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111226

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20120119

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20120216