[go: up one dir, main page]

TW200936006A - Twisted-overlap differential-pairs layout trace structure design - Google Patents

Twisted-overlap differential-pairs layout trace structure design Download PDF

Info

Publication number
TW200936006A
TW200936006A TW97104761A TW97104761A TW200936006A TW 200936006 A TW200936006 A TW 200936006A TW 97104761 A TW97104761 A TW 97104761A TW 97104761 A TW97104761 A TW 97104761A TW 200936006 A TW200936006 A TW 200936006A
Authority
TW
Taiwan
Prior art keywords
layout
differential
trace
pairs
pair
Prior art date
Application number
TW97104761A
Other languages
English (en)
Inventor
Wen-Zeng Huang
Jin-Xing Chen
Ya-Fen Zheng
jun-yan Liu
Zeng-Huang Shi
Original Assignee
Regulus Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Regulus Technologies Co Ltd filed Critical Regulus Technologies Co Ltd
Priority to TW97104761A priority Critical patent/TW200936006A/zh
Publication of TW200936006A publication Critical patent/TW200936006A/zh

Links

Landscapes

  • Structure Of Printed Boards (AREA)

Description

200936006 九、發明說明: 【發明所屬之技術領域】 本發明係關於一種交錯-重疊式多差分對佈局走線結構設計,特別是指 一種可實際運用於PCB和IC佈局中,並可大量節省材料成本且使走線訊號 更為穩定之走線結構設計者。 【先前技術】 請參閱圖1,為習用PCB單層佈局走線示意圖,由圖中可知,在習用 的PCB佈局走線大多為一單層佈線方式,假設定走線寬度(w)為2〇mii ;走 線的間距〇)為20mil。由上述設定的條件可知一對差分訊號對所佔的寬度&) 包括2w加上Ly為60mil。唯上述方式在使用時,其具有訊號完整度不佳及 佔用較大佈局空間的缺點。 由於上述佈局走線方式具有使用上的限制,故在2〇〇4年由韓國人D〇ng
Gun Kam、Heeseok Lee 及 Joungho Kim 於 IEEE TRANSACTIONS ON ADVANCED PACKAGING提出一種交錯式多差分對(Twisted
DifferentiaW^TDP)佈局法;駐錯式η分對佈局走線方式如圖2所 不’由圖中可知’該父錯式多差分對所使用的面積寬度和上述習用單層走 線的面積寬度相同,但由於交錯式多差分對為二層板佈局走線,所以在訊 號的完整性上較方式為佳;傾_較大佈局朗的缺點,仍無法有 效克服。 由此可見’上述習用技術仍有諸多缺失及不足,實非一良善之設計者, 而亟待加以改良。 5 200936006 本案發明人鑑於上述㈣技術驗生的各項缺點及不足,乃亟思加以 改良創新,趣料苦心孤記細研雜,餅成功研發細柄J種交 錯-重疊式多差分對佈局走線結構設計。 【發明内容】 本發明之目的在於提供—種交錯_重疊心差分對佈騎線結構設 ef ’係可實際於PCB和IC佈局中,除了可使走線訊號更為穩定外,更 可有效節省佈局空間,大量節省材料成本。 本發明之次-目的係在於提供—種交錯_錢式多差料佈局走線結 構設計’係具有設單、可有效提高佈局品f、結構簡單、翻範圍廣 及使用壽命長等優點。 可達成上述發明目的之—種交錯·重疊式多差分_局走線結構設 。十係改良1用多差分對佈局法,本發明與習用多差分對佈局法比較時, 本發月將可有效知省佈局空間和降低雜訊,其空間節省比率為 ❹(2«_2)/(4«·1) ’此處的„為差分對的數量;且當本發明關走線在雙層板佈 局中其佈局工間乃為最佳化。綱話說,在單位面積的巾,本發明 將可提t、最夕數量的多差分對佈局走線;由於在本發明設計方法中,其走 線重叠面積加大,將導致電容輕合量加大,導致共模雜鱗低,又因為交 錯佈局的走線因素’使得電流迴路面積可以減少,因為線性正比於電 /;〇電机迴路面積’因此當電流迴路面積減少時就能降低電磁干擾。 【實施方式】 *月參閱圖3A、圖3B及圖4B,為本發明-種交錯_重疊式多差分對佈 200936006 局走線結構設計之走雜視圖、立體視圖及電路板剖關,由圖中可知, 本發明-種父錯-重叠式多差分對佈局走線結構設計,乃應用於四層板-二層 佈線之印刷電路板上,其巾在於第—佈線層1設置有第-走線u及第二走 線U ’而在第二佈線層2則設置有第三走線U及第四走線22,且該第二 走線12與第三走線21處於不同佈線層之相對位置上(重叠),並可藉由通 道(Vm) 3使走線交錯於第—佈線層丨及帛二佈線層2間,如此的交錯-重 叠方式,將可有效達雜走線訊號穩定及㈣、佈局空間之目的。 請參關4A關4B,為習用使歧錯式多差分對佈局方式之電路板 』面圖及個本發败錯·重疊式多差分對佈局方式之電路板剖面圖,由圖 中可知, 為了比較父錯式多差分對和交錯·重疊式多差分對佈線所制的面積 寬度’設定參數條件如下:假設在佈局走線寬度⑽為_ ;走線的間距⑷ 為2〇mil的情況下’先計算交錯式多差分對的佈局面積寬度,在圖从的架 ❹ 構下,其佈局交錯式多差分對計算差分線的佈局面積宽度公式如下,豆中„ 為差錄陳量和大於等於2的正整數丨_對的佈局走線的寬度: 1« -M\ =np+(n-l)s 以T以實例购’丨·對差分·交錯式差分雌構佈線寬度為: |1-對1=1糾1奸1…60(mil).........................⑴ 田P為1_對的佈局走線的寬度是60 (mil) 2對差刀對的交錯式多差分對架構佈線寬度為: 12-f=i-i =lp+\s+\p 200936006 =2p+\s=\4Q (mil)........... 3對差分對的交錯式多差分難構伟線寬度為....(2) 13-^f| =\p+\s+\p+\s+\p =3/?+2s=220(mil)…. 由上述(1)(2)(3)即可推導出交錯式多差............. ................... 》對的饰局面積寬度公式為: ....................... Φ 树算交錯·重疊式多差分對柄_寬户,h 見度在圖4B的架構下,1佑 局交錯·重叠式多差分對計算差分線的佈局面積寬度公式為:-I n -f^l =np~(n-l)s 以下以實舰明,1職讀的聽_重紅多差分雌_線寬度為: 11 -M\ =1vv+15+1w=60 (mil)....... ⑺ 2對差分對的交錯重疊式多差分對架構佈線寬度為: 12-對I =lp七+ip =2p-li=l〇〇 (mil)........................ ⑹ 3對差分對的交錯-重疊式多差分對架構佈線寬度為: 13 ·對丨〜Ip+le+lj^+ls+lp ~ 3/>-25=14〇 (mil)..............................⑺ 由上述(5)(6)(7)可推導出交錯_重疊式多差分對的佈局面積寬度公式 I n -M\ =np+(n^s........................................⑻ 當一對差分對的佈局寬度是三倍於線寬和此線寬是等於二條走線間之 8 200936006 空間距離,公式(4)和⑻計算TDL較TODL減少面積寬度比率為: ;此處的 l_p=3s 1001^=/7/7-(/7-1)5^/^35^75+5=2/75+5=(2/7+1)5 ;此處的 1/T=3s (TDL - TODL) — (4/1 -1+2w -1 )5 _ (4w -1 + 2w -1)5 (2w - 2) TDL (4n-l)s (4n-l)xS ^4ηΛ) 故由交錯式多差分對和交錯-重疊式多差分對的佈局走線面積寬度的 關係,即可推導出交錯•重疊式多差分對較交錯式多差分對減少面積寬度比 率為: (2n-2)/(4n-l).............................................(9) 由推導出公式計算的結果,比較同樣在多層板堆疊架構下二層板佈局 走線條件下交錯式衫分對和交錯·重疊絲差分對方式岐線面積寬度。
表1 TDP和T〇DP面積寬度的結果 —_
O 由表1可知在交錯式多差分對和交錯_重#式多差分對在佈局走線面積 ^少的比率和差分對的數量成正比,也就是說當使駐分走線的數量 多時’制雜·重疊衫齡_方式佈局在面肢絲式多差分 9 200936006 對的方式減少的愈多。 以下利用關針«用差分對走線方式、交錯式多差分對走線方式和 交錯-重叠式多差分對走線方式進行比較說明。在軟體模擬時的走線設定·· 總長度都是lOOOmil、標準高電位/低電位為+25〇mv/_25〇mv。 圖5為軟體模擬㈣差分對走線方式^圖,其模擬絲如下:
Ο
Q 眼圖分析是利用把一串位元序列資料中各個位元相互重疊在同一張圖 上’所以可在單張圖上檢視所有的訊號的狀況,判定訊號失真的情況。當 張眼圖的眼睛越大時,表示失真的狀況越少,相反而言張眼圖的眼睛越小 時,就表示訊號失真的狀況越多。眼圖除了開眼大小外還有振鈴現象、通 延遲時間大小和過衝/下衝(〇versh〇t/Undershoot)的影響都會有影響。振於 愈大表示訊號波形變形愈嚴重。通延遲時間愈大,也表示上升沿和下降沿 太緩、一致性太差、訊號波形的高電位也不夠,傳輸線訊號質量是會非常 差的。 200936006 態 •就是一個訊號在轉 夺相對其理想上時間的偏移量。抖動值愈大表示訊號的抖動愈嚴重、通 道(料卩精大。由表四_2可知交錯_重疊式多差分對的抖動量最小。 振鈴(Ringing )的產生是訊號在轉態時電壓過,下衝現象 (OvershGt/UndershGot)的f彡響,另外傳魏上傳送的城纽抗不連續點 會發生信號反射,進而產生振鈴現象,因此當振铃現象愈大表示訊號變形 φ愈嚴重。由圖6之類結果可知交錯·重疊式多差分對的振鈐現象最小。 眼高和眼寬的大何以知觀醜_大小;愈大,絲失真的狀況 越由® 6之模擬結果可知交錯·重疊式多差分對騎高,雖然小於傳統 方式i_疋傳統方式的電財過衝和下衝的現象。交錯重叠式多差分對的 眼寬是最大的。因此可知麵_大小比錢式多差分獻;也就是訊號 失真較少。 本發月所提供之種交錯_重疊式多差分對佈局走線結構設計,與其他 ©習職術相互比較時,更具有下列之優點: 本發月之種交錯.重登式多差分對佈局走線結翻:計,係可實際 運用於PCB和1C佈局中,可使走線訊號更為穩定。 本發月之種父錯-重疊式多差分對佈局走線結構設計,係可實際 運用於PCB和1C佈局中,可有效節省佈局空間,大量節省材料成 本。 3.本發明之—種交錯·耗式多差分對佈局走線結構設計,係具有設 。十簡單可有效提局佈局品質、結構簡單、適用範圍廣及使用壽命 11 200936006 長等優點。 上列詳細說明係針對本發明之一可行實施例之具體說明,惟該實施例 並非用以_本發明之專纖圍,絲雌本發職髓神縣之等效實 施或變更,均應包含於本案之專利範圍中^ 综上所述,本案不但在技術思想上確屬創新,並能較習用物品增進上 述多項功效’應以充分符合新穎性及進步性之法定發明專利要件,麦依法 〇提出申請,懇請貴局核准本件發明專利申請案,以勵發明,域德便。 【圖式簡單說明】 圖1為習用印刷電路板(PCB)單層佈局走、線示意圖; 圖2為習用交錯式多差分對佈局法之佈局示意圖; 圖3A為本發明-種交錯重疊式多差分對佈局走線結構設計之走線俯 視圖; 圖3B為該-種交錯-重疊式多差分對佈局走線結構設計之走線立趙捉 % 圖; 圖4A為習用使用交錯式多差分對佈局方式之電路板剖面圖; 圖犯為使用本發明交錯-重叠式多差分對佈局方式之電路板剖面圖; 圖5為軟體模擬習用差分對走線方式之眼圖; 圖6為軟體模擬交錯式多差分對走線方式之眼圖; 圖7為軟體模擬交錯-重疊式多差分對差分對走線方式之眼圖。 【主要元件符號說明】 1第一佈線層 12 200936006 11第·一走線 12第二走線 2第二佈線層 21第三走線 22第四走線 3通道

Claims (1)

  1. 200936006 十、申請專利範園: -種交錯^多纽麟局鱗結構料,係於—树層上設置有 第-走線及第二走線,而在另1線層上設置有第三走線及第四走 線,其特徵在於該第二走線與第三走'喊於㈣佈線層之相對位置 上,並可藉由通道使走線交翁兩佈線層之間,如此的交錯_重叠方式, 將可有效達成使走線訊號穩定及節省佈局空間之目的 2.
    如申請專植圍第1項所述之鏡職組製造裝置,其中該走線結構設 計係可應用於四層板•二層佈線之印刷電路板上。 Ο 14
TW97104761A 2008-02-13 2008-02-13 Twisted-overlap differential-pairs layout trace structure design TW200936006A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW97104761A TW200936006A (en) 2008-02-13 2008-02-13 Twisted-overlap differential-pairs layout trace structure design

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW97104761A TW200936006A (en) 2008-02-13 2008-02-13 Twisted-overlap differential-pairs layout trace structure design

Publications (1)

Publication Number Publication Date
TW200936006A true TW200936006A (en) 2009-08-16

Family

ID=44866703

Family Applications (1)

Application Number Title Priority Date Filing Date
TW97104761A TW200936006A (en) 2008-02-13 2008-02-13 Twisted-overlap differential-pairs layout trace structure design

Country Status (1)

Country Link
TW (1) TW200936006A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102291931A (zh) * 2011-03-23 2011-12-21 威盛电子股份有限公司 差动对信号传输结构、线路板及电子模块
CN112911802A (zh) * 2020-12-25 2021-06-04 无锡市同步电子科技有限公司 一种类双绞线错层结构的差分信号线布线方法
TWI898767B (zh) * 2024-08-07 2025-09-21 崑山科技大學 應用於切換式電源定電流輸出的輸出電容佈局設計方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102291931A (zh) * 2011-03-23 2011-12-21 威盛电子股份有限公司 差动对信号传输结构、线路板及电子模块
CN102291931B (zh) * 2011-03-23 2013-12-18 威盛电子股份有限公司 差动对信号传输结构、线路板及电子模块
CN112911802A (zh) * 2020-12-25 2021-06-04 无锡市同步电子科技有限公司 一种类双绞线错层结构的差分信号线布线方法
TWI898767B (zh) * 2024-08-07 2025-09-21 崑山科技大學 應用於切換式電源定電流輸出的輸出電容佈局設計方法

Similar Documents

Publication Publication Date Title
JP3988651B2 (ja) 積層コンデンサ、配線基板、デカップリング回路および高周波回路
CN108415601A (zh) 布线结构及其制造方法、显示装置
US20190341902A1 (en) Noise filter circuit
CN103188861B (zh) 布设了差分对的印刷电路板
EP2012571A3 (en) Connection structure between printed circuit board and electronic component
JP6611555B2 (ja) プリント回路板及び電子機器
TW200936006A (en) Twisted-overlap differential-pairs layout trace structure design
TW200727445A (en) Multi-functional substrate structure
CN202929606U (zh) 一种单层电极线路的电容触摸屏
CN205961559U (zh) 具有差分信号线的印制电路板、印制装配板及电子设备
CN208754588U (zh) 一种电路板结构
CN101801154B (zh) 电路板
TWI255159B (en) Low-noise multilayer printed-circuit board (PCB)
US7375979B2 (en) Method and apparatus for routing a differential pair on a printed circuit board
CN204836777U (zh) 一种多层高频盲孔pcb电路板
CN203523143U (zh) 柔性电路板
CN206042504U (zh) 一种抗干扰高密度电路板
JP2011210596A (ja) Icソケット及びその実装構造
CN205546177U (zh) 一种阻抗板
CN203746028U (zh) 用于触摸屏的传感器图案及触摸屏
CN1889808A (zh) 印刷电路板重叠焊盘的布线结构
CN207283917U (zh) 一种具有接地结构的电路板
CN202841696U (zh) 一种mipi信号走线结构
CN206585832U (zh) Pcb板
CN206042503U (zh) 一种带电磁屏蔽膜的高密度电路板