TW200913331A - Semiconductor element and method for production of semiconductor element - Google Patents

Description

200913331 九、發明說明 【發明所屬之技術領域】 本發明，係有關於氧化鋅系之半導體元件，特別是有 關於被進行有受體摻雜（Acceptor Doping)之半導體元件 及半導體元件之製造方法。 【先前技術】 氧化鋅（ZnO )系之半導體，其身爲電洞與電子之結 合體的激子（exciton )之結合能量係爲大（60meV )。因 此’激子係在室溫下亦可安定存在，而能夠高效率地放出 單色性爲優良之光子。故而，在對於作爲照明或是背光等 之光源而被使用的發光二極體（LED )、高速電子裝置、 或者是表面彈性波裝置等之ZnO系半導體的應用上，硏究 係日益進行。於此，所謂「ZnO系」，係爲以ZnO作爲基 礎之混晶材料，而包含有將Zn (鋅）之一部分置換爲Π A 族或者是IIB族者、將〇(氧）之一部分置換爲IVB族者 、又或是該兩者之組合。 但是，當將包含有p型不純物之例如由MgxZiMqO ( 0 S X < 1 )所成的ZnO系半導體作爲p型半導體而利用的情 況時’摻雜於ZnO系半導體中之受體摻雜物的活性化係爲 困難，而有著難以得到p型之ZnO系半導體的問題。藉由 技術之進步’係成爲能夠得到p型之ZnO系半導體，且亦 確認了其之發光，但是，於此些中，係存在有必須使用 ScAlMg04 —般之特殊基板等的限制（例如，參考非專利 200913331 文獻1、2)。故而，在產業上，係期望能夠實現被形成於 ΖιιΟ基板上之p型的ZnO系半導體膜。 [非專利文獻1] A.Tsukazaki et al.Japanese Journal of Applied Physics vol.44 ' 2005 年、p.643 [非專利文獻2] A.Tsukazaki et al.,Nature Materials 4、2005 年、p. 4 2 【發明內容】 [發明所欲解決之課題] 然而，在使用有ZnO基板的情況中，亦無法容易地得 到P型的ZnO系半導體。當存在有將在ZnO系半導體中 所發生的自由載體作捕獲之捕獲中心的情況時，藉由此捕 獲中心，ZnO系半導體之p型化係被阻礙。一般而言，遷 移金屬在半導體中成爲捕獲中心的情況係爲多。發明者們 ’係發現了：在將金屬材料固化的目的上而經常被使用之 錳（Μη )，係經常被拉入至ZnO中。亦即是，係存在有 :當ZnO系半導體中之Μη原子數爲多的情況時，ZnO系 半導體之p型化係爲困難的問題。進而，對於將ZnO系半 導體作爲發光層而使用的情況時之發光特性、或是載體輸 送特性上，亦會造成不良影響。 有鑑於上述問題點，本發明，係以提供一種容易P型 化’且不會損及發光特性的ZnO系之半導體元件及其製造 方法爲目的。 -6- 200913331 [用以解決課題之手段] 若藉由本發明之其中一種形態， 元件’其特徵爲：具備有以Mgxzni. 分之半導體層，而作爲包含於前述半 猛之濃度，係爲lxl〇16cnT3以下。 若藉由本發明之其他形態，則保 件之製造方法，其特徵爲，包含 5〇OOppm以下之材料所成的基板支转 ;和在被搭載於前述基板支持座^ MgxZni-xO ( 〇$χ< 1)所成之半導體 [發明之效果] 若藉由本發明，則能夠提供一種 損及發光特性的ZnO系之半導體元件 【實施方式】 接下來，參考圖面，對本發明之 以下之圖面的記載中，對於相同又或 加有相同又或是類似之符號。但是， 示者，而應注意到，在厚度與平面尺 厚度的比例等，係與實物有所差異。 度或尺寸，應參酌以下之說明並作判 則係提供一種半導體 x〇 ( x< 1 )爲主成 ;導體層中之不純物的 ;爲提供一種半導體元 有：在由錳濃度爲 &座上搭載基板之步驟 匕前述基板上，使由 層作結晶成長之步驟 容易P型化，且不會 及其製造方法。 實施形態作說明。於 是類似之部分，係附 圖面係爲作模式性展 寸間之關係、各層之 故而，對於具體之厚 斷。又，不用說，在 200913331 圖面相互之間’亦包含有尺寸關係或是比例爲相異之部分 〇 又’於以下所示之實施形態，係爲對用以將本發明之 技術性思想作具體化的裝置或方法作例示者，本發明之技 術性思想’係並不藉由下述之例子而對構成構件之材質、 形狀、構造、配置等作任何特定。本發明之技術性思想， 係可在專利申請範圍內，施加各種之變更。 本發明之實施形態的半導體元件，係如圖1所示一般 ’具備有以MgxZn^xOCOSxCl)爲主成分之半導體層2 ’而作爲包含於半導體層2中之不純物的錳（Μη )的濃度 ’係爲lxl016cm·3以下。半導體層2，若是將非預期之不 純物除去，則係成爲由無摻雜之MgxZni_xO、或者是由包 含有η型不純物或p型不純物之MgxZn^O所成。 被包含於半導體層2中之p型不純物，係爲被受體摻 雜於半導體層2中之不純物，例如，係可採用氮（N )、 銅（Cu)、磷（P)等。在被包含於半導體層2內之η型 不純物中，例如，係可採用鋁（Α1 )、鎵（Ga )等之m族 半導體等。 半導體層2，係被配置在基板1之基板主面111上。 基板1 ’例如係可採用MgyZni.y〇 ( OS y < 1 )等。ZnO系 半導體，係與氮化鎵（GaN)等同樣的，具備有被稱爲纖 維幹礦（wurtzite)之六方晶構造。故而’基板1以及半 導體層2之結晶構造，係被設爲六方晶系。於此’基板主 面U1係設爲c面。因此，在基板主面111上成長 -8- 200913331

MgxZni-xO所形成的半導體層2之主面’係成爲c面。於 圖2中，展不六方晶之結晶構造。圖2’係爲展不/、方晶 之結晶構造的單元胞之模式圖。 如圖2中所示一般，六方晶系之c軸（0001 )係延伸 於六角柱之軸方向，而將此c軸作爲法線之面（六角柱之 頂面），係爲c面（0001)。<：面，係在+ c軸側與—c軸 側顯示相異之性質，而被稱爲極性面（Polar Plane )。在 六方晶構造之結晶中，分極方向係成爲沿著c軸。 在六方晶系中，六角柱之側面係分別爲m面{ 1 一 1 〇 〇 }，而不相鄰之一對的稜線所通過之面，係爲a面{ 1 1 -20} 。111面或a面，由於係爲相對於c面而垂直之結晶面 ，並對於分極方向而正交，因此，係爲不具有極性之平面 ，亦即是，係爲非極性面（NonPolarPlane)。 半導體層2之Μη的濃度、二次離子強度，係藉由例 如使用有四重極型質量分析之2次離子質量分析（SIMS ) 而被測定。於圖3中，展示使用四重極型質量分析而進行 SIMS之裝置的構成例。從被一次離子所照射之固體試料 5〇處，藉由濺鍍現象，構成固體試料之物質係被放出至真 空中。被放出的物質，係藉由通過磁場’而成爲僅有特定 質量之二次離子會通過四重極分析計60並入射至檢測器 70中，而被進行元素分析。在使用有四重極型質量分析之 SIMS的情況中，設置固體試料之試料台的電位，由於通 常係被接地，因此，一次離子拉出能量’係直接成爲入射 能量。故而，在要求有高深度之解析度的情況時，係能夠 -9- 200913331 將一次離子之加速能量降低至極限而進行分析。 如同已作了說明一般，當在半導體層2中包含有多數 之成爲將自由載體作捕獲之捕獲中心的Μη之情況時，半 導體層2之ρ型化係被阻礙。因此，藉由對被包含於半導 體層2中之Μη的原子數作抑制，半導體層2之ρ型化係 成爲容易。 現今，爲了將包含有MgxZni-xO膜之ΖηΟ系半導體膜 以高純度來形成，一般係採用分子束磊晶（ΜΒΕ )法。 ΜΒΕ法，作爲原料，由於係使用元素材料，因此，相較於 使用化合物材料之有機金屬氣相成長（Μ 0 C V D )法，係 能夠將在原料之狀態時的純度提昇。 於圖4中，展示可使用於形成本發明之實施形態的半 導體元件之ΜΒΕ法中的薄膜形成裝置之例子。於圖4中 所示之薄膜形成裝置，係具備有：加熱基板1之加熱源1 〇 '和保持基板1之基板支持座20、和將被形成於基板1上 之半導體層2的原料作供給之區塊（cell ) 1 1以及區塊12 。在加熱源1 〇，係可採用紅外線燈管等。 於圖4所示之例中，係從區塊1 1而被供給有鋅（Zn )。區塊12係爲自由基產生器，並在對於ΖηΟ膜等之包 含有氣體元素的化合物之結晶成長而適用ΜΒΕ法之情況 中被作使用。自由基產生器，通常，係爲在由ΡΒΝ ( pyrolytic boron nitiride)或是石英所成的放電管121之外 側周圍卷繞有高頻線圈1 22之構造，高頻線圈1 22 ’係被 連接於高頻電源（未圖示）。在圖4所示之例中’經由高 -10- 200913331 頻線圏122而在被供給至區塊12內部之氧（〇)處施加高 頻電壓（電場）並使電漿產生，而從區塊12而供給電漿 粒子（〇 * )。 在基板支持座20之材料中，一般而言，係可採用身 爲耐熱性及耐氧化性爲優良之鎳（Ni)基底的合金之英高 鎳、或是陶瓷等。多所被使用於結晶成長裝置之基板支持 座中的不鏽鋼（SUS )材，由於在ZnO等之氧化物結晶成 長中會因爲高溫化而被腐鈾，因此，在本發明之實施形態 中的形成半導體元件之MBE法中，係無法被使用。在英 高鎳中，雖係存在有多數之種類，但是，相異於以鐵（Fe )爲主體之SUS，在以Ni爲主體一事上係爲共通，而係 爲Μη、鋁（A1 )、鉻（Cr ) 、F e等與N i所成的合金。然 而，爲了防止在基板支持座2 0中所包含之Μη在結晶成長 時混入至半導體層2中並對半導體層2之ρ型化造成阻礙 ，如下述所說明一般，在使用於基板支持座20中之英高 鎳的材料上，係有必要作注意。 在圖5(a)〜圖5(d)中，展示將英高鎳板在大氣 中而加熱至l〇〇(TC並使其氧化直到表面變黑爲止，而後， 藉由將掃描型電子顯微鏡與能量分散型線分析裝置作組合 所構成之SEM-EDX來作觀測後的結果。圖5 ( a)〜圖5 (d )，係爲對英高鎳板剖面之氧（Ο ) 、（:r、Mn、Ni之 各元素分別作展示者，各圖之上側，係爲英高鎳板之表面 。如同在圖5(a)〜圖5(d)中所示一般，在英高鎳板 之表面，係存在有被氧化後之Cr與Μη。Cr氧化物係爲非 -11 - 200913331 常難以昇華之材料，相對於此，Μη氧化物係爲容易昇華 之材料。 在圖6(a)以及圖6(b)中，係展示使用在基板支 持座20處採用了包含Μη之英高鎳的薄膜形成裝置，來在 由ΖηΟ所成之基板1上形成由MgZnO所成之半導體層， 並經由使用有四重極型質量分析之SIMS，來對此半導體 層2之元素濃度以及2次離子強度作了測定後的結果之例 。圖6 ( a )，係展示將作爲加熱源1 0而使用了的加熱器 之輸入電力設爲740W，而基板支持座 20之溫度係爲 1 04 3 °C時的情況之分析結果。圖6 ( b )，係展示將加熱器 之輸入電力設爲510W，而基板支持座20之溫度係爲860 °C時的情況之分析結果。在圖6 ( a )、圖6 ( b )中，圖 表右端側之Mg的2次離子強度爲低之區域，係爲ΖηΟ基 板之資料。在圖6 ( a )、圖6 ( b )之兩者的情況中，在 基板1與半導體層2之間，Μη均以高濃度而存在。而， 若是加熱器之輸入電力越高、基板支持座20成爲越高溫 ，則半導體層2中之Μη濃度係越高。在薄膜形成裝置處 ，基板支持座20係爲最近接於基板1。因此，可以想見係 從基板支持座2 0而將Μη供給至基板1。 在圖6 ( a )以及圖6 ( b )中，相較於與基板1間之 界面，成膜中之Μη濃度係爲較低，可以想見，此係因爲 ，在被供給有氧的狀態下，Μη氧化物係難以被昇華之故 。基板1，係爲了將水分除去，而在被保持於基板支持座 20處之狀態下，於成膜前在真空中被以較結晶成長溫度爲 -12- 200913331 更高的溫度而進行退火。因此，可以想見，在此退火中， 基板支持座20之表面的Μη氧化物係昇華，並附著於基板 1之表面上。 如同以上所說明一般，由圖5 ( a )〜圖5 ( d )以及 圖6 ( a )〜圖6 ( b )，可以明顯得知，當將包含有Μη之 英高鎳作爲於圖4中所展示之薄膜形成裝置的基板支持座 20而採用，並在基板1上使由ΖηΟ系半導體所成之半導 體層2作結晶成長的情況時，會從基板支持座20而將Μη 作爲非預期之不純物而供給至半導體層2處。 在混入有Μη之ΖηΟ膜中，載體係缺乏，且，通常爲 150cm2/Vs左右之載體移動度，會降低至數十cm2/Vs 左右。在圖7(a)、圖7(b)中’係對於層積有Μη不純 物濃度爲相異之ΖηΟ基板上的半導體層2之樣本的室溫光 激發光（PL )積分強度作比較。於此之所謂PL積分強度 ，係指在340nm〜42〇nm之範圍內對PL強度作了積分後 之室溫下的積分強度。圖7(a) ’係展不積分強度爲 1 7〇〇之樣本的Μη之二次離子強度與A1濃度’圖7 ( b ) ，係展示PL積分強度爲8 3 00之樣本的Μη之二次離子強 度與Α1濃度。由圖7(a)、圖7(b)可以得知，Μη的2 次離子強度越小’則PL積分強度係越大。亦即是’若是 半導體層2之Μ η的二次離子強度越大’、則發光特性係 降低。 如以上所示一般’在混入有越多之Μη的ΖηΟ膜中’ 載體移動度或發光特性會越降低’此事’係代表Μη成爲 -13- 200913331 自由載體之捕獲中心。故而，爲了不使無摻雜、η型、P 型之ZnO系半導體的發光特性或載體輸送特性劣化，以及 爲了 ZnO系半導體之p型化，ZnO系半導體所含有之Μη 數量，係越少越理想。 由對於所含有之Μη數作了抑制的ZnO系半導體所成 之半導體層2，係可藉由採用由矽碳（SiC)等之陶瓷所成 的基板支持座20而實現之。在圖8中，係展示經由在基 板支持座20處採用了 SiC之薄膜形成裝置，來形成圖1 中所示之半導體元件，並經由使用有四重極型質量分析之 SIMS，來對半導體層2之2次離子強度作了測定後的結果 之例。如圖8中所示一般，在半導體元件中，雖然係存在 有碳（C )、矽（Si )以及氫（Η )，但是，Μη濃度係爲 lxl016cm-3以下。進而，亦沒有發現如同在圖6 ( a)以及 圖6 ( b )的情況中一般之在基板1與半導體層2之間Mn 以高濃度而存在的現象。亦即是’藉由採用由siC而成之 基板支持座20，半導體層2之p型化係爲容易。 或者是，藉由採用由身爲英高鎳之耐熱性 '耐氧化* # 的要因之Ni所成的基板支持座20 ’亦可實現對所含有之 Μη數量作了抑制之半導體層2。如圖5(d)中所示一般 ，在英高鎳中之Ni，係幾乎不會被氧化。在圖9中，係展 示經由採用了由Ni所成之基板支持座2〇的之薄膜形成裝 置，來形成圖1中所示之半導體元件，並經由使用有四重 極型質量分析之SIMS，來對半導體層2中所包含之元素 的濃度、2次離子強度作了測定後的結果之例。圖9中之 200913331

Mg的2次離子強度，係具有表示基板】與半導體層2間 之邊界的記號功能。如圖9中所示一般，Μη濃度係爲lx 1 0 16 c m _3以下。進而，亦沒有發現如同在圖6 ( a )以及圖 6(b)的情況中一般之在基板丨與半導體層2之間Μη以 高濃度而存在的現象。故而，半導體層2之ρ型化係爲容 易。 在本發明之實施形態的半導體元件中，於半導體層2 中，作爲未預期之不純物而被包含之Μη原子數係被抑制 ，而經由使用有四重極型質量分析之SIMS所測定的Μη 濃度’係爲1 xl 016cm·3以下。亦即是，由於在半導體層2 中之成爲將自由載體作捕獲之捕獲中心的Μη係爲少，因 此，能夠經由氮等之受體摻雜，而容易地將半導體層2ρ 型化。而，使用不包含有Μη之無摻雜、被η型或者是ρ 型化後之半導體層2，能夠實現作爲照明、背光等之光源 而使用的紫外LED、使用有ΖηΟ之高速電子裝置、表面彈 性波裝置等。 以下，對使用有採用由N i而成之基板支持座2 0的薄 膜形成裝置之圖1中所示的半導體元件之製造方法作說明 。另外，以下所述之半導體元件的製造方法，係僅爲其中 一例’不用說，包含此方法之變形例，亦可藉由此例以外 之各種的製造方法而實現之。於此，基板支持座20之Μη 濃度’係爲3000ppm以下。 (A )對於將+ c面作爲主面之例如由ΖηΟ所成之基 板1，藉由鹽酸來進行蝕刻，並進行純水洗淨，而後，藉 -15- 200913331 由乾氮氣來使其乾燥。 (B) 將基板1安裝於基板支持座20上，並從裝載鎖 定室而送入至薄膜形成裝置中。 (C) 在lxl〇_7pa左右的真空中，以9〇〇°C、30分鐘 之條件來對基板1進行加熱。 (D )使基板溫度下降至8〇〇°c，並對區塊12供給 NO氣體、02氣體，而使電漿產生，並將電漿與被預先調 整爲所期望之組成的M g、Ζ η —同作供給，而在基板1上 使由MgxZni-x〇所成之半導體層2成長。 (E)而後，在半導體層2中摻雜p型不純物。例如 ，進行作爲p型不純物而採用了氮之受體摻雜。 在上述之說明中，雖係展示採用由Ni所成之基板支 持座2 0的例子，但是，只要是由Μη濃度係爲不會在結晶 成長中而使 Μη混入至半導體元件中的程度、例如爲 5 000ppm以下、更理想係爲3000ppm以下之金屬或是陶瓷 所成的基板支持座20，則亦可以採用在本發明之實施形態 的半導體元件之製造中。例如，係可採用由SiC所成之基 板支持座2 0等。 當藉由上述所說明之方法而製造了的MgZnO之氮摻 雜量爲5xl〇18CnT3左右的情況時，對於在Zn◦上層積有 MgZnO與氧化矽膜（Si02)之MOS構造而經由CV測定 所測定出的受體濃度（NA)與摻雜濃度（ND)間的濃度差 「NA— ND」之値，係爲6x1 015原子/ cm3〜2x1 016原子/ cm3左右，而爲安定。另一方面，在包含有經由將包含Μη -16- 200913331 之英高鎳採用於基板支持座20中的薄膜形成裝置所製造 出之MgZnO的上述MOS構造中，經由CV測定所測定出 之濃度差「NA—ND」之値，係爲lxl〇13原子/ cm3〜1x 10 14原子/ cm3左右，而明顯地產生有載體欠乏，可以想 見在MgZnO中係存在有捕獲中心。 如同以上所說明一般，若藉由本發明之實施形態的半 導體元件之製造方法，則藉由使用採用有不包含Mn或是 Μη濃度爲低之基板支持座20的薄膜形成裝置’能夠製造 出具備有將作爲未預期之不純物而包含之Μη濃度抑制在 lxl016cm·3以下之半導體層2的半導體元件。此半導體層 2，由於成爲將自由載體作捕獲之捕獲中心的Μη係爲少’ 因此，經由氮等之受體摻雜所致的Ρ型化係爲容易。 在本發明中，係明顯地得知了：對ΖηΟ系半導體之ρ 型化造成阻礙之成爲捕獲中心的Μη，係從基板支持座20 而被供給至半導體元件，並揭示了：藉由採用不包含Μη 、或者是所包含之Μη爲少之基板支持座20，而能夠實現 可容易地Ρ型化之半導體元件。 如上述一般，本發明雖係藉由實施形態而被作記載， 但是，並不應將此理解爲本發明係被成爲此揭示內容之一 部分的論述以及圖面所限定。從此揭示中，同業者應可明 顯的看出各種之代替實施形態、實施例以及運用技術。亦 即是，不用說，本發明係亦包含有於此處未作記載之各種 的實施形態。故而，本發明之技術範圍，係僅爲經由以上 述之說明而可妥當定義之申請專利範圍中的發明特定事項 -17- 200913331 所制訂者。 [產業上之利用可能性] 本發明之半導體元件以及半導體元件之製造方法，係 可利用於包含有製造氧化鋅系半導體元件之製造業的半導 體產業或是電子機器產業中。 【圖式簡單說明】 [圖1]展示本發明之實施形態的半導體元件之構成的 模式圖。 [圖2]用以說明六方晶構造之模式圖。 [圖3]展示使用四重極型質量分析而進行SIMS之裝置 的構成例之模式圖。 [圖4]展示製造本發明之實施形態的半導體元件之薄 膜型成裝置的例子之模式圖。 [圖5]展示對被氧化後之英高鎳（Inconei)板的剖面 以SEM-EDX而作了觀察後之結果的照片。 [圖6]展示藉由SIMS而對使用包含有Μη之基板支持 座20所形成的MgZnO作了分析後之結果的例子之圖表。 [圖7 ]用以對Μη之二次離子強度與p L積分強度間的 關係作說明之圖表。 [圖8]展示藉由SIMS而對使用由Sic而成之基板支持 座20所形成的MgZnO作了分析後之結果的例子之圖表。 [圖9]展示藉由SIMS而對使用由Ni而成之基板支持 -18- 200913331 座20所形成的MgZnO作了分析後之結果的例子之圖表。 【主要元件符號說明】 1 :基板 2 :半導體層 1 〇 :加熱源 1 1 :區塊 1 2 :區塊 2 〇 :基板支持座 5 〇 :固體試料 6 0 :四重極分析計 70 :檢測器 1 1 1 :基板主面 1 2 1 :放電管 1 2 2 :局頻線圈 -19-

Claims (1)

1. 200913331 十、申請專利範圍 1. 一種半導體元件，其特徵爲：具備有以MgxZnixC) (0Sx<l)爲主成分之半導體層，而作爲包含於前述半 導體層中之不純物的錳之濃度，係爲1x1 〇16cm_3以下。 2 ·如申請專利範圍第1項所記載之半導體元件，其中 ，前述半導體層係包含有p型不純物。 3 _如申請專利範圍第2項所記載之半導體元件，其中 ，前述p型不純物係爲氮。 4.如申請專利範圍第1項所記載之半導體元件，其中 ，係更進而具備有由MgyZm.yO (0Sy<l)所成之基板， 前述半導體層，係被配置於前述基板上。 5 .如申請專利範圍第1項所記載之半導體元件，其中 ，前述錳之濃度，係爲經由使用有四重極型質量分析的2 次離子質量分析所測定之値。 6. 如申請專利範圍第1項所記載之半導體元件，其中 ，前述半導體層之主面係爲極性面。 7. —種半導體元件之製造方法，其特徵爲，包含有： 在由錳濃度爲5000ppm以下之材料所成的基板支持座 上搭載基板之步驟；和 在被搭載於前述基板支持座之前述基板上，使由 MgxZni_xO ( 0 $ X < 1 )所成之半導體層作結晶成長之步驟 〇 8. 如申請專利範圍第7項所記載之半導體元件之製造 方法，其中，前述基板支持座係由鎳所成。 -20- 200913331 9.如申請專利範圍第7項所記載之半導體元件之製造 方法，其中，前述基板支持座係由碳化矽所成。 1 〇·如申請專利範圍第7項所記載之半導體元件之製 造方法，其中，前述半導體層，係藉由分子束磊晶法所形 成。 1 1 ·如申請專利範圍第7項所記載之半導體元件之製 造方法’其中，前述基板係由MgyZni_y〇 ( 〇$ y < 1 )所成 〇 1 2 ·如申請專利範圍第7項所記載之半導體元件之製 造方法’其中’係更進而具備有在前述半導體層中摻雜p 型不純物之步驟。 1 3 .如申請專利範圍第1 2項所記載之半導體元件之製 造方法’其中，前述p型不純物係爲氮。 -21 -