TW200919975A - Voltage-controlled oscillator circuit and phase locked loop circuit using the same - Google Patents
Voltage-controlled oscillator circuit and phase locked loop circuit using the same Download PDFInfo
- Publication number
- TW200919975A TW200919975A TW097124865A TW97124865A TW200919975A TW 200919975 A TW200919975 A TW 200919975A TW 097124865 A TW097124865 A TW 097124865A TW 97124865 A TW97124865 A TW 97124865A TW 200919975 A TW200919975 A TW 200919975A
- Authority
- TW
- Taiwan
- Prior art keywords
- voltage
- current
- circuit
- signal
- control
- Prior art date
Links
- 230000010355 oscillation Effects 0.000 claims abstract description 12
- 239000013078 crystal Substances 0.000 claims description 9
- 230000002269 spontaneous effect Effects 0.000 claims description 7
- 238000000034 method Methods 0.000 claims description 3
- 241000282376 Panthera tigris Species 0.000 claims 1
- 230000008878 coupling Effects 0.000 claims 1
- 238000010168 coupling process Methods 0.000 claims 1
- 238000005859 coupling reaction Methods 0.000 claims 1
- 230000001747 exhibiting effect Effects 0.000 claims 1
- 230000001105 regulatory effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 12
- 238000006243 chemical reaction Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000001514 detection method Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 241000283690 Bos taurus Species 0.000 description 1
- 101150116295 CAT2 gene Proteins 0.000 description 1
- 101100326920 Caenorhabditis elegans ctl-1 gene Proteins 0.000 description 1
- 206010011469 Crying Diseases 0.000 description 1
- 101100126846 Neurospora crassa (strain ATCC 24698 / 74-OR23-1A / CBS 708.71 / DSM 1257 / FGSC 987) katG gene Proteins 0.000 description 1
- 206010039740 Screaming Diseases 0.000 description 1
- 230000000739 chaotic effect Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 235000013601 eggs Nutrition 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000009941 weaving Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/095—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using a lock detector
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Oscillators With Electromechanical Resonators (AREA)
Description
200919975 九、發明說明: 【發明所屬之技術領域】 本發明係關於電壓控制式振盡利此後稱為v 此VCO電路之鎖相迴路(PLL)電路。 路及利用 【先前技術】 攸=^塊圖顯示了㈣6-152401’ ^中所敛述的PLL電 路。> 考私號4所代表的三輸入—輸出開關自迴路濾波哭 一輸出訊號及彼此不同的兩參考電壓VR£F1盥VR£F2 °° 此三輸入中的一者來回應來自校準電路5的控制訊號。,〜擇 一 VC0 2包含:電壓/電流轉換器(此後稱為ν/ι轉 用^電壓值「V」概為電紐「!」;電流㈣式 2iC〇)2B’肋缝具有就鮮的期應V/ΐϋ ίΑ ,輸出,及增盈调節器(在圖i中以VR代表)2C。V 哭从 自,關4接收-輸出訊號並將V/I轉換所獲得的 ^器2 C。增益調節器2 C調整自V/I轉換器2 A流匕出〇至2匕 ^的值㈣應基於增益設定值M且自校準電路5所輸出的一訊 根據具有上述結構並被製造成積體電路(此後稱為 似 電路#處理變化性可被補償,因此可令迴路頻帶維^固” 然而,上述的f知技術具有問題:其必須要評 出之ic 的變化性並基於該變化性明定增益設定值M。 义 【發明内容】 為了f決上述問題’根據本發明之振⑽ 二ίίΓ式㈣器,連接至該終端,此電壓控制 ί ίίί訊號並改變該第二訊號的頻率以回應該 弟-喊的振幅’此電壓控制式振盈器呈 對該第-訊號之該振幅的增益斜率碰訊^自U發振蓋 200919975 巧率;及-第-控制電路’連接至辦壓控 =號之,率對該第一訊號之該振幅的該增益 應§玄第一訊號的該振幅。 牛特〖生u 口 根據本發明’能夠提供具有所謂自我調餡 振盪器,其中VCO係基於製造出之忙的::以壓控制式 外部控制。 喂化性被較而不倚賴 【實施方式】 知η了”詳細敘述本發明之特定實施例。每-圖中的 件係以相同的參考標號來表示,若 : 述以避免不必要的混亂。 黃θ噌略重覆的敘 實施例1 圖2之方塊圖顯示了根據本發明實施 此VCO電路的PLL電路。 «之VCO電路與利用 相位比較器1比較參考訊號Fref的相 器3所輸^控制電振魏細k以_娜濾波 頻率===== 構乘法PLL電路。 目位比較為】之間以建 控制電流ienw_㈣Q 振A具有預(解的峨以回應 之控制電流控制將自V/I轉換117被供應至1⑽ 實的值以回應控制電編。 ν/ι 2 ^ vco 6 〇 回應控制電壓Vcnt ;曰:ϋ 7卜控制電^ 11流入增益電路71以 偏移電路(offset circuit) 72,用以決定自發振 200919975 =^控制電流12流人偏移電路72;及電流鏡電路73,將控制 :山士至控制電流12所獲得的控制電流1cnt供應至IC0 8。IC0 H出具有預定鮮的錄訊號Fdk以回應被供應的控制電流 ^,益電路71包含平行祕的三個(第一、第二及第三)電流路 =弟一電流,徑包含電晶體711 ’此電晶體711具有與電阻712 =接的源,。第二電流路徑包含電晶體713,此電晶體713具有盥 =且7=串接的源極。第三電流路徑包含電晶體715,此體 7工5具有與電阻716串接的源極。三個電晶體川、π旬15的 >及極皆連接至節點Nd以汲取流過其間的控制電流η。 713 係直接受到控制電壓—的輸入。電晶體 的壯係、、i由開關件717而直接受到控制電壓乂伽的輸 入。電晶體715的閘極係經由開關元件718而直接受到控制電壓 ° ft件(此後稱為SW1)717開啟/關閉來回應開啟/ 細紐物2卵賴請來回應開 "^^ 72包含平行_的三個(第四、第五及第六)電流路 電晶體722°第五電流雜包含電晶體723。 弟^電机路仫匕3电晶體724。三個電晶體722、723盥724的汲 極皆連接至節點Nd以汲取流過其間的控制電流12。、 ,固定電流源727與電晶體721具有電流鏡電路的功能,藉此 受到鏡像複製的電位被輸入至電晶體722的閘極。經由開關元件 :25而輸入至電晶體722之閘極的電位被輸入至電晶體723的問 極二經Ϊ開關7^件726而輸入至電晶體722之閘極的電位被輸入 至電晶體724的閘極。開關元件(此後稱為謂)725開啟/關閉來 回應開啟/關閉訊號Vswl。關元件(此後稱為謂) 來回應開啟/關閉訊號Vsw2。 ; 〇 _艾/關閉 幻制電流Icnt用之電流鏡的兩個電晶體731 與732並鏡像複製待供應i IC〇 8的控制電流,控制電流係藉 200919975 由結合節點Nd處之控制電流ii與12所獲得。 一圖6至8顯示了圖3所示之VC0 6的輸入與輸出特性。圖6 顯示了開關元件SW1至SW4處於開啟狀態下的情況。圖7 了開關元件SW1與SW3處於開啟狀態但開關元件SW2與sw4 處於關閉狀態下的情況。圖8顯示了開關元件SW1至sw' 關閉狀態下的情況。 驗 代表i s ί中,條件」、「細条件」及「慢條件」 代表k成1C之VCO 6之處理條件中的變化性。「快 =了獲知製造成1C之電路之最大輸出速度,在處理條件、值 I晶^參數值及電路拉線的寄生電容值}巾必要' 二條件」絲為了獲得製造成IC之電路之最小 ==件中必要的變化性的另—偏差。「普通條件」代ΐτ了辦 成ΓΛ1?之最麵輸出速度所必要的通常處理條件。;ί 變ί性不考思魏條件中的變化性,即’溫度與電源電壓Vddi 輸出ίΞ6 ΐ 示了1⑽的輸入與 流值的相依特性頻率對於控制電流I伽之電 谢c)具有相同的輸入與輸出特性。^ 振盪頻率的;振,,控制式振盪器之 相器的切換速度。環難盪電用酿魏路中之反 切換速度的結構。因此,在「 了七、應控制電流lent以調整 中之反相__^^ 缝電路 率之訊號時,可使雷冷佶,「 田奴獲件具有相同振盪頻 切換速度低:===電財之反相器電路的 大於「普通條件」下之控制電流==率之訊號時’需要 200919975 ;»「ί巾(A)、(B)與(C)分別對應至「快條件」、「並通你杜 依「’=J」°、不同以及控制電編s的電流值」 中所示ϊί標頻之順序變大以獲得圖6 即,電有V/I轉換器7的輸入與輸出特性, j =制電"丨L lent之電流值對於控制電壓Vcnt ;rilZ' ^ ¾ -之⑼、⑻與⑺中所示之輸入與輸出特性中的每-者顧 =^制電流lent為固定電流值直到控制 電、 =止。其原因如下。增益電路71的電晶體711、7if=電壓 直到控制電壓Vcnt到達預定電壓值為止,因此控為士 ij為令。相反地,偏移電路72的電晶體722、723與似 ,於開啟狀態’因此包含固定電流源727與電晶體721之電 電路所鏡像複製的控制電流12會持續流動。 机兄 、查猫2 =制電流ICnt之電流值為固定流動直到控制電壓Vent到 止的情況被稱為自發狀態,因為控制電流1伽在 技_決定來自_之缝訊號 錄頻率被稱為自發__㈣ 自發(free-running)振盪頻率係根據控制電流12而決定, ίίίΪ據,體722、723與724的能力來決定,因此頻率值以 快條件」、「普通條件」及「慢條件」的順序變小。 當控制電壓Vent超過預定電壓值時,增益電路71的電晶體 入U13與715會開啟。因此’圖6之(D)、⑹與(F)中所示之輸 料、特性的每一者顯示’控制電流1Cnt之電流值增加以回應 電麗Vent之增加。圖6之(D)、(E)與(F)中所示之特性增加係 =根據電晶體71卜713與715的能力而決定,因此特性增加的 ^率以「快條件」、「普通條件」及「慢條件」的順序變平緩。 200919975 在圖6中’(G)、(H)與(1)顯示了 Vc〇 L振之振盤頻率對於控制電壓2之依 、 θ ,(G)、⑻與(1)分別顯示了 (Α)盥(D)的複人牯j·生、 ^ JJ〇( }'(H) 中(g)1h上:之頻率對於控制· Vcnt的相依特性,即圖6 中(G) (H)與(I)中所不之特性增加的每 的轉換增益Kve。,其可町式表示母料祕為早位為跡 (式 1) Fclk = Kvco x Vent 控制賴Vent係因相位比較器j的雜訊分量、迴 ^漏電分量、迴路濾波器3的電荷 二皮斋 控制電壓的振動分量由紙付矣千曰=伸t而”地振動。當 由△驗絲時,可獲得_;f振^叙解的振動分量 ΪφΛΡ 1, ^ ΡΛ + = KVC〇 X (VCnt + ΔΥ^) 表不跳動_Γ)分量且可由下式表示。 (式 3) AFclk = Kvco χ ΔVent 性增加之每一斜率的轉換增益;VC〇小時,振盪4(Ι) withrespecU〇 在^中’(D)至(聰示了在開 的ϋ S SW3 SW2 it;47 情況下的輸入與輸出特性。在圖8中,(p: 關元件SW1至SW4處於關閉狀態之情況下(的= 控制二:獲得r中的普通目標頻率, 的順戾增4* j I值依夬條件」普通條件」及「慢條件 丨員序父大,結果控制錢v⑽的電壓值亦變得較大。^件」下 200919975 面將以降低上述跳_觀點,參相6至8來詳細敘述振 Fclk之振盪頻率對於控制電壓Vcm之電壓值的相依特性。α〜 a圖ό之(I)中所示之「慢條件」下的輸入與輸出特性為,直中 魏號驗時麟可錄條即轉換增 頻率特,的理由如下。第一理由為:用以獲得目標 Ξίίίίί I電壓值(圖6中以vsiGw_為各個處理 〈取大值。第一理由為:自發(free_mnning)振盪頻率被帶到靠 王fii)中所示^慢條件」的輸入與輸出特性中的目標頻率。 一斤為·由於第二理由,必須要使特性增加之斜率平緩。 1〇)8第^;^^,下列觀點:為了獲得目標頻率,讀取並施加 ^ V夕出特性(即,其中控制電流1cnt之電流值與控制 ^ rtf^, ^ 第二理由係基於下列觀點: w 的控制電流12,_決定自^ 特性;===此所; 率’必須開啟兩開關元件swi與sw2以最大化特 合降性圖6中之「慢條件」的輸人與輪出特性為最適 得呈所+示之「快條件」下的輸入與輸出特性為’當獲
Fdk時跳動可被最小化的特性。 頻率類特性的理由如下。第—理由為:用以獲得目標 件的最^值。中以_表示)為各個處理條 近 11 200919975 第一^由為·由於第二理由’必須要使特性增加之斜率平缓。 ㈣由係基於下列觀點··為了獲得目標頻率,讀取並施加 =8的輸入與輸出特性(即,其中控制電流_之電流值與控
ΓίΙ:ΐί)Γ1^ -I ,基於下列觀點:開關元件SW3#SW4係關閉以 Ϊ細率的Ϊ流Γ。的控制電流12 ’即用以妓自錄ee_mnning) 條:=== =====检概11嫩值對於控 為最動所不之「快條件」下的輸人與輸出特性 於上件」下的輸人與_性需要介 得製造狀之電之最並中間特性,以獲得為了獲 目標頻率。 曰、輸出速度所必要的通常處理條件中的 頻率可受^控制以3 J J中,盪訊號Mk之振盪 值(在圖7中以Vtyp頻率之控制電壓b之電壓 SW1與SW3 寸_=,電壓⑽。此可在開關 成。 娜啟且開關轉SW2與SW4為_的情況下達 實施例3 圖4之方塊圖顯示了本取明眘#点丨2 , f M 91 ^ 92 y〇lt ^ ^ 比較=產生開啟/關閉訊號與ν^、,考電壓Va及Vb 路的響應圖”所示之電 係冋於零伏而低於電源電壓Vdd。 12 200919975 參考電壓Vb係高於參考雷厭 壓Va與Vb的最佳電壓a。後π將敘述欲施加至兩參考電 當控制電壓Vent等於吱古於史 為來自電壓比較器91之輪t低於參考電壓Va時,作 當控制電壓Vent高於VSW1為,,低”。 時,開啟/關閉訊號Vswl 專於或低於電源電壓 因此’當控制電壓Vcm 斗、古#; 時,開關元件SW1與SW3 ‘關〜「伏^且低於參考電壓Va 參考電壓Va且等於或低於電當控制電壓Vent高於 變成開啟狀態。 _、源電此日守,開關兀件SW1與SW3 :控制電壓Vent等於或高於零伏且低於 時,開Ϊ/L二:=2考為電,,且等於或低於電源電請 因此,當控制電壓¥_等於或高於零伏且低於 日寸,開關元件SW2與SW4織忐關閉iln $>考電反% 參考電壓Vb且等於戍低於雷%成雷^=當控織壓Vent高於 變成開啟狀態 電源電魏d時,開關元件SW2嫌4 圖9、1〇與11每一者顯示了圖3中所示之vc〇6 r j ^ r 魏在圖9 ΐ,(c)顯示了與圖6(c)、圖7(c)或圖8(c)相同的「慢 =電二一心 在圖9中’ (F)顯示了與@ 6(F)相同的輸入與輸出特性,即, ,,電流lent之電流值對於控制電壓Vcnti電壓值的相依 /、係於開關兀件SW1至SW4為開啟狀態的情況下所獲得。 、在圖9中,(L)顯示了與圖7(L)相同的輸入與輸出^性,其係 於開關元件SW1與SW3為開啟狀態且開關it件SW2與swi為、 13 200919975 關閉狀態的情況下所獲得。 ,上中,(聰示了與圖雜同的輸 於開^件SW1至綱為關閉狀態的情況下所^出特性,其係 ^圖9至11的每一者中,參考符號Va與VbS°尉 ,制電路9的參考電壓。參考 Va之設 2^5中所示 ί Ϊί ί If胸咖7中所示之電壓、間的圖8 f考電壓vb之設定電壓值為介於圖7中所示;^電壓值。 中所示之電壓Vslow間的中間電壓值。 1吻與圖6 特性。注意,圖9中之(ΑΑ)顯示了在圖3中所 j值的相依 示之控制電路9的構成元件具有圖2中所 =成 工獲二特性:ί言之,當控制 於參考電壓Va時,顯示了結合圖9(R)盥圖9 仇兑低 I:生時,1頁控帝^7咖等於或高於參考電壓Va又且低於Ϊίΐ ΐ 2 南參考電壓%且等於或低於電源電壓 L t 圖吵)與f 9(C)所獲得的輸人與輸出特性。 隨荖時2如了「’&條件」的鎖定特性。控制電壓Vcnt 低時控定至義 ,PH 收叙至電£ Vs 〇w。在控制電壓Vcnt增加期 ί』關:件自弟一狀態(SW1 =「關閉」,SW2 =「關閉」,SW3 = —「關才1」及SW4 =「關閉」)改變至第二狀態(讀=「開啟」,挪 改變ί才第」^ 開啟「」及SW4 =「關閉」)。接著,開關元件 及SW4 開啟」,挪=「開啟」,SW3 =「開啟」 14 200919975 持在二t動之控制電壓⑽的振幅被維 /岡m a 值時,決定鎖定狀態。 通條件」%的輸出了^生圖=圖7⑻或圖8_同之「普 相同之輸入與輸出10中’⑹顯示了與圖6(E) 之情況下所獲得。m、^開關7^件SW1至SW4為開啟狀態 輸出特性,中’ _員示了與圖7(K)相同之輸入與 =為關下1所與二3為” f i. 8⑼相同之輸入與^ί生下戶圖10中,⑼顯示了與圖 狀態之情況下所獲ί紐’其為開關元件swi至綱為關閉 ^ ^(bb)^ T vc°6 ( β顯不了基於開關元件sw:l、SW2、SW3盥 =;=t合圖10之⑻、(K)蝴中之-者上 斑輸了結合圖_與圖10⑼所獲得的輸入 轉⑽料或缺參考輯va且低於參 出特性。〗不了結合圖ιο(κ)與圖ι〇⑼所獲得的輸入與輸 所了定 == Π μ ^ f Γ vt- ° ,關1 ί 7狀態(SW1 =「關閉」,SW2 =「關閉」,SW3 = -=「_」)改變至第沐態_ =「開啟」’ SW2 關閉」’ SW3開啟」及SW4=「關閉」)。 持在戈ΤΪίίίΐ、振動之控制電壓—的振幅被維 持在等於或小於預疋值時,決定鎖定狀態。 w在圖’⑷顯示了與圖6(A)、® 7⑷或圖8(A)相同之「快 條件i下的輸人與輪出特性。在圖11中,(D)顯示了與®刚相、 同之輸入與輸出特性’其為關元件則至綱為驗狀態之 15 200919975 11中,(聊示了與圖7(j)相同之輸入與輪出 =儀,啟狀態且開關元件_與 相同之於入膏下所獲仔。在圖11中,(p)顯示了與圖8(P) 之情況^所^ 其為開關元件SW1至SW4為關閉狀態 不若,以,ϊ?ί *「祕件」下VCQ 6的輸人錄出特性。 僅在控制ii」Vm 況’在® 11中(cc)顯示了 下,灶人1荨於或间於令伏且低於參考電壓Va的情況 i之/p)與圖11之⑷所獲得的輸入與輸出特性 隨著時間朝向圖的鎖定特性:控制電壓Vcm 時控制電壓Vent收斂至雷愿Vf t =增加。接著’當振動降低 開關元件僅處於。在控制電壓Vcnt增加期間, 「關閉」及SW4 J 口 =關閉」,SW2 =「關閉」,SW3 = 持在幅被維 中的,者2鎖定至普通目^至-壓Vsl〇w、、與Vfast 輪入Ϊ輸ί=2ίϊϊ=ΐ9⑻、圖_及圖u(p)之 的製造條件部=的情況下基於製造出之K: 制具有自我調變特性。工]因此,電壓控制式振盪器之機 下列2Ξ本以,變^的電壓控制_器係基於 制電流lent之電流值與控制電 8的輪入與輸出特性(即,控 通條件」*「慢條件」之賴值依「快條件」、「普 負序變A的特性)受到讀取及施用。 16 200919975 實施例4 圖12之方塊圖顯示了本發明實施例4中之控制電路士 構。電壓比較器91與92將控制電壓Vcnt的強度 電。
Va及Vb比較。在鎖定僧測前,保持電路93與94傳輸分二 開啟/關閉减Vswl與Vsw2之來自電壓比較器91與9 5扎號。在鎖疋偵測後,保持電路93與94立即維持分別作為卩卩 g閉訊號vswl與Vsw2之來自電·較器91與%的現^ V/I轉換器7的自發(free_mnni )振盪頻率或 在鎖定侧触不會胁㈣ Vent㈣驗而 在於,其使彳于PLL電路之振盪狀態變得極不穩定。 ’、 【圖式簡單說明】 圖1之方塊圖顯示了習知的PLL電路。 用此V圖了路根據本發明實施例1之VC〇電路及利 構 構 圖3之電路圖顯示了根據本發明實施例2之VCO電路的結 圖4之方塊圖顯示了根據本發明實施例3之控制電路的結 =^表顯示了根據本發明實施例3之控制電路的操作。 輪出特 性的另一圖 圖7為1 了根據本發明實施例3之VC〇的輸入與輪出特性。 一国了根據本發明實施例3之VCO的輸入與 輪出特 圖8為_ & 性的仍另一圖。了根據本發明實施例3之VCO的輪入與 圖 9 f 頁+·7 J輪人 "Γ根據本發明實施例3之VCO的「慢條件 17 200919975 與輸出特性。 圖10顯示了根據本發明實施例3之VCO的「普通條件」輸 入與輸出特性。 圖11顯示了根據本發明實施例3之VCO的「快條件」輸入 與輸出特性。 圖12之方塊圖顯示了本發明實施例4之控制電路的結構。 【元件符號說明】
Fref :參考訊號 .Fclk:振盪器訊號 Vent :控制電壓 lent :控制電流 II、12 :控制電流 Nd :節點
Vswl、Vsw2 :開啟/關閉訊號 SW1-SW4 :開關元件 Va、Vb :參考電壓 1 :相位比較器
2 : VCO 2A :電壓/電流轉換器 2B :電流控制式振盪器 2C :增益調節器 3:迴路濾波器 4 :開關 5:校準電路
6 : VCO 7 : V/I轉換器 71 :增益電路 711 :電晶體 18 200919975 712 :電阻 713 :電晶體 714 :電阻 715 :電晶體 716 :電阻 717 :開關元件 718 :開關元件 72 :偏移電路 722 :電晶體 723 :電晶體 724 :電晶體 725 :開關元件 726 :開關元件 727 :固定電流源 73 :電流鏡電路 731 :電晶體 732 :電晶體
8 : ICO 9 :控制電路 91、92 :電壓比較器 93、94 :保持電路
Claims (1)
- 200919975 十、申請專利範圍: 1. 一種振堡器,包含: 一終端,接收一第一訊號; 、-電麵制式振盈器’竊合至該終端,該 ί盪以ΐ生一第二訊號並回應該第一訊號的;辰幅而ί變ϋ二‘ 卢之制式振I器呈現出該第二訊號之該頻率對該 第一 dl?虎之該振幅的增益斜率特性,·及 -控制電路,_合至該電壓控制式振盛器,以回鮮 號的該振幅,而改變該第二訊號之該 =5 的該增益斜轉性。 科似第减之该振幅 圍,其中該電墨控制式振蓋器呈 m:發頻率’且該控制電路係設置用以回應該第 δ孔说的該振幅而施行該自發頻率的更替操作。心 3.如申請專利範圍第1項之振盪器,更包含: 二·迴路濾波裔,耦合至將可操作之該終端以產生該第一訊 =迴路濾波器包含第-複數電晶體树,並回應該第_複數電、 體兀件之特性的處理變化性而改變該第一訊號之該振幅。 4人ί申請專利範圍第1項之振盈器,其中該電壓控制式振蓋器包 S苐二複數電晶體元件,該第二複數電晶體元件中的每—者具有 ^該第一複數電晶體元件中的每一者相同的電晶體特性。/、 5· —種振盪器,包含: 一終端’接收一電壓; 、,二增益電路,耦合至該終端以將該電壓轉換為一第—電流, 該增從電路呈現出該第一電流對該電壓的增益斜率特性; 一電流控制式振盪器,耦合至該增益電路;該電流控制式振 降低來自該增益電路的該第一電流,旅振盪以產生一 回_第-電流而改變該訊號之頻率;及 就且 一控制電路,耦合至該增益電路,以回應該電壓而改 一 %流對該電壓的該增益斜率特性。 20 200919975 6. 如申請專利範圍第5項之振盪器,更包含: 路’輕合至該電流控制式振盡器 弟-電流至該電流控制式振抑以指 - 7. 如申請專利範圍第6項之振盪界,自發頻率。 回應該電壓而施行該自發頻率的更摔、”控制電路係設置用來 &如申請專利範圍第7項之振盪器射f包含. 路滅ΐίΪΪΙ耦合至將可操作之該終端以產生該電壓;該迴 开=二匕5 ϋ复數電晶體元件’並回應該第-複數電曰# 兀件之特性的處理變化性而改變該電壓。 《電曰曰體 利範圍第8項之振盪器,其中該電流 ΐϋ碰電晶體元件,該第二複數電晶體元件中的具 10 了由复數3晶严元件中的每—者相同的電晶體特性。〆、 赫i曰"1 專利範圍第8項之振盪器’其中該增益電路包含一第三 巧體元件,娜三複數電晶體元件巾的每—者具有與該第^ 稷數電晶體兀件中的每一者相同的電晶體特性。 ϋ申請專利範圍第8項之振盪器,其中該偏移電路包含-第四 複,電晶體元件’該第四複數電晶體元件巾的每—者具有與 一複數電晶體元件中的每一者相同的電晶體特性。 12·—種振盪器,包含: —終端,接收一電壓; 一第一平行電流路徑,耦合至一第一節點,該第一平行電流 路徑可操作而回應該電壓以降低來自該第一節點的一第一電流; 、,至少一第二平行電流路徑,麵合至該第一節點;該至少一第 二平行電流路徑可操作,而回應該電壓與一複數控制訊號中的一 弟選疋控制訊號以降低來自該第一節點的一第二電流; 一鏡電路’耦合至該第一節點,該鏡電路可操作以回應自該 第一節點被降低的一總電流而產生一第三電流; ^ 一電流控制式振盪器,耦合至該鏡電路;該電流控制式振盪 益降低來自該鏡電路的該第三電流’並振盪而產生一訊號且回應 21 200919975 該第二電流以改變該訊號的頻率;及 -控:路’耦合至該至少-第二平行電流路徑,該第 號: σ域以產生該複數㈣職巾的該第-敎控制訊 13. 如申請專利範圍第12項之振盪器,更包含: 三平平气電趣,耦合至該第-節點;該至少-第 -第-可操作以回應該預定電壓及該複數控制訊號中的 弟===制訊號,而降低來自該第一節點的一第四電流;及 路,合至該結—第三平行電祕徑,該第 ^控制桃购作域生賴數控她號㈣該第二選定控制訊 14. 如申請專利範圍第13項之振盪器,更包含· 迴路渡第終端以產生該電壓;該 體元件之特性的處ί變壓亚回應該第-複數電晶 具有與該第一》電晶體元件中J每:以-者 Ϊ控:;:該第一比較結果而產生該複數控制訊號 中二該第一選 如申請專利範圍第16項之缝器,其中該第—峨路更包 一第一閂鎖電路,輕合至該第一命 σ 號以閃鎖該第-比較結果,鶴】 而回應-鎖定訊 果 盈°°具中該苐二控制電路包含 22 200919975 控制電路比;= ;控=該第二比較結果而產生該複=以= ^如申請專利範圍第18項之振盡器,其中該第二控制電路更包 一第二閃鎖電路,摩馬合至該第二電壓比較器而回康一鎖定訊 纽閃鎖該第4較結果,該第二_電路回應該第二 與該鎖定訊號而產生該複數控制訊號中的該第二選定控制吒^。 十一、圖式 23
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007203739A JP2009038778A (ja) | 2007-08-06 | 2007-08-06 | Vco回路及びそれを用いたpll回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW200919975A true TW200919975A (en) | 2009-05-01 |
Family
ID=40345913
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW097124865A TW200919975A (en) | 2007-08-06 | 2008-07-02 | Voltage-controlled oscillator circuit and phase locked loop circuit using the same |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7876163B2 (zh) |
| JP (1) | JP2009038778A (zh) |
| KR (1) | KR101026654B1 (zh) |
| TW (1) | TW200919975A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI477077B (zh) * | 2011-07-08 | 2015-03-11 | Silicon Motion Inc | 訊號操作電路 |
| TWI771793B (zh) * | 2019-11-06 | 2022-07-21 | 加拿大商萬國半導體國際有限合夥公司 | 用於電流型遲滯調製器的電壓控制振盪器及方法 |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110057736A1 (en) * | 2009-04-28 | 2011-03-10 | Skyworks Solutions, Inc. | Linear, Voltage-Controlled Ring Oscillator With Current-Mode, Digital Frequency And Gain Control |
| US8212599B2 (en) * | 2009-12-30 | 2012-07-03 | Sandisk Technologies Inc. | Temperature-stable oscillator circuit having frequency-to-current feedback |
| US8742856B2 (en) * | 2011-11-04 | 2014-06-03 | Broadcom Corporation | Frequency synthesis using a ring oscillator |
| US8644782B2 (en) * | 2011-11-14 | 2014-02-04 | Apple Inc. | Agile clocking with receiver PLL management |
| US8736387B2 (en) * | 2012-07-24 | 2014-05-27 | Nxp B.V. | Chopper based relaxation oscillator |
| US9083356B1 (en) | 2013-03-14 | 2015-07-14 | Gsi Technology, Inc. | Systems and methods of phase-locked loop involving closed-loop, continuous frequency range, auto calibration and/or other features |
| US11227653B1 (en) | 2016-12-06 | 2022-01-18 | Gsi Technology, Inc. | Storage array circuits and methods for computational memory cells |
| US10891076B1 (en) | 2016-12-06 | 2021-01-12 | Gsi Technology, Inc. | Results processing circuits and methods associated with computational memory cells |
| US10860320B1 (en) | 2016-12-06 | 2020-12-08 | Gsi Technology, Inc. | Orthogonal data transposition system and method during data transfers to/from a processing array |
| US10854284B1 (en) | 2016-12-06 | 2020-12-01 | Gsi Technology, Inc. | Computational memory cell and processing array device with ratioless write port |
| US10847212B1 (en) | 2016-12-06 | 2020-11-24 | Gsi Technology, Inc. | Read and write data processing circuits and methods associated with computational memory cells using two read multiplexers |
| US10998040B2 (en) | 2016-12-06 | 2021-05-04 | Gsi Technology, Inc. | Computational memory cell and processing array device using the memory cells for XOR and XNOR computations |
| US10770133B1 (en) | 2016-12-06 | 2020-09-08 | Gsi Technology, Inc. | Read and write data processing circuits and methods associated with computational memory cells that provides write inhibits and read bit line pre-charge inhibits |
| US10943648B1 (en) | 2016-12-06 | 2021-03-09 | Gsi Technology, Inc. | Ultra low VDD memory cell with ratioless write port |
| US10725777B2 (en) | 2016-12-06 | 2020-07-28 | Gsi Technology, Inc. | Computational memory cell and processing array device using memory cells |
| US10777262B1 (en) | 2016-12-06 | 2020-09-15 | Gsi Technology, Inc. | Read data processing circuits and methods associated memory cells |
| US10847213B1 (en) | 2016-12-06 | 2020-11-24 | Gsi Technology, Inc. | Write data processing circuits and methods associated with computational memory cells |
| GB201820175D0 (en) * | 2018-12-11 | 2019-01-23 | Nordic Semiconductor Asa | Frequency synthesiser circuits |
| US10749532B1 (en) * | 2019-03-04 | 2020-08-18 | Xilinx, Inc. | Method and apparatus for a phase locked loop circuit |
| US10930341B1 (en) | 2019-06-18 | 2021-02-23 | Gsi Technology, Inc. | Processing array device that performs one cycle full adder operation and bit line read/write logic features |
| US10877731B1 (en) | 2019-06-18 | 2020-12-29 | Gsi Technology, Inc. | Processing array device that performs one cycle full adder operation and bit line read/write logic features |
| US10958272B2 (en) | 2019-06-18 | 2021-03-23 | Gsi Technology, Inc. | Computational memory cell and processing array device using complementary exclusive or memory cells |
| US12255663B2 (en) * | 2023-03-16 | 2025-03-18 | Qualcomm Incorporated | Dual-path phase locked loop (PLL) with closed-loop VCO temperature compensation |
| CN120710499A (zh) * | 2024-03-25 | 2025-09-26 | 联发科技(新加坡)私人有限公司 | 锁相环电路 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3177025B2 (ja) | 1992-11-12 | 2001-06-18 | 旭化成マイクロシステム株式会社 | Pll回路 |
| JP3415304B2 (ja) * | 1994-11-11 | 2003-06-09 | 株式会社日立製作所 | クロック発生回路とプロセッサ |
| JPH1084278A (ja) | 1996-09-10 | 1998-03-31 | Nec Corp | Pll回路 |
| JP2000252819A (ja) * | 1999-03-01 | 2000-09-14 | Toshiba Corp | Pll回路 |
| JP4270339B2 (ja) * | 2000-12-27 | 2009-05-27 | 富士通株式会社 | Pll回路及びこれに用いられる自動バイアス調整回路 |
| US7646253B2 (en) * | 2006-05-19 | 2010-01-12 | Broadcom Corporation | Frequency-locked clock generator |
| JP4198722B2 (ja) | 2006-05-24 | 2008-12-17 | 富士通マイクロエレクトロニクス株式会社 | クロック生成回路、pll及びクロック生成方法 |
| JP2008072166A (ja) * | 2006-09-12 | 2008-03-27 | Sony Corp | 位相同期回路および電子機器 |
| US7659782B2 (en) * | 2006-09-26 | 2010-02-09 | Broadcom Corporation | Apparatus and method to reduce jitter in a phase locked loop |
-
2007
- 2007-08-06 JP JP2007203739A patent/JP2009038778A/ja active Pending
-
2008
- 2008-06-18 US US12/213,369 patent/US7876163B2/en not_active Expired - Fee Related
- 2008-07-02 TW TW097124865A patent/TW200919975A/zh unknown
- 2008-08-06 KR KR1020080076842A patent/KR101026654B1/ko not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI477077B (zh) * | 2011-07-08 | 2015-03-11 | Silicon Motion Inc | 訊號操作電路 |
| TWI771793B (zh) * | 2019-11-06 | 2022-07-21 | 加拿大商萬國半導體國際有限合夥公司 | 用於電流型遲滯調製器的電壓控制振盪器及方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US7876163B2 (en) | 2011-01-25 |
| US20090039969A1 (en) | 2009-02-12 |
| KR20090014990A (ko) | 2009-02-11 |
| KR101026654B1 (ko) | 2011-04-04 |
| JP2009038778A (ja) | 2009-02-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW200919975A (en) | Voltage-controlled oscillator circuit and phase locked loop circuit using the same | |
| TWI361570B (en) | Clock synchronization circuit and operation method thereof | |
| US8212624B2 (en) | Reference frequency generation circuit, semiconductor integrated circuit, and electronic device | |
| KR100985008B1 (ko) | 용량성 전하 펌프 | |
| JP4167531B2 (ja) | 位相同期ループ回路および半導体集積回路装置 | |
| US7528673B2 (en) | Oscillator circuit and semiconductor device having oscillator circuit | |
| US8487677B1 (en) | Phase locked loop with adaptive biasing | |
| CN102301600A (zh) | 振荡系统中的周期性时序抖动减少 | |
| TWI412234B (zh) | 鎖相迴路及其壓控振盪器 | |
| CN109656304B (zh) | 电流产生电路及其霍尔电路 | |
| US10985767B2 (en) | Phase-locked loop circuitry having low variation transconductance design | |
| TWI336029B (en) | Current regulating circuit, method of regulating current source, and charge pump circuit | |
| KR20120012386A (ko) | 락 검출 회로 및 이를 포함하는 위상 동기 루프 | |
| JP2001274682A (ja) | フェーズロックドループ回路 | |
| TW463465B (en) | Charge pump circuit | |
| US7292078B2 (en) | Phase locked loop integrated circuits having fast locking characteristics and methods of operating same | |
| US8598955B2 (en) | Phase locked loop with adaptive loop filter | |
| US20130194043A1 (en) | Low-power voltage-controlled oscillator | |
| TWI653820B (zh) | 壓控振盪器與鎖相迴路 | |
| TWI334687B (en) | A stable oscillator having a reference voltage independent from the temperature and the voltage source | |
| TWI690141B (zh) | 電荷泵和鎖相環 | |
| CN110601658B (zh) | 低电压vco的控制电压范围的自动补偿 | |
| US7283003B2 (en) | Reset signal generators for a frequency-phase detector and methods of generating reset signals for the same | |
| JP4510039B2 (ja) | 位相同期回路 | |
| JP2003229764A (ja) | 半導体集積回路 |