TW200812004A

TW200812004A - Semiconductor memory device and fabrication method thereof

Info

Publication number: TW200812004A
Application number: TW096125362A
Authority: TW
Inventors: Tsutomu Hayakawa
Original assignee: Elpida Memory Inc
Priority date: 2006-08-22
Filing date: 2007-07-12
Publication date: 2008-03-01
Also published as: CN101132051A; US7723717B2; US20080048170A1; JP2008053310A; JP4257352B2

Description

200812004 V 九、發明說明：【發明所屬之技術領域】本發明係係關於一種半導體記憶裝置， _ / 符別是一種相殳化（Phase change) 記憶裝置及其製造方法。【先前技術】在美國專利公開第2 0 0 5 / 018 5 4 4 4 A1號斗、，或美國專刹楚 US 6，815，7 05 B2號中已揭示出一種相變化* °己憶褒置。目前相變化記憶裝置需要利用其相變又丨G部分有敎供熱能，並能更簡易地生產製造。 ^欢地& 【發明内容】根據本發明之一特徵，本發明提供一罢—k · 1 +導體記憶梦置，匕括·一加熱電極；一相變化部分，在一 # ^ 接至該加熱電極；以及方向連一上電極，具有一上表面、一下表面以及一在該第一方向穿過該上電極之該上表面與該下/ ^ 且該洞具有-内壁，該内壁在垂直該第-方向：一：間’ 向連接至該相變化部分。第一方為讓本發明之上述和其他目的、特徵、和優點能更明顯易ίϊ，下文特舉一較佳實施例，並配合所附細說明如下。【實施方式

2268-8987-PF 5 200812004 ν ί I 苐1圖，在本發明第一實施例之相變化裝置1

中’包含有記憶體陣列2、X醢民突、Q QK J ^ λ解碼淼3a，3b、％寫切換區塊 4a，4b、閘極線5、位开妗β ρ t & 一凡線6、地線7與各類環繞線路（未示於圖中）。 ^記憶體陣列2配置於χ解碼器3a，3b之間，亦配置於貝寫刀換區塊4a，4b之間。每一閘極線5自χ解碼器％或 3b延伸於記情陳勿| 9 w t ^ 。母一位兀線6自讀寫切換區塊4a

或4b延^伸於記憶體陣列2上，俯視可得位元線6與間極線 2相互父錯。地線7係供應地位電壓，並形成於整個記憶體陣列2中。 :己憶體陣列由複數個記憶體所組成，形成一矩陣式配置。每-記憶體包含有-電阻8與一電晶冑9。電晶體9 之閘極轉接至間極線5之—。電晶體9之没極純至對應電阻8之一端。電晶體9之源極耦接至地線7。對應電阻8 之另一端則耦接至位元線6。電阻8由相變化材質製成。一種相變化材質可為硫化物（chalcogenide) ’包含至少一種硫族元素，如硫（s)、硒（Se )、碲（Te ); 一種典型的硫化物材質為cexSbyTez (GST)。其他亦可採用 AsxSbyTez，TaxSbyTez，NbxSbyTez

VxSbyTez, TaxSbyTez， NbxSbySez, VxSbySez, WxSb Te M〇xSbyTez，CrxSbyTez，WxSbySez，M〇xSbySez，CrxSbySez or

SnxSbyTez。如硫化物之相變化材質可依溫度而有兩種不同的狀態，非晶狀態與結晶狀態。不同之阻值用以分別在記憶體中儲存” 〇，，與，，Γ之資料。 2268-8987-PF 6 200812004

睛苓考第3圖，本實施例中相變化記憶裝置丨含有一半導體基底10。如第2與3圖所示，在半導體基底1〇中，數個場區域100被切割並以淺溝槽結構（STI)區域丨〗作為電性絕緣。STI區域11亦作為場區域1〇〇與周圍區域ι〇ι 之電性絕緣之用，此周圍區域係由周圍電路或相類似電路，接觸插塞（⑶ntact Piug) 18所形成。如第2圖所示，場區域100通常以矩陣之形式排列。在每—場區域⑽中形成如第2舆3圖所示之兩組電晶體。每一電晶體具有一閑極1 2、汲極區域1 3a與源級區域1 3b。在半導體基底10上形成絕緣層14。在絕緣層14中，形成記憶體㈣㈣15絲接至電晶體之對錢極區域 13a。在絕緣層14上形成另一絕緣層16。在絕緣層η上形成地線20與導線21，22。地線2〇利用穿透絕緣層i4，i6 之地接觸插塞17耦接源級區域13b。同樣地，導線21’利用=透絶緣層14, 1 6之地.接觸插塞18耦接半導體基底之特定區域。如同地線20與導線21，22 一般，在絕緣層16上 2成另一絕緣層30。形成穿透絕緣層3〇，16之中間接觸插塞34。連接中間接觸插塞34與半導體接觸插塞i 5。在絕緣層30上形成另一絕緣層40。在絕緣層40中形成作為加熱電極之加熱電極43。圖示之加熱電極43可由氮化鈦（TiN)所形成。在本實施例中，如第二圖所示，每 %區域1 00形成兩組加熱電極43。在絕緣層40上形成另一絕緣層50。在部分絕緣層5〇上隹®开y成上電極6 6與停止層β 7。複數組洞5 5穿透停止

2268-8987-PF 7 200812004 :67、上電極66與絕緣層5〇。絕緣層5 上電極66具有内壁57 /、有内壁56， ς间私 57 停層67具有内壁5只·石笛/ί 5圖所示，每一組内壁56、57、5δ組成一 δ，如，4、 5圖所示，洞55對每。如第2至洞55原則上且有矩;:之場區域ί〇0之襟號。每-、』上具有矩形形狀。在本實施有沿X方向之長軸方向。洞5 背-洞5 5具故本發明實施例之上電極Μ為梯形。如第方向，在洞Η中裸露出兩加熱電極43。換言之至—5圖所示」對應之兩加熱電極43如方 W 55覆盖並不覆蓋上t κ ββ 方向所不，加熱電極43 卫不復盍上電極66。在本實施例.中方向配置於洞55中。 ’、、、電極43係沿Χ 士弟2至5圖所示，在每一洞5 5中來士、部分63。在本實施例$ ^ 7成對應之相變化接至加埶二一相變化部分63在Ζ方向連接至加熱電極43。如第3 5 R冈在…u 弟3至5圖所不，每-相變化部分63 戶t示連接至上電極66之内壁57。在本實施例中， ά八極66在ΧΥ平面上完全地包圍並連接每-相變 U分63。如第3圖所示，本發明實施例分63穿透對庫之ρ雷拆RR说_ 相欠化4 “ 之上電極66。換…每-相變化部分63 延伸跨越對應上電極66之下與上表面。

詳細說明如下。相變化部分63具有下表自8〇、上表 /、側表面82。下表面80連接至加熱電極43。下表面與對應下表面80間之連接總面積尺寸基本上小於下表面80之面積尺寸。本實施例之上表面81具有封閉回路^ 形狀’且具有内緣與外緣。本實施例之上表面81與停止層 2268-8987-PF 8 200812004 之上表面配置於一相同平上。側表面8 2連揍於下表面8 0與上表面81之間，甘、击 . 、’連接至上電極66。在本實施例中，上電極6 6僅連接至矣 , ^ 逐接至母—相變化部分63之側表面82。請參考第6圖，此麗祐一丄&

”、員不加熱電極43、相變化部分63 與上電極6 6之配置盥逵姓—…A ” 、、、°。在弟6圖中，兩投影區域84 非：目對應之加熱電極66。上電極66具屬投影區域85、非屬投影區域84之投影區_ 88。因此，如上所述，上電 2 66广未在z方向覆蓋加熱電極43。詳細解說如下。相、交化部分63具投影區域87， s λ 丑上電極66之投影區域88 屬於投影區域8 7之外。相變化邱八相欠化4分63具有高於上電極66 之-預設高度86。此外，如第3至6圖所示，上電㈣配置於Z方向之下表面8〇與上表面66之間。因此，如上 ^述’本實施例之上電極66僅於相變化部分63之側表面上連接至相變化部分63。如第3至5圖所示，本實施例之相變化部分δ 3之形成，、有向上表面81之内緣凹入之凹陷61。在凹陷61中形成熱絕緣部I 64。本實施例之熱絕緣部分β4具有盘停止層 7—6上表面及相變化部分63之上表面81相同水平之表面: :-熱絕緣部分64由高熱阻抗材質所構成。特別是所示之」巴緣部分63由電絕緣材質，如二氧化石夕（训2)所組成。另外亦可採用如氮化⑨⑽）作為材料。此外，每—熱絕緣 :分64可包含兩或多層堆疊之熱絕緣層。在第了圖中顯示 -改良之熱絕緣部分90,包含兩堆疊之熱絕緣層9"2。在此改良結構中，熱絕緣層91係由二氧切⑶⑹所構

2268-8987-PF 9 200812004 成’而熱絕緣層92係由I化石夕（SiN)所構成。此外，如第 8圖所示，相變化部分93並未形成凹陷部分。在第8圖所不之改良中，相變化部分93完全地填入洞55。請參考第3至5圖，覆蓋層68形成於停止層67、相變化部分63之表面與熱絕緣部分64上。在此實施例中，覆盖層68覆蓋相變化部分63與熱絕緣部分64。每一所示熱絕緣部分64僅被相變化部分63與覆蓋層全地封閉或包裝。了且疋王請參考第3圖，在覆蓋層68與絕緣體5{) =層二。在絕緣層7。上形成導線㈣。如性連接H層雷Γ經由形成於絕緣體70中之接觸插塞71電 π電性連接至導線22 Γ層由接觸插塞较芏¥線22,母一接觸插塞72穿 3〇, 40, 50, 70。牙透、'、巴緣層之製:::參考第9至22圖’詳述上—置丨心==在數半導趙基底1ϋ上形成sti區域疋義出後數場區域1〇〇 (請參 STI區域；π名7 士丄月-阅弟2圖）。所示 A 11在Z方向具有24〇膽之厚度。接著，在半導體基底10上形成具厚度層。在閘極絕緣声閘極絕緣 θ沈積掺雜稷晶梦層與&彳卜# s . μ 複晶矽層之厚1ηη 7化鎢層，摻雜 ,,, 又100nm;矽化鎢層之厚度為io〇nm。利用 4衫技術於矽化鎢利用層與石夕化鶴層已裸露捧雜複晶石夕非專向性㈣，如第9圖所示形成閘

2268-8987-PF 200812004 V»1 如第2圖所示，兩閘極1 2。每一閘極1 2沿γ方向延伸。極電極12延伸覆蓋每一場區域1〇〇。接著’利用閘極12作為光罩將碟離子植人半導體基底 1 〇中然後將半導體基底！〇暴露於熱處理製程中，形成沒極區域13a與源級區域13b，其中汲極區域13a與源級區域13b為N型。接者，在半導體基底1〇上沈積厚度7〇〇⑽之四乙氧基矽烧（TE0S)。利用化學機械研磨（CM〇)製程平坦化此麵層。此平坦化之麵層即為絕緣層14。形成複數接觸洞穿越絕緣層14线極區域13a。接著，在包含接觸洞之絕緣層14上沈積25Onm之摻雜複晶矽，並執行CMp製程進行平坦化。所以，形成記憶體接觸插塞15。在此實施例中，每场區域100上在X方向配置有兩組記憶體接觸插塞丄5。在絶緣層14上沈積2〇〇nm之氧化矽層形成絕緣層16。形成複數接觸洞穿越絕緣層丨4與16至源級區域i3b。在瞻含接觸洞之絕緣層16上依序沈積丨〇nm之鈦層、丨5㈣之氮化鈦層與250·之鎢層，並進行CMp製程形成地接觸插塞 17 〇接著，在絕緣層16上形成5nm之氮化鎢層，接著在此氮化鎢層上形成5〇nm之鎢層。圖案化鎢層與氮化鎢層形成地線20，電性連接至地接觸插塞17。在此實施例中，如第 10圖所不’在地線2〇時亦形成導線21與22。接著，在絕緣層16與導線2〇至22上形成5OOnm之氧化層，並進行CMP製程形成絕緣層3〇。如第〗丨圖所示，

2268-8987-PF 11 200812004 ♦ 穿越、緣層16與3°，使記憶體接觸插塞15 =觸叫然後如第12圖所示’依序沈積ι〇μ之鈦層嫌m之氮化鈦層以形成接觸材料層3 示，/對接觸材料層32進行⑽製程達絕緣層面圖所以形成中間接觸插塞34。之氧！二在絕緣層3°與中間接觸插塞34上沈積之軋切㈣成絕緣層4G。此外， 42 ::二= 接著，在絕緣層：=:43，”16圖所示。 5〇。在絕緣層5G上，化钱/之乳切作為絕緣層極材質層“，作為上電二=:材之氮化…作為停止層67:材=1上形成— 成圖案化阻抗I 53,如第18H接二’在；^化石夕層52上形乐圖所不，苴中圏安 =具有位於加熱電極43上方之洞54。利用圖；二層 r為光罩，對氮切層52、電極材質層51與、。進行㈣i。此嶋程形成、洞55。每一洞：曰 :::、電極材質層51與絕緣層50，可從 = 極43之頂部，如第19圖所示。絕緣層5。之内壁56'、、、電广5之部分，形成錐形並具有頂部邊緣，定『之頂部邊緣面積大於底部面積。 5 5 接著，在含有洞5 5之_於；Γ π 之虱化矽層52上沈積GST材質以

2268-8987-PF 12 200812004 形成GST材質層60。此防了材質層理想厚度為託至π⑽，較佳為lOOnm。在此實施例中，此GST材料層6〇之厚产為 1〇〇nm。在此實施例中，在GST層60形成凹陷部分61:在 GST層60上利用高密度電漿技術（HDp)沈積厚度$⑽⑽ 之氧化石夕層。如第20圖所示形成熱絕緣材質層。接著’如第21圖所示，利用氮切層52為停止熱^緣材質層62與啦層6G進行㈣製程，以形心變化部分6 3，同時，在相_ ^β八 , 才社相文化部分63之對應凹陷部分61 形成熱絕緣部分64。在熱絕緣部分64、相變化部氮化石夕層52上形成5Gnm之氮切層6.5。氮切層65 1、 :密封且完全地封閉或包裝熱絕緣…，如第。圖：接著，對應上述第2圖至22圖所.示，嫩石夕層I 鼠石夕層52與電極材質層2?進行㈣以停止層67與上電極62。後现層68、接著，在覆蓋層60與絕緣層5〇上後，如第2與3圖所示，报罘層70。然 7q — 斤不形成接觸插塞71與72及導雷s 73。母-接觸插塞71連接導電層？3與對應 b電層接觸插基72連接導電層73 母化記憶裝置卜 4線22。取後可形成相變本專利中請係對應於2_ + 之第⑽06-22576δ號專财請宰。月叫日本專利局任何熟習此技藝者，在不：離本内，當可作更動與潤飾，因此 :神和範圍知明之保護乾圍當視後附

2268-8987-PF 13 200812004 h 之申請專利範圍所界定者為準。【圖式簡單說明】弟1圖係顯示本發明_實之結構圖；施例中部分相變化記憶裝置第2匿置之佈局；係頌不第1圖中一實施例中部分相變化記憶裝第3圖係顯示第2圖中相變化記憶裝置沿線之剖面圖；

ΠΙ-III 圖；第4圖係顯示第3圖之部分相變化記裝置之放大剖面弟5圖係顯不第2圖中；日辦/l ^ 之剖牙®1甲相蜒化記憶裝置沿線v-v 面圖，〜· 第6圖係顯示於第3圖之；I；日作^ 之相變化記憶裝置中加埶電極、相變化部分與上電極之關係剖面圖；、弟7圖係顯示第4圖中改声 Υ文良之相變化記憶裝置之剖面圖；改良之相變化記憶裝化記憶裝置製造流程化記憶裝置後續製造化記憶裝置後續製造置之之剖流程流程第8圖係顯示第4圖中另_ 剖面圖；弟9圖係顯示第3圖之相變面圖；第1 0圖係顯示第3圖之相變之剖面圖；弟11圖係顯不第3圖之相變

2268-8987-PF 14 200812004 之剖面圖；第12圖係顯示第3圖之相變化記憶裝置後續製造流程之剖面圖；第1 3圖係顯示第3圖之相變化記憶裝置後續製造流程之剖面圖；第14圖係顯示第3圖之相變化記憶裝置後續製造流程之剖面圖；第1 5圖係顯示第3圖之相變化記憶裝置後續製造流程 ¥之剖面圖；第1 6圖係顯示第3圖之相變化記憶裝置後續製,造流程之剖面圖；第1 7圖係顯示第3圖之相變化記憶裝置後續製造流程之剖面圖； -^ 第1 8圖係顯示第3圖之相變化記憶裝置後續製造流程之剖面圖； 0 第19圖係顯示第3圖之相變化記憶裝置後續製造流程之剖面圖；第20圖係顯示第3圖之相變化記憶裝置後續製造流程之剖面圖；第21圖係顯示第3圖之相變化記憶裝置後續製造流程之剖面圖；以及第22圖係顯示第3圖之相變化記憶裝置後續製造流程之剖面圖。 2268-8987-PF 15 200812004 【主要元件符號說明】 1〜相變化裝置； 2〜記憶體陣列； 3a，3b〜X解碼器； 4a，4b〜讀寫切換區塊； 5〜閘極線； 6〜位元線； 7，2 Q〜地線； ® 8〜電阻； 9〜電晶體； ' 10〜半導體基底； 11〜淺溝槽結構（STI)區域； 12〜閘極； … 13 a〜 >及極區域， 13 b〜源級區域； 0 14, 16, 30, 40, 50, 70〜絕緣層； 15〜記憶體接觸插塞； 17, 18〜地接觸插塞； 21，22〜導線； 31，41〜接觸洞； 3 2〜接觸材料層， 34〜中間接觸插塞； 4 2〜加熱材質層； 4 3〜加熱電極； 16

2268-8987-PF 200812004 t 51〜電極材質層； 5 2，6 5〜敗化石夕層； 5 3〜阻抗層； 5 4，5 5〜洞； 56、57、58〜内壁； 60〜 GST材質層； 61〜凹陷； 62〜熱絕緣材質層； ® 63, 93〜相變化部分； 64, 90〜熱絕緣部分； 6 6〜上電極； 6 7〜停止層； 6 8〜覆蓋層； 71，72〜接觸插塞； 73〜導線層； 0 80〜下表面； 81〜上表面； 8 2〜侧表面； 84, 85, 87, 88〜投影區域； 86〜預設高度； 91，92〜熱絕緣層； 1 0 0〜場區域； 1 01〜周圍區域。 17

2268-8987-PF

Claims

200812004 b 十、申請專利範圍： 1 · 一種半導體記憶裝置，包括：一加熱電極；一相變化部分，在一第一方向連接至該加熱電極；以及一上電極，具有一上表面、一下表面以及一洞，該洞在"亥第一方向穿過該上電極之該上表面與該下表面之間，且該洞具有一内壁，該内壁在垂直該第一方向之一第二方攀向連接至該相變化部分。 2·如申請專利範圍第i項所述之半導體記憶裝置，其中该上電極在垂直該第一方向之一平面上完全環繞並連接至該相變化部分。一 3·如申請專利範圍第1項所述之半導體記憶裝置，其中该洞係沿該預定方向覆蓋該加熱電極。 4·如申請專利範圍第丨項所述之半導體記憶裝置，其 _中該相變化部分在該第—方向延伸跨越該低表面至該面。、上5·如申請專利範圍第4項所述之半導體記憶裝置，其中該相變化部分在該第一方向延伸跨越該上電極之該上表面0 •如申凊專利範圍第i項所述之半導體記憶裝置，直中該相變化部分具有一上表面、一下表面與一側表面，該 :表面與連結至該加熱電極，該側表面連結於該上表面舆 δ亥下表面之間，並連結至該上電極。 2268-8987-PF 18 200812004 ^專利範®第6項所述之半導中該上電極僅诖紝$ # 4 w 匕口衣置，其僅連結至该相變化部分之該侧表面。 8·如中請專利範圍第6項所述之半導體記憶裝置，盆中该上表面具有—封閉迴路式形狀與_内緣，二凹陷。 ^刀，該凹陷部分係、自該内緣朝該上表面一9.如中請專利範圍第8項所述之半導體記憶裝置，其中還包括-熱絕緣部分，由一熱絕緣材質於該凹陷部分形成。 10·如申請專利_ 9項所述之半導體記憶裝置，其中該熱.絕緣部分包括二或更多複數熱絕緣層。 11 ·如申明專利範圍第1項所述之半導體記憶裝置，其中該加熱電極包括二或更多複數加熱導柱（pillar);至少二該等加熱導柱連接至該項變化部分。 12. 如申請專利範圍第1項所述之半導體記憶裝置，包 φ括二或更多該等相位變化部分，其中該上電極沿該第二方向延伸’並由一或更多複數穿透洞形成，該等相位變化部分分別形成於並連結該等穿透洞。 13. —種半導體記憶裝置之製造方法，包括：在一第一絕緣體中形成一加熱電極；在該第一絕緣體與該加熱電極上形成一第二絕緣體；在該第二絕緣體上沈積一電極材質；形成一洞穿透該沈積電極材質與該第二絕緣體，該穿透電極材質構成一上電極，該加熱電極裸露於該洞中；以 2268-8987-PF 19 200812004 ，春及在該洞中形成一相變化部分，該相變化部分在一預設方向連結至該加熱電極，並於垂直該預設方向之_平面上上連結至該上電極。 14·如申諸專利範圍第1 3項所述之方法，還包括在形成γ4於该沈積電極材質上形成一第三絕緣體，該洞之 ^成可使该洞亦穿透該第三絕緣體，該相變化部分之形成包括下列步驟：在該洞與該穿透第三絕緣體上沈積一相變化材質；以及移除部分該相變化材質以在該洞中形成該相變化部 15·如申請專利範圍第14項所述之方法，其中該相變、淨夕矛、可採用一化學機械式研磨製程，並以該被穿透之第三絕緣體為-停止層（St〇Pper)。

•如申請專利範圍第Η項所述化材貝之沈積可形成一凹陷部分。化部分之形成= 副16項所述之方法刀之形成逐包括下列步驟：在該沈積欠積-熱絕緣材質，㈣—化學機械式研磨材貝上沈 ;透之第三絕緣體為-停止層移除該相變二並以該被積熱絕緣材質亦可部分移除，只，使巧沈部分中形成1絕緣部分。^相變化部分之該凹陷 2268-8987-PF 20