[go: up one dir, main page]

TW201917828A - 相變記憶體結構及其製造方法 - Google Patents

相變記憶體結構及其製造方法 Download PDF

Info

Publication number
TW201917828A
TW201917828A TW107110518A TW107110518A TW201917828A TW 201917828 A TW201917828 A TW 201917828A TW 107110518 A TW107110518 A TW 107110518A TW 107110518 A TW107110518 A TW 107110518A TW 201917828 A TW201917828 A TW 201917828A
Authority
TW
Taiwan
Prior art keywords
phase change
layer
heater
change material
thermal conductivity
Prior art date
Application number
TW107110518A
Other languages
English (en)
Inventor
吳昭誼
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201917828A publication Critical patent/TW201917828A/zh

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B63/00Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/061Shaping switching materials
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • H10N70/231Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/841Electrodes
    • H10N70/8413Electrodes adapted for resistive heating
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/861Thermal details
    • H10N70/8613Heating or cooling means other than resistive heating electrodes, e.g. heater in parallel
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/882Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828Tellurides, e.g. GeSbTe
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/884Switching materials based on at least one element of group IIIA, IVA or VA, e.g. elemental or compound semiconductors
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021Auxiliary circuits
    • G11C13/0069Writing or programming circuits or methods
    • G11C2013/008Write by generating heat in the surroundings of the memory material, e.g. thermowrite
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C2213/00Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70Resistive array aspects
    • G11C2213/79Array wherein the access device being a transistor

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

本發明實施例係關於一種相變記憶體結構,包含一電晶體區域、位於該電晶體區域上方之一相變材料、位於該電晶體區域上方並與該相變材料接觸之一加熱器、以及圍繞該加熱器及該相變材料之一介電質層。該加熱器包含具有第一熱傳導率之一第一材料以及具有第二熱傳導率之一第二材料,該第一材料位於該加熱器之外圍,該第二熱傳導率大於該第一熱傳導率,該第二材料位於該加熱器之中心。本揭露亦提供用以製造上述之相變記憶體結構之方法。

Description

相變記憶體結構及其製造方法
本發明實施例係有關相變記憶體結構及其製造方法。
相變技術對下世代之記憶體而言是有展望的。它使用硫化物半導體以儲存多種狀態。硫化物半導體亦稱為相變材料,其具有一結晶態及一非晶態。在結晶態時,相變材料具有低電阻,在非晶態時,相變材料具有高電阻。相變材料結晶態及非晶態之電阻比值通常大於1000,因此相變記憶體裝置不太可能產生讀取錯誤。硫化物材料針對結晶態及非晶態在一定之溫度範圍是穩定的,且可藉由電脈衝而在兩態之間切換。一種記憶體裝置類型係使用硫化物半導體中之相變化原理,其通常被稱為相變隨機存取記憶體(phase change random access memory,以下簡稱PCRAM)。 PCRAM具有幾個操作及工程之優點,包含高速、低耗能、非揮發性、高密度以及低成本。舉例而言,PCRAM裝置並不揮發且可快速寫入,例如於少於50奈米秒之時間內。PCRAM元件可具有高密度。此外,PCRAM記憶元件相容於互補金屬氧化物半導體(complementary metal-oxide-semiconductor, CMOS)邏輯,且相比於其他類型之記憶元件,其一般而言可以低成本製造。 相變材料形成於頂端電極與底部電極接點之間。在一重置步驟中,當一電流通過相變材料時,相變材料可加熱至高於熔化溫度之溫度。溫度接著快速降至結晶溫度以下。相變材料之一部分變為具有高電阻之非晶態,因此PCRAM元件變為高電組態。藉由將相變材料加熱至高於結晶溫度但低於融化溫度之溫度一定時間,一區域可重置回結晶態。
本發明之一實施例揭露一種相變記憶體結構,包含一電晶體區域、位於該電晶體區域上方之一相變材料、位於該電晶體區域上方並與該相變材料接觸之一加熱器、以及圍繞該加熱器及該相變材料之一介電質層。該加熱器包含具有一第一熱傳導率之一第一材料以及具有一第二熱傳導率之一第二材料,該第一材料位於該加熱器之外圍,該第二熱傳導率大於該第一熱傳導率,該第二材料位於該加熱器之一中心。 本發明之另一實施例揭露一種半導體裝置,包含一電晶體、位於該電晶體上方之一第一金屬化層、位於該第一金屬化層上方之一相變材料、位於該相變材料上方之一第二金屬化層、位於該第一金屬化層及該第二金屬化層之間之一介電質層、以及位於該介電質層中並與該相變材料接觸之一加熱器。該介電質層圍繞該相變材料。其中該加熱器包含一熱絕緣殼及一熱傳導核心,該熱絕緣殼阻擋熱從熱傳導核心耗散。 本發明之又一實施例揭露一種製造一相變記憶體結構之方法,該方法包含形成一底部電極、形成位於該底部電極上方之一介電質層、於該接觸溝槽之側壁及底部形成具有有效之一第一熱傳導率之一隔熱層、以具有一第二熱傳導率之一導熱材料填充該接觸溝槽、平坦化該第一材料、該第二材料、以及該介電質層以形成該第一材料、該第二材料、以及該介電質層之共平面表面、以及形成位於該共平面表面之上方並與該共平面表面接觸之一相變材料。該介電質層被圖案化上一接觸溝槽。該第二熱傳導率大於該有效之第一熱傳導率。
以下詳細討論本揭露實施例之製造及使用。然而,應理解,本揭露實施例提供許多可於各種具體情境中實現之可應用發明概念。所討論之具體實施例僅係說明製造及使用本揭露實施例之具體方式,並不限制本揭露之範圍。在各附圖及說明之實施例中,相同之參考標號用以標示相同之元件。以下為附圖所示之示例性實施例之詳細參照。在任何可能之情況下,附圖及說明書中使用相同之參考標號以指涉相同或相似的部分。為了清楚以及便於說明,附圖中可能放大形狀及厚度。本文將特別針對形成根據本揭露之裝置之一部分之元件,或較直接地與該裝置合作之元件,進行描述。應理解,未具體示出或描述之元件可採取各種形式。本說明書中之“一個實施例”或“實施例”意指與實施例結合之一特定特徵、結構或特性包含於至少一個實施例中。因此,本說明書中出現之“在一個實施例中”或“在實施例中”並不必然指涉同一個實施例。此外,特定特徵、結構或特性可以任何適合之方式結合於一個或更多實施例中。應理解,以下附圖並非按比例繪製,該些附圖僅用於說明之目的。 此外,空間相對術語,如“下方”、“以下”、“下部”、“上方”、“上部”等在本文中係用於簡化描述,以描述如附圖中所示之一元件或特徵與另一元件或特徵間之關係。除了描繪於附圖中之方位外,空間相對術語亦包含元件於使用中或操作下之不同方位。此裝置可以其他方式定向(旋轉90度或處於其他方位上),而本案中使用之空間相對描述詞可相應地進行解釋。 熱耗散係相變隨機存取記憶體(phase change random access memory,以下簡稱PCRAM)之重要參數,因PCRAM係藉由施加足夠之電流(通常稱為寫入電流),以提供焦耳熱於相變材料上而運作,。提供焦耳熱之元件具有之熱耗散率越高,則所需寫入電流也會越大以達到重置(RESET)或設定(SET)溫度。在本揭露中,為了降低改變相變材料之電阻狀態所需之電流,提供焦耳熱之元件被設計成具有較低之熱耗散率,因而更有效率地留存熱能,並因此降低寫入電流之大小。 在一些實施例中,提供焦耳熱之元件為一加熱器。該加熱器包含一熱絕緣殼及一熱傳導核心。在除了加熱器以外其他元件皆相同之情形,具有此加熱器之PCRAM於施加100微安培之寫入電流時達到RESET或SET溫度,相對地,具有傳統加熱器之PCRAM,即不具有前述之熱絕緣殼及熱傳導核心之加熱器,其寫入電流為200微安培。 參照圖1,圖1係根據本揭露之一些實施例之一半導體結構10之剖面圖。半導體結構10包含具有一記憶體區域120及一外圍區域121之一半導體晶片。在一些實施例中,記憶體區域120相較於外圍區域121,更接近於晶片之中心。記憶體區域120包含一電晶體區域100、位於電晶體區域100上方之一加熱器130、以及位於加熱器130上方之一相變材料140。 在一些實施例中,電晶體區域100包含一基板101、一源極103、一汲極105、於該基板中之一淺溝渠絕緣(shallow trench insulation,以下簡稱STI)結構109、一閘極102、以及緊接於基板101之上方之一層間介電質(inter-layer dielectric,以下簡稱ILD)111中之一導電插塞107。在一些實施例中,基板101於主動面上形成一磊晶層,如覆蓋塊狀半導體晶圓之一磊晶半導體層。在一些實施例中,基板101包含一絕緣層上半導體(semiconductor-on-insulator,SOI)結構。例如,該基板可包含藉由如氧離子植入矽晶隔離法/注氧隔離法(separation by implanted oxygen,SIMOX)之程序而形成之一埋入氧化物(buried oxide,BOX)層。在不同實施例中,基板101包含藉由如離子佈植及/或擴散之製程而形成之各種p型摻雜區及/或n型摻雜區,如p型井、n型井、p型源/汲極構件以及/或n型源/汲極構件。基板101可包含其他功能性構件,如電阻、電容、二極體、電晶體,如場效電晶體(field effect transistors,FETs)。基板101可包含橫向隔離構件,其經配置以隔離形成於基板101上方之各裝置。基板101可進一步包含一多層互連(multilayer interconnection,MLI)結構之一部分。該多層互連結構包含於複數金屬層中之金屬線路。該不同金屬層中之金屬線路可藉由縱向之導電構件連接,該縱向之導電構件被稱為通路構件。該多層互連結構進一步包含接點,其經配置以連結金屬線路至閘極電極及/或位於基板101上方之摻雜構件。該多層互連結構經設計以耦接各裝置構件(如各p型摻雜區及n型摻雜區、閘極電極及/或被動元件),以形成一功能性電路。 在一些實施例中,電晶體區域100包含重摻雜區,如源極103及汲極105,其至少部分地位於半導體基板101中。閘極102位於半導體基板101之上表面並位於源極103及汲極105之間,以聯合形成一電晶體結構121。圖1顯示半導體基板101中具有重摻雜區之平面電晶體。然而,本揭露並不限於此。任何非平面之電晶體,如一FinFET結構,可具有高度摻雜區。導電插塞107可形成於與半導體基板101之上表面鄰接之一底部ILD層111中,且可電耦接至電晶體區域100。於半導體基板101上方之底部ILD層111可由多種介電質材料形成,例如可為氧化物(如氧化鍺)、氧化矽(如磷化鎵氧化矽)、二氧化矽(SiO2 )、含氮氧化物(如含氮二氧化矽)、摻氮氧化物(如摻氮二氧化矽)、氮氧化矽(Six Oy Nz )等。 在許多例子中,STI結構109係用以定義並電隔離相鄰之電晶體。STI結構109形成於半導體基板101中。 在許多例子中,一PCRAM結構被嵌入金屬化層中,該PCRAM包含至少一相變材料以及相變材料140之一底部電極及一頂端電極,該金屬化層係於一後段製程(back-end-of-line,BOEL)步驟中製備,而電晶體區域101係於一前段製程(front-end-of-line,FEOL)步驟中製備。PCRAM結構可被置入位於電晶體區域100上方之金屬化層中之任何位置,例如位於相鄰之金屬層或任何水平平行於半導體基板101之一表面之二金屬層之間。本文中之“金屬層”指涉同一層中金屬線路之集合。另一方面,被嵌入之PCRAM結構可位於導電插塞107與第一金屬層150之間。此處金屬層之數目並無限制。一般來說,此技術領域具通常技藝者可理解PCRAM可被置於第N個金屬層及第N+1個金屬層之間,或是第N個金屬層及第N+2個金屬層之間,或是第N個金屬層與第N+M個金屬層之間,其中N與M係大於或等於1之整數。在一實施例中,第N個金屬層包含被介電質層圍繞之金屬線路。金屬線路可使用習知之單鑲嵌(single damascene)製程形成,且可以銅或銅合金如銅鋁合金形成,而其他金屬材料亦可被使用。 如圖1所示,加熱器130之功能係作為相變材料140之底部電極,第一金屬層150之金屬線路150A之功能係作為相變材料140之頂端電極。在此實施例中,加熱器130或該底部電極係接觸導電插塞107以連結源極103或汲極105。導電插塞107被底部ILD層111圍繞,加熱器130之底部或該底部電極與底部ILD層111接觸。導電插塞107之形成可包含於底部ILD層111形成開口、填充該開口、以及接著實施化學機械研磨(chemical mechanical polish,CMP)。閘極導電插塞從覆蓋之金屬線路以及通路(未顯示於附圖)電連結至閘極102。為求簡化,連結閘極102之閘極導電插塞未被顯示,雖然其與導電插塞107同時形成。導電插塞107可由鎢(W)形成,然而其他導電材料如銀、鋁(Al)、銅(Cu)、銅鋁合金等,亦可被使用或添加。位於底部ILD層111上方之中間ILD層112圍繞加熱器130或底部電極以及相變材料140。在圖1之外圍區域121中,連結源極103或汲極105之導電插塞107’以及連結閘極102之導電插塞108,穿過底部ILD層111及中間ILD層112。 相變材料140包含常使用之硫族化合物材料,包含但不限於鍺(Ge)、碲(Te)以及銻(Sb)之一個或多個硫族化合物材料,如可為鍺銻碲(GeSbTe)、氮鍺銻碲(NGeSbTe)、銦鍺銻碲(InGeSbTe)或以上幾者之化學計量材料。 在圖1中,加熱器包含具有一第一材料之熱絕緣殼130A,以及具有一第二材料且被熱絕緣殼130A圍繞之熱傳導核心130B。在一些實施例中,該第一材料之第一熱傳導率小於該第二材料之第二傳導率。例如,該第一材料可包含TaN,其具有3 W/mK之熱傳導率,該第二材料可包含TiN,其具有20 W/mK之熱傳導率。在另一例中,該第一材料可包含TaN,其具有3 W/mK之熱傳導率,該第二材料可包含Ta,其具有57 W/mK之熱傳導率。如圖所示加熱器130具有與相變材料140接觸之第一表面130C以及與第一表面130C相對之第二表面130D。 在此實施例中,熱絕緣殼130A封閉熱傳導核心130B之側壁及底部,因此第一材料及第二材料皆自第一表面130C暴露。換句話說,熱傳導核心130B及熱絕緣殼130A皆於第一表面130C與相變材料140之底部表面接觸。如圖所示整個熱傳導核心130B與相變材料140接觸,而熱絕緣殼130A僅有一部分與相變材料140接觸。然而,圖1之說明並非為了限制相變材料140及熱傳導核心130B之間以及相變材料140及加熱器130之熱絕緣殼130A之間之介面。其他設置,如僅熱傳導核心130B與相變材料140之底部接觸,將含括於本揭露之預期範圍內。另一方面,如圖1所示,僅第一材料暴露於與導電插塞107及中間ILD層111接觸之第二表面130D上。 在另一實施例中,熱絕緣殼130A僅與熱傳導核心130B之側壁接觸,因此第一材料及第二材料皆自第一表面130C暴露。換句話說,熱傳導核心130B及熱絕緣殼130A皆於第一表面130C與相變材料140接觸。另一方面,在僅有熱傳導核心130B之一側壁被熱絕緣殼130A圍繞之情形,第一材料及第二材料皆自第二表面130D暴露。 於又另一實施例中,熱絕緣殼130A僅與熱傳導核心130B之底部接觸,因此僅第一材料自第一表面130C暴露。換句話說,僅熱傳導核心130B於第一表面上與相變材料140接觸。另一方面,在熱絕緣殼130A僅與熱傳導核心130B之底部接觸之情形,僅第一材料自第二表面130D暴露。 參照圖2,圖2係根據本揭露之一些實施例之一半導體結構20之剖面圖。如圖2所示,相變材料140與一頂端電極150A以及位於導電插塞107上方之一底部電極140A連結,該頂端電極可為第一金屬層150之一導線。在一些實施例中,底部電極140A以鋁(Al)、銅(Cu)、銅鋁合金、鎢(W)或其他金屬材料形成。形成方法可包含普遍使用之單鑲嵌製程,於該製程中形成中間ILD層112,接著形成開口,並將金屬材料填充至開口中。接著實施化學機械研磨(CMP)以除去過多的金屬材料,留下底部電極140A。在另一實施例中,一毯覆式金屬材料形成於底部ILD層111之上方,接著被圖案化,留下底部電極140A。中間ILD層112接著被填滿。加熱器130被置於相變材料140之底部以及底部電極140A之間,其係作為一底部電極接點。在一些實施例中,該底部電極接點係於中間ILD層112中之底部電極之垂直延伸,但其相較於底部電極140A,具有較小之覆蓋區。在一些實施例中,加熱器130之寬度W1小於相變材料140之寬度W2,因此當施加電流時僅有一部分之相變材料140經歷結晶度改變。在一些實施例中,根據當今之技術節點,加熱器之寬度W1約為50至60奈米。雖然未以比例示明,在一些實施例中,底部電極140A具有介於約100埃至600埃之厚度T1,加熱器具有介於約50埃至500埃之厚度T2,相變材料140具有約300埃之厚度T3。在一些實施例中,加熱器130之厚度可大體上等同於或小於底部電極140A之厚度。 參照圖3,圖3係根據本揭露之一些實施例之一半導體結構30之剖面圖。如圖3所示,相變材料140與頂端電極170A及底部電極160A連結,該頂端電極可為第N+1個金屬層170之導線,該底部電極可為位於第一金屬層150上方之第N個金屬層160之導線。PCRAM結構,包含相變材料140、頂端電極170A、底部電極160A、以及作為一底部電極接點之加熱器130,已於圖2描述而可參考之。位於第N個金屬層160以及第N+1個金屬層170中間之中間ILD層112圍繞加熱器130及相變材料140。 參照圖4,圖4係根據本揭露之一些實施例之一半導體結構40之剖面圖。如圖4所示,相變材料140與頂端電極或加熱器130以及底部電極140A連結,該頂端電極或該加熱器可為第一金屬層150下方之導電墊片,該底部電極可為位於導電插塞107上方之導電墊片。附圖顯示該頂端電極或加熱器130具有與相變材料140之一上表面接觸之第一表面130C以及與第一表面130C相反之第二表面130D。在此實施例中,熱絕緣殼130A封閉熱傳導核心130B之側壁及底部,因此該第一材料及該第二材料皆自第一表面130C暴露。熱傳導核心130B寬於圖1中所示者,因此僅熱傳導核心於第一表面130C上與相變材料140之上表面接觸。 圖5係根據本揭露之一些實施例之一半導體結構50之剖面圖。如圖5所示,相變材料140透過頂端電極延伸或加熱器130與頂端電極連結,該頂端電極可為第一金屬層150中之導線150A。相變材料140亦與底部電極140A連結,該底部電極可為與電晶體區域100之導電插塞107接觸之導電墊片。附圖顯示該頂端電極延伸或加熱器130具有與相變材料140之上表面接觸之第一表面130C以及與第一表面130C相反並與頂端電極或導線150A接觸之第二表面130D。在此實施例中,熱絕緣殼130A封閉熱傳導核心130B之側壁及底部,因此該第一材料及該第二材料皆自第一表面130C暴露。熱傳導核心130B於第一表面130C上與相變材料140之上表面之局部接觸。 圖6係根據本揭露之一些實施例之一半導體結構60之剖面圖。如圖6所示,相變材料140與頂端電極連結,該頂端電極可為嵌入中間ILD層112並被其圍繞之導電墊片140A,相變材料140亦透過底部電極接點130與頂端電極連結,該頂端電極可為第一金屬層150中之導線150A。導電墊片140A之頂端電極進一步與通路160A以及第二金屬層160之金屬線路160B接觸。附圖顯示底部電極接點130具有與相變材料140之一底面接觸之第一表面130C,以及與第一表面130C相反並與底部電極或導線150A接觸之第二表面130D。在此實施例中,熱絕緣殼130A封閉熱傳導核心130B之側壁及底部,因此該第一材料及該第二材料皆自第一表面130C暴露。熱傳導核心130B於第一表面130C上與相變材料140之下表面之一局部接觸。 圖7A係根據本揭露之一些實施例之一半導體結構700之剖面圖。除了熱協助層130E,半導體結構700與圖1中之半導體結構10之記憶體區域120係實質上相同,該熱協助層130E具有第三材料並具有第三熱傳導率,該第三熱傳導率小於該第二熱傳導率,熱協助層130E位於第一表面130C上並與相變材料140之底部接觸。熱協助層130E係底部電極或130之一部分。在一些實施例中,第三材料可為氧之衍生物或氮氧化物之衍生物。例如,熱協助層130E可包含TiO、TiON、TaO、TaON等。在本揭露中,第三材料可被視作熱傳導核心130B之一部分或熱絕緣殼130A接近第一表面130C之一部分。 在一些實施例中,熱協助層130E係藉由從第一表面130C將熱傳導核心130B及熱絕緣殼130A氧化以形成,因而形成氧化之第一材料以及氧化之第二材料。在一些實施例中,在氧化之第一材料以及氧化之第二材料中之氧含量,從第一表面130C至第二表面130D遞減。例如,如圖7B所進一步顯示,從第一表面130C開始至熱傳導核心130B及熱絕緣殼130A,可觀察到漸變之氧之化學計量。在一些實施例中,熱協助層130E之厚度T4介於約1奈米至5奈米。在一些實施例中,若熱傳導核心130B以TiN組成且熱絕緣殼130A以TaN組成,熱協助層130E可被分為數個區域701、區域702、區域703、區域711、區域712、區域713、區域721、區域722以及區域723。區域701可具有TiOx3 N1-x3 之化學計量,區域702可具有TiOx2 N1-x2 之化學計量,區域703可具有TiOx1 N1-x1 之化學計量,其中x3大於x2,x2大於x1。同樣地,區域711可具有TaOy3 N1-y3 之化學計量,區域712可具有TaOy2 N1-y2 之化學計量,區域713可具有TaOy1 N1-y1 之化學計量,其中y3大於y2,y2大於y1。在一些實施例中,區域721、區域722以及區域723可遵照區域711、區域712以及區域713之化學計量。注意,該些區域可能不會有均勻之間隔,而是依照所施氧電漿之氧或快速之熱退火之擴散曲線。在一些實施例中,氧氣之化學計量可能不斷地改變或氧氣含量沿著向下方向不斷地減少,可能無法辨識出具有固定之氧化學計量之確定厚度之區域。 圖8A係根據本揭露之一些實施例之一半導體結構800之剖面圖。除了熱協助層130E,半導體結構800與圖2中之半導體結構20之記憶體區域120係實質上相同,該熱協助層130E具有三材料並具有第三熱傳導率,該第三熱傳導率小於該第二熱傳導率,熱協助層130E位於第一表面130C上並與相變材料140之底部接觸。熱協助層130E係底部電極或130之一部分。在一些實施例中,第三材料可為氧之衍生物或氮氧化物之衍生物。例如,熱協助層130E可包含TiO、TiON、TaO、TaON等。在本揭露中,第三材料可被視作熱傳導核心130B之一部分或熱絕緣殼130A接近第一表面130C之一部分。 如圖8B所進一步顯示,從第一表面130C開始至熱傳導核心130B及熱絕緣殼130A,可觀察到漸變之氧之化學計量。在一些實施例中,若熱傳導核心130B以Ta組成且熱絕緣殼130A以TaN組成,熱協助層130E可被分為數個區域801、區域802、區域803、區域811、區域812、區域813、區域821、區域822以及區域823。區域801可具有TiOx3 之化學計量,區域802可具有TiOx2 之化學計量,區域803可具有TiOx1 之化學計量,其中x3大於x2,x2大於x1。換句話說,TiOx2 相較於TiOx3 可能較為缺氧,TiOx1 相較於TiOx2 可能較為缺氧。同樣地,區域811可具有TaOy3 N1-y3 之化學計量,區域812可具有TaOy2 N1-y2 之化學計量,區域813可具有TaOy1 N1-y1 之化學計量,其中y3大於y2,y2大於y1。在一些實施例中,區域821、區域822以及區域823可遵照區域811、區域812以及區域813之化學計量。 圖9A係根據本揭露之一些實施例之一半導體結構900之剖面圖。除了熱絕緣殼130A之分層結構,半導體結構900與圖1中之半導體結構10之記憶體區域120係實質上相同。在一些實施例中,熱絕緣殼130A包含一超晶格結構。該超晶格結構係底部電極或130之一部分。一般來說,典型之超晶格結構被認為包含以不同材料之極薄層組成之合成物。透過適當挑選之材料,可以製造具有熱傳導性結構以及其他特色之超晶格。根據本揭露,超晶格結構包含交替之第一材料之m個單層以及第四材料之n個單層,一對之單層定義超晶格之週期,每一材料間具有相對光滑之介面。在本揭露中,材料之單層包含該材料原子之單一、密疊之層。例如,TiN單層包含鈦及氮元子之單一、密疊之層,鈦及氮元子被排列於適宜之單元晶格結構中。該第四材料具有第四熱傳導率。因超晶格結構之低維度使得塊材之材質特性不為熱傳導性設計之唯一決定因素,該第四熱傳導率可大於或小於第二材料之第二熱傳導率。 藉由聲子之熱傳導可藉由適當設計之超晶格單元晶格控制。超晶格熱傳導率之張量為不等向(anisotropic),而平面內(in-plane)熱傳導率通常為平面間(cross-plane)熱傳導率之數倍大。此特性帶進超晶格於指向性熱轉移中的應用,其意欲使一材料可在一方向上隔絕熱並同時在另一方向上傳輸熱之。如圖9A所示,熱絕緣殼130A在熱傳導核心130B之一側之部分在圖9B中被放大。在此實施例中,第一材料之層1301A以及第四材料之1302A形成一超晶格週期。圖9B顯示由交替之第一材料及第四材料形成之四個超晶格週期。第一材料之層厚度D1可與第四材料之層厚度D4相等。在一些實施例中,層厚度D1及層厚度D4皆為一奈米。然而,層厚度D1及層厚度D4可不相同。如前所述,平面內方向A之熱傳導率可為平面間方向B之熱傳導率之數倍大。換句話說,在熱傳導核心103B內產生之熱較難透過熱絕緣殼103A之超晶格結構沿著平面間方向擴散至其周圍如中間ILD層112。 在一實施例中,當僅有交替之第一材料及第四材料之一週期在熱絕緣殼130A中,第四熱傳導率可小於第二熱傳導率。例如,該第一材料可為具有3 W/mK之熱傳導率之TaN,該第二材料可為具有57 W/mK之熱傳導率之Ta,該第四材料可為具有20 W/mK之熱傳導率之TiN。 圖10A係根據本揭露之一些實施例之一加熱器130及一相變材料140之相對形狀之俯視圖。在圖10A中,相變材料140之覆蓋區僅座落於熱傳導核心130B之上方,而在圖10B中,相變材料140之覆蓋區座落於熱傳導核心130B及熱絕緣殼130A之上方。 圖11A係根據本揭露之一些實施例之一半導體結構1100之剖面圖。除了熱絕緣殼130A之分層結構,半導體結構1100與圖2中之半導體結構20之記憶體區域120係實質上相同。在一些實施例中,熱絕緣殼130A包含一超晶格結構。該超晶格結構係底部電極接點或130之一部分。如圖11A所示,熱絕緣殼130A在熱傳導核心130B之一側之部分在圖11B中被放大。在此實施例中,第一材料之層1301A以及第四材料之1302A形成一超晶格週期。圖11B顯示由交替之第一材料及第四材料形成之四個超晶格週期。第一材料之層厚度D1可等同於第四材料之層厚度D4。在一些實施例中,層厚度D1及層厚度D4皆為一奈米。然而,層厚度D1及層厚度D4可不相同。如前所述,平面內方向A之熱傳導率可為平面間方向B之熱傳導率之數倍大。換句話說,在熱傳導核心103B內產生之熱較難透過熱絕緣殼103A之超晶格結構沿著平面間方向擴散至其周圍如中間ILD層112。 圖12係根據本揭露之一些實施例之一加熱器130及一相變材料140之相對形狀之俯視圖。在圖12中,加熱器130之覆蓋區座落於相變材料140之覆蓋區之最窄部分之上方。由於該最窄部分具有相對較高之電阻,相變化可發生在該最窄部分。在其他實施例中,相變材料140之覆蓋區可為具同樣寬度之長條。 圖13A係根據本揭露之一些實施例之一相變記憶體結構1300之剖面圖。除了熱協助層130E,半導體結構1300與圖9A中之半導體結構900係實質上相同,該熱協助層130E具有第三材料並具有第三熱傳導率,該第三熱傳導率小於該第二熱傳導率,半導熱協助層130E位於第一表面130C上並與相變材料140之底部接觸。熱協助層130E係底部電極或130之一部分。在一些實施例中,第三材料可為氧之衍生物或氮氧化物之衍生物。在一些實施例中,熱協助層130E係藉由從第一表面130C將熱傳導核心130B及熱絕緣殼130A氧化以形成,因而形成氧化之第一材料以及氧化之第二材料。在一些實施例中,在氧化之第一材料以及氧化之第二材料中之氧氣含量,從第一表面130C至第二表面130D遞減。例如,如圖13B所進一步顯示,從第一表面130C開始至熱傳導核心130B及熱絕緣殼130A,可觀察到漸變之氧之化學計量。如前所述,區域1301之漸變之氧之化學計量可遵照圖7B之區域701、區域702以及區域703,區域1310及區域1320之漸變之氧之化學計量可分別遵照圖7B之區域711、區域712、區域713,以及區域721、區域722、區域723。熱協助層130E之不同次層中之氧含量之降低趨勢可參考圖7B之描述,為求簡化即不再於此重複。 圖14A係根據本揭露之一些實施例之一相變記憶體結構1400之剖面圖。除了熱協助層130E,相變記憶體結構1400與圖11A中之半導體結構1100係實質上相同,該熱協助層130E具有第三材料並具有第三熱傳導率,該第三熱傳導率小於該第二熱傳導率,熱協助層130E位於第一表面130C上並與相變材料140之底部接觸。熱協助層130E係底部電極或130之一部分。在一些實施例中,第三材料可為氧之衍生物或氮氧化物之衍生物。在一些實施例中,熱協助層130E係藉由從第一表面130C將熱傳導核心130B及熱絕緣殼130A氧化以形成,因而形成氧化之第一材料以及氧化之第二材料。在一些實施例中,在氧化之第一材料以及氧化之第二材料中之氧氣含量,從第一表面130C至第二表面130D遞減。例如,如圖14B所進一步顯示,從第一表面130C開始至熱傳導核心130B及熱絕緣殼130A,可觀察到漸變之氧之化學計量。如前所述,區域1401之漸變之氧之化學計量可依照圖8B之區域801、區域802以及區域803,區域1410及區域1420之漸變之氧之化學計量可分別依照圖8B之區域811、區域812、區域813,以及區域821、區域822、區域823。熱協助層130E之不同次層中之氧含量之降低趨勢可參考圖8B之描述,為求簡化即不再於此重複。 圖15、圖16、圖17、圖18、圖19、圖20A、圖20B、以及圖21係根據本揭露之一些實施例,於製造相變記憶體結構中產生之中間產物之剖面圖。在圖15中,電晶體區域100形成於基板101及ILD層111中。一連結電晶體區域100之汲極105之導電插塞107被底部ILD層111圍繞且與第一金屬層150接觸。於第一金屬層150中之金屬線路150A可使用習知之單鑲嵌程序形成,且可以銅或銅合金如銅鋁合金形成,其他金屬材料亦可被使用。在一些實施例中,第一金屬層150之頂端電極150A係PCRAM結構之底部電極。在圖16中,中間ILD層112可使用單鑲嵌程序形成。接觸溝槽130’以偏好之寬度W1被圖案化在中間ILD層112中。寬度W1係根據後續形成之相變材料之寬度W2決定。寬度W1可寬於寬度W2以將整個相變材料覆蓋。另一方面,寬度W1可窄於寬度W2以與該相變材料之局部接觸。 在圖17中,熱絕緣殼130A或熱隔離層保形地沉積於接觸溝槽130’中以及中間ILD層112之上表面之上方。在一些實施例中,熱絕緣殼130A或熱隔離層之厚度T5介於約10埃至100埃。如前所述,該熱隔離層由具有第一熱傳導率之第一材料組成。因此,僅有第一材料之一單一層,藉由如物理氣相沈積(physical vapor deposition,PVD)或化學氣相沈積(chemical vapor deposition,CVD)沉積。在一些實施例中,該熱隔離層由具有等效於第一熱傳導率之數個材料組成。當該熱隔離層之數個材料以重複次序之交替方式設置,該熱隔離層包含具有等效於第一熱傳導率之一超晶格。在本案中,超晶格結構係使用例如原子層沈積法(atomic layer deposition,ALD)設置。在圖18中,設置熱傳導核心130B或熱傳導材料以填滿接觸溝槽130’並溢出至中間ILD層112之頂部以及該熱隔離層。如前所述,該熱傳導材料由具有第二熱傳導率之第二材料組成,該第二熱傳導率大於該第一熱傳導率。在圖19中,過多的熱隔離層及熱傳導材料藉由平坦化步驟如化學機械研磨(CMP)去除,致使第一表面130C同時暴露於熱傳導核心130B、熱絕緣殼130A以及中間ILD層112。換句話說,第一表面130C係熱傳導核心130B、熱絕緣殼130A以及中間ILD層112之一共平面表面。 兩個步驟可接續於圖10所示之步驟之後,即圖20A及圖20B所示者。若選擇圖20A,相變材料140形成於第一表面130C上並與之接觸。相變材料140可藉由習知之單鑲嵌程序形成,其包含在中間ILD層112中形成具有預定寬度W2之開口,以相變材料140填補該開口,以及移除過多的相變材料140。相變材料140可包含常使用之硫族化合物材料,包含但不限於一或多個鍺(Ge)、碲(Te)以及銻(Sb)之硫族化合物材料,如可能為鍺銻碲(GeSbTe)、氮鍺銻碲(NGeSbTe)、銦鍺銻碲(InGeSbTe)或以上幾者之化學計量材料。若選擇圖20B,如圖21所示,在於第一表面130C上方形成相變材料140前,於第一表面130C上實施氧氣處理200。 圖20B所示之氧氣處理200被施加於共同面或至少由熱傳導核心130B及熱絕緣殼130A組成之第一表面130C上。在一些實施例中,氧氣處理200可包含使用產生於電漿中之原子氧之電漿氧化。在一實施例中,電漿氧化可以在氪/氧電漿中產生之原子氧實現。或者,電漿可使用氦而產生。在一實施例中,在電漿氧化程序前,在平坦化步驟期間供應氧,以於氧化前提供小晶種量之氧至薄膜中。此初始之氧係使用游離劑環或電離環供應。該混合之電漿製程產生原子氧或氧基,而傳統熱氧化法則使用分子氧或氧氣。原子氧從暴露之第一表面130C被引入熱傳導核心130B及熱絕緣殼130A,產生氧化物部分。當反應進行,原子氧藉由氧化部分擴散並於氧化介面上反應,直到熱協助層130E形成適宜之厚度。 在一些實施例中,氧氣處理200可包含快速退火(rapid thermal annealing,以下簡稱RTA)步驟,該步驟係於氧化氣體環境中實施,如氧、氧化氮、氧化亞氮、氨以及其他之氧化氣體。本案亦考量該些氧化氣體之組合。該些氧化氣體或其組合亦可與一載體氣體(或載體氣體之混合)如氦、氬、氮或其他類似的惰性載體氣體。本案亦考量以上快速退火程序之結合,如RTA、快速熱氮化(rapid thermal nitridation,以下簡稱RTN)以及快速熱氧氮化(rapid thermal oxynitridation,以下簡稱RTON)等。RTA、RTN或RTON步驟係於約400°C或以上之溫度並以約180秒或以下之期間實施。更具體來說,RTA、RTN或RTON步驟係介於約600°C至約900°C之溫度並以介於約5秒至約60秒之期間實施。其他能夠在熱傳導核心130B及熱絕緣殼130A之表面上形成界面之氧化、氮氧化及/或氮化層之溫度及時間,亦可被用於RTA、RTN或RTON步驟中。RTA、RTN或RTON製程係於一靜止腔室或可讓基板旋轉之腔室內實施。本發明實施例偏好可旋轉之腔室,因其幫助提高熱協助層130E之成長率之一致性。 藉由氧電漿步驟形成之熱協助層130E,相較於使用RTA、RTN或RTON步驟,可形成較薄之表面氧化物或氮氧化物。在一些實施例中,氧電漿步驟相較於快速熱退火步驟,具有較佳之熱協助層130E之厚度控制。 一些實施例提供一相變記憶體結構,包含電晶體區域、位於該電晶體區域上方之相變材料、位於該電晶體區域上方並與該相變材料接觸之加熱器、以及圍繞該加熱器及該相變材料之介電質層。該加熱器包含具有第一熱傳導率之第一材料。該第一材料位於該架熱裝置之外圍。該加熱器亦包含具有第二熱傳導率之第二材料。該第二熱傳導率大於該第一熱傳導率。該第二材料位於該加熱器之中心。 一些實施例提供一半導體裝置,包含電晶體、位於該電晶體上方之第一金屬化層、位於該金屬化層上方之相變材料、位於該相變材料上方之第二金屬化層、位於該第一金屬化層與第二金屬化層間並圍繞該相變材料之介電質層,以及在該介電質層中與相變材料接觸之加熱器。該加熱器包含熱絕緣殼及熱傳導核心,該熱絕緣殼阻擋熱從熱傳導核心耗散。 一些實施例提供製造一相變記憶體結構之方法,該方法包含形成底部電極,形成位於該底部電極上方之介電質層,該介電質層被圖案化上接觸溝槽,設置具有有效第一熱傳導率之熱隔離層於該接觸溝槽之側壁及底部,以具有第二熱傳導率之導熱材料填充該接觸溝槽,該第二熱傳導率大於該有效之第一熱傳導率,平坦化第一材料、第二材料以及介電質層以形成第一材料、第二材料以及介電質層之共同面,以及形成位於該共同面上方並與之接觸之相變材料。 雖然已經詳細描述本發明實施例及其優點,但應理解的是,在沒有偏離所附發明申請專利範圍所定義之本發明之精神及範圍之情況下,可做出各種變化、置換以及修改。例如,上述許多程序可以不同之方法學實施並以其他程序或其組合取代。 此外,本申請之範圍不限於說明書中描述之程序、機械、製造、物質組成、手段、方法以及步驟之特定實施例。本領域之通常技藝者將容易從本發明之揭露中理解,可根據本發明實施例使用目前現有之或以後開發之與此處描述之具體實施例實現實質上相同之功能或達到實質上相同結果之程序、機械、製造、物質組成、手段、方法或步驟得到之方案。因此,所附之發明申請專利範圍旨在將這些程序、機械、製造、物質組成、手段、方法或步驟,包含於其範圍內。
10‧‧‧半導體結構
20‧‧‧半導體結構
30‧‧‧半導體結構
40‧‧‧半導體結構
50‧‧‧半導體結構
60‧‧‧半導體結構
100‧‧‧電晶體區域
101‧‧‧基板
102‧‧‧閘極
103‧‧‧源極
105‧‧‧汲極
107‧‧‧導電插塞
107’‧‧‧導電插塞
108’‧‧‧導電插塞
109‧‧‧淺溝渠絕緣(STI)結構
111‧‧‧層間介電質(ILD)層
112‧‧‧中間層間介電質(ILD)層
120‧‧‧記憶體區域
121‧‧‧電晶體結構/外圍區域
130‧‧‧加熱器
130A‧‧‧熱絕緣殼
130B‧‧‧熱傳導核心
130C‧‧‧第一表面
130D‧‧‧第二表面
130E‧‧‧熱協助層
130’‧‧‧接觸溝槽
140‧‧‧相變材料
140A‧‧‧底部電極
150‧‧‧第一金屬層
150A‧‧‧頂端電極
160‧‧‧第N個金屬層
160A‧‧‧底部電極
160B‧‧‧金屬線路
170A‧‧‧頂端電極
200‧‧‧氧氣處理
700‧‧‧半導體結構
701‧‧‧區域
702‧‧‧區域
703‧‧‧區域
711‧‧‧區域
712‧‧‧區域
713‧‧‧區域
721‧‧‧區域
722‧‧‧區域
723‧‧‧區域
800‧‧‧半導體結構
801‧‧‧區域
802‧‧‧區域
803‧‧‧區域
811‧‧‧區域
812‧‧‧區域
813‧‧‧區域
821‧‧‧區域
822‧‧‧區域
823‧‧‧區域
900‧‧‧半導體結構
1100‧‧‧半導體結構
1300‧‧‧相變記憶體結構
1301‧‧‧區域
1301A‧‧‧層
1302A‧‧‧層
1310‧‧‧區域
1320‧‧‧區域
1400‧‧‧相變記憶體結構
1401‧‧‧區域
1410‧‧‧區域
1420‧‧‧區域
A‧‧‧平面內方向
B‧‧‧平面間方向
D1‧‧‧層厚度
D4‧‧‧層厚度
T1‧‧‧厚度
T2‧‧‧厚度
T3‧‧‧厚度
T4‧‧‧厚度
T5‧‧‧厚度
W1‧‧‧寬度
W2‧‧‧寬度
以下附圖藉由實例之方式展示一個或多個實施例,但本揭露不限於該些實施例,其中,在本文中具有相同參考標號之元件指涉相同之元件。除非另有相反揭露,否則附圖並非按照比例繪製。 圖1係根據本揭露之一些實施例之一半導體結構之剖面圖。 圖2係根據本揭露之一些實施例之一半導體結構之剖面圖。 圖3係根據本揭露之一些實施例之一半導體結構之剖面圖。 圖4係根據本揭露之一些實施例之一半導體結構之剖面圖。 圖5係根據本揭露之一些實施例之一半導體結構之剖面圖。 圖6係根據本揭露之一些實施例之一半導體結構之剖面圖。 圖7A係根據本揭露之一些實施例之一相變記憶體結構之剖面圖。 圖7B係根據本揭露之一些實施例,圖7A之部分放大之剖面圖。 圖8A係根據本揭露之一些實施例之一相變記憶體結構之剖面圖。 圖8B係根據本揭露之一些實施例,圖8A之部分放大之剖面圖。 圖9A係根據本揭露之一些實施例之一相變記憶體結構之剖面圖。 圖9B係根據本揭露之一些實施例,圖9A之部分放大之剖面圖。 圖10A係根據本揭露之一些實施例之一加熱器及一相變材料之相對形狀之俯視圖。 圖10B係根據本揭露之一些實施例之一加熱器及一相變材料之相對形狀之俯視圖。 圖11A係根據本揭露之一些實施例之一相變記憶體結構之剖面圖。 圖11B係根據本揭露之一些實施例,圖11A之部分放大之剖面圖。 圖12係根據本揭露之一些實施例之一加熱器及一相變材料之相對形狀之俯視圖。 圖13A係根據本揭露之一些實施例之一相變記憶體結構之剖面圖。 圖13B係根據本揭露之一些實施例,圖13A之部分放大之剖面圖。 圖14A係根據本揭露之一些實施例之一相變記憶體結構之剖面圖。 圖14B係根據本揭露之一些實施例,圖14A之部分放大之剖面圖。 圖15、圖16、圖17、圖18、圖19、圖20A、圖20B、以及圖21係根據本揭露之一些實施例,於製造相變記憶體結構產生之中間產物之剖面圖。

Claims (1)

  1. 一種相變記憶體結構,包含: 一電晶體區域; 一相變材料,位於該電晶體區域上方; 一加熱器,位於該電晶體區域上方並與該相變材料接觸,該加熱器包含: 一第一材料,具有一第一熱傳導率,該第一材料位於該加熱器之外圍;以及 一第二材料,具有大於該第一熱傳導率之一第二熱傳導率,該第二材料位於該加熱器之一中心;以及 一介電質層,圍繞該加熱器及該相變材料。
TW107110518A 2017-10-24 2018-03-27 相變記憶體結構及其製造方法 TW201917828A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/792,370 US10374010B2 (en) 2017-10-24 2017-10-24 Phase change memory structure and manufacturing method for the same
US15/792,370 2017-10-24

Publications (1)

Publication Number Publication Date
TW201917828A true TW201917828A (zh) 2019-05-01

Family

ID=66170061

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107110518A TW201917828A (zh) 2017-10-24 2018-03-27 相變記憶體結構及其製造方法

Country Status (3)

Country Link
US (3) US10374010B2 (zh)
CN (1) CN109698269A (zh)
TW (1) TW201917828A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI825630B (zh) * 2021-07-23 2023-12-11 台灣積體電路製造股份有限公司 相變化隨機存取記憶體及其製造方法
TWI857065B (zh) * 2019-06-28 2024-10-01 美商英特爾股份有限公司 用於高效能互連的可變間距與堆疊高度

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11038101B2 (en) * 2017-11-21 2021-06-15 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure having a phase change memory device
JP2021040067A (ja) * 2019-09-04 2021-03-11 キオクシア株式会社 半導体記憶装置
US11411180B2 (en) 2020-04-28 2022-08-09 Taiwan Semiconductor Manufacturing Co., Ltd. Phase-change memory device and method
US11211556B1 (en) * 2020-07-20 2021-12-28 International Business Machines Corporation Resistive element for PCM RPU by trench depth patterning
CN111969105B (zh) * 2020-08-10 2023-08-08 长江存储科技有限责任公司 一种相变存储器件及其制造方法、操作方法
WO2022109973A1 (zh) * 2020-11-27 2022-06-02 江苏时代全芯存储科技股份有限公司 相变存储器的制备方法和相变存储器
US11356622B1 (en) * 2021-03-26 2022-06-07 Raytheon Company Single-ended capacitive trans-impedance amplifier (CTIA) unit cell for two-color applications
US12219884B2 (en) 2021-06-25 2025-02-04 International Business Machines Corporation Phase change memory with conductive rings
US12408571B2 (en) 2021-06-25 2025-09-02 International Business Machines Corporation Phase change memory with graded heater
US12245530B2 (en) 2021-06-25 2025-03-04 International Business Machines Corporation Phase change memory with concentric ring-shaped heater
US20230085288A1 (en) * 2021-09-13 2023-03-16 International Business Machines Corporation Electrically insulated projection liner for ai device
US12207573B2 (en) * 2021-09-15 2025-01-21 International Business Machines Corporation Phase change memory cell with superlattice based thermal barrier
US12274185B2 (en) * 2021-10-19 2025-04-08 International Business Machines Corporation Phase change memory cell having pillar bottom electrode with improved thermal insulation
CN114512507B (zh) * 2022-01-28 2025-06-03 长江先进存储产业创新中心有限责任公司 一种三维存储器及其形成方法
US20240194555A1 (en) * 2022-12-13 2024-06-13 International Business Machines Corporation Wafer dies with thermally conducting perimeter regions

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7772581B2 (en) * 2006-09-11 2010-08-10 Macronix International Co., Ltd. Memory device having wide area phase change element and small electrode contact area
US7687794B2 (en) * 2007-07-23 2010-03-30 Taiwan Semiconductor Manufacturing Co., Ltd. Method and structure for uniform contact area between heater and phase change material in PCRAM device
JP2011066135A (ja) * 2009-09-16 2011-03-31 Elpida Memory Inc 相変化メモリ装置の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI857065B (zh) * 2019-06-28 2024-10-01 美商英特爾股份有限公司 用於高效能互連的可變間距與堆疊高度
TWI825630B (zh) * 2021-07-23 2023-12-11 台灣積體電路製造股份有限公司 相變化隨機存取記憶體及其製造方法
US12426277B2 (en) 2021-07-23 2025-09-23 Taiwan Semiconductor Manufacturing Company, Ltd. Embedded double side heating phase change random access memory (PCRAM) device and method of making same

Also Published As

Publication number Publication date
US20190363136A1 (en) 2019-11-28
US11856795B2 (en) 2023-12-26
US20210320147A1 (en) 2021-10-14
US10374010B2 (en) 2019-08-06
CN109698269A (zh) 2019-04-30
US20190123103A1 (en) 2019-04-25
US11127790B2 (en) 2021-09-21

Similar Documents

Publication Publication Date Title
TW201917828A (zh) 相變記憶體結構及其製造方法
US8288750B2 (en) Phase change memory device with air gap
US8962438B2 (en) Variable resistance memory device and method of forming the same
TW201735270A (zh) 半導體記憶體裝置及其製造方法
US8865558B2 (en) Method of forming a phase change material layer pattern and method of manufacturing a phase change memory device
CN100483715C (zh) 与CMOS兼容的浅沟槽e-熔丝结构及其制造方法
US20090230375A1 (en) Phase Change Memory Device
US8298938B2 (en) Phase change memory cell structures and methods
US7989920B2 (en) Phase change memory
KR20210147118A (ko) 완전하게 정렬된 절삭 프로세스들 및 이들로부터의 전자 디바이스들
KR20110106233A (ko) 어레이 소자의 스페이서 보호 및 전기 배선
CN109560191B (zh) 磁阻随机存取存储器件
TW202308154A (zh) 記憶體單元、具有記憶體單元的半導體元件及製造記憶體單元的方法
KR20110101979A (ko) 신뢰성이 향상된 반도체 소자
TW200812004A (en) Semiconductor memory device and fabrication method thereof
TWI528497B (zh) 製造具有低電阻裝置接觸之積體電路的方法
TW202334964A (zh) 積體晶片、記憶體裝置及其形成方法
TW202125854A (zh) 相變記憶體
KR100650752B1 (ko) 상변환 기억 소자 및 그의 제조방법
US20140061572A1 (en) Semiconductor device and method of manufacturing the same
CN111081631B (zh) 半导体器件
KR102550099B1 (ko) 가변 저항 메모리 소자
CN105428533B (zh) 相变化记忆体的制造方法
TW202310469A (zh) 記憶單元、積體電路以及記憶單元的製造方法
US20250311648A1 (en) Memory device and method of forming the same