[go: up one dir, main page]

TW200810044A - Non-lead leadframe and package therewith - Google Patents

Non-lead leadframe and package therewith Download PDF

Info

Publication number
TW200810044A
TW200810044A TW095128731A TW95128731A TW200810044A TW 200810044 A TW200810044 A TW 200810044A TW 095128731 A TW095128731 A TW 095128731A TW 95128731 A TW95128731 A TW 95128731A TW 200810044 A TW200810044 A TW 200810044A
Authority
TW
Taiwan
Prior art keywords
lead frame
frame
lead
recess
wafer
Prior art date
Application number
TW095128731A
Other languages
English (en)
Inventor
Chang-Hsu Chou
Shu-Yin Chen
Hhi-Hong Chen
Original Assignee
Advanced Semiconductor Eng
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Eng filed Critical Advanced Semiconductor Eng
Priority to TW095128731A priority Critical patent/TW200810044A/zh
Priority to US11/620,052 priority patent/US20080029856A1/en
Publication of TW200810044A publication Critical patent/TW200810044A/zh

Links

Classifications

    • H10W74/111—
    • H10W70/411—
    • H10W70/417—
    • H10W70/421—
    • H10W70/424—
    • H10W72/07352—
    • H10W72/321—
    • H10W72/884—
    • H10W72/931—
    • H10W74/00—
    • H10W90/736—
    • H10W90/756—

Landscapes

  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

200810044 九、發明說明： 【發明所屬之技術領域】 本發明係關於-種導線架及其封裝結構，詳言之，係關 於一種無外引腳導線架及其封裝結構。 【先前技術】 芩考圖1 ’其顯示習知無外引腳之封裝結構。該封裝結構 1包括一無外引腳導線架10、一晶片u、一墊高片12、複數 • 餘^線13及一封裝材料14。該無外引腳導線架10包括一框 架101及一晶片承座102。該框架101具有一第一表面103及 複數個V接邛104。該晶片承座丨〇2設置於該框架丨〇丨中，該 曰曰片承座102具有一置晶面1〇5，該置晶面1〇5係與該框架 101之該第一表面103位於同一平面。該墊高片12係利用樹 脂設置於該晶片u與晶片承座102之間。該等導線13係用以 包、、衣連接該日日片11及該等導接部i 〇4。該封裝材料14用以封 裝該無外引腳導線架1〇、該等導線13及該晶片u。 • 在該習知之封裝結構1中，由於該晶片Π之尺寸大於該晶 片承座1〇2,故必須利用該墊高片12以避免該晶片η與該等 導接部1G4接觸。該塾高片12係利用樹脂設置於該晶片_ Β曰片士承座1〇2之間，但該晶片承座1〇2沒有可抑制樹脂溢流 之結構，故該樹脂會溢流至該晶片承座1〇2之側邊及底面， 而造成汚染及不平整面之問題。再者，該習知之封裝結構^ 必須利用該墊高片12設置於該晶片η與晶片承座1〇2之 間’因此’更增加了封裝步驟及生產成本。 因此，有必要提供一種創新且具進步性之無外引腳導線 110632.doc 200810044 架及其封裝結構，以解決上述問題。 【發明内容】 本發明之目的在於提供_插& μ種無外⑽導線架。該盎外引 腳V線架包括一框架及一晶片承座。該框架具有一 面及複數個導接部，該等導接部之内側部分具有 、 陷部。該晶片承座《料框架中，該晶片承座具有一置 晶面及一第二凹陷部，贫罟曰 °亥置日日面係與該框架之該第一表面 ::同—平面’該第二凹陷部係形成於該置晶面及該晶片 承座之側邊之間。 本發明之另—目的在於提供—種無外引腳之封裝結構。 該封裝結構包括一無外引腳導線架、一晶片及一封裝材 料。該，外引腳導線架包括一框架及一晶片承座。該框架 具有-第—表面及複數個導接部，該等導接部之内側部分 具有-第-凹陷部。該晶片承座設置於該框架中，該晶片 承座亡有一置晶面及一第二凹陷部’該置晶面係與該框架 ^該第-表面位於同-平面’該第二凹陷部係形成於該置 曰曰面及該晶片承座之側邊之間。該晶片設置於該置晶面， 且該晶片之邊緣係位於相對於該第一凹陷部之上方。該封 襞材料用以封裝該無外引腳導線架及該晶片。 本發明之該晶片承座具有該第二凹陷部，因此，在該晶 片利用祕月曰·貼设於該置晶面時，可使溢流之樹脂僅停留在 ^亥第—凹陷部，不會溢流至該晶片承座之側邊或底部，故 可以解決習知技術之污染及不平整面之問題。由於該等導 接部具有該第一凹陷部，該晶片之邊緣可延伸至該第一凹 H0632.doc 200810044 Μ之上方相對位置，&可應用於封裝較大尺寸之晶片。 者’本發明之封裝結構不需要習知技術之該墊高片，因 此，更可減少封裝步驟及生產成本。 【實施方式】 參考圖2’其顯示本發明之無外引腳導線架之第-實施例 不思圖。該第-實施例之無外引腳導線架2包括一框架 曰曰片Κ座21。5亥框架2〇具有一第一表面2〇丨及複數個導 參 接部2〇2:該等導接部之内側部分具有一第一凹陷部 〇3 "亥第凹陷部203係為一弧角。在該實施例中，該導 線架2係為四邊扁平無接腳之導線架，在其他應用中，該導 線架2亦可為二邊扁平無接腳之導線架。 該晶片承座21設置於該框架2〇中，該晶片承座2ι具有一 置晶面211及一第二凹陷部212，該第二凹陷部212係為一弧 角。該置晶面211係與該框架2〇之該第-表面201位於同一 平面，忒第一凹陷部212係形成於該晶片承座21周緣。在該 _ f施例中’ 1¾第-凹陷部2〇3及該第二凹陷部212係由儀刻 方式所形成，使該等導接部2〇2及該晶片承座21為上窄下寬 /片較么地，"亥第二凹陷部2 12係形成於該置晶面211 之周緣參考圖3，其顯示本發明之無外引腳導線架之第二 ，施例示意圖。該第二實施例之無外引腳導線架3包括一: ^及曰曰片承座31。該第二實施例之無外引腳導線架3 .與上述圖2之該第—實施例之無外引腳導線架2，不同之處 纟於該第二實施例中，該導接部3〇2包括複數個内導接部 3〇4及複數個外導接部奶，該等内導接㈣4及該等外導接 110632.doc 200810044 部305相隔一設定距離d，該内導接部304之内側部分具有一 第一凹陷部303。 爹考圖4 ’其顯示本發明無外引腳之封裝結構之第一實施 例。該封裝結構4包括一如上述圖2之該第一實施例之無外 引腳導線架2、一晶片41、複數條導線42及一封裝材料43。 该晶片41與該晶片承座21之間設有一膠層44 (如樹脂等材 料）’該晶片41係利用該膠層44設置於該置晶面2U，且該 膠層44覆蓋部分該晶片承座2 i之該第二凹陷部212。該晶片 41之邊緣係位於相對於該第一凹陷部2 〇 3之上方且不與該 等導接部202接觸。該晶片41係利用該等導線42分別電性連 接至该等導接部2〇2。接著，再利用該封裝材料“用以封裝 該無外引腳導線架2、該晶片41及該等導線42。該封裝結構 以用於四邊扁平無接腳封裝（Quad Flat Non_lead，QFN ) 及雙扁平無接腳封裝（DualFlatN〇n]ead，DFN)領域中。 本冬明之该晶片承座21具有該第二凹陷部2丨2，因此，在 該日日片41利用樹脂貼設於該置晶面211時，可使溢流之樹脂 僅如召在该第二凹陷部212，不會溢流至該晶片承座η之側 邊或底邛，故可以解決習知技術之污染及不平整面之問 題。由於該等導接部202具有該第一凹陷部2〇3,該晶片41 之邊緣可延伸至該第一凹陷部203之上方相對位置，故可應 用於封I較大尺寸之晶片。再者，本發明之封裝結構4不需 要習知技術之該墊高片，因&，更可減少㈣步驟及生產 成本。 苓考圖5，其顯示本發明之無外引腳之封裝結構之第二實 110632.doc 200810044 施例。該封裝結構包括一如上述圖3之該第二實施例之無外 引腳$線架3、一晶片51、複數條導線5 2、5 3及一封震材料 5 4。δ亥曰曰片5 1與該晶片承座31之間設有一膠層5 5 (如樹脂 等材料），該晶片5 1係利用該膠層5 5設置於該置晶面3 11， 且該膠層55覆蓋部分該晶片承座31之該第二凹陷部312。該 晶片5 1之邊緣係相對於該第一凹陷部3〇3之上方且不與該 等内導接部304接觸。
該晶片51係利用該等導線52、53分別電性連接至該等内 導接部304及該等外導接部3〇5。接著，再利用該封裝材料 54用以封裝該無外引腳導線架5〇、該晶片51及該等導線 52、53。该封裝結構5可應用於四邊扁平無接腳封裝或雙扁 平無接腳封裝領域中。該封裝結構5除具有上述封裝結構4 之功效外，因具有該等内導接部3〇4及該等外導接部3〇5， 可以增加與外界連接之接點。 惟上述實施例僅為說明本發明之原理及其功效，而非用 以限制本| s月。目必匕’習⑨此技術之人士對上述實施例進 仃修改及變化仍不脫本發明之精神。本發明之權利範圍應 如後述之申請專利範圍所列。 【圖式簡單說明】 圖1顯示習知之無外引 圖2顯示本發明無外引 圖3顯示本發明無外引 圖4顯示本發明無外引 圖；及 腳之封裝結構示之意圖； 腳導線架之第一實施例示意圖； 腳導線架之第二實施例示意圖； 腳之封裝結構之第一實施例示意 110632.doc 10 200810044 圖5顯示本發明無外引腳之封裝結構之第二實施例示意 圖。 【主要元件符號說明】 1 習知之無外引腳之封裝結構 10 無外引腳導線架 101 框架 102 晶片承座
103 第一表面 104 導接部 105 置晶面 11 晶片 12 墊高片 13 導線 14 封裝材料 2 本發明無外引腳導線架之第一實施例 20 框架 201 第一表面 202 導接部 203 第一凹陷部 21 晶片承座 211 置晶面 212 第二凹陷部 3 本發明無外引腳導線架之第二實施例 30 框架 110632.doc -11 - 200810044 302 導接部 303 第一凹陷部 304 内導接部 305 外導接部 31 晶片承座 311 置晶面 312 第二凹陷部
4 本發明無外引腳封裝結構之第一實施例 41 晶片 42 導線 43 封裝材料 44 膠層 5 本發明無外引腳封裝結構之第二實施例 51 晶片 52、53導線 54 封裝材料 55 膠層 110632.doc

Claims (1)

  1. 200810044 十、申請專利範圍： 1· 種無外引腳導線架，包括： 杧架，該框架具有一第一表面及複數個導接部，該 等導接部之内侧部分具有一第一凹陷部；及 一晶片承座，設置於該框架中，該晶片承座具有一置 及弟一凹陷部’該置晶面係與該框架之該第一表 面位於同+面’該第二凹陷部係形成於該晶片承座周 緣。 • &、 士明求項1之無外引腳導線架，其中該導線架係為四邊扁 平無接腳之導線架。 3 ·如明求項1之無外引腳導線架，其中該導線架係為二邊扁 平無接腳之導線架。 如明求項1之無外引腳導線架，其中該第一凹陷部係為一 弧角。 ^ 5. 士明求項1之無外引腳導線架，其中該第二凹陷部係為一 _ 弧角。 6·如明求項1之無外引腳導線架，其中該第一凹陷部及該第 二凹陷部係以蝕刻方式形成。 7·如請求項1之無外引腳導線架，其中該第二凹陷部係形成 於該置晶面之周緣。 8.如㈤求項1之無外引腳導線架，其中該導接部包括複數個 内^接°卩及複數個外導接部，該等内導接部及該等外導 Κ5相1% 4定距離，該第一凹陷部形成於該内導接部 之内侧部分。 110632.doc 200810044 9· 一種無外引腳之封裝結構，包括·· 一無外引腳導線架，包括·· / * 4框架具有—第—表面及複數個導接部 該等導接部之内測部分具有一第一凹陷部；及 ;晶片承座，設置於該框架中，該晶片承座具有. :曰曰面及-第二凹陷部，該置晶面係與該框架之該彳 ::位於同一平面，該第二凹陷部係形成於 承座周緣；及 10 對設置於該置晶面，且該晶片之邊緣細 —:壯凹陷部之上方且不接觸該等導接部；及 =衣材料，用以封裝該無外引腳導線架及該晶片 腳:導：。封裝結構，其中該導線架係為四邊4平㈣ 11 如請求項9之封裝結構，豆 腳之導線架。 ，、中轉線un扁平無！ 12·如晴求項9之封裝結構其中該第—凹陷部係為 Μ. 構’其中該第二凹陷部係為-弧角 部係以餘刻方= 籌’其中該第一凹陷部及該第二㈣ Μ.如請求項9之封裝結構，其中哕Β 刹田、> 性連接至該等導接部。 複數條導線1 於該置Γ:無外引腳導線架，其中該第二凹陷部係形成 夏日日面之周緣。 17·如請求項9之封裝結構，更包含—膠層設於該晶片與^ 110632.doc 200810044 片承座之間。 如請求項17 之封裝結構，其中該膠層係覆蓋部分該晶片 承座之該第二凹陷部。 •如明求項9之封裝結構，其中該導接部包括複數個内導接 部及複數個外導接部，料内導接部及該等外導接部相 隔5又疋距離’該第一凹陷部形成於該内導接部之内側 部分。 20·如凊求項19之封裝結構，其中該晶片係利用複數條導線 分別電性連接至該等内導接部及該等外導接部。
    110632.doc
TW095128731A 2006-08-04 2006-08-04 Non-lead leadframe and package therewith TW200810044A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW095128731A TW200810044A (en) 2006-08-04 2006-08-04 Non-lead leadframe and package therewith
US11/620,052 US20080029856A1 (en) 2006-08-04 2007-01-05 Leadframe and non-lead package therewith

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW095128731A TW200810044A (en) 2006-08-04 2006-08-04 Non-lead leadframe and package therewith

Publications (1)

Publication Number Publication Date
TW200810044A true TW200810044A (en) 2008-02-16

Family

ID=39028336

Family Applications (1)

Application Number Title Priority Date Filing Date
TW095128731A TW200810044A (en) 2006-08-04 2006-08-04 Non-lead leadframe and package therewith

Country Status (2)

Country Link
US (1) US20080029856A1 (zh)
TW (1) TW200810044A (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8120152B2 (en) 2008-03-14 2012-02-21 Advanced Semiconductor Engineering, Inc. Advanced quad flat no lead chip package having marking and corner lead features and manufacturing methods thereof
US7902661B2 (en) * 2009-02-20 2011-03-08 National Semiconductor Corporation Integrated circuit micro-module
US8124447B2 (en) * 2009-04-10 2012-02-28 Advanced Semiconductor Engineering, Inc. Manufacturing method of advanced quad flat non-leaded package
US8133759B2 (en) * 2009-04-28 2012-03-13 Macronix International Co., Ltd. Leadframe
US20110163430A1 (en) * 2010-01-06 2011-07-07 Advanced Semiconductor Engineering, Inc. Leadframe Structure, Advanced Quad Flat No Lead Package Structure Using the Same, and Manufacturing Methods Thereof
US9029991B2 (en) * 2010-11-16 2015-05-12 Conexant Systems, Inc. Semiconductor packages with reduced solder voiding
CN102738024A (zh) * 2011-04-01 2012-10-17 飞思卡尔半导体公司 半导体封装及其引线框
US8957509B2 (en) * 2011-06-23 2015-02-17 Stats Chippac Ltd. Integrated circuit packaging system with thermal emission and method of manufacture thereof
TWI550784B (zh) * 2014-04-18 2016-09-21 南茂科技股份有限公司 扁平無引腳封裝及其製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3012816B2 (ja) * 1996-10-22 2000-02-28 松下電子工業株式会社 樹脂封止型半導体装置およびその製造方法
JP3895570B2 (ja) * 2000-12-28 2007-03-22 株式会社ルネサステクノロジ 半導体装置
US6927483B1 (en) * 2003-03-07 2005-08-09 Amkor Technology, Inc. Semiconductor package exhibiting efficient lead placement
US6927479B2 (en) * 2003-06-25 2005-08-09 St Assembly Test Services Ltd Method of manufacturing a semiconductor package for a die larger than a die pad
US7060535B1 (en) * 2003-10-29 2006-06-13 Ns Electronics Bangkok (1993) Ltd. Flat no-lead semiconductor die package including stud terminals
US7274089B2 (en) * 2005-09-19 2007-09-25 Stats Chippac Ltd. Integrated circuit package system with adhesive restraint

Also Published As

Publication number Publication date
US20080029856A1 (en) 2008-02-07

Similar Documents

Publication Publication Date Title
CN102420217B (zh) 多芯片半导体封装体及其组装
CN103426781B (zh) 半导体器件的制造方法
CN102569099B (zh) 一种倒装芯片的封装方法
CN102683221B (zh) 半导体装置及其组装方法
TW200939411A (en) Chip structure
US20120241934A1 (en) Semiconductor apparatus and method for manufacturing the same
US12100665B2 (en) Semiconductor package structure and manufacturing method thereof
CN101794758A (zh) 半导体器件
TW200810044A (en) Non-lead leadframe and package therewith
TW201539674A (zh) 四方扁平無引腳封裝及其製造方法
TWI573235B (zh) 半導體裝置及其製造方法
TWI459528B (zh) 金屬鍵接的半導體封裝及其方法
US20240332119A1 (en) Ic package with heat spreader
US20150069593A1 (en) Semiconductor device and method of manufacturing same
CN201374328Y (zh) 影像感测芯片的封装结构
CN103077935A (zh) 用于铜线键合的预镀引线框
CN100524722C (zh) 无外引脚导线架的封装结构
CN102403281A (zh) 一种高性能芯片封装结构
TWI244173B (en) Semiconductor chip package structure
TWI301316B (en) Chip package and manufacturing method threrof
TWI248184B (en) High frequency semiconductor device, method for fabricating the same and lead frame thereof
CN119028830B (zh) 引线框制作工艺及引线框
CN202957237U (zh) 一种芯片封装结构
CN1438700A (zh) 半导体导线架及其封装组件
CN104766852B (zh) 半导体封装件及其制法暨其承载结构与其制法