TW200818459A - On-chip inductor - Google Patents
On-chip inductor Download PDFInfo
- Publication number
- TW200818459A TW200818459A TW095136539A TW95136539A TW200818459A TW 200818459 A TW200818459 A TW 200818459A TW 095136539 A TW095136539 A TW 095136539A TW 95136539 A TW95136539 A TW 95136539A TW 200818459 A TW200818459 A TW 200818459A
- Authority
- TW
- Taiwan
- Prior art keywords
- wire
- type
- turn
- layer
- built
- Prior art date
Links
- 238000004804 winding Methods 0.000 claims abstract description 68
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 239000004020 conductor Substances 0.000 claims description 66
- 230000001939 inductive effect Effects 0.000 claims description 21
- 239000004065 semiconductor Substances 0.000 claims description 12
- 238000000034 method Methods 0.000 claims description 5
- 239000000463 material Substances 0.000 claims description 4
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 claims description 2
- 239000011159 matrix material Substances 0.000 claims 1
- 239000010410 layer Substances 0.000 description 132
- 235000012431 wafers Nutrition 0.000 description 14
- 230000001965 increasing effect Effects 0.000 description 6
- 238000013461 design Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000003989 dielectric material Substances 0.000 description 4
- 238000011161 development Methods 0.000 description 3
- 238000004891 communication Methods 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 239000011324 bead Substances 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F2017/0046—Printed inductances with a conductive path having a bridge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F2017/0073—Printed inductances with a special conductive pattern, e.g. flat spiral
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F2017/0086—Printed inductances on semiconductor substrate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Coils Or Transformers For Communication (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
200818459 九、發明說明： 【發明所屬之技術領域】 本發明有關於一種半導體電路，特別是有關於一種差 動型操作（differential operation)的晶片内建電感元件。 【先前技#f】 許多數位及類比部件及電路已成功地運用於半導體積 • 體電路。上述部件包含了被動元件，例如電阻、電容或電 感等。典型的半導體積體電路包含一矽基底。一層以上的 介電層設置於基底上，且一層以上的金屬層設置於介電層 中。這些金屬層可藉由現行的半導體製程技術而形成晶片 内建部件，例如：晶片内建電感元件（on-chip inductor)。 以晶片内建電感元件的設計而言，越來越多的無線通訊設 計使用差動電路以降低共模（common mode)雜訊，而運 用於上述差動電路的電感需為對稱式來防止共模雜訊產 ⑩ 生。 而隨著積體電路設計的向上發展，目前著重於將不同 的功能整合於單一晶片上，以降低製程複雜度以及任何對 於製造良率的衝擊。將不同的功能整合於單一晶片即為所 熟習的系統晶片（systemonchip，SOC)。另外，在通訊系 統的快速發展下，系統晶片通常具有射頻電路以及數位或 基頻（baseband)電路。由於射頻電路在系統晶片中所佔 的面積明顯小於數位或基頻電路，因此整個晶片設計是採 用數位或基頻電路的製程。因此，相較於一般射頻電路的
Clienfs Docket No.:VIT06-0066, VIT06-0067 TT’s Docket No:0608-A40891-TW/fmal/王琮郁/2006-09-28 5 200818459 電感元件，系統晶片中的電感元件的線圈厚度較薄而使得 品質因素（quality factor/Qvalue)降低。然而，差動信號 操作的電感元件中相鄰的線圈會通過具有18〇度相差的信 旒而產生較大寄生電容，因而無法藉由縮短線圈之間的間 距來提升品質因素。 由於將不同的功能整合於單一晶片為積體電路設計的
發展趨勢，因此有必要尋求一種新的電感元件結構以增加 電感元件的品質因素。 【發明内容】 ▲有鑑於此，本發明提供一種晶片内建電感元件，藉由 改變電感元件中線圈（⑶π)的截面積大小，以增加電感元 件的品質因素。 〜 根據上述之目的，本發明提供一種晶片内建 件，包括：-絕緣層、-第—繞線部及—第二繞線部1 緣層設置於-基底上。第—繞線部及第二繞線部相 的設置於絕緣層内且相互電性連接。每—繞線部包括至少 =排列的半圈型導線部，其中至少一相對外侧的半圈 3L ¥線部的截面積小於至少—相對内側的該等的半 線部的截面積。 ' 又根據上述之目的，本發明提供一種晶 :，，-絕緣層、一第一繞線部及一第二徺線= j層1於-基底上。第—繞線部及第二繞線部相互對稱 设置於絕緣層内且相互電性連接。每— 外同心排列的第-半圈型導線、第二半圈型導線括=而 半圈型導線’其中這些半圈型導線具有大體相同的厚^
Clienfs Docket No.：VIT〇6.〇066, VIT06-0067 TT，s Docket N〇:0608-A40891-TW/flnal/王瑪郁/2〇〇6_〇9_28 6 200818459 第二半圈型導線具有最大的線寬。 又根據上述之目的，本發明提供一種晶片内建電感元 件，包括：一絕緣層、一第一繞線部及—第二繞線部。絕 緣層設置於一基底上。第一繞線部及第二繞線部相互對稱 設置於，緣層内且相互電性連接。第一繞線部及第二繞線 邛^括第半圈型頂層導線、第二半圈型頂層導線、及第 三半圈型頂層導線以及第一多層導線結構及第二多層導線 •，構。第-半圈型頂層導線、第二半圈型頂層導線、及第 二=圈型頂層導線由内而外同心排列。第—多層導線結構 及第一夕層導線結構分別位於第一半圈型一 半圈型頂層導線下方且與其電性連接，第一頁二 及第二多層導線結構包括複數重叠且分開的導線以及用以 電性連接這些導線的複數導電插塞，且第二多層導線結構 中導線的層數不同於第-多層導線結構中導線的層數。 又根據上述之目的，本發明提供一種晶片内建電感元 # 件，適用於-半導體電路，半導體電路包括一基底、一絕 緣層設置於基底上、及複數導體層依序設置於絕緣層中， 晶片内建電感元件包括：一第一繞線部及一第二繞線部， f互對稱設置於絕緣層内且相互電性連接，第—繞線部及 第-繞線部包括至少二同心排列的半圈型導線部。最外侧 的半圈型導線部的截面積小於—相對内侧的半圈型導線部 的截面積。 【實施方式】 以下配合® 1A至1C11朗本發明實_之晶片内建
Clienfs Docket No.：VIT〇6-〇〇66, V1T06-0067 TT’s Docket No:0608-A40891-TW/fmaV 王琼郁/2006-09-28 7 200818459 電感元件，其中第1A圖係繪示出本發明實施例之二匝晶 片内建電感元件之平面示意圖、第1Β圖係繪示出第1Α圖 中晶片内建電感元件之多層導線結構平面示意圖、第1C 圖係繪示出第1Α圖中Ι-Γ線之剖面示意圖。晶片内建電感 元件’適用於一半導體電路。半導體電路包括^一基底200、 設置於基底200上的絕緣層210、以及依序設置於絕緣層 210中的複數導體層，如第1C圖所示。基底200包括一矽 基底或其他習知的半導體材料基底。基底200中可包含各 φ 種不同的元件，例如電晶體、電阻、及其他習用的半導體 元件。再者，基底200亦可包含其他導電層（例如，銅、 紹、或其合金）以及絕緣層（例如，氧化秒層、氮化梦層、 或低介電材料層）。此處為了簡化圖式，僅以一平整基底 表示之。另外，絕緣層210可為一單層低介電材料層或是 多層介電結構。例如，多層介電材料層與多層導體層依序 父錯形成在基底200之上。在本實施例中，絕緣層2iq可 包括氧化矽層、氮化矽層、或低介電材料層。 請參照第1Α圖，晶片内建電感元件包括：第一及第 參 二繞線部。第一繞線部設置於絕緣層21〇内，且位於虛線 2的一第一侧。第一繞線部包括由内而外同心排列的二半 圈型導線部。外侧的半圈型導線部由一半圈型頂層導線 203所構成，而半圈型頂層導線203可由絕緣層21〇中的 複數導體層的一第一導體層（即，頂層導體層所定義而 成。内側的半圈型導線部由一半圈型頂層導線2〇1以及位 於其下方的多層導線結構201 a所構成，如第iB及ic圖 所示。同樣地，半圈型頂層導線201可由絕緣層21〇中的 複數導體層的一第一導體層（即，頂層導體層)θ所定義而
Clienfs Docket N〇.:VIT06-0066, VIT06-0067 TT’s Docket No:0608-A40891-TW/fmal/王琮郁/2006-09-28 8 200818459 =頂層導線201與半圈型頂層導線2G3具有大體 ”的厚度及線寬。多層導線結構201a藉由至少43 ί重與半圈型頂層導線2〇1電性連接，且包括複 l半圈型導線以及用以電性連接這些半圈^ ^線^數導電插塞（未緣示）。為了簡化圖式
圈==型導線211，及231作為範例說 f型導線211、221及如可由絕緣層21〇中頂層導體g 方的不同導體層較義而成。例如，第1广 體層及第四導體層。雲沽立沾3夕狂、“ V曰弟二¥ 層數可依設計需求而定。夕層導線結構201a中導線 相對置於絕緣層21G内，且位於虛線2的-列n,則的第二御J。第二繞線部包括由内而外同心排 稱於線部。第二繞線部以虛線2為對稱軸而對 赤稷肉f 一層的第T導體層（即，頂層導體層）所定義而 貝i的半圈型導線部由一半圈型頂層導線逝以及位 ^其下方的多層導線結構202a所構成，如第ΐβ及ic圖 、—^、、·♦同樣地半圈型頂層導線202可由絕緣層210中的 u體層的-第-導體層·（即，頂層導體層）所定義而 。半圈型頂層導線202與半圈型頂層導線2()4具有大體 =同的f度及線寬。再者’多層導線結構施藉由至少一 ‘電插基、^未％示）與半圈型半圈型頂層導線逝電性連 接且匕括複數重&且分開的半圈型導線212、222及232 以及用二電性連接這些半圈型導線犯、^及Μ2的複數 導電插塞（未緣示）。這些半圈型導、線212、似及说
Clienfs Docket N〇.:VIT06-0066, VIT06-0067 m D〇cket No:嶋捕891-TW/fi讀王琼敏〇〇6 〇9_28 200818459 :由”頂層導體層下方的不同導體層所定義而 nj —導體層、第三導體層及第四導體層。 Γ + +^中 截面積」一詞表示電感元件中與電 二線二圈型導線部面積。再者，每一半圈型頂層 ΐίΓ目同的線寬w及大體相同的厚度。由於内侧 +圈型導線部具有多層導線結構2〇la或施，因此外側
的半圈型導線部的截面積小於内侧半圈型導線部的截面 積。此處，内側半圈型導線部中的多層導線結構的作用在 於減少半圈型導線部的導體損失（conductor l〇ss)，藉以 ^不增加半圈型頂層導線的厚度情形下提升電感科的品 質因素。而外侧半圈型導線部則僅由單一半圈型頂層導線 所構成’可避料線部躲底之目料生冑錢應引起電 感7L件品質因素下降麵低電感元件可用的頻率範圍。 第一及第二繞線部可圍繞一中心部相互對稱設置。此 中心部大體為圓型、矩型、六邊^、人邊型、或多邊型之 外型，而使第一及第二繞線部構成大體為圓型、矩型、六 邊型、八邊型、或多邊型之外型。此處，為簡化圖式，係 以八邊型作為範例說明。半圈型頂層導線2〇1、2〇2、2㈧ 及204具有一第一端10及一第二端2〇。在本實施例中， 半圈型頂層導線201的第一端1〇與半圈型頂層導線2〇2 的第一端ίο相互電性連接。再者，半圈型頂層導線2〇3 及204的第一端1〇具有一侧向延伸部3〇及4〇，用以作為 差動信號輸入/輸出端。 ^ 為了維持電感元件幾何對稱性（ge〇metric symmetry)，半圈型頂層導線203的第二端20藉由一下跨 接層（cross-connect) 211與半圈型頂層導線2〇2的第二端
Client5s Docket No. :VIT06-0066, VIT06-0067 TT’s Docket No:0608-A40891-TW/fmal/王琮郁/2006-09-28 200818459 2〇龟丨生連接，其中下跨接屑 而構成之’如第m圖所示曰。下ϋ延伸半圈型導線212 置有-導電插塞（未綠示）以 曰11的兩端分別設 ^ 202 〇 s Μ 71^ ^ ^ + a ^ ^ ^ 2〇3 ^ 213 ^ + 接，其中上跨接層213可由I /、、 的第二端20電性連 而構成之，如第1A圖所型7貝層導線2〇1或202 層導線203的第二端2〇 =二j二1貫施例中，半圈型了貝 線202的第二端2〇電性接層與半圈型頂層導 二端20可藉由一下跨接屉i 、圈型項層導線201的第 端20電性連接。 _而”半圈型項層導線204的第二 以下配合第2A至2D議约昍士政 内建電感元件，苴中第2λ β 叙明實施例之三匝晶片 阻晶片内建電細:平Α面圖:：示出，嫩 別綠示出第2Α圖中ΙΙ-ΐΐΆ '、 ·_ h而第2Β至2D圖係分 此處，相同於第1A、1B及貫施例之剖面示意圖。 號並省略其說明。請參0 时的部件係使用相同的標 二繞線部分別包括由内：、及4t2B圖，第一繞線部及第 第-繞線部及第二繞線部之！ ：：:J=三半圈型導線部。 半圈型頂層導線205及2〇6=盖忐:Ϊ圈型導線部分別由 線部之正中的半圈型導線部別由丰=—繞線部及第二繞 204 [刀別由丰圈型頂層導線203及 4，成，而弟一繞線部及第二繞線部之最内側的半圈 型¥線部由一半圈型頂層導線201及位於其下方的多層導 線結構201a所構成以及由—半圈型頂層導線2〇2及位於其 下方的多層導線結構202a所構成。亦即，在本實施例中最 内側的半圈型導線部具有最大的截面積。 '
Cliexit^ Docket No. ：VIT06-0066, VIT06-0067 TT’s Docket No:0608-A40891-TW/fmal/王琮郁/2006-09-28 11 200818459 在另一實施例中，第一繞線部及第二繞線部之最外侧 的半圈型導線部分別由半圈型頂層導線2〇5及2〇6所構 成；第一繞線部及第二繞線部之正中的半圈型導線部由一 半圈型頂層導線2 〇 3及位於其下方的多層導線結構2 〇 3 a所 構成以及由一半圈型頂層導線204及位於其下方的多層導 線結構204a所構成；而第一及第二繞線部之最内侧的^圈 型導線部分別由半圈型頂層導線201及202所構成。如第 2C圖所示，多層導線結構203a藉由至少一導電插塞（未 φ 緣示）與半圈型半圈型頂層導線203電性連接且包括複數 重疊且分開的半圈型導線213、223及233以及用以電性連 接這些半圈型導線213、223及233的複數導電插塞（未繪 示）。再者，多層導線結構204a藉由至少一導電插塞（未 繪示）與半圈型半圈型頂層導線204電性連接且包括複數 重疊且分開的半圈型導線214、224及23 4以及用以電性連 接這些半圈型導線214、224及234的複數導電插塞（未繪 示）。半圈型導線212、222及232與半圈型導線214、224 及234可由絕緣層210中頂層導體層下方的不同導體層所 攀定義而成。例如，第二導體層、第三導體層及第四導體^。 因此，在本實施例中正中的半圈型導線部具有最大的截面 積。 又另一實施例中，第一繞線部及第二繞線部之最外側 的半圈型導線部分別由半圈型頂層導線205及2〇6所構 成；第一繞線部及第二繞線部之正中的半圈型導線部由一 半圈型頂層導線203及位於其下方的多層導線結構2〇3b 所構成以及由一半圈型頂層導線204及位於其下方的多層 導線結構204b所構成，而第一及第二繞線部之最内侧的半
Client’s Docket N〇.:VIT06-0066, VIT06-0067 TT’s Docket No:0608-A40891-TW/fmal/王琮郁/2006-09-28 12 200818459 圈型導線部由一半圈型頂層導線201及位於其下方的多層 導線結構201a所構成以及由一半圈型頂層導線2〇2及位於 八下方的夕層導線結構2〇2a所構成。如第2D圖所示，多 層導線結構203b藉由至少一導電插塞（未繪示）與半圈型 半圈型頂層導線203電性連接且包括複數重疊且分開的半 圈型導線213及223以及用以電性連接這些半圈型導線 213及223的複數導電插塞（未繪示）。再者，多層導線 結構204b藉由至少一導電插塞（未繪示）與半圈型^圈型 頂層導線204電性連接且包括複數重疊且分開的半圈型導 線214及224以及用以電性連接這些半圈型導線214及 的複數導電插塞（未綠示）。再者，多層導線結構織 及2〇4b中導線的層數不同於多層導線結構201a及2〇2a中 導線的層數。舉例而言，多層導線結構2〇3b&2〇4b中導 線的層數 >、於多層導線結構2〇 1 a及2〇2a中導線的層數: 亦即’在本實施例中半圈型導線部的截面積由外而内漸增。 如之前所述，多層導線結構的作用在於減少半圈型曰 ”的導體損失’藉以在不增加半圈型頂層導線的厚度情 感ΐ件的品質因素。再者，最外側半圈型導線 ^則僅由早一半圈型頂層導線所構成，可避免寄生電容嗖 =起電感元件品質因素下降或降低電感元件可用的辦 、、泉°卩打，敢外侧的該半圈型導線部具有最小的截面 t再者’最内侧或正中的半圈型導線部具有最大的截面 貝，樣的，半圈型導線部的截面積可由外而内漸增。 及第ίΑ圖’本實施例中，半圈型頂層導i 205 勺弟一端20具有一側向延伸部30及40，用以作為 TT>sDocketN〇S〇I^^^ 13 200818459 差動信號輸入/輸出端。再者，半圈型頂層導線2〇5的一 端10藉由一下跨接層217與半谓型頂層導線'2〇4的第一: 10電性連接’其中下跨接層217可由延伸半圈型導線214 而構成之。下跨接層217的兩端分別設置有一導電插夷 繪示）以電性連接半圈型頂層導線205及204。另外 圈型頂層導線203的第一端10藉由一上跨接層zb而鱼丰 圈型頂層導線206的第一端10電性連接，其中上跨^妾斧 215可由延伸半圈型頂層導線204或205而構成之:在^ 參 他實施例中，半圈型頂層導線205的第一端1〇可藉由_^ 跨接層與半圈型頂層導線204的第一端1〇電性連而半 圈型頂層導線203的第一端10可藉由一下跨接層而與半圈 型頂層導線206的第一端10電性連接。 〆、 以下配合第3圖說明本發明另一實施例之晶片内建電 感元件’其緣示出三匝晶片内建電感元件之平面示意圖， 其中相同於第2A圖中的部件係使用相同的標號並省略其 說明。請參照第3圖，第一繞線部包括由内而外同心排列 的半圈型頂層導線201、203及205。第二繞線部包括由内 ® 而外同心排列的半圈型頂層導線202、204及206。每一半 圈型頂層導線具有大體相同的厚度。再者，半圈型頂層導 線201及202的線寬為W1 ;半圈型頂層導線203及204 的線寬為W2 ;半圈型頂層導線205及206的線寬為W3。 在本實施例中，線寬為W2大於線寬為W1及W3。另外， 線寬為W1可大體相同於線寬為W3。如此一來，正中的半 圈型導線層203及204具有最大的截面積。相較於具有相 同線寬及相同大小的三匝晶片内建電感元件而言，可減少 半圈型導線部的導體損失，藉以在不增加半圈型頂層導線
Clients Docket No.:VIT06-.〇066, VIT06-0067 TT’s Docket NcK〇608-A40891-TW/final/王琮郁/2006-09-28 14 200818459 的厚度情形下提升電感元件的品質因素。另外，當每一繞 線部包括多於三個同心排列的半圈型導線部時，正中的半 圈型導線部可具有最大的截面積。 根據本發明的晶片内建電感元件，由於部分線圈的導 體損失藉由增加線寬或設置多層導線結構而獲得補償，因 而可在不增加半圈型頂層導線厚度的情形下提升晶片内建 電感元件的品質因素。因此，對於系統晶片的射頻電路而 § ’電感元件的品質因素可有效地獲得改善。 雖然本發明已以較佳實施例揭露如上，然其並非用以 限定本發明，任何所屬技術領域中具有通常知識者，在不 脫離本發明之精神和範圍内，當可作更動與潤飾，因此本 發明之保護範圍當視後附之申請專利範圍所界定者為準。 【圖式簡單說明】 第1A圖係繪示出本發明實施例之二匝晶片内建電感 元件之平面示意圖。 第1B圖係繪示出第1A圖中晶片内建電感元件之多層 導線結構平面示意圖。 第1C圖係繪示出第1A圖中M’線之剖面示意圖。 第2A圖係繪示出本發明實施例之三匝晶片内建電感 元件之平面示意圖。 第2B圖係繪示出第2A圖中M’線之一實施例之剖面 示意圖。 第2C圖係繪示出第2A圖中Ι-Γ線之另一實施例之剖 面不意圖。
Client5s Docket N〇.:VIT06-0066, VIT06-0067 TT’s Docket No:0608-A40891-TW/fmal/王琮郁/2006-09-28 200818459 第2D圖係繪示出第2A圖中I-Γ線之又一實施例之剖 面示意圖。 第3圖係繪示出係繪示出本發明另一實施例之三匝晶 片内建電感元件之平面示意圖。 【主要元件符號說明】 2〜虛線；10〜第一端；20〜第二端；30、40〜側向延伸 部；101 〜導線層；200〜基底；201、202、203、204、205、 206〜半圈型頂層導線；201a、202a、203a、203b、204a、 _ 204b〜多層導線結構；21卜 212、213、214、221、222、 223、224、231、232、233、234〜半圈型導線；210〜絕 緣層；211、217〜下跨接層；213、215〜上跨接層；W、 Wl、W2、W3〜線寬。
Client’s Docket N〇,:VIT06-0066, VIT06-0067 TT，s Docket N(K〇608-A40891-TW/fmal/王琮郁/2006-09-28
Claims (1)
- 200818459 十、申請專利範圍： 種晶片内建電感元件，包括： 二J緣層，設置於一基底上；以及 緣層第;?線部’相互 括至少=連接’4弟—繞線部及該第二繞線部包 夕一问心排列的半圈型導線部； 至少—相對外侧的該半圈型導線部的截面積小於 ^相對内侧的該半圈型導線部的截面積。 '2 甘如申請專利範圍第1項所述之晶片内建電感元 ，、外位於相對内側的該半圈型導線部包括： 心 一第一半圈型頂層導線；以及 第一多層導線結構，位於該半圈型頂層導線下方且 =3^，包括複數重疊且分開的導線以及用以電性 連接该4導線的複數導電插塞。 3 甘如中請專利範圍第2項所述之晶片内建電感元 八中位於相對外側的該半圈型導線部包括一第二半圈 =頂層H其與該第—半圈型頂層導線具有大體相同線 寬及厚度。 、 4·如申請專利範圍第3項所述之晶片内建電感元 件^其中位於相對外侧的該半圈型導線部更包括—第二多 層導線結構，位於該第二半圈型頂層導線下方且與其電性 連接，且該第二多層導線結構中複數導線的層數小於該第 一多層導線結構。 5·如申請專利範圍第1項所述之晶片内建電感元 件，其中位於相對内侧的該半圈型導線部包括一第一半圈 Clienfs Docket No.：VIT06-0066 VTTOfi 17 200818459 型頂層導線且位於相對外側的該半圈型導線部包括一第二 半圈型頂層導線’纟中該第—半圈型頂層導線的線寬大於 該第二半圈型頂層導線的線寬。 6. 如申請專利範圍帛1項所述之晶片内建電感元 件，其中最外侧的該半圈型導線部具有最小的截面積。7. 如申請專利範圍帛！項所述之晶片内建電感元 件，其中該第—繞線部及該第二繞線部係構成大體為圓 型、矩型、六邊型、八邊型、或多邊型之外型。 8· 一種晶片内建電感元件，包括·· 一絕緣層’設置於一基底上；以及 一第-繞線部及-第二繞線部，相互對稱設置於該絕 ，層内且相互電性連接’該第—繞線部及該第二繞線部繞 線部包括由内而外同心排列的第一半圈型導線、第二半圈 ，導線、及第三半圈型導線，其中該第二半圈型導、^ 最大的線寬。 9. 4料利耗圍第8項所述之晶片内建電感元 牛’其中該第一半圈型導線及該第三半圈型導線具有大體 相同的線寬。 10.如申請專利範圍第8項所述之晶片内建電感 件’其中該第—半圈型導線、該第二半該 三半圈型導線具有大體相同的厚度 及乂 11·如中請專利範圍第8項所述之晶片内建電感元 件’其中該第-繞線部及該第二繞線部係構成大體為圓 型、矩型、六邊型、八邊型、或多邊型之外型。 12· —種晶片内建電感元件，包括： ChonVs Docket N〇.：VIT06-0066, VIT06-0067 s Docket NO:0608-A40891-TW/fmal/王琮郁/2006-09-28 18 200818459 一絕緣層，設置於一基底上；以及 一第一繞線部及一第二繞線部，相互對稱設置於該絕 緣層内且相互電性連接，其中該第一繞線部及該第二繞線 部繞線部包括： 一第一半圈型頂層導線、一第二半圈型頂層導 線、及一第三半圈型頂層導線，由内而外同心排列； 以及 別位於該第一半圈型頂層導線及該第二半圈型頂層導 線下方且與其電性連接，該第一多層導線結構及該第 :多層導線結構包括複數重疊且分開的導線以及用以 電性連接該等導線的複數導電插塞，且該第二多層導 線結構中該等導線的層數不同於該第_多層導線結構 中該等導線的層數。 鲁 弟一多層導線結構及一第二多層導線結構，分且該第二半_導線部的截面積大於該 件，其中該第三半圈型導線名 v線部的截面積，且該第二_ 第一半圈型導線部的截面積。>-A40891-TW/fmaJ/王琮郁/2_-0SL28 19 200818459 件，：中：申，專/㈣第12項所述之晶片内建電感元 型、矩及該第二繞線部係構成大體為圓 "型、六邊型、八邊型、或多邊型之外型。 ^如申請專利範圍第12項所述之晶片内建電感元 及兮繁-坐m 線、該第二半圈型頂層導線、 +圈型頂層導線具有大體相同的線寬及大體相同 18. —種晶片内建電感 該半導體電路包括-基底:一絕緣 複數導體層依序設置於該絕緣層中.: 包括： τ 4曰曰片内建電感兀件 一第一繞線部及一第二縝綠却 , 緣層内且相互電性連接，該二目互對稱設置於該絕 括至少-π、姐5 以一、丸線部及該第二繞線部包 主夕―，心排列的半圈型導線部； 其中最外侧的該半圈型導繞 側的該半圈型導線部的截面積。截面積小於—相對内 件二:::=範圍第18項所述之晶片内建電感元 ㈣始、中 的該半圈型導線部包括-第-丰園 、π ，由該等導體層的一第一羞忐 相對外側的該半圈型導線部包括—第：：:=’位於 該第-導體層所定義而成，該第 等於該第二半圈型導線的厚度圈^線的厚度大體 小於該第-半圈型導線的線寬/ζ弟二+圈型導線的線寬 20. 士口申請專利範圍第18 件，其中位於相對内側的該半圈型導内建電感兀 S=N°°6®e;2一 20 200818459 由該等導體層的一第一導體層所 一第一半圈型導線 定義而成； 半圈型導線，由該等導體層的―第二導體層所 =二重疊於該第-半圈型導線；以及 v ;電插基，用以電性連接該第一半圈型導線與 該弟二半圈型導線。.如申請專利範圍第2〇項所述之晶片内建電感元 牛〜、中位於最外側的該半圈型導線部包括—第三半圈導 線，且該第三半圈導線由該第—導體層較義而成。 :2.如申凊專利範圍第21項所述之晶片内建電感元 \ 中位於最外侧的該半圈型導線部更包括：-第四半 圈導線’由該第二導體層所定義而成且重疊於該第三半圈 型導線，且位於相對内侧的該半圈型導線部更包括：一第 五半圈型導線’由該等導體層的—第三導體層所定義 且重疊於該第一半圈型導線。 23.如申請專利範圍第18項所述之晶片内建電感元 件’其中該第-繞線部及該第二繞線部圍繞—中心部相互 對稱配置，該t心部係大體為圓型、矩型、六邊型、八 型、或多邊型之外型。 Clienfs Docket No.:VIT06-0066, VIT06-0067 TT’s Docket No:0608-A40891-TW/fmal/王琮郁/2006-09-28 21
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW095136539A TWI319232B (en) | 2006-10-02 | 2006-10-02 | On-chip inductor |
| US11/758,695 US7633368B2 (en) | 2006-10-02 | 2007-06-06 | On-chip inductor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW095136539A TWI319232B (en) | 2006-10-02 | 2006-10-02 | On-chip inductor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW200818459A true TW200818459A (en) | 2008-04-16 |
| TWI319232B TWI319232B (en) | 2010-01-01 |
Family
ID=39260543
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW095136539A TWI319232B (en) | 2006-10-02 | 2006-10-02 | On-chip inductor |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7633368B2 (zh) |
| TW (1) | TWI319232B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103229256A (zh) * | 2010-10-15 | 2013-07-31 | 吉林克斯公司 | 一种多环路的对称电感器 |
| CN109036803A (zh) * | 2018-06-15 | 2018-12-18 | 上海安费诺永亿通讯电子有限公司 | 线圈、无线电力发送器和接收器、近场通讯器及电子设备 |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102087911A (zh) * | 2009-12-08 | 2011-06-08 | 上海华虹Nec电子有限公司 | 金属厚度不相等的不等宽片上叠层电感 |
| CN102087909A (zh) * | 2009-12-08 | 2011-06-08 | 上海华虹Nec电子有限公司 | 内外径电流补偿的多路径叠层电感 |
| CN102103921B (zh) * | 2009-12-16 | 2013-01-30 | 瑞昱半导体股份有限公司 | 螺旋电感的堆叠结构 |
| US9424970B2 (en) * | 2010-11-29 | 2016-08-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | High-k transformers extending into multiple dielectric layers |
| US8836460B2 (en) * | 2012-10-18 | 2014-09-16 | International Business Machines Corporation | Folded conical inductor |
| JP2015026760A (ja) * | 2013-07-29 | 2015-02-05 | 株式会社村田製作所 | 積層コイル |
| TWI619128B (zh) * | 2015-12-08 | 2018-03-21 | 瑞昱半導體股份有限公司 | 螺旋狀堆疊式積體電感及變壓器 |
| CN109216316B (zh) | 2017-07-03 | 2020-09-08 | 无锡华润上华科技有限公司 | 堆叠螺旋电感 |
| TWI757073B (zh) * | 2021-01-28 | 2022-03-01 | 威鋒電子股份有限公司 | 多層式晶片內建電感結構 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100349419B1 (ko) | 1999-07-27 | 2002-08-19 | 학교법인 한국정보통신학원 | 이중 나선형 인덕터 구조 |
| JP2001085230A (ja) | 1999-09-14 | 2001-03-30 | Murata Mfg Co Ltd | インダクタ |
| US6480086B1 (en) * | 1999-12-20 | 2002-11-12 | Advanced Micro Devices, Inc. | Inductor and transformer formed with multi-layer coil turns fabricated on an integrated circuit substrate |
| US7370403B1 (en) * | 2000-06-06 | 2008-05-13 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method of fabricating a planar spiral inductor structure having an enhanced Q value |
| US6794977B2 (en) * | 2001-10-15 | 2004-09-21 | Nokia Corportation | Planar transformers |
| US6967555B2 (en) * | 2002-10-17 | 2005-11-22 | Via Technologies Inc. | Multi-level symmetrical inductor |
| JP2005333004A (ja) | 2004-05-20 | 2005-12-02 | Nec Electronics Corp | 半導体装置 |
| TWI280593B (en) * | 2005-06-16 | 2007-05-01 | Via Tech Inc | Inductor |
-
2006
- 2006-10-02 TW TW095136539A patent/TWI319232B/zh active
-
2007
- 2007-06-06 US US11/758,695 patent/US7633368B2/en active Active
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103229256A (zh) * | 2010-10-15 | 2013-07-31 | 吉林克斯公司 | 一种多环路的对称电感器 |
| CN103229256B (zh) * | 2010-10-15 | 2016-06-29 | 吉林克斯公司 | 一种多环路的对称电感器 |
| CN109036803A (zh) * | 2018-06-15 | 2018-12-18 | 上海安费诺永亿通讯电子有限公司 | 线圈、无线电力发送器和接收器、近场通讯器及电子设备 |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI319232B (en) | 2010-01-01 |
| US7633368B2 (en) | 2009-12-15 |
| US20080079527A1 (en) | 2008-04-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI296845B (en) | Multilayer winding inductor | |
| TWI336922B (en) | Spiral inductor with multi-trace structure | |
| JP4059498B2 (ja) | 半導体装置 | |
| US6922128B2 (en) | Method for forming a spiral inductor | |
| US7312685B1 (en) | Symmetrical inductor | |
| TW200849543A (en) | Semiconductor power device having a stacked discrete inductor structure | |
| US11367773B2 (en) | On-chip inductor structure | |
| JP3671520B2 (ja) | バラン素子 | |
| TW200818459A (en) | On-chip inductor | |
| TWI868264B (zh) | 模組基板用天線以及使用模組基板用天線的模組基板 | |
| CN101202277A (zh) | 对称电感元件 | |
| TW202327138A (zh) | 多層式晶片內建電感結構 | |
| US7312683B1 (en) | Symmetrical inductor | |
| TWI302715B (en) | Symmetrical inductor | |
| TWI344657B (en) | Symmetrical inductor device | |
| JP2001284127A (ja) | 積層インダクタ | |
| CN106876379B (zh) | 半导体装置 | |
| CN101090025B (zh) | 一种具有多层结构的螺旋电感元件 | |
| CN100442507C (zh) | 对称电感元件 | |
| TWI330879B (en) | Spiral inductor with multilayer structure | |
| CN1929134B (zh) | 芯片内建电感元件 | |
| CN100416797C (zh) | 对称电感元件 | |
| WO2018047486A1 (ja) | 積層トロイダルコイルおよびその製造方法 | |
| JP4811060B2 (ja) | 巻線型電子部品 | |
| JP2005259969A (ja) | 半導体装置およびその製造方法 |