TW200818407A - Method of manufacturing isolation structure - Google Patents

Description

200818407，2i_wfdoc/e 九、發明說明： 【發明所屬之技術領域】 本發明是有關於一種半導體結構的製造方法，且特 是有關於一種隔離結構的製造方法。 ' 【先前技術】 在各種非揮發性記憶體產品中，具有可進行多次次 之存入、讀取、抹除等動作，且存人之資料在斷電二 會消失之優點的可電抹除且可程式唯咅骑 (ΕΕΡΚΌΜ)’已成為個人電腦和電子設備廣 種非揮發性記憶體。 K㈣的- 矽且可程式唯讀記憶體係以摻雜的多晶 夕衣作斤置閘極(floatmg gate)與控制閘極(c〇咖i g 一 般來說’浮置閘極與控制閘極之間的閘極耦合率 =舊phng rati0，GCR)愈大，其操作所需之工作電壓 將，低，，而記憶_操作速度與效率會隨之提升。由於 = 置閘極、控制閘極之間的電容值與記憶體 ί率’因此，增加浮置閘極與控制閘極之間的 專效电谷面積，將有助於增加閘極耦合率。 —然而在積體電路持續追求高積集度之趨勢下，記情體 :隨卻因而必須縮減’元件的線寬同 耦人皇Γ公σ 一來，净置閘極與控制閘極之間的閘極 11纽著下降，_發性記龍 ^被迫提高。輯於_揮發性讀 = 的可攜式電子產品職，相當地不利。lb而求 此外由於每個讀胞之間的距離縮短，因此，在操 2008184079 η。84—— 作選定之記憶胞的時候，容易導致選定記憶胞之浮置閘極 與周圍其他記憶胞的浮置閘極產生耦合效應，使得選定記 憶胞的啟使電壓差值提高改變，很容易導致操作上的可土 度下降，影響元件的效能。 # 【發明内容】 有鑑於此，本發明的目的就是在提供一種隔離結 製造方法，可續低較記憶胞之浮置· 的浮置閘極所產生_合效應。 ^己胞

本發明的再-目的是提供—麵雜構的製造， 可以提高記憶胞之閘極耦合率。 、 / ， 本發明提出-種隔離結構的製造方法 基底上設置有一層介電層與一導體層，導== 導Γ、介電層與基底中設置有隔離層。^ 然後，於導體層側壁形成—間隙壁。之 土為罩幕，移除部分隔離 m 頂部具有-凹陷，且隔二 & _結構，隔離結構 之轉角處。接著於形成隔離二4父界 上述隔離結構的製造方、^後雜間隙壁。 陷。 、方去中’凹陷可以是-圓弧狀凹 上述隔離結構的製造方法 部分隔離層的方法包括濕、柄刻法。n為罩幕’移除 上述隔離結構的製造古山 乾式勤j法祕式_法Μ，雜__方法包括 200818407) 2iQ84twfd(K/e 上述隔離結構的製造、 先於基底上形成一間隙^会中，間隙壁的形成方法包括 上述隔離結構的製 的方法包括乾式银刻法 造方法中 料層，留下位於導體層二j料層，然後移除部分間隙壁材 - 曰太之間隙壁材料層。 ’移除部分間隙壁材料層 上述隔離結構的製造 矽。隔離層的材質包括$去中’間隙壁的材質包括氮化 晶矽。 氣化石夕。導體層的材質包括掺雜多

的製程丄其中之導體層“===發性記憶體 上述隔離結才冓的製造方法， 包括提供一 从=提出另-種隔離結二製：：tr i介置有—層介電層與—層導體層，導體層位 接—电S」且導體層、介電層與基底中設置有隔離層。 曰ί、=除部分隔離層，使隔離層的頂面低於導體層頂面 體層底面。之後，於基底上形成-層間隙壁材料 a 、、k而移除部分間隙壁材料層，形成位於導體層侧壁之 間隙壁。缺ί么 ^ ^ “、、後’至少移除部分隔離層，形成隔離結構，隔 離、、°構頂部具有一凹陷，且隔離結構覆蓋住導體層盥介電 層交界之轉角處。 … 上述隔離結構的製造方法中，凹陷可以是一圓弧狀凹 陷0 上述隔離結構的製造方法中’間隙壁與隔離層具有不 同的蝕刻選擇比。 上述隔離結構的製造方法中，更包括以間隙壁為罩 200818407> 2i_wfd〇c/e 幕，移除部分隔離層。而σ、 層的方法包括濕式_法。s::縣罩幕’移除部分隔離 上述隔離結構的製41、+ + 矽 之後，移除間隙壁。法中’更包括於形成隔離結構 上述隔離結構的製造方法中’間隙壁的材質包括氮化 略相同的蝕刻選擇比 的步驟中於形成隔離結構 隔離中’同時移除間隙壁與部分 去勺隔製造方法中，形成間隙壁材料層的方 法^以四乙基挪_TEOS)為氣體源，進行化學氣 積法。 上述隔離結構的製造方法中，移除部分間隙壁 層，形成間隙壁的方法包括乾式蝕刻法。 上述隔離結構的製造方法中，隔離層的材質包括氧化 矽。導體層的材質包括摻雜多晶矽。 上述隔離結構的製造方法，適用於非揮發性記憶體的 製程，其中導體層為非揮發性記憶體之浮置閘極。 本發明提出之隔離結構的製造方法，由於移除了部分 隔離層，因此可以加大浮置閘極與後續形成之控制閉極之 間的等效電容面積，進而提高閘極耦合率，以降低記憶體 200818407 21084twf.d〇c/e 的操作電壓。此外，由於降低了㈣浮置閘極之間的 結構高度，還可以減輕浮置閘極之間的耦合效應，縮“ 憶，的啟使電壓差值，進一步提高記憶體的可;度;整二 為讓本發明之上述和其他目的、特徵和優點能更明 易懂，下文特舉實施例，並配合所附圖式，作詳細說明= 下。 【實施方式】 圖1A至圖1D是繪示本發明一實施例之—種隔離結 的製造方法。 明參照圖1A，本實施例所提出之隔離結構的製造方法 是應用於非揮發性記憶體的製造過程，其例如是先提供基 底1〇〇，於基底100上依序形成一層介電層11〇與一層罩 幕層（未繪示）。基底100例如是矽基底。介電層11〇的 材質例如是氧化矽，其形成方法例如是化學氣相沈積法。 罩幕層的材質例如是氮化矽，其形成方法例如是化學氣相 沈積法。 之後’於罩幕層、介電層110與基底100中形成多個 溝渠115。溝渠115的形成方法例如是利用微影蝕刻製程， 移除部分罩幕層、介電層u〇與基底1〇〇而形成溝渠n5。 而後，於溝渠115中填滿隔離層120。隔離層120的 材質例如是氧化矽，其形成方法例如是先以高密度電漿化 學氣相沈積法於基底100上形成一層隔離材料層（未繪 示）’並以罩幕層為終止層，平坦化隔離材料層以形成之。 9 200818407' 21084tw£doc/< 、蓄Μ Ϊ後，移除罩幕層，而於隔離層12G之間的間隙填滿 Vm a 30。導體層13〇的材質例如是摻雜多晶矽，其形 例如是先於基底1〇〇上形成一層共形的導體材料層 (未心不），之後以隔離層12〇為終止層，利用化學機械 研磨製程，平坦化導體材料層。 在-實施例中，也可以以其他方法來形成如圖认之 、、-構例如是先依序形成介電層11()、導體材料層與罩幕 層，然後移除部分罩幕層、導體材料層、介電層n〇與基 底’形成溝渠115。之後再填入隔離層12〇。而後以導 體層m為終止層，移除罩幕層與部分隔離層12G。當然， 上述形成如圖1A之結構的方法，還可以依製程的設計而 有不同，上述實施例並非用以限定本發明。 繼而，請參照圖1B，移除部分隔離層12〇，使隔離層 12〇的頂面低於導體们3〇 了頁面但高於導體| 13〇底面。 移除部分隔離層12〇的方法例如是回蝕刻法，如濕式蝕刻 法，乾式蝕刻法。在一實施例中，導體層13〇的厚度A例 =疋60nm，剩餘之隔離層120的頂面與導體層13〇頂面的 高度差W(即隔離層120所移除的厚度w)例如是4〇nm。 隔離層120被移除的厚度可以是利用濕式蝕刻法，依照蝕 刻的時間來控制。 之後，在基底100上形成一層共形的間隙壁材料層 135。間隙壁材料層135的材質例如是氮化矽、碳化矽、氮 碳化妙等，與隔離層120具有不同蝕刻選擇比的材質。其 形成方法例如是化學氣相沈積法。 、/、 200818407》2i〇84twfd〇c/e 接著，請參照圖lc，移除 形成位於導體層130側壁的 ]隙土材料層135，而 材料層135的方法例如是乾式8蝕14〇。移除部分間隙壁 隔離層120，形成隔離結構為罩幕’移除部分 法，== 液，其對於隔離層二:：口:用氫氟酸等钱刻 130的高度。 料體層130,而維持導體層 曰□;=構150的頂部具有凹陷155，此凹陷155例如 疋圓弧狀的凹陷155，而俅得p雜从 住導髀厣命人使^離結構5〇的侧壁會覆蓋 住V體層13〇與介電層11〇交 可以避免導體# 130 Π心角處故麼一來，也 /㈣日130 (㊉置閘極）發生漏電流的問題。 而後再以乾式兹刻法或濕式姓刻法移除間隙壁 140’裸露出導體層13〇的側壁，以便於進行後續非揮發性 記憶體的其他製程。後續完成非揮發性記憶體的製程應為 熟知本技術領域者所週知，於此不再贅述。 ^ 在一貫施例中，上述導體層13()的高度Α例如是 60nm，移除間隙壁14〇，之後，導體層13〇裸露出的侧壁高 度f例如是4〇nm，而隔離結構頂面中央與基底1〇〇頂面 的高度差D例如為10nm。 與習知技術相比，本實施例中由於移除了部分隔離層 120 ’使得高度B得以增加，則浮置閘極（導體層130)與 11 200818407 2i〇84twfd〇c/e 後縯形成之控咖極之間的等效電容面積也會加大 於閘極_合率的提高；而於隔離結構15G頂部形成凹陷 =5 低高度差D，則可以減輕相鄰之浮置閘極之間的麵 &政應’縮小域胞之啟使電_差值 的可靠度與整财能。 再者，由於本實施例所使用之間隙壁材料層i35，盥 隔離層120具有極佳的侧選擇比，因此在移^部分隔離 層120，形成隔離結構150的步驟中，可以有效地保 # 體層13〇,使導體層130不受侵餘，而得以維持導體芦13〇 (浮置閘極）的高度。 ^ ° 圖2Α至圖2C是緣示依照本發明另一實施例之隔離結 構的製造流程剖面圖。圖2Α至圖2C是接續於上述圖^ 的製程。 、囚ία 請參照圖2Α，於形成導體層130之後，移除部分隔離 層120。移除的方法例如是回蝕刻法，如乾式蝕刻法^濕 式蝕刻法。而在本實施例中，導體層13〇的厚度Α例如是^ 60nm，剩餘之隔離層120’的頂面與導體層13〇&面的高^ 差W’，亦即所移除之隔離層120的厚度W，例如是3〇nm^ 而隔離層120被移除的厚度可以利用濕式蝕刻法，^ 刻的時間來控制。 之後，在基底100上形成一層共形的間隙壁材料声 135。在本貫施例中’間隙壁材料層135,例如是選用氧化 矽等，與隔離層120’具有約略相同或相似之蝕刻選擇比的 材質。在一實施例中，間隙壁材料層135,例如是以四乙美 12 200818407 )21084twf.doc/e 石夕酸酯(TEOS)為氣體源，進行化學氣相沈積製程所形成 的，而所形成的間隙壁材料層的厚度例如是20nm。 繼而，請參照圖2B，移除部分間隙壁材料層135’，而 形成位於導體層130側壁的間隙壁140’。移除部分間隙壁 材料層135’的方法例如是乾式蝕刻法。在一實施例中，間 隙壁140’的高度例如是30nm，而隔離層120,頂面與基底 100頂面之高度差D’例如是30nm。 之後，請參照圖2C，利用回餘刻法移除間隙壁14〇, 與部分隔離層120’，而形成隔離結構150。移除間隙壁14〇, 與部分隔離層120’的方法例如是以氫就酸為姓刻液，進行 濕式蝕刻法。隔離層120’頂部移除之後，其頂面與基底i〇〇 頂面之高度差D’也會隨之降低。 回蝕刻的結果將於隔離結構150頂部形成凹陷155， 此凹陷155可以是呈圓弧狀的，而隔離結構150的側壁會 覆蓋住導體層130與介電層110交界之轉角處。從而得以 降低導體層130 (浮置閘極）發生漏電流的問題。 在一實施例中，上述導體層130的高度A例如是 60nm，導體層130裸露出的側壁高度B例如是40nm，而 隔離結構頂面中央與基底100頂面的高度差D，則為i〇nm。 在本實施例中’由於間隙壁材料層135’的材質與隔離 層120’的材質具有約略相同的蝕刻選擇比，因此，於形成 隔離結構150的步驟中，可以同時移除部分隔離層12〇,以 及間隙壁140’，而可以省去另行移除間隙壁14〇,的步驟。 值得一提的是，上述實施例雖然是以非揮發性記憶體 13 200818407 2i〇84twfd〇c/e 白、衣程為例來說明，然其並非用以限定本發明，此種 結構1製造方法，當然也可㈣在其他半導體製程中^離 綜上所述，本發明提出之隔離結構的製造方法 移除了部分隔_，可以加大浮㈣極與後續形:於 控制閘極之間的等效電容面積，進而提高辭域合率，之 P牛低體的操作電壓。此外，由於凹陷155的形成，乂 低I浮置閘極與浮置閘極之間的隔離結構高度，還可以= 幸二浮置閘極之間的耦合效應，縮小記憶胞的啟使電壓差 值，進一步提高記憶體的可靠度與整體效能。 雖然本發明已以實施例揭露如上，然其並非用以限定 本發明’任何所屬技術領域中具有通常知識者，在不脫離 本發明之精神和範圍内，當可作些許之更動與潤飾，因此 本發明之保護範圍當視後附之申請專利範圍所界定者為 準。 【圖式簡單說明】 圖1A至圖1D是繪示本發明一實施例之一種隔離結構 的製造流程剖面圖。 圖2A至圖2C是繪示本發明另一實施例之一種隔離結 構的製造流程剖面圖。 【主要元件符號說明】 100 ·基底 no :介電層 115 ·溝渠 120、120’ ：隔離層 200818407 21084twf.doc/e 130 :導體層 135、135’ ：間隙壁材料層 140、140’ ：間隙壁 150 :隔離結構 155 :凹陷 A:導體層高度 B:導體層裸露出的側壁高度 D、D’ ：隔離結構頂面中央與基底頂面的高度差 W、W’ ：隔離層所移除的厚度 15

Claims (1)

1. 200818407 2_twf.dcK：/e 十、申請專利範圍： L 一種隔離結構的製造方法’包括： 該導基底，該基底上設置有一介電層與-導體層， 底中設十’瑪體層、該介電層與該基 頂面使該隔離層的一導體層 於該導體層侧壁形成一間隙壁； 結構以部分該隔離層，形成-隔離 料體層與該介電層交界之轉角處；以及 稱设皿住 移除該間隙壁。 法，請專利範圍第1項所述之隔離結構的製进方 次其中相陷為-圓弧狀凹陷。 ㈣錢方 * 項料之隔雜構的製造方 括場式_法_幕’雜部分職離層的方法包 法，===;^输_轉的_ 法。 “ _ j的方法包括乾式侧法或濕式飯刻 ϊϊί底^形成—間隙壁材料層；以及 4分_隙壁材料層，留下位於該導體層侧壁之 200818407 2l084twf.doc/< 該間隙壁材料層。 、6.如中請專利範圍第5項所述之隔離 法，其中移除部分該_壁材料層的括^的製造方 7.如申請專利範圍第！項所述之隔^^式_法。 法，其中該間隙壁的材質包括氮化石夕。離、’構的製造方 8·如申請專利範圍第1項所述之 法’其中該隔離層的材質包括氧切。、、D的製造方 =申請專利範圍第i項所述之隔離結構 法’其中該導體層的材質包括摻雜多晶矽。 、 如申請專利範圍第i項所述之隔離結構的製造方 於—非揮發性記憶體的製程，其中鱗體層為該 非揮發性記憶體之浮置閘極。 u· 一種隔離結構的製造方法，包括： > j提供一基底，該基底上設置有一介電層與一導體層， 該導體層位於該介電層上，且該導體層、該介電層與4基 底中設置有一隔離層； /、 土 移除°卩么遠隔離層，使邊隔離層的頂面低於該導體層 頂面但高於該導體層底面； 曰 於該基底上形成一間隙壁材料層； 移除部分該間隙壁材料層，形成位於該導體層側壁之 間隙壁；以及 至少移除部分該隔離層，形成一隔離結構，該隔離結 構頂部具有一凹陷，且該隔離結構覆蓋住該導體層與該介 電層交界之轉角處。 17 20081840? 21084twf.doc/e 12·如申請專利範圍第n項所述之隔離纟士娱 方法，其中該凹陷為一圓弧狀凹陷。 、·'° 、‘造 13.:申請專利範圍第u項所述之隔離 方法’其中該_壁與該隔離層具有不同的侧選擇= •如申明專利範圍第13項所述之隔離纟士槿的制 方法，更包括，該間隙壁為罩幕，移喻^ •如申请專利範圍第14項所述之隔離社 間隙壁為罩幕，移除部分該嶋= 包括濕式蝕刻法。 叼万去 方法請專利範圍第14項所述之隔離結構的製造 匕於形成該隔離結構之後，移除該間隙壁。 •如中請專利範圍第13項所述之隔離結構ς / /、中該間隙壁的材質包括氮化矽。 又° 18·如申請專利範圍第η項所述之隔離結構的製 比/。’其中該間隙壁與該隔離層具有約略相同的餘刻i擇 1，9·如申請專利範圍第18項所述之隔離結構的製造 更匕括於形成该隔離結構的步驟中，同時移除該間 隙土 14部分該隔離層。 如申凊專利範圍第19項所述之隔離結構的製造 、’’其中同時移除該間隙壁與部分該隔離層的方法包括 濕式餘刻法。 、21·如申請專利範圍第18項所述之隔離結構的製造 方法其中形成該間隙壁材料層的方法包括以四乙基石夕酸 18 20081840T 21084twf，d_ 酯(teos)為氣體源，進行化學氣相沈積法。 22·如申請專利範圍第η項所述之隔離結構的製造 方法，其中移除部分該間隙壁材料層，形成該間隙壁的方 法包括乾式蝕刻法。 23·如申請專利範圍第11項所述之隔離結構的製造 方法’其中該隔離層的材質包括氧化矽。 24·如申請專利範圍第11項所述之隔離結構的製、告 方法’其中該導體層的材質包括摻雜多晶石夕。 ° ⑩ 、25.如申請專利範圍第n項所述之隔離鈐 方法，適用於一非揮發性記憶體的製程，其=霉的製造 该非揮發性記憶體之浮置閘極。 w導體層為 19