TW200818391A - Structure and method for creating reliable via contacts for interconnect applications - Google Patents

Description

200818391 九、發明說明： 【發明所屬之技術領域】 、本發明係關於一種半導體結構與一種製造半導體結構之 方$。更特別地是，本發明係關於一種互連結構，其具有增 加；|層至佈線連結之可靠性與強度，而不會增進電阻或製程 複雜性。 〇 【先前技術】 一般而言，半導體裝置包括複數個形成在半導體基板上之 積體電路。通常錄路徑之複細路·接於散佈於基板表面 2路7L件。整個裝置之有效信號路徑，需要形成多層次成多 f架構4單—或雙鑲嵌佈線結構。於典型之互連結構内，金 ”層係垂直於轉縣板，而金屬線係平行於半導體基板。 越多裝置與電路魏於—半導體晶片， 〇 饰線费度與數目賴-代接著—代增加。為提供高信號速产之 ί要介小於二氧化_低k介電材料及含:線 成之薄金屬導線與螺栓的品質非常重要 ^ 要A 見今在此遭遇到的主 碭為，敗人於低k，丨電材射之深次微米 ，完紐’造成在互連結構中令人不滿意f ^抗。當使用新金屬化方法與多孔低,材時/弋2 會變得更嚴重。 电何杆盼，此問減 5 200818391 為了解決應用銅鑲嵌與低k介電材料於互連結構之弱機 械強度礅4，所謂、、介層貫穿(Viapunch4hr〇ugh)//技術則為半 導體工業採納。介層貫穿提供介層挖鑿特徵(via_g0Uging featui^ (或錨繫區域）於互連結構内。據報告介層挖鑿特徵達成接觸 螺栓之合理接觸電阻，以及增加機械強度。這些發現已在例如 313(2004)電氣電子工程師協會國際電子裝置會議M_Si.Uang a在銅/低k整合之挑戰(Challenges in Cu/L〇w κ Integration)7/、316(2004)電氣電子工程師協會國際可靠度物理 Γ/ 座談會D.Edelstein等人、、具有銅/電漿增強化學氣相沈積低k 後段製私之90nm互補式金屬氧化半導體科技之綜合可靠度 估算(Comprehensive Reliability Evaluation of a 9〇 nm CM0S Technology with Cn/PECVD Low k BEOLf、以及 Chang 等人 美國專利案4，184,909號、Simon等人的美國專利5,933,753號、 Geffken等人的美國專利5,985,762號、Uz〇h等人的美國專利 6,429,519號，以及Yang等人的美國專利6,784，1()5號中報導。 ◎ 然而，先前技術中用以產生介層挖鑿之氬濺鍍技術會破壞 低k介電材料。由於形成挖鑿特徵的條件，最終互連結構包含 從氬濺鍍製程導致低k介電材料嚴重破壞。此為先進晶片製造 之主要產量降低及可靠度的顧慮。 圖1係為先前技術互連結構之問題，包括由氬濺鍍產生之 介層挖_徵。制地，圖丨顯示先術互賴構，包括置 於下互連層100頂之上互連層1()8。下互連層議包括第一低 6 200818391 k介電材料102，其包含至少一導電特徵1〇4。至少一 徵104典型地藉由擴散阻障層103與第—低、 開。導電概1G4典型地為嵌於第ik介電娜J屬^ 下互連層腦典型地以帽蓋層觸與上互連層108部分 開。上互連層108包括第二似介電材料110，盆包 :的，填充線m與傳導介層114。於—些實施例，如圖/、 所^導電填充線m直接置於導電填充介層m之上，並盘 Ο Ο 3^。導電填充線m與導電填充介層114之組合具有； 曰挖塞特徵116，該特徵延伸入下互連|卿之至少 =〇4。如所^導電填充線112與導電填充介層1H各= 曾=材料。第一擴散阻障層118與第二擴散阻障層⑽ V區域與介電材料隔開。_ i所示的 ，形成為介電材料之破壞區域，氯猶係用 特徵116。被破壞的區域125則會在導 ^ 歡迎的粗。如圖式最右手邊所示 If心成k 係定義撕層沒有完全對鶴=1^。介層圖案 降級這ΓΓ徵會使總佈線可靠度以及介層至佈轉結的強度 =。者’兩上捕徵會造成展現高階金屬至金屬$漏的結 7 Ο

G 200818391 集之（亦即，非多孔）低1^介電質，氬賴的破壞性 超低k介電材制試上影響更高，使目前超低k介電 方法整合幾乎不可能。結果，全部現有超似硬 體則έ在阻障完整性的測試期間失敗。 八前互連結構之上述缺點，域別是在#其中一層間 二^枓為多孔超低k介電f，需要持續研發—種既新又改善 入=結構，改善介層至佈線連結之可#度與強度，而不會在 介電材料導致任何破壞區域。 【發明内容】 雜構與魏造方法，齡增加介層至 2壞區域。如此並不會對鎌或製程《度產生 外，本發明互連結構與方法對未對準的介層_特別^ / 根據本發明’以上所述不需狀介層聽特徵至 而可達成，以避免使用氬濺鍍製程。特別是，本發 : 由提供含賴衝層於開口（―般為介層）之底部，而使 ，口直接翻下層互連層之導雜徵。根據本發明，含銘緩衝 ，直接置於下層互連層導電之暴絲面頂上。含 係選擇地形成於且限制於上互連層之開口與下互办之曰 導電特徵間之介面。 曰< 卜智 200818391 結構整t言，本發雜供—料轉結構，㈣…種互連 電㈣了互連層，⑽軸徵撕之-第-介 之二第導―電:^ Ο Ο 少下互連層之至 i概層與第二襯層，位於至少—開口内；以及 一—電材料，位於至少—開口中之第二概層上。 在於第—概層舆第二襯層係連續存 -下互、L_种，本發縣構包含： 材料·連層，包含具有至少一導電特徵於其中之第一介電 接觸下互連層‘至材料’其具有至少-開口直接 一導電至少—開口中，僅於下互連層之至少 :導:::弟二襯層’連續地位於至少-開口内;以及 電材枓，位於至少—開口中之第二襯層上。 於本發明之另一實施例中，第—襯層係不連續，且不在含 9 〇 〇 提供--多層互連結構，包含—下互連層與一上 互連層 200818391 鈷，_頂上。於本發明的特別實施例中，本發明結構包含： 電㈣了互連層’包含具有至少一導電特徵嵌於其中之第一介 -上互連層，包含第二介電材料，其具 接觸下互連層之至少—導電特徵; 直接 一含銘緩衝層，置於至少一 ρ弓士 一導電特徵之暴露表面上^開口中，僅於下互連層之至少 第一襯層與第二襯層，位 為不連續的，且不存在於麵衝層頂!::及其中第一襯層 一導電材料，位於至少—開对之第二襯層上。 較佳，導電材料係 大略梅帆敝製造方法 =下=層f含具有至少—導電特徵於其中之—第一介電 接接觸下ΐίί層包含一第二介電材料具有至少-開口，其直 接接觸下互連層之至少一導電特徵； 、直 選擇性沈積-含雜衝層於至少—開σ中，僅於 之至少—導電概之暴絲面上； 下互連層 形成第-襯層與苐二襯層於至少—開口内；以及 10 200818391 形成-導電材料於至少―開σ内之第二概層上。 【實施方式】 連声供—種互連結構與其製造方法，其包括置於上互 考y本；連層之導電特徵間的介面之含齡金。現將參 下討論與赋叫詳細地·。參考以下 Ο 並圖式並未按比轉製。紋為雜，而祕本身而論， 戸斗以It明陳述*多具體細節，譬如特定結構、元件、材料、 - r孰’以便對本發明提供完整了解。不過， 該$者將理解到，本發明可在不具有這些特定細節 ^ ^ 他實例中’眾所皆知的結構或製程步驟將不會 坪、、、田况明，以便避免混淆本發明。 Ο ’ #Γ元件’如—層、區輕基板視為在另一 兀/上t時，可絲地位於其他元件上，或者亦 可存在中㈣件。麵之下，t—元魏雜另—元件、、直接 之上或者直接上方時，即不會有任何中間元件存在。亦 令人理解的疋，當_元件視為在另—元件、'下〃或、、下方"時， 可直接於其他元件 '、下〃或、、下方〃，或者可存在中間元件。 相對之下¥元件視為在另—元件、、直接之下〃或者、、直接 下方時，就不會有任何中間元件存在。 11 Ο 〇 200818391 示。具體地，w 2Α所^^供純互連結構1G，如圖2Α所 總是以介電的 連結構1G典型地包括、但非 !6的多盍層14來部分區隔之下互連層12與上互連層 置之半導板I互^層人 12可置於包括一個或多個半賴震 區域）20 “一介電材=具11少一導電特徵（亦即，傳導 第一介電姑 5科18 ’ V電特徵係藉由-阻障層22與 中的第二人㈣43Γ^°上互連層16包含具有至少—開口於其 圖2Α顯^兩門；Μ細示一未對準介層圖案25。於 口，且來相考數字％代表單—鑲嵌結構的一線開 口與線開口。二干與此2二鑲嵌編 禮。铁纽/Γ 結構本申請案並非限於此一結 小一广本中請案考量包括有通到下層導電特徵20之至 °典型地’至少—開口為置於線開口下的一介 囷Α所示之初始互連結構，係使用於該技藝中眾戶 =標=互連製程。例如，初始互連結構⑴的形^可藉由施 加弟1電材料18 (未顯示）於基板表面。基板雖未顯示但 可包含-半導材料、—絕緣材料、—導電材料或其任何組合。 s基板由半導材料組成時，任何半導體皆可伽，如石夕⑶）、 石夕化鍺(SiGe)、碳化石夕錯(SiGeC)、碳化石夕(Sic)、鍺㈣合金、 砷化鎵(GeAs)、砷化銦(InAs)、磷化錮(lnp)，且亦可使用口其他 m/v或Π/VI族化合物轉體。除這麵狀轉體材料麵 外，本發明亦考慮疊層半導體之半導體基板，如奶錯化石夕 200818391 緣 概層切（舰）或者絕 *基板為絕緣材料時，絕緣材料可為有機絕緣體、 緣體或其錢組合。當基板為導紐料時，基板可例如包括 晶石夕、70素金屬、元素金屬合金、金屬石夕化 署开制、〜觉μ f扳。3+¥材_ ’ -個或多個半導體裳 〇 衣以卜、，互補式金屬氧化物半導體（CMOS)裝置。 下互連層12之第-介電㈣18可包含任何含有無 質或有機介電質之層間或層内介電質。第一介電材料Μ 多孔或非多孔性。可用以作第一介電材料18之一些適各介電 質的範例包括但不限於：二氧化石夕、倍半石夕氧院 田 (Si=i_nes)、包括石夕、碳、氧與氣原子之碳換雜氧化物 —(2機梦酸鹽）、細性聚芳香_類_鄉咖ethers)、 r f’、夕層。聚芳香烯_^咖< 用語被使用於本申請案 巾’喊表料_基目或舰㈣代料_顧，1雜 ，由f吉、稠合環、惰性連結群’如氧、硫、石風(滿岭亞Ϊ (sulfoxide)、碳基與類似物，連結在一起。 典型地，第-介電材料18具有約4〇或更小之介電常數， + =典型介電常數約2.8歧小。她於具有比❹更高介 :吊數的介電材料，這些介電質—般具有較低的寄生串音。第 一，丨電材料18的厚度可取祕使狀介電·以及於下互連 200818391 =12内確切的介電質數目而改變。典型地，以正常的互連結 構而言，第一介電材料18厚度約至約細。

下互連層12亦具有嵌人於（即置於内部）第—介電材料 ^中的至少一導電特徵2〇。導電特徵2〇包含藉由一阻障層 /與第〃電材料18分隔的傳導區域。導電特徵2〇乃藉由 微影（即施加光阻到第一介電材料18表面、曝光光阻於所想 要之圖案祕、且_習知顯影劑顯影曝光之光阻）、侧（乾 式餘刻或濕式開口於第—介電材料18，以及以阻障層 22填充賴區域’隨後填充導騎料形成料區域。阻障層 y包含鈕(Ta)、氮化组(TaN)、鈦(Ti)、-_ΉΝ)、釘_曰、 氮化釕(RuN)、鎢(W)、氮化鎢(娜)或任何其他可作為阻障層 以避免導電材料擴散的材料，阻障層22係藉由沈積製程形 成，如原子層沈積（ALD)、化學氣相沈積（CVD)、電裝輔助 化學氣相沈積（PECVD)、物理氣相沈積（pv 學溶液沈積或電鍍。

阻障層22的厚度可取決於沈積製程的實際方法以及所使 用的材料來改變。典型地，阻障層22的厚度約4nm至約4〇 nm，更典型的厚度是約7nm至約2〇nm。 ^ 形成阻障層22後’以導電材料填充在第一介電材料18内 開口的剩下區域’以形成導電特徵20。形成導電特徵2〇所用 之導電材料，包括如多晶矽、傳導金屬、包含至少一傳導金屬 14 200818391 的合金、傳導金屬矽化物或其組合。較佳地，形成導電特徵 20所用之導電材料係為—傳導金屬，譬如銅、鎢或銘，於本 發明中較佳為銅或銅合金（如输合金）。導電材料係利用習 知沈積製程，其包括但不限於：CVD、pECVD、麟、化學 溶液_或電鏡，填充第一介電材料18剩下之開π。於沈積 後，習知之平坦化製程，如化學機械研磨（CMp)可用以提供 -種結構，其中阻障層22與導電特徵2〇皆具有—上表面^ 實質上與第一介電材料18上表面共平面。 、 形成至少一導電特徵20後，利用習知沈積製程，如CVD、 PECVD、化學驗沈積或紐，抛介電帽蓋層μ於下互連 土面。須注意的是，並不是所有情況都需要介電帽蓋層。 "電帽蓋層U包含任何適當的介電帽蓋材料，如碳化石夕、氨

ΓΓ^13)、二氧化石夕、換雜碳的氧化物、摻雜氮與氫的i =石夕SC (N，H)或其多層組合。帽蓋層M的厚度取決於所使 用之技献形成該層的材料組成岐變。基本上，帽蓋層Μ 的厚度約15nm至55nm，更典型地，厚度約25nm至約必日咖。 接者 工！遝層16係猎由施加第二介電材料24至帽蓋声 Η上的暴絲面而職。第二介電材料％包含與 曰 之第一介電材㈣相同或不同之材料，較佳地係為與^同 料。第-介電材料18的製程技術與厚度範圍魏亦 开二介電材料24。接著，使用上述之微影及韻刻，而 形成至少—開σ於第二介電测24。此綱包含乾式侧製 15 〇

U 200818391 表一蝕乾式酬〃在此用以代 移除置於導電_2()71± 上=_步驟亦 連層η之部分導電特徵20/刀心目盍層14,以暴露下互 域25。如^二步驟中’有時會形成未對準介層區 上，而:部份未對準介層區域25坐落於導電節〇 t料= 介舰域25卿餅_之第一介電 回2B顯示含始緩衝層28沈積於下互連層導電特徵如之 ^暴露部分上後所形成的結構。須注意的是，在未對準介層 區域25中，含銘緩衝層28會形成在導電特徵2〇的暴露水平曰 與垂直表面上。應該指出的是，在此圖式與剩下的圖式中，在 此所示的-些元件並不會被清楚標明。沒·*的 2A中所標示與顯示者相同。 ° 根據本發明，含鈷緩衝層28係由選擇性沈積製程所形 成’例如包括電鍍與無電電鍍。 ’ 、含鈷緩衝層28僅包含元素鈷，或者元素鈷以及磷與硼的 至少其中一個。選替地，亦可使用鎢。因此，本發明提供一種 含鈷緩衝層28，此緩衝層包括鈷(Co)、磷化鈷(CoP)、銘、鎢磷 16 200818391 化合物(CoWP)、硼化鈷(CoB)與鈷鎢硼化合物(c〇WB)。在這 些材料中，含鈷緩衝層28的較佳材料係為磷化鈷、鈷鎢磷化 合物。 含賴衝層28的厚度取祕所麵使用沈積f程之確切 情況而改變。一般來說，含銘緩衝層28的厚度約i細至約 20nm’甚至更典型地厚度為約4nm至約⑴細。須注意的是， 〇 =緩_ 28的聊性沈積提供-餅整個沈絲面上厚度 實質均勻之-層。亦即，選擇性沈積製程在整個沈積表面，如 導電特徵20之暴露部分，提供一種變化很少或無任何厚度變 化(大約20埃或更少）之含銘緩衝層28。 观交 根據本發明’介層底部（或開口下部）之含姑緩衝層烈， 提供改善之賊/鮮強度，触改齡輕佈線連結之可靠 ί荖介層底部’而改善機械/ #者強度及介層至佈線連接之可靠度。因為本申請案不考魅 =介秋S特徵’誠如先前技術具包括介層挖鱗徵之互^ ，的情形’所以本發明之互連結構的介電質不會被氬電裝所: ^因密封底層互連20 ’且避免互連材料2G擴散至介電質斤= ，合鈷緩衝層28的存在亦有利於未對準介層。 如上所述，含銘緩衝層Μ係由選擇性沈積製程 與無電電鍍。這兩種選擇性沈積製程皆為熟諳該技藝者 17 200818391 電鑛包含由於電流通過含金屬材料的溶液或懸浮液，而將 金屬沈殿於電極上^鍍具有精確之厚度控制以塗佈複雜雜 與不規則孔觸能力。於本發g种所使用的電鍍製程，可用電 鍍技術中眾所皆知的情況來進行。 在無電沈補程巾，包含—個或多個可_·之氧化， 與-個或多個金屬離子還狀氧化·反應發生在基板表面 上。就許多金屬而言，包括銅、鎳、銘、金、銀、把、姥，最 新近的沈積表面足以催化製程持續。 在無電電鑛中，||由合併奈米尺寸催化劑顆粒於頂表面層 而可達表®、料f或轉體活化。這雜化細粒可為纪、 鈷、鎳，且可由物理或化學沈積。 這些顆粒的功能係為當基板浸入於無電電鍍槽時，催化與 Q &始電化學沈積反應。無電電鑛槽將傳導層沈積在基板之催化 區域，電鍍層的厚度主要取決於暴露至電鍍槽的時間。於本發 明中所使用之適當無電電鍍系統依據次磷酸鹽還原劑之使 用。在此系統中，於適當之pH與溫度（通常在65。至75〇c之 間），次填酸鹽離子與钻離子之混合物係與檸檬酸鹽穩定劑一 起產生。g將上述活化催化基板浸於本電鑛槽上時，以下的反 應發生於基板上： (Pd)

Co2++2H2P〇2'---^Co 金屬+2HPCV+2H+ 200818391 鈷金屬隨後則係選擇性地沈積於基板之催化把層頂上。藉 由此反應所沈積的金屬可絲、磷紐、銘_化合物、鄉化 鈷或姑鎢蝴化合物，其係取決於電錢槽溶液之成分。催化層可 為把、姑或鎳金屬。催化層可藉由離子植人或者其他種類之 物理沈積方法而併入於基板表面上，或藉由化學方法沈積。例 如，將含鈀懸浮微粒的膠狀鈀催化溶液注入於接觸開口内，其 將沉積具有非常良好黏著力的鈀顆粒於接觸開口内。 接著，第一襯層30係藉由形成第一襯層於第二介電材料 24之暴絲面上（包括線與介層開叫的絲面）以及含姑 緩衝層28表面頂上。最終的結構則例如顯示於圖2c中。第一 襯層30包含氮化组、氮化鈦、氮化釘、组化釕、組欽化釘、 氣化鎮或者任何其他類似含金屬氮化物的材料。含金屬氮化物 _的多層結構亦可被考慮在内。第一襯層3〇係使用沈積製 程來形成’如原子層沈積（ALD)、化學氣相沈積（CVD)、電 裝輔助化學氣相沈積（PECVD)、物理氣相_ (pvD)、^ U 鍵、化學溶液沈積或電鑛。 第一襯層30的厚度取決於第一襯層内材料層之數目、形 成第一襯層之技術及第一襯層本身之材料而改變。典型地，第 一襯層30的厚度約i nm至約20邮，甚至更典型的為，厚度 、、勺 3 nm 至約 1〇 nm。 隨後，第二襯層32形成於第一襯層3〇頂上。須注意的是， 19 200818391 襯層30與32形成一擴散阻障層，以避免來自傳導區域的導電 材料擴放入介電材料内。最終結構包括第二襯層32，如圖2D 戶斤示。 〇

第一襯層32包含组、鈦、舒、錶、始、鍺或任何其他類 似之金屬材料。這些金屬材料多層亦考慮於其中。第二概層 32係使用沈積製程軸，如原子層沈積（ALD)、化學氣相沈 積（CVD)、電漿辅助化學氣相沈積（pECVD)、物理氣相沈 積（PVD)、續、化學溶液沈積或電鏡。 、第二襯層32的厚度可取決於第二襯層崎料層的數目、 用以形絲二_之技術、奴帛二_本权材料而改變。 /、里地第—襯層32的厚度約i nm至約2〇nm，甚血型 的是，厚度約3nm至約10nm。 旯 須注意的是，於本發明實施例中，第一襯層與 30與32兩者分職續地存在於線開π與介層開叫。曰 於本毛月此日寸點，選擇性的電鍍晶種層（ 於開口内之第二襯層32頂上。賴為選擇性地， 結構内，以助於導電材料之生長。尤其是當傳 ^至屬或孟屬合金隨後形成於至少-開Π内之情況。當存在 時，電鑛日日日種層包含-傳導金屬或金屬合金，如用^成於以 下更评細說明導電材料者。典型地，當導電材料包含銅時，電 20 200818391 鑛晶種層則包含銅、銅鋁合金、銅銥合金、銅组合金、銅錢合 金、组釕合金、或者其他銅合金，亦即，含銅之合金。 電鍍晶種層係藉由習知沈積製程形成，例如包括原子層沈 積（ALD)、化學氣相沈積（CVD)、電漿輔助化學氣相沈積 (PECVD)、物理氣相沈積（pvd)、化學溶液沈積與其他類 似之沈積製程。電鍍晶種層的厚度可於熟知此技藝者之範圍内 改變。典型地，電鍍晶種層的厚度是約2 nm至約80 nm。 接著，互連導電材料34形成於至少一開口内。互連導電 材料34包含與導電特徵2〇相同或不同的導電材料，較佳地係 為相同之導電材料。較佳地，可使用銅、鋁、鎢或其合金，最 佳的係為銅或鋁銅合金。導電材料34係使用上述形成導電特 徵20之相同沈積製程，及隨後沈積導電材料料而形成，此結 構係會受到平坦化。圖2E顯示導電材料34沈積後之互連結° 構’、而圖2F顯示平坦化後之互連結構。平坦化製程包括碾磨 及/或化學機械研磨（CMP)，以分別移除第一襯層與第二襯層 30與32、存在於上互連層16水平表面上的電鍍晶種層(若選 用時)以及導電材料34，則會提供圖2F所示的結構。 、現較佳地參考圖3所示的結構。具體地，圖3所示之結構 代表本申請案之另—實施例。於本發日耻其他實施例中，第一 襯f 3〇並未連續地存在於底部介層内。具體地，第一概層邓 已藉由濺鑛製程自介層底部移除，濺鍍製程係沈積第一襯層 ο ❹ 200818391 :二有舖 再次須注意的是，相較於先前技術之互連結構，本 =連結構已增何紐，且增加介層至雜連結之強度。不 =入挖S舰至介層底勒之下，柯增加可#雜強产。 任何挖馨特徵存在於本發明互連結構，所以不會破壞 土月互連結構之介電材料（因而不會變粗趟），如先 的航，其使纖鍍製邮丨入挖鑿特徵 發明之申㈣之較佳實施例而已，並非用以限定本 ϋ ^專 其它未脫離本發0綺揭示之精神下所 4之纽改變或修飾’均應包含在下述之申請專纖^内。 【圖式簡單說明】 圖1係為描述先前技術之互連結構之 徵期間，引八介層挖整特徵二= 構之，1電材料内。圖1亦顯示未對準的介層圖案。 驟之=為本發明第-實施例中所使㈣^ 之剖圖面iTiT本發明第二實施例而形成之發明互連結構圖 22 200818391

【主要元件符號說明】 10 初始互連結構 12 下互連層 14 介電帽蓋層 16 上互連層 18 第一介電材料 20 導電特徵 22 阻障層 24 第二介電材料 25 未對準介層圖案 26 線開口 27A 介層開口 27B 線開口 28 含鈷緩衝層 30 第一概層 32 第二概層 34 互連導電材料 100 下互連層 102 第一低k介電材料 103 擴散阻障層 104 導電特徵 106 帽蓋層 23 200818391 Ο 108 上互連層 110 第二低k介電材料 112 導電填充線 114 傳導介層 116 介層挖鑿特徵 118 擴散阻障層 120 第二擴散阻障層 125 區域 127 未對準介層圖案

Claims (1)

1. 200818391 十、申請專利範圍： 1. 一種半導體結構，包含： V電特徵於其中 之一第一介 一下互連層，包含具有至少一 電材料； 接接觸該下ί:層其具有至少，直 Ο 概外細下互連層 =襯層與第二襯層，位於該至少—開口内；以及 V電材料’位於該至少一開口中之該第二襯層上。 2· ΐ申ίϊΐΓ1項之半導體結構，更包含—介電帽蓋 i延互連層與該下互連層之間，該介電帽蓋 ;q互連層之該至少一導電特徵之部份。 3. 專梅_1項之半導體結構，其中該第-介電材料 =弟二介電材料包含具有介電常數約40或更小之相同或 不同之介電材料。 4·如申請專利範圍第！項之半_結構，其中該至少一導電特 該上互連層之該導電材料包括從多晶矽、傳導金屬、包 含至少:傳導金屬的合金、—傳導金射化物，與其組合所 組成之群組選出之相同或不同的導電材料。 25 200818391 5. 如申請專利範圍第4項之半導體結構，其中該至 徵與該上互連層之該導電材料包含銅或含鋼合金。 6. 如申請專利範圍第1之半導體結構，其中 二襯層係連續呈現於該至少一開口。 颂^興弟

   7·如申請專利範圍第1項之半導體結構，发 連續的，而該第二襯層為連續的，該不連續第二 該含姑緩衝層頂上。 W规居不在 9.如申請專利範圍第8項之半導體結構，更包含 鎢 〇 !〇.如八帽入專利範圍第丨項之半導體結構，其中該至少一開口 ^ 一 "層，該介層未對準於該至少—導電特徵之該 ^=_層係置於該至少—導餅徵之暴露的^鱼 11· 一種半導體結構，包含： 一下互連層，包含具有至少一導 電材料； 電特徵於其中的一第一介 26 200818391 -上互連層，包含一第二介電材料，其具有至少_開口直 接接觸該下互連層之該至少一導電特徵； 一含钻緩衝層，置於該至少—開口中，僅於該下互之 該至少一導電特徵之暴露表面上； 曰 第一襯層與第二襯層，連續地位於該至少一開口内；以及 一導電材料，位於該至少一開口中之該第二襯層上。 〇 12.如中請翻細第11項之半導體結構，更包含-介電帽蓋 層，部分地置於該上互連層與該下互連層之間，該介電帽蓋 層係延伸於該下互連層之該至少—導電特徵之部分。 η.如申料利顧第u項之半導體結構，其巾該第—介電材 料與該第二介電材料包含具有介電常數約4〇或更小之相同 或不同之介電材料。 〇 R如申請專利麵第Η項之轉體結構，其中該至少-導電 特徵，、該上互連層的該導電材料包含從多晶石夕、傳導金屬、 包含至少-傳導金屬之合金、一傳導金屬石夕化物 ，與其組合 所組成之群組選出的相同或不同的導電材料。 15.如申請專概圍第14項之轉體 特徵與該上互連層的該導電材料包含銅或2合金。 27 200818391 16·如申請專利範圍第U項之半導體結構，发 包含僅元素始，或具有翻硼之至少其中1個^含H衝層 17·如申請專利範圍第16項之半導體結構，更包含鎢 18·如申請專利範圍第u項之半導體結構，且 包含-介層，該介層未對準於該至少—導電二V一開口 Ο 且該含賴衝層係該至少—導電 =之該表面， 垂直表面。 μ特徵之暴露的水平與 19· 一種半導體結構，包含·· 介電Z互連層’包含具有至少—導電特徵嵌於其中的-第- -上互連層’包含—第二介電材料，1 接接觸該下互連層之該至少-導電特徵；… 一含銘緩衝層’置於該至少一開 該至少-導電特徵之暴露表面上； 、Τ連層之 襯声第二襯層，位於該至少-開口内，其中該第- 襯層為不柄的，且不存在於含雜緩衝層頂上；以及 V電材料’位於該至少—開口中之該第二概層上。 20·層如申H利_19項之半導體結構，更包含一介電帽蓋 曰刀H亥上互連層與該下互連層之間，該介電帽蓋 28 200818391 層係延伸於該下互連層之該至少—導電特徵之部分。 21·如申請專利範圍第19 ‘之相同 導電 Ο Ο 22.如申請專利範圍第19項之半導體結構其中 一 特徵與該上互連層的該導雷材 ^ 包含至少—傳導;==^傳導金屬、 組成之群崎__或不_導電倾。…組合所 23·如申請專利範圍第22項之半導體結構， 特徵與該上互連層的該導電材料包含銅或含鋼ς金^ “ 24.如申請專利範圍第19項之半導體結 包含元素銘，或具有碌無之至少其中—個衝層 鎢 25.如申請補翻第μ項之半導_構，更包含 26.如申請專利範圍第η項之半導_構，其中該 包含-介層’該介層未對準於該至少—徵 = 且該含織衝層被配置在至少—導 =的該表面’ 垂直表面上 、电特徵之暴露的水平與 29 Ο U 200818391 27. —種形成半導體結構之方法，包含： 提供-多層互連結構，包含—下互 中該下互連層包含具有至少-導電特徵嵌於其介、 ，材料’且該上互連層包含—第二介電材料具有至少一開口， 其直接接觸該下互連層之該至少一導電特徵· 選擇性沈積-含賴衝層於該至少_開口中，僅於該下互 連層之該至少一導電特徵之暴露表面上； 形成第-襯層與第二襯層於該至少一開口内；以及 形成-導電材料於該至少—開叫之該第二概層上。 28.如申料利範圍第27項之方法，更包含提供—介電帽蓋層 =互連層與該下互連層之間’該介電帽蓋層延伸於該下 該至少-導電特徵之部分，但卻沒有完全蓋住 少一導電特徵。 29.^t申ίί利範圍第27項之方法，其中該選擇性沈積包含一 30.如申請專利範圍第27項之方法，其中該選擇性沈積包含一 無電锻製程。 3=申請專利範圍第27項之方法，其中選擇性沈積該含钻緩 r s包括選自僅元素钻’或具有碟或哪之至少其一之元素 30 .200818391 钻 32·如申請專利範圍第31項之方法，更包含鎢 33·如申凊專利範圍第27項之方法，其中該至少一導電特徵與 該上互連層的該導電材料包含銅或含銅合金。 〇 圍第27項之方法，其中該至少-開口包含一 二::對準於該至少一導電特徵之該表面，且該含 表面。 之暴路的水平與垂直 Ο 31