TW200816428A - Surface structure of package substrate and method of manufacturing the same - Google Patents
Surface structure of package substrate and method of manufacturing the same Download PDFInfo
- Publication number
- TW200816428A TW200816428A TW095134540A TW95134540A TW200816428A TW 200816428 A TW200816428 A TW 200816428A TW 095134540 A TW095134540 A TW 095134540A TW 95134540 A TW95134540 A TW 95134540A TW 200816428 A TW200816428 A TW 200816428A
- Authority
- TW
- Taiwan
- Prior art keywords
- metal
- layer
- opening
- electrical connection
- solder
- Prior art date
Links
Classifications
-
- H10W72/012—
Landscapes
- Wire Bonding (AREA)
Description
200816428 九、發明說明: 【發明所屬之技術領域】 本發明係關於一種封裝基板表面結構及其製作方法, 尤指一種適用於提高接點機械強度之封裝基板表面結構及 5 其製作方法。 【先前技術】 隨著電子產業的蓬勃發展,電子產品亦逐漸進入多功 能、南性能的研發方向。為滿足半導體封裝件南積集度 10 (Integration)以及微型化(Miniaturization)的封裝要求,提供 多數主被動元件及線路連接之電路板,亦逐漸由單層板演 變成多層板,以使在有限的空間下,藉由層間連接技術 (Interlayer connection)擴大電路板上可利用的佈線面積而 配合高電子密度之積體電路(Integrated circuit)需求。 15 一般半導體裝置之製程,首先係击晶片載板製造業者 生產適用於該半導體裝置之晶片載板,如基板或導線架。 > 之後再將該些晶片載板交由半導體封裝業者進行置晶、壓 模、以及植球等製程。 半導體封裝結構是將半導體晶片黏貼於基板頂面,進 20 行打線接合(wire bonding)或覆晶(Flip chip)封裝,再於基板 之背面植以錫球以進行電性連接。因此,習知的封裝基板 表面結構請參考圖1A,1B,如圖1A所示,其包括一基板11, 該基板11的表面具有複數電性連接墊12與具有複數開口之 防焊層13,該防焊層之開口係顯露出該電性連接墊12。再 200816428 者於此包ί生連接塾12表面利用電鍵或無電電鍍的方式形 成=屬塾14 ’此金屬塾14的材料可為錫或錄/金等。如圖m 所不,於金屬塾14表面形成一焊料凸塊i5(s〇iderbump), 最後此焊料凸塊15再經由迴焊㈣㈣⑽此ring)而可與 5 一晶片接合。 4 、、Ό構及製程雖可達到電性連接的目的。然而,此 種習知封裝基板的表面結構,在半導體封裝件高積集度以 及微型化的封裝要求下,此種製程在線路的關鍵尺寸 (critical dimension,如·田 ϊ 〜、 如·取小線寬)不斷縮小的趨勢中,面 臨到接點強度已經不足以承受結構的應力, 式傳播裂紋’因而無法達到可靠度的需求。 直線 【發明内容】 15 20 鑑於上述習知技術之缺點,本發明之主要目的 供-種封裝基板表面結構及其垃^ 紋,能提高封裝牡構之可線式傳播裂 门了衣、、口構之可罪度,俾以符合基板中 鍵尺寸不斷縮小的趨勢。 、、、 關 為達成上揭及其他目的,本發 構’包括有一基板,其表面具有複數;面結 焊層,該防焊層具有複㈣防 二及複數頂端具相面結構之金μ,形成^整声 開口内之該等電性連接墊表面。 寺防谇層 在本發明的封裝基板表面結财,復包括—烊料凸 6 200816428 塊,係形成於該金屬柱之表面。 又上述之結構中,復包括一金屬黏著層,係形成於該 金屬柱表面及該焊料凸塊之間。 在本發明的結構中,該等防焊層開口係顯露出之該等 電性連接墊之部分表面或全部表面。 本發明所提供之封裝基板係可為單層或多層電路板。 15 20 、依上述之結構,本發明之一種封装基板表面結構之製 法:例如可由下述但不限於此之步驟,其包括:提供一基 …表面〃、有複數電性連接墊及一防焊層,該防焊層具 開口以顯露出該等電性連接墊;於該基板表面形成 -導電層;於該導電層表面形成一第一阻層,於該第一阻 層形成複數第一開口,該等第一開口係對應於該等防焊層 開口,於該等第一開口内電鑛形成一金屬才主;移除該第一 二及後盍之導電層;於形成有該等金屬柱之基板表 Π一第二阻層,並於對應於該等金屬柱之處形成複數 、上咏^且該等第二開口之尺寸係小於該等第一開口; 二 '…開口内對该金屬柱進行蝕刻,以形成一頂端具 凹面、、:構之金屬柱;以及移除該第二阻層。 在前述的製法中,復包括於該金屬柱表面形 料 凸塊。 製法中’復包括於形成該焊料凸塊前,於該 金屬柱表面形成一金屬黏著層。 尊防焊爲I明的製法中,該等第一開口之尺寸係不小於該 、、9開口之尺寸,且該等防烊層開口之尺寸係小於或 7 200816428 大於該等電性連接墊之尺寸。 本發月巾此種封裝基板在表面形成頂端具有凹面結 構之金屬柱,藉以提高接點機械強度,可避免習知方法中 接點容易發生之直線式傳_紋,能提高封裝結構之可靠 度俾以付合基板中線路之關鍵尺寸不斷縮小的趨勢。 【實施方式】 二下係藉由特疋的具體實施例說明本發明之實施方 热習此技蟄之人士可由本說明書所揭示之内容輕易地 10 了解本發明之其他優點與功效。本發明亦可藉由其他不同 的具體實施例加以施行或應用,本說明書中的各項細節亦 可基於不同觀點與應用,在不悖離本發明之精神下進行各 種修飾與變更。 口 製法貫施例1 15 請參考圖2A,首先,提供—基板21,其表面具有複數 们迅^連接墊22及一防焊層23,該防焊層23具有複數開口 1 23似顯露出該等電性連接墊22。在此,電性連接墊22的材 料為鋼、錫、鎳、鉻、鈦、銅_鉻合金以及錫、鉛合金中所組 成之群組之一者,本實施例則使用銅。 '〇 接者,如圖2]5至2了所示,乃於圖2A中的A區域之放大 圖,其所揭示者係相關之製作流程。請參考圖2B,於該基 板21表面形成一導電層24。此導電層24的材料可為銅、錫、 鎳鉻、鈦、銅_鉻合金以及錫_鉛合金中所組成之群組之一 者’且其製法係可為物理沉積或化學沈積方式,例如:濺 8 200816428
程所需之電流傳導路徑。 以曝光及顯影形成第一開口 25a, 於該等防焊層開口 23a,且該第一 再者三請參考圖2C,於該導電層24表面形成-第-阻 層25 ’此第-阻層25的材料係可為乾膜或液態光阻,之後 該等第一開口 25a係對應 開口 25a的尺寸不小於該
20 等防焊層開口 23a的尺寸。 然後,請參考圖2D,於該第一開口25a内利用電鍍方式 形成一金屬柱26。此金屬柱26使用的材料係可為銅、鎳、 鉻鈦、銅/鉻合金以及錫/鉛合金所組成之群組之一者。 接著,如圖2E所示,移除在圖2D中之第一阻層25及其 所覆蓋之導電層24。 再如圖2F所示,於具有此金屬柱26之基板21表面形成 一第二阻層27,此第二阻層27的材料可為乾膜或液態光 阻’之後於對應該金屬柱26之處以曝光及顯影形成一第二 開口27a,且該等第二開口 27a之尺寸係小於該等第一開口 25a之尺寸。 接著,如圖2G所示,於第二開口 27a内對金屬柱26進行 濕式蝕刻(wet etching)以於該金屬柱26頂端形成一凹面結 構26a。再如圖2H所示,移除圖2G中之第二阻層27。 此外,如圖21所示,於此金屬柱26表面利用物理沉積咬 化學沈積方式,例如··_鍵、蒸鍍、電鍍、無電鑛等方式 形成一金屬黏著層28。此金屬黏著層28的材料可為有機保 9 200816428 焊劑(Organic Solderability Preservatives ; OSP)、錫、銀或 金等等材料。本實施例則使用無電鍍的方式將一有機保焊 劑沈積於該金屬柱26表面。 最後,如圖2 J所示,再利用電鍍或印刷等方式以形成一 5 焊料凸塊29。 製法實施例2 本實施例與製法實施例1之不同處,係在於本實施例中 該等防焊層開口 23a之尺寸係大於該等電性連接墊22之尺 寸,請參見圖2J’ ;而製法實施例1中該等防焊層開口 23a之 10 尺寸係小於該等電性連接墊22之尺寸,請見圖2 J。本實施 例製法之相關說明可參考製法實施例1之說明及圖2 A至2 J 而得知,故不贅述。 結構實施例1 本實施例如圖2J所示,本發明之一種封裝基板表面結 15 構,係包括:一基板21,其表面具有複數電性連接墊22及 一防焊層23,該防焊層23具有複數開口 23a以顯露出該等電 丨性連接墊22;以及複數金屬柱26,係形成於該等防焊層開 口 23a内之該等電性連接墊22表面上,該金屬柱26頂端係具 有凹面結構26a。 20 上述之結構,復包括一焊料凸塊29,係形成於該金屬 柱26之表面。 上述之結構,復包括一金屬黏著層28,係形成於該金 屬柱26表面及該焊料凸塊29之間。 上述之結構,其中,該金屬黏著層28使用的材料係為 200816428 有機保燁劑、錫或銀。 上述之結構,其中,該等防焊層開口 23a係顯露出之該 等電性連接墊22之部分表面。 上述之結構,其中,該等金屬柱26使用的材料係為銅、 5 鎳、鉻、鈦、銅/鉻合金以及錫/鉛合金所組成之群組之一者。 結構實施例2 本實施例如圖2J,所示,其與結構實施例1之不同處, 係在於其中該等防焊層開口 2 3 a係顯露出之該等電性連接 墊22之全部表面。本實施例相關内容說明可參考結構實施 10 例1之說明及圖2 J而得知,故不贅述。 、 綜上所述,此種封裝基板的結構及製程,係形成在頂 端具有凹面結構之金屬柱,藉以提高接點機械強度,可避 免習知方法中接點容易發生之直線式傳播裂紋,能提高封 裝結構之可靠度,俾以符合基板中線路之關鍵尺寸不斷縮 舉例而已,本發明所 所述為準,而非僅限
上述實施例僅係為了方便說明而 主張之權利範圍自應以申請專利範圍 於上述實施例。 2〇 【圖式簡單說明】 圖1AWB係習知之封装基板表面結構 面結構 圖係本發明一較佳實施例之封 : 製作流程剖視圖。 '"土板表 圖⑽本發明另-較佳實施例之封裝基板表面結構剖 200816428 視圖。 【主要元件符號說明】 11,21 基板 12,22 電性連接墊 13,23 防焊層 14 金屬墊 15 焊料凸塊 23a 防焊層開口 24 導電層 25 第一阻層 25a 第一開口 26 金屬柱 27 第二阻層 27a 第二開口 28 金屬黏著層 29 焊料凸塊 12
Claims (1)
- 200816428 十、申請專利範圍: 1· 一種封装基板表面結構,包括: 一基板,其表面具有複數電性連接墊及-防焊層,該 防焊層具有複數開口以顯露出該等電性連接墊;以及 5 I數頂端具有凹面結構之金屬柱,係形成於該等防焊 層開口内之該等電性連接墊表面上。 2.如中請專利範圍第i項所述之結構,復包括一焊料 凸塊’係形成於該金屬柱之表面。 + 3·如申請專利範圍第2項所述之結構,復包括一金屬 10黏著層,係形成於該金屬柱表面及該焊料凸塊之間。 /如中請專利範圍第3項所述之結構,其中,該金屬 黏著層使用的材料係為有機保焊劑、錫或銀。 5·如申請專利範圍第1項所述之結構,其中,該等防 知層開口係顯露出之該等電性連接塾之部分表面。 15 6·如申請專利範圍第1項所述之結構,其中,該等防 丈干層開口係顯露出之該等電性連接墊之全部表面。 入如申請專利範圍第i項所述之結構,其中,該等金 屬柱使用的材料係為銅、鎳、鉻、鈦、銅/鉻合金以及錫/ 鉛合金所組成之群組之一者。 20 8 _ 一種封裝基板表面結構之製法,其步驟包括: &供一基板’其表面具有複數電性連接墊及一防焊層, 該防焊層具有複數開口以顯露出該等電性連接墊; 於該基板表面形成一導電層; 於該導電層表面形成一第一阻層,於該第一阻層形成 13 200816428 设數弟一開口,該等第一開口 . ,、士應於該等防焊層開口; 於忒4弟一開口内電鍍形成一金屬柱; 移除該第一阻層及其所覆蓋之] 於形成有該等金屬柱之基板表面形^第二阻声,並 屬柱之處形成複數第二開口,“等:開 之尺寸係小於該等第一開口; 於該等第二開口内對該金屬 具有凹面結構之金屬柱;以〗了_以…頂端 移除該第二阻層。 10 15 9.如申請專利_第8項所述 屬柱表面形成—焊料凸I Μ括於§亥金 10·如申請專利範圍第9項所述之 該焊料凸塊前’於該金屬柱表面形成二金屬::層於形成 :ι.如申請專利範圍第1〇項所述之製法,該金 係以物理沉積或化學沉積方式之—者形成。 4者層 2.如申喷專利範圍第8項所述之製法,1中, -開口之尺寸係不小於該等防焊層開口。’、〜等第 13.如申請專利範圍第8項所述之苴 焊層開口之尺寸係小於該等電性連接墊之尺寸、。中’該等防 14·如申請專利範圍第8項所述之製法,其 ▲ > 卜層開口之尺寸係大於料電性連接墊之尺寸。Λ等防 15·如申請專利範圍第8項所述之製法,其中, 柱係以物理沉積或化學沉積方式之—者形成。 Λ至屬 20
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW095134540A TWI368302B (en) | 2006-09-19 | 2006-09-19 | Surface structure of package substrate and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW095134540A TWI368302B (en) | 2006-09-19 | 2006-09-19 | Surface structure of package substrate and method of manufacturing the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW200816428A true TW200816428A (en) | 2008-04-01 |
| TWI368302B TWI368302B (en) | 2012-07-11 |
Family
ID=44769096
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW095134540A TWI368302B (en) | 2006-09-19 | 2006-09-19 | Surface structure of package substrate and method of manufacturing the same |
Country Status (1)
| Country | Link |
|---|---|
| TW (1) | TWI368302B (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9583451B2 (en) | 2015-06-19 | 2017-02-28 | International Business Machines Corporation | Conductive pillar shaped for solder confinement |
| CN111755409A (zh) * | 2019-03-27 | 2020-10-09 | 恒劲科技股份有限公司 | 半导体封装基板及其制法与电子封装件及其制法 |
| CN112054007A (zh) * | 2019-06-06 | 2020-12-08 | 恒劲科技股份有限公司 | 半导体封装载板及其制法与电子封装件 |
| TWI762777B (zh) * | 2019-03-27 | 2022-05-01 | 恆勁科技股份有限公司 | 半導體封裝基板及其製法與電子封裝件及其製法 |
-
2006
- 2006-09-19 TW TW095134540A patent/TWI368302B/zh not_active IP Right Cessation
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9583451B2 (en) | 2015-06-19 | 2017-02-28 | International Business Machines Corporation | Conductive pillar shaped for solder confinement |
| US9911708B2 (en) | 2015-06-19 | 2018-03-06 | International Business Machines Corporation | Conductive pillar shaped for solder confinement |
| US10192839B2 (en) | 2015-06-19 | 2019-01-29 | International Business Machines Corporation | Conductive pillar shaped for solder confinement |
| US10290599B2 (en) | 2015-06-19 | 2019-05-14 | International Business Machines Corporation | Conductive pillar shaped for solder confinement |
| US10600751B2 (en) | 2015-06-19 | 2020-03-24 | International Business Machines Corporation | Conductive pillar shaped for solder confinement |
| US10790253B2 (en) | 2015-06-19 | 2020-09-29 | International Business Machines Corporation | Conductive pillar shaped for solder confinement |
| CN111755409A (zh) * | 2019-03-27 | 2020-10-09 | 恒劲科技股份有限公司 | 半导体封装基板及其制法与电子封装件及其制法 |
| TWI762777B (zh) * | 2019-03-27 | 2022-05-01 | 恆勁科技股份有限公司 | 半導體封裝基板及其製法與電子封裝件及其製法 |
| CN112054007A (zh) * | 2019-06-06 | 2020-12-08 | 恒劲科技股份有限公司 | 半导体封装载板及其制法与电子封装件 |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI368302B (en) | 2012-07-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI331797B (en) | Surface structure of a packaging substrate and a fabricating method thereof | |
| JP4660643B2 (ja) | プリ半田構造を形成するための半導体パッケージ基板及びプリ半田構造が形成された半導体パッケージ基板、並びにこれらの製法 | |
| CN102810522B (zh) | 封装结构和方法 | |
| TW201123374A (en) | Package structure and fabrication method thereof | |
| JP2004343030A (ja) | 配線回路基板とその製造方法とその配線回路基板を備えた回路モジュール | |
| US20080036079A1 (en) | Conductive connection structure formed on the surface of circuit board and manufacturing method thereof | |
| US20080285251A1 (en) | Packaging Substrate with Flat Bumps for Electronic Devices and Method of Manufacturing the Same | |
| JP2002043352A (ja) | 半導体素子とその製造方法および半導体装置 | |
| JP2007317979A (ja) | 半導体装置の製造方法 | |
| TWI336516B (en) | Surface structure of package substrate and method for manufacturing the same | |
| TWI296184B (en) | Method for fabricating electrical connecting structure of circuit board | |
| CN103426855B (zh) | 半导体封装件及其制法 | |
| JP2011054670A (ja) | 半導体モジュールおよびその製造方法、ならびに携帯機器 | |
| TWI351749B (en) | Packaging substrate and method for menufacturing t | |
| TW200816428A (en) | Surface structure of package substrate and method of manufacturing the same | |
| TW200929467A (en) | Packaging substrate structure | |
| TWI615936B (zh) | 基板結構及其製法 | |
| TWI254390B (en) | Packaging method and structure thereof | |
| TW545098B (en) | Fine pad pitch organic circuit board with plating solder and method for fabricating the same | |
| CN106954335B (zh) | 表面镀层和包括该表面镀层的半导体封装件 | |
| TW200840429A (en) | Circuit board structure having buffer layer and method for fabricating the same | |
| TW200901419A (en) | Packaging substrate surface structure and method for fabricating the same | |
| TWM629323U (zh) | 覆晶封裝結構 | |
| TWM398194U (en) | Semiconductor package device | |
| TWI238507B (en) | Integrated circuit package substrate with presolder structure and method for fabricating the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |