TW200814888A - Through hole forming method and printed circuit board manufacturing method - Google Patents
Through hole forming method and printed circuit board manufacturing method Download PDFInfo
- Publication number
- TW200814888A TW200814888A TW096122609A TW96122609A TW200814888A TW 200814888 A TW200814888 A TW 200814888A TW 096122609 A TW096122609 A TW 096122609A TW 96122609 A TW96122609 A TW 96122609A TW 200814888 A TW200814888 A TW 200814888A
- Authority
- TW
- Taiwan
- Prior art keywords
- hole
- conductor
- forming
- layer
- laser light
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 47
- 238000004519 manufacturing process Methods 0.000 title claims description 18
- 230000001678 irradiating effect Effects 0.000 claims abstract description 5
- 239000010410 layer Substances 0.000 claims description 159
- 239000004020 conductor Substances 0.000 claims description 117
- 239000012790 adhesive layer Substances 0.000 claims description 38
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 35
- 239000011889 copper foil Substances 0.000 claims description 13
- 239000000853 adhesive Substances 0.000 claims description 9
- 230000001070 adhesive effect Effects 0.000 claims description 9
- 230000002093 peripheral effect Effects 0.000 claims description 9
- 229920001721 polyimide Polymers 0.000 claims description 8
- 239000004642 Polyimide Substances 0.000 claims description 6
- 238000010030 laminating Methods 0.000 claims description 6
- 239000003522 acrylic cement Substances 0.000 claims description 5
- 229920006332 epoxy adhesive Polymers 0.000 claims description 3
- 239000004593 Epoxy Substances 0.000 claims description 2
- 238000010276 construction Methods 0.000 claims 1
- 238000003754 machining Methods 0.000 abstract 2
- 229910052802 copper Inorganic materials 0.000 description 22
- 239000010949 copper Substances 0.000 description 22
- 238000007747 plating Methods 0.000 description 22
- 230000000052 comparative effect Effects 0.000 description 7
- 238000005520 cutting process Methods 0.000 description 7
- 238000005530 etching Methods 0.000 description 7
- 238000012545 processing Methods 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 6
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 5
- 239000010931 gold Substances 0.000 description 5
- 239000011347 resin Substances 0.000 description 5
- 229920005989 resin Polymers 0.000 description 5
- 229910052770 Uranium Inorganic materials 0.000 description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 238000009413 insulation Methods 0.000 description 4
- JFALSRSLKYAFGM-UHFFFAOYSA-N uranium(0) Chemical compound [U] JFALSRSLKYAFGM-UHFFFAOYSA-N 0.000 description 4
- 150000001879 copper Chemical class 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- -1 polyparaphenylene Polymers 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- LCPVQAHEFVXVKT-UHFFFAOYSA-N 2-(2,4-difluorophenoxy)pyridin-3-amine Chemical compound NC1=CC=CN=C1OC1=CC=C(F)C=C1F LCPVQAHEFVXVKT-UHFFFAOYSA-N 0.000 description 2
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 239000009719 polyimide resin Substances 0.000 description 2
- 230000007261 regionalization Effects 0.000 description 2
- 238000009751 slip forming Methods 0.000 description 2
- CHQMHPLRPQMAMX-UHFFFAOYSA-L sodium persulfate Substances [Na+].[Na+].[O-]S(=O)(=O)OOS([O-])(=O)=O CHQMHPLRPQMAMX-UHFFFAOYSA-L 0.000 description 2
- QGZKDVFQNNGYKY-UHFFFAOYSA-O Ammonium Chemical compound [NH4+] QGZKDVFQNNGYKY-UHFFFAOYSA-O 0.000 description 1
- 239000004695 Polyether sulfone Substances 0.000 description 1
- 229920000265 Polyparaphenylene Polymers 0.000 description 1
- 239000004721 Polyphenylene oxide Substances 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000003054 catalyst Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 239000002223 garnet Substances 0.000 description 1
- 150000003949 imides Chemical class 0.000 description 1
- 150000002466 imines Chemical class 0.000 description 1
- 150000002825 nitriles Chemical class 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229920003207 poly(ethylene-2,6-naphthalate) Polymers 0.000 description 1
- 229920000570 polyether Polymers 0.000 description 1
- 229920006393 polyether sulfone Polymers 0.000 description 1
- 239000011112 polyethylene naphthalate Substances 0.000 description 1
- 229920000139 polyethylene terephthalate Polymers 0.000 description 1
- 239000005020 polyethylene terephthalate Substances 0.000 description 1
- 229920002098 polyfluorene Polymers 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052727 yttrium Inorganic materials 0.000 description 1
- VWQVUPCCIRVNHF-UHFFFAOYSA-N yttrium atom Chemical compound [Y] VWQVUPCCIRVNHF-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
- H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
- H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
- H05K3/0038—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material combined with laser drilling through a metal layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0055—After-treatment, e.g. cleaning or desmearing of holes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/10—Using electric, magnetic and electromagnetic fields; Using laser light
- H05K2203/107—Using laser light
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/14—Related to the order of processing steps
- H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
- H05K3/386—Improvement of the adhesion between the insulating substrate and the metal by the use of an organic polymeric bonding layer, e.g. adhesive
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
- H05K3/427—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49126—Assembling bases
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Laser Beam Processing (AREA)
Description
200814888 (1) 九、發明說明 【發明所屬之技術領域】 本發明係關於於具有導體層與絕緣層的層積構造之貼 合導體層積板,形成貫通孔的貫通孔形成方法及包含貫通 * 孔形成方法之配線電路基板的製造方法。 【先前技術】 Φ 先前,於各種電器或電子機器使用配線電路基板。該 配線電路基板係一般來說,爲具有由聚醯亞胺所構成之絕 緣層與形成於該當絕緣層之兩面,且例如由銅箔所構成之 導體層的層積構造。再者,前述絕緣層與導體層有時藉由 接著劑層接著。又,前述導體層係藉由施加鈾刻而成爲所 定導體圖案。 在製造如此之配線電路基板時,例如,使用具有前述 層積構造之貼合銅層積板。所謂貼合銅層積板係於由聚醯 Φ 亞胺等所構成之絕緣層,使用接著劑層預先層積由銅箔等 所構成之複數導體層者。 於前述貼合銅層積板係設置有用以電性連接複數導體 層之間的貫通孔(through hole)。該貫通孔係藉由雷射光照 射於貼合銅層積板而形成。如此,形成貫通孔之後,於該 當貫通孔的表面,形成用以電性連接導體層之間的金屬薄 膜(無電解電鍍層及電解電鍍層)(例如,參考日本特開 2005 — 072324 號公報)。 然而,如上所述,爲了於貼合銅層積板形成貫通孔而 -5- 200814888 (2) 照射雷射光時,因爲於形成中的貫通孔內發生之熱能,貫 通孔的內壁之接著劑層的表面會剥離,成爲凹狀(或是凸 狀)。結果,前述金屬薄膜的形成時,該當金屬薄膜會產 生斷線,發生電性連接之信賴性降低之問題。 * 【發明內容】 本發明的目的係提供可實現接著劑層不剥離而形成貫 φ 通孔的貫通孔形成方法。 本發明的其他目的係提供可防止電性連接之信賴性的 降低之配線電路基板的製造方法。 關於本發明的一觀點之貫通孔形成方法,係於導體層 與絕緣層經由接著劑層而層積所構成之貼合導體層積板, 形成貫通孔的貫通孔形成方法,具備:於前述貼合導體層 積板,形成第1貫通孔的工程;及利用藉由雷射光去除前 述第1貫通孔的內週壁,以與前述第1貫通孔略同心形成 Φ 直徑大於前述第1貫通孔之第2貫通孔的工程。 於該貫通孔形成方法中,係於導體層與絕緣層經由接 ^ 著劑層而層稹所構成之貼合導體層積板,形成第1貫通孔 ^ 。然後,利用藉由雷射光去除第1貫通孔的內週壁,以與 第1貫通孔略同心形成直徑大於第1貫通孔之第2貫通孔 〇 如此,形成第1貫通孔之後,以與該當第1貫通孔略 同心形成直徑較大之第2貫通孔時,雷射光的熱能係於第 1貫通孔的內部之空氣層擴散。藉此,熱能較難以被第2 -6 - (3) (3)200814888 貫通孔的內壁之接著劑層吸收,抑制了第2貫通孔之內壁 的接著劑層剥離。所以,可順利地形成第2貫通孔。 形成第1貫通孔的工程,係亦可包含藉由雷射光照射 貼合導體層積板,形成第1貫通孔。此時,藉由雷射光形 成第1貫通孔之後,可繼續藉由雷射光形成第2貫通孔。 貼合導體層積板,係亦可包含複數導體層。此時,實 現由複數導體層所構成之貼合多層導體層積板。即使於如 此之貼合多層導體層積板中,亦可實現接著劑層不剥離而 形成貫通孔。 絕緣層係亦可包含聚醯亞胺。此時,確保了絕緣層的 柔軟性及絕緣性。 接著劑層係亦可包含丙烯酸系接著劑、環氧系接著劑 及橡膠系接著劑中至少之一。此時,確保了絕緣層與導體 層的高度接著性。 導體層係亦可包含銅箔。此時,提高了導體層的導電 率且易於進行蝕刻所致之圖樣成形。 本發明的其他觀點之配線電路基板的製造方法,具備 :準備於絕緣層的兩面,至少經由1層接著劑層而具有導 體層之貼合導體層積板的工程;形成貫通貼合導體層積板 之貫通孔的工程;於貫通孔的內週面及導體層的表面,形 成導電體層的工程;及加工導體層而形成導體圖案的工程 ,形成貫通孔的工程係包含:於貼合導體層積板,形成第 1貫通孔的工程;及利用藉由雷射光去除第1貫通孔的內 週壁,作爲前述貫通孔,形成以與第1貫通孔略同心而直 200814888 (4) 徑大於第1貫通孔之第2貫通孔的工程。 於該配線電路基板的製造方法中,最初準備於絕緣層 的兩面,至少經由1層接著劑層而具有導體層之貼合導體 層積板。基著,形成貫通前述貼合導體層基板的貫通孔。 ' 此時,於導體層與絕緣層經由接著劑層而層積所構成之貼 ' 合導體層積板,形成第1貫通孔。然後,利用藉由雷射光 去除第1貫通孔的內週壁,以與第1貫通孔略同心且直徑 φ 大於第1貫通孔之第2貫通孔係作爲前述貫通孔而形成。 接下來,於貫通孔的內週面及導體層的表面,形成導 電體層之後,藉由加工導體層而形成導體圖案。 如此,形成第1貫通孔之後,以與該當第1貫通孔略 同心形成直徑較大之第2貫通孔時,雷射光的熱能係於第 1貫通孔的內部之空氣層擴散。藉此,熱能較難以被第2 貫通孔、的內壁之接著劑層吸收,抑制了第2貫通孔之內壁 的接著劑層剥離。所以,可順利地形成第2貫通孔。 φ 結果,可於順利地形成之前述貫通孔的內週面及導體 層的表面,使導電體層不斷線而形成。所以,可防止電性 連接信賴性的降低。 形成第1貫通孔的工程,係亦可包含藉由雷射光照射 貼合導體層積板,形成第1貫通孔。此時,藉由雷射光形 成第1貫通孔之後,可繼續藉由雷射光形成第2貫通孔。 貼合導體層積板,係亦可包含複數導體層。此時,實 現由複數導體層所構成之貼合多層導體層積板。即使於如 此之貼合多層導體層積板中,亦可實現接著劑層不剥離而 -8 - (5) 200814888 形成貫通孔。 絕緣層係亦可包含聚醯亞胺。此時,確保了絕緣層的 柔軟性及絕緣性。 接著劑層係亦可包含丙烯酸系接著劑、環氧系接著劑 及橡膠系接著劑中至少之一。此時,確保了絕緣層與導體 層的高度接著性。 導體層係亦可包含銅箔。此時,提高了導體層的導電 率且易於進行蝕刻所致之圖樣成形。 【實施方式】 以下,針對本發明之貫通孔形成方法及配線電路基板 的製造方法,參考圖面並說明。 (1 )第1實施形態 (1 一 1 )貼合導體層積板的構造 • 圖1係揭示作爲貼合導體層積板的層積體之範例的剖 面圖。 如圖1所示,層積體1 0係以以下順序層積而成:例 如由銅箔所構成之第1導體層1、接著劑層2、絕緣層3 及例如由銅箔所構成之第2導體層4。如此,於絕緣層3 ,使用接著劑層2層積由銅箔所構成之複數第1及第2導 體層1、4者,稱爲貼合銅層積板。 作爲第1及第2導體層1、4的其他例,可舉出鎳( Ni)、金(Au)、鉛(Pb )及該等合金等。在本實施形態 (6) (6)200814888 ,如前述般,作爲第1及第2導體層1、4使用銅箔。第1 及第2導體層1、4的厚度係例如3〜50/zm爲佳。 作爲絕緣層3的範例,可舉出聚醯亞胺樹脂、聚醯胺 醯亞胺(polyamide imide)樹脂、聚醚腈(polyether nitrile)樹脂、聚醚颯(polyether sulfone)樹脂、聚對苯 二甲酸乙二醇脂(polyethylene terephthalate )及聚萘二 酸乙二醇酯(polyethylene naphthalate )樹脂等。考慮到 優良的絕緣性的確保及低成本化的實現等時,使用聚醯亞 胺樹脂爲佳。絕緣層3的厚度係例如5〜5 0 // m爲佳。 作爲接著劑層2的範例,可舉出丙烯酸系接著劑、環 氧系接著劑及橡膠系接著劑等。接著劑層2的厚度係例如 2〜50// m爲佳。 (1-2)配線電路基板的製造方法 在此,針對使用作爲貼合導體層積板的前述層積體1 〇 之配線電路基板的製造方法,參考圖面並說明。 圖2係揭示使用圖1的層積體1 0之配線電路基板的 製造工程的模式剖面圖。再者,於圖2中係爲了簡略化, 省略接著劑層2的圖示。 如圖2(a)所示,最初準備圖1的層積體10。接著 ,如圖2 ( b )所示,於所定位置形成貫通第1導體層1、 第2導體層4及絕緣層3的第2貫通孔3 1。 在本實施形態,係使用具有形成後述之第1貫通孔30 之後,以與該第1貫通孔3 0略同心且直徑較大之第2貫 -10- (7) (7)200814888 通孔3 1的兩個工程的形成方法。再者,關於第1貫通孔 3 〇及第2貫通孔3 1的形成方法係於後詳述。 接著,於絕緣層3以及第1及第2導體層1、4,形成 導電體層。在本實施形態,作爲前述導電體層使用無電解 銅電鍍層8。具體來說,於絕緣層3以及第1及第2導體 層1、4的表面,塗佈鈀觸媒之後,浸漬銅電鍍液。藉此 ,如圖2 ( c )所示,於第2貫通孔31的內壁以及第1及 第2導體層1、4的表面,形成無電解銅電鍍層8。經由該 無電解銅電鍍層8,電性連接第1導體層1與第2導體層 4。再者,無電解銅電鍍層8的厚度係例如,〇 · 3 /z m。 之後,如圖2 ( d )所示,藉由於無電解銅電鍍層8的 整面進行電解銅電鍍,形成電解銅電鍍層9。電解銅電鍍 層9的厚度係例如,5/zm以上20//m以下。 接著,如圖2 ( e )所示,於第2貫通孔3 1及第2貫 通孔3 1的週邊部(未圖示,etching resist )的區域,形 成蝕刻阻質(未圖示)而進行触刻,藉此除去除了第2貫 通孔31及前述週邊部之外的區域之電解銅電鍍層9° 進而,如圖2(f)所示,除去前述區域的電解銅電鍍 層9之後,進行該當區域的無電解銅電鍍層8以及第1及 第2導體層1、4的蝕刻,藉此減少第1及第2導體層1、 4的厚度。該鈾刻係例如使用過硫酸鈉的(sodium persulfate)的微触(soft etching)。再者’藉由鈾刻除 去之厚度係可藉由鈾刻的溫度、時間或蝕刻液(過硫酸鈉 )的濃度來控制。 -11 - 200814888 (8) 接下來,對於藉由蝕刻變薄之第1及第2導體層i、4 ,進行酸所致之洗淨處理之後,於第1及第2導體層1、4 的表面形成光阻劑(Photoresist ),藉由曝光處理及顯像 處理,將第1及第2導體層1、4圖案加工成所要的形狀 〇 藉此,如圖2(g)所示,形成導體圖案la、4a。該 導體圖案la、4a的寬度係例如75 // m,間隔係例如75 β m。 進而,如圖2 ( h )所示,藉由由附接著劑的聚醯亞胺 樹脂所構成之覆蓋層(cover lay) 12覆蓋導體圖案la、 4a、無電解銅電鍍層8及電解銅電鍍層9。覆蓋層12的厚 度係例如,20 μ m。此時,使導體圖案4a的接觸(contact )部1 1露出。 之後,藉由進行無電解鎳/金電鍍,於露出之導體圖 案4 a的接觸部1 1,形成無電解金電鍍層1 3。再者,作爲 # 配線電路基板的其他製造方法,亦可使用添加法(例如, 圖 2 ( c ) 、( e ) 、( g ) 、( h )之順序)。 . (1 一 3 )貫通孔形成方法 接下來,針對於前述層積體1 〇形成第2貫通孔3 1之 貫通孔形成方法,參考圖面並加以說明。 圖3係用以說明於層積體1 〇形成第!貫通孔3 〇之貫 通孔形成方法的說明圖。 如圖3所示,於層積體,例如,使用雷射光、打孔法 -12- (9) 200814888 或鑽頭等,形成第1貫通孔30。再者,關於前述第1貫通 孔3 0的形成之後,持續形成後述之第2貫通孔3 1,使用 雷射光爲佳。 在此,在本實施形態,爲了形成前述第〗貫通孔30, 可使用圓割加工法。 所謂圓割加工法係於圖3中,從欲形成之第1貫通孔 3 0的略中心區域開始雷射光的照射,沿著欲形成之第1貫 φ 通孔3 0的孔徑所對應之圓週,進行雷射光的照射,並在 最後以再回到欲形成之第1貫通孔3 0的前述略中心區域 之軌道’進行雷射光的照射之加工法。再者,於圖3,雷 射光1次的照射面積A係沿著雷射光的照射軌道而圖示。 第1貫通孔3 0的孔徑係例如,雷射光的直徑之約兩 倍爲佳。 再者,第1貫通孔3 0係雖然以藉由雷射光所致之1 次的加工成爲所希望之孔徑之方式形成亦可,但是,藉由 φ 雷射光所致之兩次以上的加工形成亦可。 如此,藉由雷射光所致之例如兩次的加工,形成第i 貫通孔3 0 ’藉此,可減低第1貫通孔3 〇的內壁之接著劑 層2因爲雷射光的熱能而剥離。 接著,在本實施形態,第1貫通孔3 0的形成之後, 形成後述之第2貫通孔3 1。 圖4係用以說明於層積體10形成第2貫通孔3 1之貫 通孔形成方法的說明圖。 如圖4所示,與第1貫通孔3 0的形成時相同,藉由 -13- 200814888 (10) 照射雷射光而形成,以與第1貫通孔30略同心之大於該 當第1貫通孔3 0的孔徑之第2貫通孔3 1。 如此,在形成第2貫通孔3 1時,因爲雷射光所致之 熱能擴散於第1貫通孔30的內部之空氣層,故熱能較難 以被第2貫通孔3 1之內壁的接著劑層2。 (2 )第2實施形態 φ 圖5係揭示層積體之其他範例的剖面圖。 如圖5所示,層積體20係以以下順序層積而成:例 如由銅箔所構成之第1導體層1、第2接著劑層5、第1 絕緣層3、第1接著劑層2、例如由銅箔所構成之第3導 體層6、第2絕緣層7及例如由銅箔所構成之第2導體層 4 〇 第2接著劑層5係由與第1接著劑層2相同材料所構 成,其厚度係例如1 〇 # m。 Φ 作爲第3導體層6之其他範例,係與第1及第2導體 層1、4之其他範例相同。第3導體層6的厚度係與第1 . 及第2導體層1、4的厚度相同。 第2絕緣層7係由與絕緣層(第1絕緣層)3相同材 料及相同厚度所構成。 即使於關於第2實施形態之層積體20中,亦使用與 第1實施形態相同之貫通孔形成方法及配線電路基板的製 造方法。 -14- 200814888 (11) (3 )第1及第2實施形態的效果 於前述實施形態中,形成第1貫通孔3 0之後,以與 該當第1貫通孔30略同心形成直徑較大之第2貫通孔31 時,雷射光的熱能係擴散於第1貫通孔3 0的內部之空氣 層。藉此,熱能較難以被第2貫通孔31的內壁之各接著 ' 劑層吸收,抑制了第2貫通孔31之內壁的各接著劑層剥 離。所以,可順利地形成第2貫通孔3 1。 φ 依據前述內容,於第2貫通孔31的內壁,可不使無 電解銅電鍍層8及電解銅電鍍層9斷線而形成。所以,可 防止電性連接信賴性的降低。 又,在前述實施形態,藉由雷射光所致之兩次的加工 ,形成第1貫通孔30,藉此,可減低第1貫通孔30的內 壁之接著劑層2因爲雷射光的熱能被剥離的量。所以,於 第2貫通孔3 1時,可更減低前述之量。 φ ( 4 )其他實施形態 關於前述第1及第2實施形態之層積體10、20的各 層構造,係並不限定於該等者。例如,於圖1中,在絕緣 層3與第2導體層4之間設置接著劑層亦可,於圖5中, 在第3導體層6與第2絕緣層7之間設置接著劑層亦可。 (5 )申請專利範圍的各構成要素與實施形態之各部 的對應關係 以下,針對申請專利範圍的各構成要素與實施形態之 -15- 200814888 (12) 各部的對應範例加以說明,但是,本發明係並不限定於以 下範例。 於前述實施形態中,層積體1 0、20係貼合導體層積 板之範例,無電解銅電鍍層8係導電體層之範例。 作爲申請專利範圍的各構成要素,亦可使用具有記載 於申請項之構造或功能之其他各種要素。 [實施例] 以下,針對關於本發明的實施例之貫通孔形成方法 參考圖面並說明。 (a )實施例1 圖6係揭示實施例1之貫通孔形成方法之順序的說明 圖。 在本實施例,準備有關於前述第1實施形態之層積體 10(圖1)。該層積體10之第1導體層1的厚度係18/zm .,接著劑層2的厚度係25 /z m,絕緣層3的厚度係12.5 /zm,第2導體層4的厚度係18/zm。 如圖6 ( a )所示,最初形成第1貫通孔3 0之前,使 用圓割加工法,將雷射光照射於層積體1 〇,藉此,形成孔 徑50 μ m的貫通孔30a。 接著,如圖6 ( b )所示,使用圓割加工法,將雷射光 照射於前述貫通孔30a的內壁,藉此,形成孔徑1 00 // m 的第1貫通孔3 0。 -16- 200814888 (13) 接著,如圖6 ( c )所示,使用圓割加工法,將雷射光 照射於前述第1貫通孔3 0的內壁,藉此,除去半徑方向 的25 // m。藉此,於層積體1〇形成孔徑1 50 // m的第2貫 通孔3 1。 * 再者,第1貫通孔3 0及第2貫通孔3 1的形成時之雷 * 射光所致之加工條件係如以下所述。 作爲光源,使用包含藉由半導體雷射激起之銨(Nd ) φ 的 YAG ( Yttrium Aluminium Garnet )雷射。雷射光的波 長係355nm,雷射光的直徑係25//m,輸出係4.2W,雷射 光的照射之移動速度係250mm/秒。 (b )實施例2 在本實施例,準備有關於前述第2實施形態之層積體 20 (圖5 )。該層積體20之第1導體層1的厚度係18 # m ,第2接著劑層5的厚度係1 〇 # m,第i絕緣層3的厚度 係12.5 // m,第1接著劑層2的厚度係25 μ m,,第3導 體層6的厚度係18/zm,第2絕緣層7的厚度係25//m ’ 第2導體層4的厚度係1 8 # m。 接著’與實施例1相同,於層積體2 0形成孔徑1 5 0 //m的第2貫通孔31。 (c )比較例1 在本比較例’準備有關於前述第i實施形態之層積體 1 0 (圖1 )。然後,利用1次的圓割加工法,於層積體i 〇 -17- 200814888 (14) 形成孔徑1 5 0 // m的貫通孔。 (d )比較例2 在本比較例,準備有關於前述第2實施形態之層積體 20 (圖5 )。然後,利用1次的圓割加工法,於層積體20 形成孔徑1 5 0 // m的貫通孔。 φ ( e )各實施例及各比較例的評估 於實施例1及比較例1的層積體1 〇的接著劑層2中 ,測定藉由雷射光所致之熱能而剝離之深度。測定結果係 分別爲13.7/zm及14.6/zm。再者,此深度係以第2貫通 孔3 1的內壁之第1導體層1作爲基準者。 又,於實施例2及比較例2的層積體2 0的第1及第2 接著劑層2、5中,測定藉由雷射光所致之熱能而剥離之 深度。測定結果係分別爲4 · 6 /z m及9 · 8 // m。再者,作爲 φ 該當測定結果,係分別計算出第1接著劑層2及第2接著 劑層5之深度的平均値。 由以上結果,可知藉由兩個功能形成第2貫通孔31, 抑制了第2貫通孔3 1之內壁的各接著劑層的剥離。 【圖式簡單說明】 圖1係揭示作爲貼合導體層積板的層積體之範例的剖 面圖。 圖2係揭示使用圖1的層積體之配線電路基板的製造 -18- 200814888 (15) 工程的模式剖面圖。 圖3係用以說明於層積體形成第1貫通孔之貫通孔形 成方法的說明圖。 圖4係用以說明於層積體形成第2貫通孔之貫通孔形 成方法的說明圖。 圖5係揭示層積體之其他範例的剖面圖。 圖6係揭示實施例1之貫通孔形成方法之順序的說明 圖。 【主要元件之符號說明】 1 :第1導體層 2 :第1接著劑層 3 :第1絕緣層 4 :第2導體層 5 :第2接著劑層 6 :第3導體層 7 :第2絕緣層 8 :無電解銅電鍍層 9 :電解銅電鍍層. la,4a :導體圖案 10,20 :層積體 11 :接觸部 1 2 :覆蓋層 1 3 :無電解金電鍍層 -19- 200814888 (16) 3 0 :第1貫通孔 3 1 :第2貫通孔 3 0 a :貫通孔 A :照射面積。
-20-
Claims (1)
- (1) 200814888 十、申請專利範園 κ 一種貫通孔形成方法,係於導體層與絕緣層經由 接著劑層而層積所構成之貼合導體層積板,形成貫通孔的 貫通孔形成方法,其特徵爲,具備: 於前述貼合導體層積板,形成第1貫通孔的工程;及 利用藉由雷射光去除前述第1貫通孔的內週壁,以與 前述第1貫通孔略同心形成直徑大於前述第1貫通孔之第 φ 2貫通孔的工程。 2.如申請專利範圍第1項所記載之貫通孔形成方法 ,其中, 开夕成弟1貫通孔的前述工程,係包含藉由雷射光照射 前述貼合導體層積板,形成前述第〗貫通孔。 3 _如申請專利範圍第1項所記載之貫通孔形成方法 ,其中, 如述貼合導體層積板,係包含複數前述導體層。 • 4 ·如申請專利範圍第1項所記載之貫通孔形成方法 ,其中, . 前述絕緣層,係包含聚醯亞胺。 5.如申請專利範圍第1項所記載之貫通孔形成方法 ,其中, 前述接著劑層’係包含丙烯酸系接著劑、環氧系接著 劑及橡膠系接著劑中至少之一。 6 ·如申請專利範圍第〗項所記載之貫通孔形成方法 ,其中, -21 - 200814888 (2) 前述導體層,係包含銅箔。 7. —種配線電路基板的製造方法,其特徵爲具備: 準備於絕緣層的兩面,至少經由1層接著劑層而具有 導體層之貼合導體層積板的工程; 形成貫通前述貼合導體層積板之貫通孔的工程; 於前述貫通孔的內週面及前述導體層的表面,形成導 電體層的工程;及 0 加工則述導體層而形成導體圖案的工程, 形成貫通孔的前述工程係包含: 於前述貼合導體層積板,形成第1貫通孔的工程;及 利用藉由雷射光去除前述第1貫通孔的內週壁,作爲 前述貫通孔,形成以與前述第1貫通孔略同心而直徑大於 前述第1貫通孔之第2貫通孔的工程。 8 ·如申請專利範圍第7項所記載之配線電路基板的 製造方法,其中, φ 形成第1貫通孔的前述工程,係包含藉由雷射光照射 前述貼合導體層積板,形成前述第1貫通孔。 9·如申請專利範圍第7項所記載之配線電路基板的 製造方法,其中, 前述貼合導體層積板,係包含複數前述導體層。 1 0 ·如申請專利範圍第7項所記載之配線電路基板的 製造方法,其中, 前述絕緣層,係包含聚醯亞胺。 11.如申請專利範圍第7項所記載之配線電路基板的 -22- (3) (3)200814888製造方法,其中, 前述接著劑層,係包含丙烯酸系接著劑、環氧系接著 劑及橡膠系接著劑中至少之一。 1 2.如申請專利範圍第7項所記載之配線電路基板的 製造方法,其中, 前述導體層,係包含銅箔。 -23-
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006183994A JP5177968B2 (ja) | 2006-07-04 | 2006-07-04 | 貫通孔形成方法および配線回路基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW200814888A true TW200814888A (en) | 2008-03-16 |
| TWI481329B TWI481329B (zh) | 2015-04-11 |
Family
ID=38917886
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW096122609A TWI481329B (zh) | 2006-07-04 | 2007-06-22 | 貫通孔形成方法及配線電路基板的製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7665208B2 (zh) |
| JP (1) | JP5177968B2 (zh) |
| KR (1) | KR101336485B1 (zh) |
| CN (1) | CN101102648B (zh) |
| TW (1) | TWI481329B (zh) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102427670A (zh) * | 2011-11-08 | 2012-04-25 | 汕头超声印制板(二厂)有限公司 | 一种印刷电路板的减薄铜层方法 |
| CN104221135B (zh) * | 2012-03-29 | 2017-10-24 | 绿点高新科技股份有限公司 | 双面电路板及其制备方法 |
| CA2881179C (en) | 2012-08-28 | 2018-01-02 | Saint-Gobain Glass France | Coated pane having areas in which the coating is partially removed |
| US9452070B2 (en) | 2012-10-31 | 2016-09-27 | Covidien Lp | Methods and systems for increasing a density of a region of a vascular device |
| JP6322066B2 (ja) * | 2014-06-26 | 2018-05-09 | 日本特殊陶業株式会社 | 配線基板の製造方法 |
| CN109822237A (zh) * | 2018-12-26 | 2019-05-31 | 惠州市金百泽电路科技有限公司 | 一种用于陶瓷电路板的高真圆度通孔激光加工方法 |
| KR102128007B1 (ko) * | 2020-03-10 | 2020-06-29 | 디에스하이테크 주식회사 | Pet 레이저 드릴 가공 방법 |
| CN114643428A (zh) * | 2020-12-17 | 2022-06-21 | 钛昇科技股份有限公司 | 基板的贯通孔形成方法 |
| CN112867232A (zh) * | 2020-12-31 | 2021-05-28 | 鹤山市世安电子科技有限公司 | 一种高密度集成线路板复合标靶及其制备方法 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04315551A (ja) * | 1991-04-10 | 1992-11-06 | Minolta Camera Co Ltd | Ncデータ作成装置 |
| JPH07115272A (ja) * | 1993-10-20 | 1995-05-02 | Hitachi Ltd | 薄膜多層配線実装基板の製造方法及び製造装置 |
| US5841099A (en) * | 1994-07-18 | 1998-11-24 | Electro Scientific Industries, Inc. | Method employing UV laser pulses of varied energy density to form depthwise self-limiting blind vias in multilayered targets |
| JPH09296156A (ja) * | 1996-05-01 | 1997-11-18 | Ajinomoto Co Inc | 金属薄層付き多層プリント配線板用層間接着フィルム、及びこれを用いた多層プリント配線板とその製造法 |
| US5841102A (en) * | 1996-11-08 | 1998-11-24 | W. L. Gore & Associates, Inc. | Multiple pulse space processing to enhance via entrance formation at 355 nm |
| US5837964A (en) * | 1998-01-16 | 1998-11-17 | Chromalloy Gas Turbine Corporation | Laser drilling holes in components by combined percussion and trepan drilling |
| JP2003229325A (ja) * | 2001-11-28 | 2003-08-15 | Kyocera Corp | 電子部品の製造方法 |
| JP2003204137A (ja) * | 2002-01-09 | 2003-07-18 | Hitachi Via Mechanics Ltd | レーザー穴あけ加工方法 |
| JP2005072324A (ja) | 2003-08-26 | 2005-03-17 | Mitsubishi Gas Chem Co Inc | Uvレーザーによる貫通孔の形成方法 |
| US7057133B2 (en) * | 2004-04-14 | 2006-06-06 | Electro Scientific Industries, Inc. | Methods of drilling through-holes in homogenous and non-homogenous substrates |
| TWI313206B (en) * | 2004-04-19 | 2009-08-11 | Electro Scient Ind Inc | A differential diameter hole drilling method |
| JP2006026665A (ja) * | 2004-07-13 | 2006-02-02 | Sumitomo Heavy Ind Ltd | レーザ穴あけ加工方法 |
-
2006
- 2006-07-04 JP JP2006183994A patent/JP5177968B2/ja not_active Expired - Fee Related
-
2007
- 2007-06-21 US US11/766,129 patent/US7665208B2/en not_active Expired - Fee Related
- 2007-06-22 TW TW096122609A patent/TWI481329B/zh active
- 2007-07-03 KR KR1020070066780A patent/KR101336485B1/ko not_active Expired - Fee Related
- 2007-07-04 CN CN2007101269922A patent/CN101102648B/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN101102648B (zh) | 2011-03-16 |
| JP5177968B2 (ja) | 2013-04-10 |
| US20080005898A1 (en) | 2008-01-10 |
| US7665208B2 (en) | 2010-02-23 |
| CN101102648A (zh) | 2008-01-09 |
| KR101336485B1 (ko) | 2013-12-03 |
| JP2008016520A (ja) | 2008-01-24 |
| TWI481329B (zh) | 2015-04-11 |
| KR20080004378A (ko) | 2008-01-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI481329B (zh) | 貫通孔形成方法及配線電路基板的製造方法 | |
| KR100274764B1 (ko) | 배선판의 제조법 | |
| JP5855905B2 (ja) | 多層配線基板及びその製造方法 | |
| US9756735B2 (en) | Method for manufacturing printed wiring board | |
| TW201041473A (en) | Multilayer wiring substrate and method for manufacturing the same | |
| JP2013211431A (ja) | 印刷配線板内蔵用電子部品および部品内蔵印刷配線板の製造方法 | |
| CN102415228A (zh) | 增层型多层印刷布线板及其制造方法 | |
| JP2011061176A (ja) | プリント基板の製造方法 | |
| WO2001089276A1 (en) | Method for manufacturing printed wiring board | |
| JP2004031710A (ja) | 配線基板の製造方法 | |
| US20110135883A1 (en) | Method of manufacturing a substrate for a microelectronic device, and substrate formed thereby | |
| WO1999026458A1 (en) | Multilayer printed wiring board and method for manufacturing the same | |
| WO2007116622A1 (ja) | ケーブル部を有する多層回路基板およびその製造方法 | |
| KR20130039749A (ko) | 알루미늄 재질의 캐리어층을 갖는 동박 적층판 제조용 동박 필름의 제조방법 | |
| JP2006165242A (ja) | プリント配線板およびその製造方法 | |
| JP2001015919A (ja) | 多層プリント配線板用回路基板とその製造方法および多層プリント配線板 | |
| JP5935186B2 (ja) | 配線基板 | |
| JP2003249742A (ja) | 大電流回路基板の製造法 | |
| JP2015204379A (ja) | プリント配線板 | |
| JP3310539B2 (ja) | 多層プリント配線板の製造方法 | |
| JP2010141216A (ja) | フレキシブルプリント配線基板用積層体及びフレキシブルプリント配線基板並びにこれらの製造方法 | |
| JP2001230549A (ja) | 多層プリント配線板用回路基板の製造方法 | |
| JP2001230550A (ja) | 多層プリント配線板用回路基板の製造方法 | |
| JP2000286527A (ja) | プリント配線板の製造方法 | |
| JP2002141637A (ja) | プリント配線板及びその製造方法 |