[go: up one dir, main page]

TWI481329B - 貫通孔形成方法及配線電路基板的製造方法 - Google Patents

貫通孔形成方法及配線電路基板的製造方法 Download PDF

Info

Publication number
TWI481329B
TWI481329B TW096122609A TW96122609A TWI481329B TW I481329 B TWI481329 B TW I481329B TW 096122609 A TW096122609 A TW 096122609A TW 96122609 A TW96122609 A TW 96122609A TW I481329 B TWI481329 B TW I481329B
Authority
TW
Taiwan
Prior art keywords
hole
forming
conductor
layer
laser light
Prior art date
Application number
TW096122609A
Other languages
English (en)
Other versions
TW200814888A (en
Inventor
Kanji Nishida
Naoyuki Matsuo
Masakatsu Urairi
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Publication of TW200814888A publication Critical patent/TW200814888A/zh
Application granted granted Critical
Publication of TWI481329B publication Critical patent/TWI481329B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0038—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material combined with laser drilling through a metal layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0055—After-treatment, e.g. cleaning or desmearing of holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10—Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/107—Using laser light
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/386—Improvement of the adhesion between the insulating substrate and the metal by the use of an organic polymeric bonding layer, e.g. adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/427—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Laser Beam Processing (AREA)

Description

貫通孔形成方法及配線電路基板的製造方法
本發明係關於於具有導體層與絕緣層的層積構造之貼合導體層積板，形成貫通孔的貫通孔形成方法及包含貫通孔形成方法之配線電路基板的製造方法。
先前，於各種電器或電子機器使用配線電路基板。該配線電路基板係一般來說，為具有由聚醯亞胺所構成之絕緣層與形成於該當絕緣層之兩面，且例如由銅箔所構成之導體層的層積構造。再者，前述絕緣層與導體層有時藉由接著劑層接著。又，前述導體層係藉由施加蝕刻而成為所定導體圖案。
在製造如此之配線電路基板時，例如，使用具有前述層積構造之貼合銅層積板。所謂貼合銅層積板係於由聚醯亞胺等所構成之絕緣層，使用接著劑層預先層積由銅箔等所構成之複數導體層者。
於前述貼合銅層積板係設置有用以電性連接複數導體層之間的貫通孔(through hole)。該貫通孔係藉由雷射光照射於貼合銅層積板而形成。如此，形成貫通孔之後，於該當貫通孔的表面，形成用以電性連接導體層之間的金屬薄膜(無電解電鍍層及電解電鍍層)(例如，參考日本特開2005－072324號公報)。
然而，如上所述，為了於貼合銅層積板形成貫通孔而照射雷射光時，因為於形成中的貫通孔內發生之熱能，貫通孔的內壁之接著劑層的表面會剥離，成為凹狀(或是凸狀)。結果，前述金屬薄膜的形成時，該當金屬薄膜會產生斷線，發生電性連接之信賴性降低之間題。
本發明的目的係提供可實現接著劑層不剥離而形成貫通孔的貫通孔形成方法。
本發明的其他目的係提供可防止電性連接之信賴性的降低之配線電路基板的製造方法。
關於本發明的一觀點之貫通孔形成方法，係於導體層與絕緣層經由接著劑層而層積所構成之貼合導體層積板，形成貫通孔的貫通孔形成方法，具備：於前述貼合導體層積板，形成第1貫通孔的工程；及利用藉由雷射光去除前述第1貫通孔的內週壁，以與前述第1貫通孔略同心形成直徑大於前述第1貫通孔之第2貫通孔的工程。
於該貫通孔形成方法中，係於導體層與絕緣層經由接著劑層而層積所構成之貼合導體層積板，形成第1貫通孔。然後，利用藉由雷射光去除第1貫通孔的內週壁，以與第1貫通孔略同心形成直徑大於第1貫通孔之第2貫通孔。
如此，形成第1貫通孔之後，以與該當第1貫通孔略同心形成直徑較大之第2貫通孔時，雷射光的熱能係於第1貫通孔的內部之空氣層擴散。藉此，熱能較難以被第2貫通孔的內壁之接著劑層吸收，抑制了第2貫通孔之內壁的接著劑層剥離。所以，可順利地形成第2貫通孔。
形成第1貫通孔的工程，係亦可包含藉由雷射光照射貼合導體層積板，形成第1貫通孔。此時，藉由雷射光形成第1貫通孔之後，可繼續藉由雷射光形成第2貫通孔。
貼合導體層積板，係亦可包含複數導體層。此時，實現由複數導體層所構成之貼合多層導體層積板。即使於如此之貼合多層導體層積板中，亦可實現接著劑層不剥離而形成貫通孔。
絕緣層係亦可包含聚醯亞胺。此時，確保了絕緣層的柔軟性及絕緣性。
接著劑層係亦可包含丙烯酸系接著劑、環氧系接著劑及橡膠系接著劑中至少之一。此時，確保了絕緣層與導體層的高度接著性。
導體層係亦可包含銅箔。此時，提高了導體層的導電率且易於進行蝕刻所致之圖樣成形。
本發明的其他觀點之配線電路基板的製造方法，具備：準備於絕緣層的兩面，至少經由1層接著劑層而具有導體層之貼合導體層積板的工程；形成貫通貼合導體層積板之貫通孔的工程；於貫通孔的內週面及導體層的表面，形成導電體層的工程；及加工導體層而形成導體圖案的工程，形成貫通孔的工程係包含：於貼合導體層積板，形成第1貫通孔的工程；及利用藉由雷射光去除第1貫通孔的內週壁，作為前述貫通孔，形成以與第1貫通孔略同心而直徑大於第1貫通孔之第2貫通孔的工程。
於該配線電路基板的製造方法中，最初準備於絕緣層的兩面，至少經由1層接著劑層而具有導體層之貼合導體層積板。基著，形成貫通前述貼合導體層基板的貫通孔。此時，於導體層與絕緣層經由接著劑層而層積所構成之貼合導體層積板，形成第1貫通孔。然後，利用藉由雷射光去除第1貫通孔的內週壁，以與第1貫通孔略同心且直徑大於第1貫通孔之第2貫通孔係作為前述貫通孔而形成。
接下來，於貫通孔的內週面及導體層的表面，形成導電體層之後，藉由加工導體層而形成導體圖案。
如此，形成第1貫通孔之後，以與該當第1貫通孔略同心形成直徑較大之第2貫通孔時，雷射光的熱能係於第1貫通孔的內部之空氣層擴散。藉此，熱能較難以被第2貫通孔的內壁之接著劑層吸收，抑制了第2貫通孔之內壁的接著劑層剥離。所以，可順利地形成第2貫通孔。
結果，可於順利地形成之前述貫通孔的內週面及導體層的表面，使導電體層不斷線而形成。所以，可防止電性連接信賴性的降低。
形成第1貫通孔的工程，係亦可包含藉由雷射光照射貼合導體層積板，形成第1貫通孔。此時，藉由雷射光形成第1貫通孔之後，可繼續藉由雷射光形成第2貫通孔。
貼合導體層積板，係亦可包含複數導體層。此時，實現由複數導體層所構成之貼合多層導體層積板。即使於如此之貼合多層導體層積板中，亦可實現接著劑層不剥離而形成貫通孔。
絕緣層係亦可包含聚醯亞胺。此時，確保了絕緣層的柔軟性及絕緣性。
接著劑層係亦可包含丙烯酸系接著劑、環氧系接著劑及橡膠系接著劑中至少之一。此時，確保了絕緣層與導體層的高度接著性。
導體層係亦可包含銅箔。此時，提高了導體層的導電率且易於進行蝕刻所致之圖樣成形。
以下，針對本發明之貫通孔形成方法及配線電路基板的製造方法，參考圖面並說明。
(1)第1實施形態
(1－1)貼合導體層積板的構造圖1係揭示作為貼合導體層積板的層積體之範例的剖面圖。
如圖1所示，層積體10係以以下順序層積而成：例如由銅箔所構成之第1導體層1、接著劑層2、絕緣層3及例如由銅箔所構成之第2導體層4。如此，於絕緣層3，使用接著劑層2層積由銅箔所構成之複數第1及第2導體層1、4者，稱為貼合銅層積板。
作為第1及第2導體層1、4的其他例，可舉出鎳(Ni)、金(Au)、鉛(Pb)及該等合金等。在本實施形態，如前述般，作為第1及第2導體層1、4使用銅箔。第1及第2導體層1、4的厚度係例如3~50 μm為佳。
作為絕緣層3的範例，可舉出聚醯亞胺樹脂、聚醯胺醯亞胺(polyamide imide)樹脂、聚醚腈(polyether nitrile)樹脂、聚醚碸(polyether sulfone)樹脂、聚對苯二甲酸乙二醇脂(polyethylene terephthalate)及聚萘二酸乙二醇酯(polyethylene naphthalate)樹脂等。考慮到優良的絕緣性的確保及低成本化的實現等時，使用聚醯亞胺樹脂為佳。絕緣層3的厚度係例如5~50 μm為佳。
作為接著劑層2的範例，可舉出丙烯酸系接著劑、環氧系接著劑及橡膠系接著劑等。接著劑層2的厚度係例如2~50 μm為佳。
(1－2)配線電路基板的製造方法在此，針對使用作為貼合導體層積板的前述層積體10之配線電路基板的製造方法，參考圖面並說明。
圖2係揭示使用圖1的層積體10之配線電路基板的製造工程的模式剖面圖。再者，於圖2中係為了簡略化，省略接著劑層2的圖示。
如圖2(a)所示，最初準備圖1的層積體10。接著，如圖2(b)所示，於所定位置形成貫通第1導體層1、第2導體層4及絕緣層3的第2貫通孔31。
在本實施形態，係使用具有形成後述之第1貫通孔30之後，以與該第1貫通孔30略同心且直徑較大之第2貫通孔31的兩個工程的形成方法。再者，關於第1貫通孔30及第2貫通孔31的形成方法係於後詳述。
接著，於絕緣層3以及第1及第2導體層1、4，形成導電體層。在本實施形態，作為前述導電體層使用無電解銅電鍍層8。具體來說，於絕緣層3以及第1及第2導體層1、4的表面，塗佈鈀觸媒之後，浸漬銅電鍍液。藉此，如圖2(c)所示，於第2貫通孔31的內壁以及第1及第2導體層1、4的表面，形成無電解銅電鍍層8。經由該無電解銅電鍍層8，電性連接第1導體層1與第2導體層4。再者，無電解銅電鍍層8的厚度係例如，0.3 μm。
之後，如圖2(d)所示，藉由於無電解銅電鍍層8的整面進行電解銅電鍍，形成電解銅電鍍層9。電解銅電鍍層9的厚度係例如，5 μm以上20 μm以下。
接著，如圖2(e)所示，於第2貫通孔31及第2貫通孔31的週邊部(未圖示，etching resist)的區域，形成蝕刻阻質(未圖示)而進行蝕刻，藉此除去除了第2貫通孔31及前述週邊部之外的區域之電解銅電鍍層9。
進而，如圖2(f)所示，除去前述區域的電解銅電鍍層9之後，進行該當區域的無電解銅電鍍層8以及第1及第2導體層1、4的蝕刻，藉此減少第1及第2導體層1、4的厚度。該蝕刻係例如使用過硫酸鈉的(sodium persulfate)的微蝕(soft etching)。再者，藉由蝕刻除去之厚度係可藉由蝕刻的溫度、時間或蝕刻液(過硫酸鈉)的濃度來控制。
接下來，對於藉由蝕刻變薄之第1及第2導體層1、4，進行酸所致之洗淨處理之後，於第1及第2導體層1、4的表面形成光阻劑(photoresist)，藉由曝光處理及顯像處理，將第1及第2導體層1、4圖案加工成所要的形狀。
藉此，如圖2(g)所示，形成導體圖案1a、4a。該導體圖案1a、4a的寬度係例如75 μm，間隔係例如75 μm。
進而，如圖2(h)所示，藉由由附接著劑的聚醯亞胺樹脂所構成之覆蓋層(cover lay)12覆蓋導體圖案1a、4a、無電解銅電鍍層8及電解銅電鍍層9。覆蓋層12的厚度係例如，20 μm。此時，使導體圖案4a的接觸(contact)部11露出。
之後，藉由進行無電解鎳/金電鍍，於露出之導體圖案4a的接觸部11，形成無電解金電鍍層13。再者，作為配線電路基板的其他製造方法，亦可使用添加法(例如，圖2(c)、(e)、(g)、(h)之順序)。
(1－3)貫通孔形成方法接下來，針對於前述層積體10形成第2貫通孔31之貫通孔形成方法，參考圖面並加以說明。
圖3係用以說明於層積體10形成第1貫通孔30之貫通孔形成方法的說明圖。
如圖3所示，於層積體，例如，使用雷射光、打孔法或鑽頭等，形成第1貫通孔30。再者，關於前述第1貫通孔30的形成之後，持續形成後述之第2貫通孔31，使用雷射光為佳。
在此，在本實施形態，為了形成前述第1貫通孔30，可使用圓割加工法。
所謂圓割加工法係於圖3中，從欲形成之第1貫通孔30的略中心區域開始雷射光的照射，沿著欲形成之第1貫通孔30的孔徑所對應之圓週，進行雷射光的照射，並在最後以再回到欲形成之第1貫通孔30的前述略中心區域之軌道，進行雷射光的照射之加工法。再者，於圖3，雷射光1次的照射面積A係沿著雷射光的照射軌道而圖示。
第1貫通孔30的孔徑係例如，雷射光的直徑之約兩倍為佳。
再者，第1貫通孔30係雖然以藉由雷射光所致之1次的加工成為所希望之孔徑之方式形成亦可，但是，藉由雷射光所致之兩次以上的加工形成亦可。
如此，藉由雷射光所致之例如兩次的加工，形成第1貫通孔30，藉此，可減低第1貫通孔30的內壁之接著劑層2因為雷射光的熱能而剥離。
接著，在本實施形態，第1貫通孔30的形成之後，形成後述之第2貫通孔31。
圖4係用以說明於層積體10形成第2貫通孔31之貫通孔形成方法的說明圖。
如圖4所示，與第1貫通孔30的形成時相同，藉由照射雷射光而形成，以與第1貫通孔30略同心之大於該當第1貫通孔30的孔徑之第2貫通孔31。
如此，在形成第2貫通孔31時，因為雷射光所致之熱能擴散於第1貫通孔30的內部之空氣層，故熱能較難以被第2貫通孔31之內壁的接著劑層2。
(2)第2實施形態
圖5係揭示層積體之其他範例的剖面圖。
如圖5所示，層積體20係以以下順序層積而成：例如由銅箔所構成之第1導體層1、第2接著劑層5、第1絕緣層3、第1接著劑層2、例如由銅箔所構成之第3導體層6、第2絕緣層7及例如由銅箔所構成之第2導體層4。
第2接著劑層5係由與第1接著劑層2相同材料所構成，其厚度係例如10 μm。
作為第3導體層6之其他範例，係與第1及第2導體層1、4之其他範例相同。第3導體層6的厚度係與第1及第2導體層1、4的厚度相同。
第2絕緣層7係由與絕緣層(第1絕緣層)3相同材料及相同厚度所構成。
即使於關於第2實施形態之層積體20中，亦使用與第1實施形態相同之貫通孔形成方法及配線電路基板的製造方法。
(3)第1及第2實施形態的效果
於前述實施形態中，形成第1貫通孔30之後，以與該當第1貫通孔30略同心形成直徑較大之第2貫通孔31時，雷射光的熱能係擴散於第1貫通孔30的內部之空氣層。藉此，熱能較難以被第2貫通孔31的內壁之各接著劑層吸收，抑制了第2貫通孔31之內壁的各接著劑層剥離。所以，可順利地形成第2貫通孔31。
依據前述內容，於第2貫通孔31的內壁，可不使無電解銅電鍍層8及電解銅電鍍層9斷線而形成。所以，可防止電性連接信賴性的降低。
又，在前述實施形態，藉由雷射光所致之兩次的加工，形成第1貫通孔30，藉此，可減低第1貫通孔30的內壁之接著劑層2因為雷射光的熱能被剥離的量。所以，於第2貫通孔31時，可更減低前述之量。
(4)其他實施形態
關於前述第1及第2實施形態之層積體10、20的各層構造，係並不限定於該等者。例如，於圖1中，在絕緣層3與第2導體層4之間設置接著劑層亦可，於圖5中，在第3導體層6與第2絕緣層7之間設置接著劑層亦可。
(5)申請專利範圍的各構成要素與實施形態之各部的對應關係
以下，針對申請專利範圍的各構成要素與實施形態之各部的對應範例加以說明，但是，本發明係並不限定於以下範例。
於前述實施形態中，層積體10、20係貼合導體層積板之範例，無電解銅電鍍層8係導電體層之範例。
作為申請專利範圍的各構成要素，亦可使用具有記載於申請項之構造或功能之其他各種要素。
[實施例]
以下，針對關於本發明的實施例之貫通孔形成方法，參考圖面並說明。
(a)實施例1
圖6係揭示實施例1之貫通孔形成方法之順序的說明圖。
在本實施例，準備有關於前述第1實施形態之層積體10(圖1)。該層積體10之第1導體層1的厚度係18 μm，接著劑層2的厚度係25 μm，絕緣層3的厚度係12.5 μm，第2導體層4的厚度係18 μm。
如圖6(a)所示，最初形成第1貫通孔30之前，使用圓割加工法，將雷射光照射於層積體10，藉此，形成孔徑50 μm的貫通孔30a。
接著，如圖6(b)所示，使用圓割加工法，將雷射光照射於前述貫通孔30a的內壁，藉此，形成孔徑100 μm的第1貫通孔30。
接著，如圖6(c)所示，使用圓割加工法，將雷射光照射於前述第1貫通孔30的內壁，藉此，除去半徑方向的25 μm。藉此，於層積體10形成孔徑150 μm的第2貫通孔31。
再者，第1貫通孔30及第2貫通孔31的形成時之雷射光所致之加工條件係如以下所述。
作為光源，使用包含藉由半導體雷射激起之釹(Nd)的YAG(Yttrium Aluminium Garnet)雷射。雷射光的波長係355nm，雷射光的直徑係25 μm，輸出係4.2W，雷射光的照射之移動速度係250mm/秒。
(b)實施例2
在本實施例，準備有關於前述第2實施形態之層積體20(圖5)。該層積體20之第1導體層1的厚度係18 μm，第2接著劑層5的厚度係10 μm，第1絕緣層3的厚度係12.5 μm，第1接著劑層2的厚度係25 μm，，第3導體層6的厚度係18 μm，第2絕緣層7的厚度係25 μm，第2導體層4的厚度係18 μm。
接著，與實施例1相同，於層積體20形成孔徑150 μm的第2貫通孔31。
(c)比較例1
在本比較例，準備有關於前述第1實施形態之層積體10(圖1)。然後，利用1次的圓割加工法，於層積體10形成孔徑150 μm的貫通孔。
(d)比較例2
在本比較例，準備有關於前述第2實施形態之層積體20(圖5)。然後，利用1次的圓割加工法，於層積體20形成孔徑150 μm的貫通孔。
(e)各實施例及各比較例的評估於實施例1及比較例1的層積體10的接著劑層2中，測定藉由雷射光所致之熱能而剥離之深度。測定結果係分別為13.7 μm及14.6 μm。再者，此深度係以第2貫通孔31的內壁之第1導體層1作為基準者。
又，於實施例2及比較例2的層積體20的第1及第2接著劑層2、5中，測定藉由雷射光所致之熱能而剥離之深度。測定結果係分別為4.6 μm及9.8 μm。再者，作為該當測定結果，係分別計算出第1接著劑層2及第2接著劑層5之深度的平均值。
由以上結果，可知藉由兩個功能形成第2貫通孔31，抑制了第2貫通孔31之內壁的各接著劑層的剥離。
1．．．第1導體層
2．．．第1接著劑層
3．．．第1絕緣層
4．．．第2導體層
5．．．第2接著劑層
6．．．第3導體層
7．．．第2絕緣層
8．．．無電解銅電鍍層
9．．．電解銅電鍍層
1a，4a．．．導體圖案
10，20．．．層積體
11．．．接觸部
12．．．覆蓋層
13．．．無電解金電鍍層
30．．．第1貫通孔
31．．．第2貫通孔
30a．．．貫通孔
A．．．照射面積
圖1係揭示作為貼合導體層積板的層積體之範例的剖面圖。
圖2係揭示使用圖1的層積體之配線電路基板的製造工程的模式剖面圖。
圖3係用以說明於層積體形成第1貫通孔之貫通孔形成方法的說明圖。
圖4係用以說明於層積體形成第2貫通孔之貫通孔形成方法的說明圖。
圖5係揭示層積體之其他範例的剖面圖。
圖6係揭示實施例1之貫通孔形成方法之順序的說明圖。
10．．．層積體
30．．．第1貫通孔
31．．．第2貫通孔

Claims (12)

  1. 一種貫通孔形成方法，係於導體層與絕緣層經由接著劑層而層積所構成之貼合導體層積板，形成貫通孔的貫通孔形成方法，其特徵為具備：於前述貼合導體層積板，形成第1貫通孔的工程；及利用藉由雷射光去除前述第1貫通孔的內週壁，以與前述第1貫通孔略同心形成直徑大於前述第1貫通孔之第2貫通孔的工程；形成前述第2貫通孔的工程，係包含以描繪出從前述第1貫通孔的中心區域，通過欲形成之前述第2貫通孔所對應之圓周的一部分而回到前述中心區域的軌跡之方式，來進行雷射光的照射。
  2. 如申請專利範圍第1項所記載之貫通孔形成方法，其中，形成第1貫通孔的前述工程，係包含藉由雷射光照射前述貼合導體層積板，形成前述第1貫通孔。
  3. 如申請專利範圍第1項所記載之貫通孔形成方法，其中，前述貼合導體層積板，係包含複數前述導體層。
  4. 如申請專利範圍第1項所記載之貫通孔形成方法，其中，前述絕緣層，係包含聚醯亞胺。
  5. 如申請專利範圍第1項所記載之貫通孔形成方法，其中，前述接著劑層，係包含丙烯酸系接著劑、環氧系接著劑及橡膠系接著劑中至少之一。
  6. 如申請專利範圍第1項所記載之貫通孔形成方法，其中，前述導體層，係包含銅箔。
  7. 一種配線電路基板的製造方法，其特徵為具備：準備於絕緣層的兩面，至少經由1層接著劑層而具有導體層之貼合導體層積板的工程；形成貫通前述貼合導體層積板之貫通孔的工程；於前述貫通孔的內週面及前述導體層的表面，形成導電體層的工程；及加工前述導體層而形成導體圖案的工程，形成貫通孔的前述工程係包含：於前述貼合導體層積板，形成第1貫通孔的工程；及利用藉由雷射光去除前述第1貫通孔的內週壁，作為前述貫通孔，形成以與前述第1貫通孔略同心而直徑大於前述第1貫通孔之第2貫通孔的工程；形成前述第2貫通孔的工程，係包含以描繪出從前述第1貫通孔的中心區域，通過欲形成之前述第2貫通孔所對應之圓周的一部分而回到前述中心區域的軌跡之方式，來進行雷射光的照射。
  8. 如申請專利範圍第7項所記載之配線電路基板的 製造方法，其中，形成第1貫通孔的前述工程，係包含藉由雷射光照射前述貼合導體層積板，形成前述第1貫通孔。
  9. 如申請專利範圍第7項所記載之配線電路基板的製造方法，其中，前述貼合導體層積板，係包含複數前述導體層。
  10. 如申請專利範圍第7項所記載之配線電路基板的製造方法，其中，前述絕緣層，係包含聚醯亞胺。
  11. 如申請專利範圍第7項所記載之配線電路基板的製造方法，其中，前述接著劑層，係包含丙烯酸系接著劑、環氧系接著劑及橡膠系接著劑中至少之一。
  12. 如申請專利範圍第7項所記載之配線電路基板的製造方法，其中，前述導體層，係包含銅箔。
TW096122609A 2006-07-04 2007-06-22 貫通孔形成方法及配線電路基板的製造方法 TWI481329B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006183994A JP5177968B2 (ja) 2006-07-04 2006-07-04 貫通孔形成方法および配線回路基板の製造方法

Publications (2)

Publication Number Publication Date
TW200814888A TW200814888A (en) 2008-03-16
TWI481329B true TWI481329B (zh) 2015-04-11

Family

ID=38917886

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096122609A TWI481329B (zh) 2006-07-04 2007-06-22 貫通孔形成方法及配線電路基板的製造方法

Country Status (5)

Country Link
US (1) US7665208B2 (zh)
JP (1) JP5177968B2 (zh)
KR (1) KR101336485B1 (zh)
CN (1) CN101102648B (zh)
TW (1) TWI481329B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102427670A (zh) * 2011-11-08 2012-04-25 汕头超声印制板（二厂）有限公司 一种印刷电路板的减薄铜层方法
CN104221135B (zh) * 2012-03-29 2017-10-24 绿点高新科技股份有限公司 双面电路板及其制备方法
CA2881179C (en) 2012-08-28 2018-01-02 Saint-Gobain Glass France Coated pane having areas in which the coating is partially removed
US9452070B2 (en) 2012-10-31 2016-09-27 Covidien Lp Methods and systems for increasing a density of a region of a vascular device
JP6322066B2 (ja) * 2014-06-26 2018-05-09 日本特殊陶業株式会社 配線基板の製造方法
CN109822237A (zh) * 2018-12-26 2019-05-31 惠州市金百泽电路科技有限公司 一种用于陶瓷电路板的高真圆度通孔激光加工方法
KR102128007B1 (ko) * 2020-03-10 2020-06-29 디에스하이테크 주식회사 Pet 레이저 드릴 가공 방법
CN114643428A (zh) * 2020-12-17 2022-06-21 钛昇科技股份有限公司 基板的贯通孔形成方法
CN112867232A (zh) * 2020-12-31 2021-05-28 鹤山市世安电子科技有限公司 一种高密度集成线路板复合标靶及其制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200534947A (en) * 2004-04-19 2005-11-01 Electro Scient Ind Inc Methods of drilling through-holes in homogenous and non-homogeneous substrates

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04315551A (ja) * 1991-04-10 1992-11-06 Minolta Camera Co Ltd Ｎｃデータ作成装置
JPH07115272A (ja) * 1993-10-20 1995-05-02 Hitachi Ltd 薄膜多層配線実装基板の製造方法及び製造装置
US5841099A (en) * 1994-07-18 1998-11-24 Electro Scientific Industries, Inc. Method employing UV laser pulses of varied energy density to form depthwise self-limiting blind vias in multilayered targets
JPH09296156A (ja) * 1996-05-01 1997-11-18 Ajinomoto Co Inc 金属薄層付き多層プリント配線板用層間接着フィルム、及びこれを用いた多層プリント配線板とその製造法
US5841102A (en) * 1996-11-08 1998-11-24 W. L. Gore & Associates, Inc. Multiple pulse space processing to enhance via entrance formation at 355 nm
US5837964A (en) * 1998-01-16 1998-11-17 Chromalloy Gas Turbine Corporation Laser drilling holes in components by combined percussion and trepan drilling
JP2003229325A (ja) * 2001-11-28 2003-08-15 Kyocera Corp 電子部品の製造方法
JP2003204137A (ja) * 2002-01-09 2003-07-18 Hitachi Via Mechanics Ltd レーザー穴あけ加工方法
JP2005072324A (ja) 2003-08-26 2005-03-17 Mitsubishi Gas Chem Co Inc Ｕｖレーザーによる貫通孔の形成方法
US7057133B2 (en) * 2004-04-14 2006-06-06 Electro Scientific Industries, Inc. Methods of drilling through-holes in homogenous and non-homogenous substrates
JP2006026665A (ja) * 2004-07-13 2006-02-02 Sumitomo Heavy Ind Ltd レーザ穴あけ加工方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200534947A (en) * 2004-04-19 2005-11-01 Electro Scient Ind Inc Methods of drilling through-holes in homogenous and non-homogeneous substrates

Also Published As

Publication number Publication date
CN101102648B (zh) 2011-03-16
JP5177968B2 (ja) 2013-04-10
US20080005898A1 (en) 2008-01-10
US7665208B2 (en) 2010-02-23
CN101102648A (zh) 2008-01-09
KR101336485B1 (ko) 2013-12-03
JP2008016520A (ja) 2008-01-24
TW200814888A (en) 2008-03-16
KR20080004378A (ko) 2008-01-09

Similar Documents

Publication Publication Date Title
TWI481329B (zh) 貫通孔形成方法及配線電路基板的製造方法
JP5290455B2 (ja) 積層体の製造方法
CN101352109B (zh) 印刷线路板及其制造方法
KR101475109B1 (ko) 다층배선기판 및 그의 제조방법
TWI413473B (zh) 兩面電路基板及其製造方法
US9756735B2 (en) Method for manufacturing printed wiring board
WO1998031204A1 (fr) Plaquette de circuit imprime et son procede de fabrication
KR20090037794A (ko) 배선 기판 및 그 제조 방법
JP2004031710A (ja) 配線基板の製造方法
KR100691297B1 (ko) 프린트배선판및 그 제조방법
JP2006237088A (ja) 多層プリント配線板の製造方法
WO1999026458A1 (en) Multilayer printed wiring board and method for manufacturing the same
JP4456834B2 (ja) レーザ加工方法およびこれに用いるキャリア付金属箔
JP2015204379A (ja) プリント配線板
KR20100068185A (ko) 플렉서블 프린트 배선 기판용 적층체 및 플렉서블 프린트 배선 기판, 그리고 이들의 제조 방법
JP4736251B2 (ja) フィルムキャリア及びその製造方法
KR100694668B1 (ko) 도금 인입선 없는 패키지 기판 제조방법
JP3296273B2 (ja) 多層プリント配線板及びその製造方法
JP2025186809A (ja) 電子部品内蔵プリント配線板
JPH11154789A (ja) 多層電子部品搭載用基板及びその製造方法
JP5251900B2 (ja) 配線板の製造方法
JP2010182927A (ja) プリント配線板の製造方法及びその方法で製造されたプリント配線板
JP2001015560A (ja) フィルムキャリアの製造方法
JP2000252633A (ja) 多層配線基板の製造方法
JPH11126804A (ja) 多層配線ｔａｂテープの製造方法