TW200814234A - Method for forming a strained transistor by stress memorization based on a stressed implantation mask - Google Patents

Description

200814234 九、發明說明： 【發明所屬之技術領域】 本文所揭示的專利標的大體有關於積體電路的形成， . 且更特別的是有關於藉由使用應力引發源（例如，受應力之 ^ 被覆層（stressed overlayer)及類似者)來形成具有受應變之 通道區（strained channel region)的電晶體，以增進MOS電 晶體之通道區内的電荷載子移動率（charge carrier mobility) ° •【先前技術】 積體電路的製造需要根據指定的電路佈局在給定的晶 片區域上形成大量的電路元件，其中場效電晶體為包括數 位電路之複雜電路的重要組件。一般而言，目前已實施多 種製程技術，其中，對於複雜的電路，例如微處理器、儲 存晶片、及類似者’由於有鑑於操作速度及/或耗電量及/ 或成本效率的優異特性，CMOS技術為目前最有前景的方 參法之一。在使用CMOS技術來製造複雜的積體電路期間’ 有數百萬個電晶體（亦即，N通道電晶體與P通道電晶體） 形成於包含結晶半導體層的基板上。不論所考量的是 道電晶體還是P通道電晶體，M0S電晶體都含有所謂的 PN接面（junction) ’其係由以下兩者的界面形成·南7辰度 捧雜的(highly doped)》及極/源極區、配置於該没極區與該源 極區之間的反向掺雜通道區（inversely doped channel region) ° 用形成於通道區附近且藉由薄絕緣層而與該通道區分 5 94057 200814234 的閘極電極來控制通道區的導電率，亦即導電通道的驅 動電流能力。在施加適當的控制電壓於閘極電極來形成導 電通道後，通道區的導電率會取決於摻質濃度、多數電荷 •載子的移動率，且對於通道區在電晶體寬度方向的給定延 ,伸部伤而吕，其係取決於源極區與汲極區之間的躁離，該 距难也被稱作通道長度。因此，通道區的導電率為決定 MOS電晶體之效能的主要因素。因此，減少通道長度，以 及減少與通道長度相關聯的通道電阻率，以致通道長度成 _為用來提高積體電路之操作速度的重要設計準則。 然而，持續縮減電晶體尺寸涉及多項與此相關聯的問 題（例如，通道的可控制性減少，這也被稱作短通道效應、 及類似者）必須加以解決，以免過度地抵消掉逐步減少 MOS電晶體通道長度所得到的優勢。持續減少關鍵尺寸 (亦即，電晶體的閘極長度）則需要適應以及可能需要開發 咼度複雜的製程技術，例如，用來補償短通道效應。已有 籲提出可藉由對於給定通道長度增加通道區的電荷載子移動 率，從而提供實現改善效能的潛力，而能與未來技術節點 的進展匹敵，同時避免或至少延缓在與裝置縮放尺寸 (device scaling)相關聯之製程適應所遇到的許多問題。 用來增加電荷載子移動率的一個有效機構是修改通道 區内的晶格結構，例如藉由在通道區附近產生拉伸(tensiie) 或壓縮（C〇inpressive)應力以便在通道區内產生對應的應變 (strain)，其分別導致用於電子和電洞之修改的移動率。例 如，就標準的晶向（crystall〇graphic 〇demati〇…而言，在通 94057 6 200814234 适區中/口著通迢長度方向產生單軸拉伸應變增加了電子移 =丄Π。’:二於拉伸應變的大小與方向，可增加移動夕 _ -量。另一方面，就組構與上述相同的通道區而言， •縮應變可增加電洞之移動率，從而提供提高？型電晶體之 效月匕的潛力。引進應力或應變工程技術至積體電路製造是 對於下-代裝置而言極有前景的方法，因為，例如，受應 變之柯視為是“新型，，的半導體材料，這使得製造快^ 強力的半導體裝置成為有可能而不需昂貴的半導體材料， 同時仍可使用許多廣為接受的製造技術。 :在某些方法中’企圖使用由例如永久性覆蓋層、間隔 體元件及類似者所產生料應力（external stress)來產生想 要的應變於通道區内。雖然是有前景的方法，但對於例二 以接觸層、間隔體（spacer)及類似者來提供外應力至通道區 内以產生想要的應變於其中，藉由施加指定的外應力而在 逞區中產生應變的製程可能取決於應力轉移機構的效 率。因此，對於不同的電晶體類型，必須提供不同的受應 力之被覆層，導致複數個額外之製程步驟，其中，特別是二 任何頜外的微影步驟（lith〇graphy step)都會使整體的生產 成本顯著增加。 在另方去中’係於中間製造階段，在閘極電極附近 形成大體非晶化區（substantially am〇rphized regi〇n)，然後 在形成於電晶體區域上方的受應力層（stressed “γΐ)之存 在下，可使它再結晶。在用於使晶格再結晶的退火製程期 7 94057 200814234 s 間’在有由被覆層產生的應力下，晶體會成長並且產生受 應變的晶體。於再結晶後，可移除犧牲應力層，其中在再 成長晶格部份内仍可“保留，，一些應變量。這種效應一般 -稱作應力記憶（stress memorization)。雖然確實的機構尚未 •完全了解，咸信在覆蓋之多晶矽閘極電極中會產生某一程 度的應變，即使應力引發層移除後，它仍會存在。由於在 移除初始應力層後該閘極結構仍維持著某些應變量，對應 的應、欠也可轉到再成長的晶體部份，從而也可保持某一部 份的初始應變。 該應力記憶技術有利於與其他的“永久性，，應變引發源 結合，例如受應力的接觸式姓刻中止層、受應變的嵌入半 導體材料及類似者，以便增加應變引發機構的整體效率。 不過，·§知朿略可能需要另一微影製程用來圖案化與電晶 體類型有關的額外犧牲應力層，從而使整體的生產成本更 為增加。 轉明係針對各種方法可用來避免或至少減少上述問 題中之一個或多個效應。 【發明内容】

以下提出本發明之簡化的概I 日7概要以供基本瞭解本發明的 某二怨樣。此概要並非本發明的徹底總結。其非音欲 本發明，關鍵或重要元件或者是描繪本發明的範疇。；一 之 說明的前言。 从出―些概純為以下更詳細 一般而言’本發明係有關於_種用應力記憶法來形 94057 8 i 200814234 具有受應變之通道區之電晶體元件的技術，其中可減少微 影步驟的數目，從而也可減少高度先進積體電路的整體生 產成本。應力記憶技術的微影步驟數目可藉由形成植入遮 -罩（implantation mask)以便包含高本徵應力（intrinsie以代㈦ •來減少，其中在退火製程期間，在有植入遮罩存在的情況 下，在各個被植入遮罩覆蓋的電晶體元件中可有效地轉移 本徵應力。結果，由於數種製造階段可能需要用到植入遮 罩（通常用來作為阻劑遮罩（resist mask))，各個微影步驟可 馨有效率地用來圖案化具有想要之應力特性的硬遮罩植入 層。因此，該應力記憶技術可有效地與其他岛應變引發機 構、、且δ同日t不系要額外的光微影（photolithography)步驟。 根據本文所揭示之一例示實施例，一種方法包含：用 第植入遮罩覆蓋接收具有第一導電類型之摻質加） 物種的第一區，該第一區是在半導體層中且與第一閘極電 極相鄰，該第一植入遮罩包含指定的第一本徵應力。該方 馨法更包含：植入具有第二導電類型的摻質物種至與第二閘 極=相鄰的第二區中，其中該第二區未被該第植入遮 罩设孤最後，在該第一植入遮罩之受應力部份 Portion)存在的情況下，退火該第一區與該第二區。 根據本文所揭示之另一例示實施例，一種方法包含·· ί f Γ摻質物種導入第一電晶體中，同時用第一植入遮罩 覆盍第二電晶體，該第一植入遮罩包含第一本徵應力。此 “方去包含·在至少該第一植入遮罩之受應力部份存 在的情況下，退火該第一及第二電晶體。 94057 200814234 曰日 …^本文所揭示之另一例示實施例，一種方法包含 开y成第植入遮罩以暴露出第—電晶體且覆蓋第二電 體其中該第-植入遮罩包含第一類型之本徵應力。此外 基於該第—植人遮罩，將第—摻質物種導人該第-電晶選 中J後纟至少該第一植入遮罩之受應力部份存在的惰 況下’退火該第二電晶體。另外，形成第二植入遮罩以覆 蓋該第-電晶體且暴露出該第二電晶體，其中該第二植入 遮罩包含第二類型之本徵應力。此外，基於該第二植入遮 罩來將第二摻質物種導人該第二電晶體t，且在至少該第 二植入遮罩之受應力部份存在的情況下，退火該第一電 體〇 日日 【實施方式】 以下描述本發明的各種例示實施例。為了使說明清 楚，林利說明書沒有描述實際實作的所有特徵。當^ 解’在開發任—此類的實際實施例時，必需做許多實 •寸定的決策以達成開發人員的将定目標，例如符合與系 、、先相關及商務相關的限制，這些都會隨著每—個實作而有 :不同。此夕卜’應瞭解’此類開s既複雜又花時間，不過 —本領般技術人員而言在閱讀本揭示内容後將是例 行工作"般。 士現在將參照_來描述本專職的。㈣_示於闲 :的各種結構、系統及裝置均僅供解釋且藉此使 不會被熟諳此藝者所羽釦从,# 乂 月 f所白知的細卽混裙。雖然如

附圖用來描述及魅經士议。口几 ，7 A 解釋本毛明的例不實施例。應理解及解釋 94057 10 200814234 本文所使用之字彙和片語的意〜 理解的一致。本 令唄埤之技術人貝所 玫士姑一 土 又寸,疋我的術語或片語（亦即，盥孰 二：技蟄者所理解的一般及業界慣用意 義、: 1用術語或片語的-貫用法來暗示。在 義): -要術語或片語具有特定的音我 於心 δ ’該特殊^義會在本專利說明書中以直 日的疋義方式提供該術語或片語的特殊定義。 …ΐ:言，本文所揭示的專利標的係提供-種技術用 右=有受應變之通道區的先進電晶體元件的製程期間 Ρ;期門用應力記憶技術(SMT)。眾所周知，在各種製造 W又期間，必須將摻質物種引人各個半導體區中以適當地 調整各個區域的導電率。例如，一般可根據植入製程來形 成場效電晶體的沒極和源極區，其中導電類型不同的電晶 體則需要不同的摻質物種，這是藉由提供植入遮罩來選擇 性地導入摻質物種。根據本文所揭示的專利標的，在各個 ，植入製程中之-個或多個製程中，可提供對應的植入遮 罩至父疋°卩彳77地，开》式為尚度受應力的材料，然後在後 續的退火製程期間’它可用作為應力引發源，其中係使各 個半導體區巾之已損傷或故意非晶化部份（a勤柳zed portion)再成長，以便各自得到由上覆之受應力之植入遮罩 產生的應變。結果，可提供有效率的應變引發機構而不需 要額外的叩貴光微影步驟’藉此可增加電晶體效能同時與 習知方法相比，製程複雜度不會明顯增加。在尖端的應用 中，在通道區内及下方的汲極和源極區及/或各個半導體合 94057 11 200814234 ί中：ΐ:可提供多種不同的應變引發機構’例如受庫力 的-久性介電層，例如接觸式侧中止層 =二 體元件、受應蠻的主道碰， 又應力的間隔 ^牛驟：¥體材料’這需要額外高度複雜的製 …知步驟’仗而會顯著拉高整體的生產成本。由於該 間或犧牲材料層可提供效率高的方法二 逸一曰曰：疋件二的應變，本文所揭示的專利標的使得 一顯著增強前述的應力誘導機構成為有可能而實質 上不會增加生產成本。 、、 在本文所揭示的-些例示實施例中，用於形成各個受 μ力之植人料的製程步驟可與其他的製程步財效率地 組合y列如間隔體元件的移除、間隔體元件的形成及類似 者，藉此與不使用應力記憶技術或根據額外之微影步驟來 進行應力記憶技術的習知策略相比，以便更進—步減少額 外製程複雜度的程度。此外，結合尖端的退火技術，其中 係基於雷射輻射或閃光輻射來實現極短的退火時間，^製 程期間可故意產生數次的實質晶格損傷以便重覆地讓已損 傷的半導體材料受應變地再成長，其中，由於退火時間極 短，大體可抑制摻質的顯著擴散。結果，本發明的原理可 立即應用於需要受不同應力之植入遮罩的不同電晶體類 型，而不需另外的微影步驟，藉此可實現適用於不同電晶 體類型（例如Ρ通道電晶體與Ν通道電晶體）的有效應變工 程技術。另外，重覆的退火順序可更進一步增強在先前已 摻雜之半導體區域内的摻質活化程度。在其他的情形中， 藉由適當地選擇受應力之植入遮罩的光學特性可減少或避 94057 12 200814234 免不想要的重覆摻質活化或退火，以便大幅減少被覆蓋之 半導體區域内的能量沉積（energy depositi〇n)。因此，應瞭 解，雖然在描述於本申請案的具體實施例中，基於犧牲層 •的應變引發機構可稱作用於在各個通道區中產生應變的^ . 來源，但本發明的原理有利於與其他的應力引發機構及 應變引發機構結合。 第1 a圖示意地圖示包含基板2 〇 1的半導體裝置1⑽， 該基板101上已形成半導體層丨03，例如矽基（silic〇n_based) 半$體層’它可視為含有大量矽的半導體材料，例如π 原子百分比或更多，同時也可存在其他的原子種類，例如 鍺、碳、或任何其他的半導體合金、摻質及類似者。應瞭 解，在一些例示實施例中，該半導體層103:可代表基板101 的上半部以便提供“基體（bulk)”組構，而在其他實施例中， 可提供埋藏絕緣層（未圖示），其上可形成半導體層丨03以 便提供絕緣體上覆矽（S0I)組構。在半導體層103中及上 ,方’可提供第一電晶體元件150A與第二電晶體元件 150B，兩者可用例如隔離結構102(例如溝槽隔離或任何其 他合適的隔離組構)隔開。在一些例示實施例中，電晶體 1+50A、150B可代表導電類型不同的電晶體，例如p通道 電晶體與N通道電晶體，而在其他的情形下，電晶體 A 15可代表屬於不同功能區塊（例如邏輯區塊、記 憶體區域及類似者）的電晶體元件，其中電晶體150A、150B 可代表相同或不同的導電類型。就此情形而言，取決於電 路佈局，電晶體150A、150B可裝設於不同的晶片區域。 13 94057 200814234 %晶體150A、150B可包含各自的閘極電極ι〇5Α、i〇5B， 兩者的侧壁可开> 成各自的間隔體結構1 、1 〇7b。此外， 閘極電極105A、105B各自用閘極絕緣層1〇6A、1〇6B來 與各自的通道區ΠΙΑ、111B隔開。此外，在各自的通道 區111A、111B附近可界定各自的延伸區^2 A、J。在 此製造階段中，第一電晶體150A可能在其中已形成深汲 極和源極區113A。應瞭解，在一個例示實施例中，各個汲 極和源極區113A和延伸區112A可因任何在前的植入製程 而仍然處於高度損傷或非晶化狀態（am〇rphized打射幻。同 樣’在此製造階段中，取決於前面的製程經歷，延伸區USB 和第二電晶體150B的半導體層103在下面的部份可仍然 處於高度損傷或非晶化狀態。如下文所詳述的，在其他的 例示實施例中，電晶體15〇A、15〇B之其中一個或兩個的 半導體層103可大體在結晶狀態中。 此外，在第一及第二電晶體Ϊ50Α、150B上方可形启 襯墊材料104,其中襯墊1C)4可用作為姓刻中止層以用友 圖案化形成純刻中止们〇4上方的遮罩層⑽。遮罩^ 109可由任何合適的材料組成，例如二氧化矽、氮化矽石 類似者’且可形成能包含高本徵應力，例如拉伸：壓縮肩 ^ ’大小達1.8 GPa(十億巴斯卡）或甚至更高。例如，如身 弟一電晶體150A代表其中通道區⑴八是要接收拉伸應 的N通道電晶體，遮罩層1〇9可設有高本徵拉伸應力了 將該應力有效率地轉移至通道區111A、，甚至在 造階段移除遮罩層1G9後可保留至少—部份於其〇面 94057 14 200814234 ί ’ ΐ果電晶體15〇A代表p通道電晶體，遮罩層109可 X有Π [縮應力，然後在各個退火製程期間可將該應力轉 ^通道區111A中’這在下文會加以說明。在一個例示 把例中’遮罩層109相對於用來形成對應阻劑遮罩ιι〇 .的光阻材料可具有附著性增加的表面層1〇8，該光阻遮罩 n〇係覆盍第一電晶體150A同時暴露出第二電晶體 0B亦即，开> 成於第二電晶體MOB上方之遮罩層109 ^附著表面| 1 〇8的對應部份。例如，當以受高度應力之 氮化石夕的形式來提供遮罩層1〇9時，表φ層1〇8可包含二 氧=矽。至於其他的情形，表面層1〇8可代表遮罩層 之氧電漿（oxygen plasma)處理過的表面部份。 用於形成如第la圖所示之半導體裝置1〇〇的典型加工 /爪耘可包含下列製私。在提供有半導體層丨们形成於其上 的，板101後，可進行適當的製造順序以便界定用於^一 及第二電晶體150A、150B的各個電晶體區。例如，基於 ⑩廣為接受的技術，可形成各自的隔離結構（例如，隔離結構 102)。為此，可使用光微影、蝕刻、沉積及平坦化技術。 之後，可進行任何植入製程以建立第一及第二電晶體 150A、150B的必要摻質分布（d〇pam pr〇file)，例如相對於 通道摻雜（channel doping)及類似者。 之後，基於廣為接受的製程策略，可形成各自的閘極 電極105A、105B和閘極絕緣層i〇6a、(為了方便， 若合適可省略表示與第一或第二電晶體15〇A、15〇b相關 聯的字母）。在一些例示實施例中，可由多晶矽形成閘極電 94057 15 200814234 極105A、105B，同時閘極絕緣層106Α、1〇6β可包含二氧 化矽、氮化矽、氮氧化矽（silicon oxynitride)或任何其他合 適的介電材料。 ° 之後，可進行合適的植入製程，例如預非晶化植入 (pre-amorphization implantati〇n)用來實質上非晶化各自與 閘極電極105A、105B相鄰的半導體區，之後，如有必要^ 可進行各自的環狀植入（hal〇 implantati〇n)以及用於延伸 區112A、112B的植入順序。為此目的，在各個閘極電極 105A、105B的側壁處可形成豸當的偏移間隔體（他以 spacer，未圖示）。應瞭解，當電晶體15〇a、15妞為導電 類型不相同的f晶體（例如各為N通道電晶體與p通道電 晶體)時’該等延伸區112八可包含第一導電類型的摻質而 延伸區聰彳由與第一導電類型不同的第二導電類型摻 質組成。就此情形而言，可提供各自的植人遮罩以便個別 形成各自的延伸區U2]B、U2A。

之後，基於廣為接受的技術，可形成側壁間隔體 1〇7Α: 107B ’例如’可包括沉積襯墊材料，接著沉積適當 的間隔體材料，抓^π备乂 μ A 一尸 口 ]如虱化矽、二氧化矽及類似者。然後， 可非等向性飿刻對應的間隔體材料以提供間隔體1〇7八、 。之後設計過的植人縣形成祕極和源 :區人113八其中第二電晶體15〇B可用各個阻劑遮罩（未圖 ^罩、接下來，基於廣為接受的技術，可形成襯墊 ’列如電聚增強化學氣相沉積（PECVD)及類似者。之 94057 16 200814234 ^可形成料層⑽’例如請 製程參數藉此可得到想要的高本徵應力。眾：：： = 氮化矽具有高本徵壓縮或拉Ί ° β .如在沉積製程期間的沉積二應力厂中基於製程參罐 '乂 類型及大小。至於其他的情形，基 , D’可使二氧切具有各自的本靜力，並中 徵Z制各個製程參數以便得到有想要之類型及大小的本 或蕪2例如藉由電裝處理先前已沉積之遮罩層109， 1^別的表面層（此層對於待沉積於遮罩層109 劑材料提供增加之附著性），可形成表面層 爲如果提供遮罩層109作為氮化石夕材料，可以二 ^切層的形式提供表面層⑽(對於多種習知的阻劑材 展現增加之附著性)。至於其他的情形，當遮罩層 本身對練料具有足夠的附著性時，可省略各自 的表面層108。在其他的例示實施例中，當遮罩層⑽的 面拓撲㈣faee tGpGgraphy)對於後續之光微影製程 可此有負面影響時’可提供平坦化層（planadzati(miayer， 未圖不）以便在沉積阻劑材料之前實質地平坦化裝置ι〇〇 的表面拓撲。之後，可沉積任何合適的阻劑材料且用廣為 接文的光微影製程曝光以便在任何後曝光處理 _t-exposure treaiment)之後，提供阻劑遮罩ιι〇，如第 la圖所示。基於阻劑遮罩11〇，裝置1〇〇可暴露於钱刻環 境(etch ambient) 114 ’其係經設計成可移除遮罩層i 〇9及表 94057 17 200814234 面層108的暴露部份（若有的話），以便使第二電晶體 暴露於後續的植入製程，在該製程期間，至少剩餘的遮罩 層109可用作為植入遮罩。 . 第1b圖示意地圖示用蝕刻製程114移除層109及108 •之恭露部份後的半導體裝置1〇〇。在一些例示實施例中， 在蝕刻製程114期間，也可由第二電晶體15〇B移除掉襯 墊104,而在其他的例示實施例中，當各個在後續植入製 耘115期間的附加遮罩效果（masking effect)對於由植入製 転115產生之各個深汲極和源極區U3b的所得橫向摻質 分布（lateral dopant pr0file)沒有不利的影響時，可留 墊104。在圖示於第lb圖的例示實施例中，基於阻劑遮罩 110和已圖案化的遮罩層1〇9,可進行植入製程115，通常 疋提供其中之一部份之高本徵應力的高效率植入遮罩，亦 即，已圖案化的遮罩層109。在製程115的離子轟擊期間 保留阻劑遮罩11〇可顯著減少任何鬆弛效應（reiaxati⑽ _ effect) ’否則可能在遮罩層1〇9用作為製程115的單一植 入遮罩時產生鬆弛效應。在其他的例示實施例中，在植入 製程115之前，當遮罩層109的厚度足以有效擋住製程ιΐ5 的每隹子韓辜而且也保留厚度足夠、有想要之高本徵應力的 殘留層部份時，可移除阻劑遮罩丨丨〇。 第1 c圖示意地圖示在移除阻劑遮罩丨丨〇之後的半導體 裝置100。此外，裝置100經受退火製程116，製程116 可设計成能有效活化各個汲極和源極區1 1 3 A、〗i 的掺 質物種，而且也可能結合活化各個延伸區n2A、n2B内 94057 18 200814234

的摻質。如前文所述，由於前面的植入製程是用來形成汲 極和源極區113A而且由於先前可能已執行非晶化植入， 可能已造成了南度的晶格損傷。結果，在退火製程116期 •間’再成長對應之已相傷的晶格部份，其中，由於在第一 '電晶體150A上方有高度受應力的遮罩層1〇9，各個再結晶 製程（re-crystallization process)會產生汲極和源極區ll3A 的受應變之晶格部份，也會在毗鄰的通道區U1A中引發 各自的應變。雖然尚未完全瞭解，假定各自的應變在閘極 釀電極105A纟會產生，而且由於有特殊的多晶組構 (polycry stalline configuration)，即使在移除遮罩層 1〇9 後 仍可保留某一數量的應變。在一些例示實施例中，退火製 程116可包含基於雷射或基於閃光、可實現極短曝光時= 的退火製程，這可產生有效率的再結晶製程及活化狀態， 且可減少或抑制摻質物種在各個延伸區112八、及汲 極和源極區U3A、113B内過度擴散。在其他的例示實施 .例中’退火製程H6可包含“低溫，，退火順序，它可用綱 至_°C的溫度範圍來進行，從而也可抑制推質的過度擴 散，同時可有效率地使已損傷的晶格部份再結晶。另外， 可進行另-基於雷射或基於閃光的退火步驟以使摻質的活 化程度增加。、 弟id圖示意地圖示遮罩層潜由第—電晶體i5〇A移 除之後的半導體裝置議。例如，可進行已加以適當地設 擇性餘刻製程，其中襯塾104可提供想要的高㈣ 補性（etch selectivity)。例如，可進行基於廣為接受之處 94057 19 200814234 方的濕化學蝕刻製程用來移除遮罩層1〇9。隨後，例如基 於適當的蝕刻化學處理（etch chemistlT)，可移除襯墊。 口此即使在移除遮罩層109之後，没極和源極區I〗 •與延伸區H2A内仍可保留顯著的應變量，從而也可提供 -各個通道區111A的應變。之後，基於廣為接受的製造策 略，可繼續另外的處理，這些可包含在各個源極和没極區 1ΠΑ、113Β和閘極電極1〇5A、1〇5B中形成金屬矽化物區。 之後，在第一及第二電晶體150A、15〇B上方可形成另外 籲的應力層以便提供另外的應變引發源。例如，在第一電晶 體150A上方可形成具有實質上與遮罩層1〇9相同之本徵 應力的文應力層，從而可更進一步增加各個通道區 内的應變。同樣，在第二電晶體15〇B上方可形成有想要 之類型及大小之本徵應力的各自的受應力層以便增強第二 電晶體150B的效能。 也應瞭解，也可提供其他的應變引發機構來與基於戒

可繼續另外的處理以便基於上述的應力記憶技術

Id圖時所說明的， 記憶技術，在通道 9405? 20 200814234 區U 1A内產生各自的拉伸應變。此外，# 在第一及第二電晶體驗、_上方‘情形而' 應力之被覆層，例如接觸式蝕刻中止層。成各個文 ’ 第1 e圖係根據另一例示實施 罟inn甘士 > j不思地圖示半導體裝 •置100，其中，在圖案化遮罩層1〇9期間，^ 1〇心埜a固、n /月間，也可移除襯墊 (弟 圖）的恭露部份。就此情形而言，當這此細杜由 實質上相同的材料組成時，在共同蝕一 1〇〇 M pe 衣私中私除遮罩層 』間’至>、也可移除間隔體1〇7B。至於其他的情形， 可共同地移除形成於第二電晶體15〇B上方的襯塾刚和 表面層108,隨後在共同钕刻製程中可移除間隔體工議斑 遮罩層1〇9。當已由受應力的間隔體材料形成間隔體 OTA、107B時’移除間隔體聰是有利的，該受應力的 間隔體材料可能包含實質上類型與遮罩層109相同的應 力。結果，藉由至少移除間隔體1〇7B，上覆應力層的應變 引發機構（例如，將被形成之接觸式蝕刻中止層）可能有增 加的效率，因為各個應力材料的配置位置可更加靠近閘極 電極和各個通道區111B。至芦其他的情形，使用蝕刻化學 處理’可由遮罩層1〇9移除掉間隔體元件i〇7A、i〇7B兩 者’該钱刻化學處理對於用於形成間隔體1〇7A、i〇7B之 襯墊材料有適當高之選擇性，同時有效率地移除遮罩層 及襯墊104的材料。以此方式，可大幅增強隨後形成 之文應力之被覆層的應力引發機構，而且實質上不會增加 製程複雜度。 在一些實施例中，上述製程流程也可用來形成電晶體 21 94057 200814234 屢的祕和源極區113“便在第—電晶體講a上方 提供有受應力部份的個別植人遮罩。在各個退火製程期 間，可活化汲極和源極區113A囡栌π ra， ’ 一 匕冋％可用對應的應變使第 a曰 二電晶體150B的汲極和源極區域（還未包括區”坤再成 長°就此情形而言’在由第二電晶體移除各個受應力之植 入遮罩之前或之後，可進行另—個非晶化植人以在第一電 a體15GA中進行上述應力記憶技術之前，至少在第一電 曰曰 體中產生有想要程度的晶格損傷。在移除受應力之植入 遮罩或其受應力部份期間，第—電晶冑15qa 107A也可移除。 ^ 請參考第2 a圖至第2e圖，此時將描述另一例示實施 例’其中與前文在說明第la圖至g le圖時所描述的順序 相比，在較早的製造階段可提供各個受應力的植入遮罩。 ，、在$ 2a圖中，半導體裝置2〇〇，包含有半導體層加 形成於其上方的基板2(Π。此外，在圖示的實施例中，埋 春藏絕緣層220可位於基板201與半導體層2〇3之間。結果， s0I組構是用基板2〇1結合層22〇及2〇3來建立。應^解， 在其他的例示實施例中’當考慮用基體組構時，可省略埋 藏絕緣層220。此外，在半導體層2〇3上方及其中可形成 第一電晶體250A與第二電晶體25GB，其中對應的隔離結 構202可與電晶體250A、250B隔開。此外，在此製造階 段中’可提供各個閘極電極205A、205B並且用閘極絕緣 層如6A、206B而與各自的通道區211A、211B隔開。關 為止已予描述的組件，適用先前在說明半導體裝置 94057 22 200814234 100時所應用的準則。因此，在此省略掉這些組件的進一 步說明。此外，可提供植入遮罩223(例如，阻劑遮罩）以便 暴露出第二電晶體250B同時覆蓋第一電晶體250A。此 - 外，可形成偏移間隔體層221以便至少覆蓋各個閘極電極 .205B、205A 的側壁。 基於與前述(其係參照裝置100的對應組件）類似的製 程，可形成圖示於第2a圖的半導體裝置200。應瞭解，基 於任何合適的技術，可形成偏移間隔體層221以便根據製 •程要求來提供想要的厚度。例如，可用適當的技術_(例如化 學氣相沉積法（CVD))沉積偏移間隔體層221，或用氧化法 及類似者來形成。基於廣為接受的微影技術，可形成植入 遮罩223以便使第二電晶體250B暴露於植入製程224,用 以在暴露的電晶體250B中形成各個延伸區212B。應暸 解，在一些例示實施例中，電晶體250A、250B之其中一 個或兩個可能在製程224之前已經受對應的非晶化植入。 響因此，至少在第二電晶體250B中，半導體層203可能有 顯著部份會有實質的晶格損傷或實質上已被非晶化。 第2b圖示意地圖示處於更進一步之製造階段的半導 體裝置200。在第一及第二電晶體250A、250B上方可形 成有高本徵應力的遮罩層219，其係適合用來增強第二電 晶體250B的效能。此外，如有必要，在層219上可形成 視需要的表面層218以便增強阻劑遮罩225之阻劑材料的 附著性，該阻劑遮罩225係形成於第二電晶體250B上方 同時暴露出第一電晶體250A，亦即，在其上方形成之遮罩 23 94057 200814234 層219的各個部份。 關於用來形成層2〗Q ” 用先前在％明从， 劑遮罩225的製程，適 用无刖在况明罘1 a圖裝罟]ηη + Λ 所應用實質上相同的準則 、、且⑽、1。8及110時 表P通道電晶體時第二電晶趙2遍代 提i、具有壓縮應力的遮罩 ㈣到通道區2仙内的各個應變。之後，基妹何合ΐ 的钱刻技★，使用阻劑遮罩225作_刻遮罩， ^曰曰曰體繼移除掉層219及218。如前文所述，如果因高 度微縮電晶體元件而需要高度尖端的微影技術，基於實質 坦化的表面拓撲，可形成阻劑遮罩225，該表面拓撲 額外的犧牲材料(例如，聚合物材料)來得到，如有 必要，該犧牲材料也可用作為抗反射塗層(ARC)。 第2c圖示意地圖示在移除遮罩層219的 份 =層2哪有㈣）之後以及在料界定第—電晶體2篇 狀之各個延伸區212A的另一植入製程226期間的半導體 衣置200,其中剩餘的遮罩層219和阻劑遮罩可用具 有已圖.案化之遮罩層 早層以的植入遮罩作為它的高度受應力 邛伤。之後，可移除阻劑遮罩225。 、弟2d圖不意地圖示在退火製程226期間的裝置， 該退火製程226用來在有受應力之遮罩層219存在的情況 下使電晶體25GB #已損傷或非晶化部份再結晶。結果， 可再成長有特定應變的各個結晶材料，該應變也可有效率 地轉移到通道區211Β，如前文所解釋的。此外，在退火製 程226期間，可有效率地活化第一及第二電晶體應、 94057 24 200814234 2地内的各個摻質物種，其中，在— 使用先進的技術（例如，美於+鼾]丁果苑例中，可 減少各個摻質物種的擴散。之後，可移除遮里展、） -時閘極電極205B中仍然伴留顯著^ :、 θ 219，同 .文所解釋的。之後，如前Γ所 如，為雍述的，除了其他的機構（例 又應力之被復層及類似者）以外，當裝置200不需要額 外的應力引發機構時，可繼鋒足 、 略…… 外的製程以根據習知的策 略各個深汲極和源極區。在其他的例示實施例中， 可繼績耵文在說明第〗圖第 口主弟id圖％•所描述的製程。亦 ’在弟一電晶體250A中形成深沒極和源極區時，可使 ==力的植人遮罩以便也於稍後之製造階段中應用應力 圮fe'技術於第一電晶體25〇A，如第“圖所示。 第—2e圖示意地圖示根據對應實施例的裝置綱。在 此，在第一電晶體25〇A上方，可形成各個冑應力之遮罩 層209(它可能與已予適當設計的表面層2〇8結合），以用來 料植入遮罩（它可能與各個阻劑遮罩2ig結合）供植入製 程215jL第二電晶體250B中形成各個深没極和源極區 213B。第-電晶體25GA内可能在較早製造階段基於習知 的遮罩機制（masking regime)已形成對應的深没極和源極 區2ΠΑ。應瞭解，離子轟擊215可減少保留在閑極電極 205B内的應力’然而，其中，仍可保留顧著的殘留應變量 以便在通道區211B内提供各個應變。之後，可移除阻劑 遮罩210且可退火裝置200’從而在通道區2nA内產生各 個應變’如前文在說明裝置100時所描述的。 94057 25 200814234 請參考第3a圖至第3f圖，此時將更詳細地描述另外 的例示實施例，其中受應力之植入遮罩的方法有利於結合 侧壁間隔體的形成而用來界定各個電晶體元件的橫向摻質 * 分布。 . 第3a圖示意地圖示半導體裝置300，其係包含：有半 導體層303形成於其上方的基板301。此外，在半導體層 303内及上可形成第一電晶體350A與第二電晶體350B。 在此製造階段中，各個電晶體350A、350B可包含各自形 _成於閘極絕緣層306A、306B上的閘極電極305A、305B， 閘極絕緣層306A、306B係使各自的閘極電極305A、305B 與對應的通道區311A、311B隔開。此外，可形成與各自 的通道區311A、311B毗鄰的延伸區312A、312B。關於迄 今為止已予描述的組件，適用先前在說明裝置100及200 時所應用的相同準則。因此，將省略這些組件的描述以及 用於製造該等組件的任何製程。此外，可形成襯墊304以 _便包圍第一及第二電晶體350A、350B，其中，在一個例 示實施例中，襯墊304的厚度可實質上對應於用來界定延 伸區312A、312B所需要的想要偏移。在其他的例示實施 例中，基於分隔偏移間隔體（未圖示）可形成延伸區312A、 312B，而且襯墊304可具有可供進一步處理所需要的適當 厚度。在一個例示實施例中，在第一及第二電晶體350A、 350B上方可形成遮罩層309，其中該遮罩層309可包含可 用來在電晶體350A、350B之其中一個内產生指定應變所 需要的高本徵應力。此外，遮罩層309可設有適當的厚度 26 94057 200814234 :便使在電晶體350A、350B之其中_個内之遮罩層3〇9 所形成的各個間隔體^件可得到想要的間隔體寬度。為此 :的可提供例如由阻劑材料組成的蝕刻遮罩训以便覆 蓋例如第一電晶體35GA同時暴露出第二電晶體350B。基 於任何適當的沉積技術（例如pECVD)可形成遮罩層3〇9, 另外如*必要，可進行各個表面層(未圖示)或任 何其他表面的處理以便提供想要的附著性給要用來圖案化 餞刻遮罩3 i 0的阻劑材料。隨後，在非等向性姓刻製程3工* 中’基於蝕刻遮罩310可圖案化遮罩層309,其中襯墊304 可用來作為有效的钱刻中止層。 第3 b圖示意地圖示在移除遮罩層3〇9之暴露部份之後 的裝置300，其中，在一個例示實施例中，可進行額外的 植入製程330以便大幅鬆他在由遮罩層3()9形成之對應的 間隔體元件3G7B内的任何應力。在其他的例示實施例中， 可把植入製程330設計成可產生各個深汲極和源極區 313B ’同時另外可在間隔體元件3_内獲得顯著的應力 鬆弛。 第3c圖示意地圖示植入製程33〇後的半導體裝置 300 ’其中可形成各個汲極和源極區313B且可大幅鬆弛間 隔體元件307B。此外，可移除蝕刻遮罩31〇 〇 弟3 d圖示意地圖示根據一些例示實施例的半導體裝 置300。在此，裝置3〇〇經受退火製程326以便有效率地 把應變由遮罩層309轉移到半導體層3〇3在第一電晶體 350A内的部份，從而也可在通道區3nA與閘極電極 94057 27 200814234 内產生各自的應變。同時，可有效活化第_

^ . y 不—电日日體350B 内的各個摻質物種並且可再成長其中的任何非晶化部份， 其中實質上已鬆弛的間隔體元件307B在再成長製程期間 不會賦予不必要的應力。在其他的例示實施例中，當不邦 要第一電晶體350A中之各個應變引發機構時，可省略^ 火製程326。接下來，在共同钱刻製程中，可連同間隔= 70件307B —起移除遮罩層3〇9。例如，用於對二氧化矽有 選擇性地移除氮化矽的選擇性濕式化學蝕刻處方 (sel⑽ive wet chemical耐代咖)都是本技術領域中廣為 ，受的且可用於這種情形。不過，應瞭解，可應用其他的 策略，例如藉由提供氮化矽材料作為襯墊3〇4以及藉由基 於二氧化矽材料來形成遮罩層3〇9。 第3e圖示意地圖示處於更進一步之製造階段中的半 $體裝置300，其中在第一及第二電晶體35〇A、35〇b上 f形成第二遮罩層319,其中遮罩層319可包含可用來在 第二電晶Μ 35GB中得到各個應變所f要的高本徵應力。 此外，可形成例如由阻劑材料組成的蝕刻遮罩325以覆蓋 第一電晶體350B同時暴露出第一電晶體35〇A。關於遮罩 層319與#刻遮罩325，適用先前在說明遮罩層及各個蝕 刻遮罩時所應用的相同準則。不過，應瞭解，不僅遮罩層 319的本徵應力可與遮罩層3〇9的不同，而且，在一些實 細例中，層厚度及/或材料組成及類似者也可不同，從而在 形成用於第一電晶體35〇A的各個間隔體元件時，提供了 冋度的彈性。同樣，可能已形成遮罩層3〇9(第3a圖）以便 28 94057 200814234 適合用於間隔體元件307B，其中，在一些例示實施例中， 也可提供有想要程度的應力。例如，除了或替換相對於對 應之本徵應力的任何差異，如果第一及第二電晶體35〇八、 ‘ 35〇B中之各個汲極和源極區之不同的橫向分布是有利 ，的，可使遮罩層309、319有對應的差異。結果，基於蝕刻 遮罩325 了由遮罩層319形成適當的間隔體元件，之後， 可進仃各自的植入製程以便在第一電晶體35〇A中形成各 個深汲極和源極區。 /第3f圖示意地圖示有各個間隔體元件3〇7A和汲極和 源極區313A的半導體裝置3〇〇,其中該等間隔體元件3〇7a 因月ί)面有進行用於形成區域313A的重度離子轟擊而可被 貫質上鬆弛。至於其他的情形，可能已進行基於惰性物種 (例如氙及其類似物）的各個鬆弛化植入，其中如果前面階 段已進行對應的再結晶，則在第一電晶體35〇A中也可實 現半導體層303的進一步非晶化。應瞭解，雖然對應的離 鲁子韓 < 有可此使保留在閘極電極305A内的應變減少至某 一程度，然而通道區311A中仍可保留顯著的應變量。另 一方面，遮罩層319中仍呈現高本徵應力，其中另外由於 閘極電極305B的受應力之材料與通道區3nB極其靠近而 了件到咼效率的應力轉移。在上述的例示實施例中，可能 已進行前面的退火製程326(第3d.圖）以便在第一電晶體 3 5 0 A中^供某應變量。就此情形而言，可進行後續的非晶 化製程（amorphization process)以便在退火製程326後於第 二電晶體350B中提供顯著的晶格損傷。就此情形而言， 29 94057 200814234 没極和源極區3 1 3 Λ # Jrz μ ^ 一 後基於適當的退二：==非晶化的狀態，然 了使彼專β效地再H s，〗Αλ 务 第一電晶體35〇Α引發出必要的高應變，如前：:斤‘者 -二後，在共同_製料可移除該遮罩層319=；釋^ ’體3〇7Α ’當要提供另外的受應力之被覆層（例如'，受應^ 著的優點。層及㉞者）時，共同钱刻製程可提供顯 結果’以參考第3a圖至第3f 別設計各個間隔體元件這方面可提供增 再結晶製程期間可減少受應變之遮罩層的偏移，因 匕可传到南效率的應變引發機構。應注意，如上述，兩 ==定要進行上述的製程順序。例如，基於根據習 K體技術所得到的側壁間隔體，可形成電晶體之豆中 及極和源極區。之後，在共同製程中可移除習知的 :W體，且可形成及圖案化各個遮罩層(例如，遮罩層 ^=319)以便在電晶體之其中一個得到特別設計的間隔 體1以形成各個深汲極和源極區，同時仍然可實現實質 上非晶化之沒極和源極區的高效率地受應變之成長，如前 :解釋者。因此’也就此情形而言’結合增強型應變引 s :、構’可實現高度彈性地個別調整間隔體寬度。因此， ^使用的製程順序為何’與不使用應力記憶技術的習知 =略相比，仍可實現上述的優點而不需要額外的光微影製 結果，本文所揭示的專利標的可提供有利於與額外應 94057 30 200814234 變引發源結合的咼效率應力記憶技術’其中應力記憶順序 (stress memorization sequence)可不需要任何額外的微影 步驟。因此，可實現顯著的效能增益，同時實質上不合使 -生產成本增加。這可用植入遮罩來達成，在形成延伸區及/ •或深汲極和源極區時該植人遮罩有至少一部份包含顯著的 本徵應力量，其中，在一些例示實施例中，可增加形成各 個間隔體元件的彈性。 因為在藉助於本文的教導後可以不同但為等效的方式 ⑩來修改及實施本發明對熟習該技術領域者而言是顯而易見 的，故以上所揭示的特定具體實施例僅供例示說明用。例 如，可用不同的順序來進行以上所提及的製程步驟。此外， 不希望限制本文所示之構造或設計的細節，除了以下所描 述的申請專利範圍之外。因此，顯然可改變或修改以上所 揭不的特定具體實施例而且應將所有此類變體視為仍在本 發明的範脅與精神内。因此，在此所尋求之保護係如以下 _的申請專利範圍所提出者。 【圖式簡單說明】 一 >考以下結合附圖的說明可瞭解本發明，圖中相似的 元件用相似的元件符號表示，且其中·· 立第_la圖至第le圖係根據本文所揭示的例示實施例示 圖π兩個不同之電晶體處於不同製造階段期間的剖面 3’.該等電晶體係基於受應力之植人遮罩來界定汲極/源極 區， 第2a圖至第2e圖係根據本文所揭示的另一例示實施 94057 31 200814234 例示意地圖示半導體裝置處於不同製造 圖，該半導體裝置係界枝輕和祕和源極區 基於文應力之植人遮罩來執行延伸區的植人順序丨τ' ”圖至第3f圖係根據本文所揭示的另一例示實施 例不思地圖示處於不同製造階段期間的半導體裳置，兮主 導體裝置係基於受應力之植人遮罩來界枝極和源極區乂， 八中在，同製程中可形成各個植人遮罩和㈣間隔體。 儘管本文所揭示的專利標的容許各種修改和替代性的 形式’仍經由附圖中的範例顯示其料之實施例i且詳述 於本文。然而，應瞭解，本文所描述的特定實施例不是想 ，把本發明限制成為所揭示的特定形式，反而是，本發明 是要涵蓋落入由所附之申請專利範圍所界定之本發明精 及乾弩内的所有修改、 等效及替代者。 【主要元件符號說明】 100 半導體裝置 101 基板 102 隔離結構 103 丰導體層 104 襯墊材料 105A^ 1Q5B 閘極電極 106A ^ 1 〇6B 閘極絕緣層 1〇7Α> i〇7B 側壁間隔體、間隔體結構、間隔體、間隔 體元件 表面層 109 遮罩層 110 阻劑遮罩 111A、111B 通道區 112A- H2B 延伸區 113 A、113 B 沒極和源極區 114 蝕刻環境 115 植入製程 32 94057 200814234 116 退火製程 150A 第一電晶體元件 150B 第二電晶體元件 200 半導體裝置 201 基板 202 隔離結構 -203 半導體層 205A 、205B 閘極電極 ,206A 、206B 閘極絕緣層 208 表面層 209 受應力之遮罩層 210 阻劑遮罩 211A 、211B 通道區 212A 、212B 延伸區 213A 、213B 汲極/源極區 • 215 離子轟擊 218 表面層 219 遮罩層 220 埋藏絕緣層 221 偏移間隔體層 223 植入遮罩 224 植入製程 225 阻劑遮罩 226 植入製程 250A 、250B 電晶體 300 半導體裝置 301 基板 303 半導體層 304 襯墊 • 305A 、305B 閘極電極 306A 、306B 閘極絕緣層 3 07A 、307B 間隔體元件 309 遮罩層 310 钱刻遮罩 311A 、311B 通道區 312A 、312B 延伸區 313A 、3 13 B 没極和源極區 314 非等向性蝕刻製程 319 第二遮罩層 325 钱刻遮罩 326 退火製程 330 植入製程 350A 、350B 電晶體 33 94057

Claims (1)

1. 200814234 十、申請專利範園： 1 · 一種方法，包括： 用第-植入遮罩覆蓋接收具有 • 質物種的第一區，該第一 * 宁电銷生之心 • 極電極相鄰，該第一植入逨星勺扛社^ 弟閘 力； 植遮罩包括指定的第一本徵應 將具有第二導電類型的挟所4 ^ 貝1的务貝物種植入與第二閘極 电極相鄰的第二區中，哕筮一 I T該弟—區未破該第一植入遮罩覆 ，盍•以及 仗 區。用該第一植入遮罩適當地退火該第一區與該第二 2·如申請專利範圍第丨 、 s 、方法，奴包括··形成受應力之 材料層’以及基於阻劑逆i .J遮罩末圖案化該受應力之材料層 从形成該植入遮罩。 3·如申請專利範圍第2頊 -道項之方法，其中，在植入具有該第 丨广電類型的該摻質物種時，保留該阻劑遮罩。 4·如申請專利範圍第 之純n 法，復包括：對於該受應力 於呈1二阻劑材料增加表面附著性，以及沉積阻劑層 5 ^ 加之表面附著性的該受應力之材料層上方。 5.如申請專利範圍第1 ^ ,. 固乐i項之方法，復包括：移除該植入遮 皁0 6·如申請專利範圍第1 ^ 頁之方法，復包括··形成包括第二 本徵應力的第二植入逾；—k 、— F B …，該弟一植入遮罩覆蓋該第二 Ue且恭露出該箆—F 、 抑’將具有該第一導電類型的該摻質 94057 34 200814234 物種導入暴露之該 -·= = Γ圍第1項之方法，其中，該第-本❹力 ::伸應力，而且該第—導電類型。侧 • 8.如申請專利範圍第6項之方、、土 * 士 為壓縮應力，而且竽第二、、，該第二本徵應力 弟一導電類型為P型。 圍第6項之方法’其中，在具有該第-導 植1遮罩質物種被該第-區接收之前，形成該第二 項之方法’復包括··在該第一及 :閑極笔極的側壁處形成偏移間隔體 罩以便暴露出該第二區，植入且有Μ 一“遍入遮 換W ^认斗 L植入具有該罘一導電類型之該 訌貝物種於該第二區中以在該 延伸植入區。 匕円形成源極/汲極 範圍第10項之方法’其中，該等偏移間隔 “：：：指定厚度的襯塾’該方法復包括:在形成 ιϋ人遮罩時，使用該襯墊作為㈣中止_。 u•一種方法，包括·· 9 將第-摻質物種導入第一電晶體中，同時用第一植 2罩覆蓋第二電晶體，該第—植人遮罩包括第一本徵 愿力，以及 用該第一植入遮罩適當地退火該第—鱼f曰 體。 /、木^一包曰曰 13·如申請專利範圍第12項之方法，復包括：形成受應力 94057 35 200814234 之材料層，增加該受應力之材料層的表面附著性以用於 接收阻劑材料，以及基於由該阻劑材料形成的阻劑遮罩 來圖案化該第一植入遮罩。 -14.如申請專利範圍第13項之方法，其中，在導入該第一 * 摻質物種時，保留該阻劑遮罩。 15々申請專利範圍第12項之方法，復包括：形成包括第 y本徵應力的第二植入遮罩，該第二植入遮罩係暴露出 鲁該第二電晶體且覆蓋該第一電晶體；將第二摻質物種導 入該第二電晶體中；以及在該第二植入遮罩至少有受應 力部份的情況下退火該第一及第二電晶體。 〜 16=申請專利範圍第15項之方法，其中，導入該第一及 罘二摻質物種之其中一者以形成汲極/源極延伸區於該 第一及第二電晶體之其中一者内。 如申π專利乾圍第u項之方法，復包括移除該 入遮罩。 • 18 =申請專利範圍第12項之方法，其中，該第—播質物 為P型#f ’而該第—本徵應力為拉伸應力。 ·=請專利範圍第12項之方法，其中，該第—推質物 ’、、、N型摻質，㈣第—本徵應力為壓縮應力。 種方法，包括： 一 ♦形成第植入遮罩以暴露出第一電晶體且覆蓋第 一 1體’該第—植入遮罩包括第—類型之本徵應力； 土於該第一植入遮罩，將第一摻質物種導入該第一 94057 36 200814234 用該第一植入遮罩適當地退火該第二電晶體； 形成第二植入遮、罩以覆蓋該第一電晶體且暴露出 該第二電晶體，該第二植入遮罩包括第二類型之本徵應 力； 〜 基於該第二植入遮罩，將第二摻雜物種導入該第二 電晶體中；以及 用該第二植入遮罩適當地退火該第一電晶體。 21·如申請專利範圍第2〇 j盲夕士、土 ^ , 乐 負之方法，其中，該第一類型之 本徵應力為拉伸應力，而兮 —1 阳这弟一類型之本徵應力為壓縮 應力。 22·如申請專利範圍第2〇 本徵應力為壓縮應力， 應力。 項之方法，其中，該第一類型之 而該第二類型之本徵應力為拉伸

   94057 37