TW200406876A - Method of forming self aligned contact - Google Patents

Description

200406876 五、發明說明（l) " ^ "—一'—^~— 一、【發明所屬之技術領域】 - 本發明係有關於一種自動對準接觸窗方法 關於一種於記憶胞製程中之自動對準接觸窗方法特别疋有 =、【先前技術】 妆出：=體f ίf 1Γ mem°ry)為一種利用將電子注入或 孜出懸汙閘極（floating gate)，以進飞 ^ ^ (non-volatile)^ ^ % # # ;訊、通訊與消費性等電子產品二^ 斷增加以及各項電子產品的… 卩d南容量、低消耗電池能源的快閃記憶體架構 :歹就，t 了主要的研究方向…前技術來說，堆ί間 不：==構;有較小的積集面，，並且可配合 =”严6 5 8’813當中提到以形成堆疊閘極結構方式、 避免矽底材的主動區域於蝕刻介電層時被破壞。

;外動對準接觸窗技術（Self — aligned contac 來二ί , 運用於各式積體電路元件之製造上，用

刻^ X肖1徑，接觸窗（contact wind〇w)及降低接觸窗 H 。凊參閱第一姻，為應用於製作一般Most I 體HAC製程。首先，於―石夕晶圓底材·依序^ 甲亟"電層1 1 〇、—複晶矽層i 2 〇及一矽化鎢層丨3 〇，以

200406876 五、發明說明（2) _ 構成電晶體M0S之閘極，至认 、 罩層140(hard mask)(如su ^二130上形成一硬質幕 之微影、㈣之步驟以T 二，、並：過严當的圖案w 成複數個彼此分離之堆疊閘極結 ，：、閱1，而形 :於各堆疊間極結構之側壁上形成一間隙；第主- Β圖 來停止接觸窗蝕刻與避免發生要用 如)覆蓋整個堆疊問極結構，= 構之間隙。最後如第—⑽所示，以非等向性極結 tChing)進行自動對準接觸窗敍刻，且該姓= ，於堆疊閘極結構間孔徑，由於Si3N4相對於si()d :選擇比，質幕罩層140及間㈣15。不容易被：： =生一阻障作用，使得接，窗170能完全的被蝕刻至矽 材1 0 0表面，而不會破壞到堆疊閘極結構。面對日= 津月在、祕小化的積體電路製程，上述之自動對準接觸窗技 術不僅可有效降低線徑，還可避免微影製程時曝光不易、 餘刻時對準失誤（m i s - a 1 i g n m e n t )以及餘刻不完全所造成 之短路（short)及斷路（open)等問題。 一般快閃記憶體記憶胞結構中，主要由摻雜之半導體 底材、絕緣層、浮置閘極及控制閘極（c 0 n t r ο 1 g a t e )所組 成。浮置閘極用來注入或消除電子，而控制閘極用來控制 字元線（b i t 1 i ne )電壓。請參照第二圖所示，為一般P通 道（p-channel )快閃記憶體記憶胞之結構。在一矽晶圓底 材2 0 0上，形成一由閘極介電層2 1 0、第一複晶矽層2 2 0、 200406876 發明說明（3) ^、’、彖層2 3 0及第二複晶石夕層2 4 〇所構成之堆疊結構， 當之微影及蝕刻處理後形成複數個相互分離之堆疊 構2 5 0。接著在各堆疊閘極結構2 5 〇之側壁上形成間 2,60，以及形成一介電層27〇覆蓋整個堆疊閘極結構 並填滿堆疊閘極結構2 5 0之間隙。最後則是進行接角 蝕刻。此即為傳統快閃記憶體記憶胞中接觸窗製程 且經適 閘極結 隙層 2 5 0， 5 窗 280 三、【發明内容】 本發明之目的之一，為利用 層做為接觸窗蝕刻時之緩衝層， 層之作用。 目的，為使用自動對準接觸窗方 用記憶胞中不使用之複晶矽層做 ’以縮小接觸窗孔徑，提昇製程 本發明之另_ 接觸窗餘刻，及利 窗钱刻時之緩衝層 本發明係為一種利用 接觸窗技術。首先，於半 ^每一堆疊結構彼此分離 第二複晶石夕層，其中絕緣 二複晶矽層形成於絕緣層 疊結構之側壁上，以及形 數個間隙層與半導體底材 衝層，移除部分介電層以 記憶胞中不使用之 也就是取代傳統硬 才复日日層做為緩衝層之自 導體底材上形成複數個堆 且包含弟一複晶石夕層、絕 層形成於第一複晶矽層上 上方。接著形成間隙層於 成介電層於複數個堆叠结 上。以部分第二複晶矽層 形成接觸窗於兩堆疊纟^才籌 複晶秒 式幕罩 法進行 為接觸 專級。 動對準 疊結構 緣層及 方，第 每一堆 構、複 做為緩 之間。 200406876 五、發明說明（4) 四、【實施方式】 · 本發明的一些實施例會詳細描述如下。然而，除了該 詳細描述外，本發明還可以廣泛地在其他的實施例施行。 亦即，本發明的範圍不受已提出之實施例的限制，而應以 本發明提出之申請專利範圍為準。再者，在本說明書中， 半導體元件的不同部分並沒有依照尺寸繪圖。某些尺度與 其他相關尺度相比已經被誇張，以提供更清楚的描述和本 發明的理解。 第三A〜三C圖所示為本發明的第一個實施例，請參照 第三A圖。首先，於一半導.體底材3 0 0上，形成一閘極介電 層3 1 0，其中半導體底材3 0 0可以為一已摻雜之矽晶圓，而 閘極介電層3 1 0可以為一二氧化矽層（S i 0 2 )。接著，在閘 極介電層3 1 0上方形成一第一複晶矽層3 2 0，此第一複晶矽 層3 2 0可經由化學氣相沉積（chemical vapor deposition 簡稱CVD)的方式來形成，用來做為記憶胞中之浮置閘極、 一般電晶體控制元件之閘極電極、或甚至不作為控制之用 。於第一複晶矽層3 2 0上方形成一層絕緣層3 3 0，用來防止 兩閘極間發生導通，在本實施例中，此絕緣層3 3 0為一由 氧化層-氮化石夕-氧化層（oxide-nitride-oxide簡稱0N0) 所構成之結構，例如一 Si 02/Si 3Ν4/Si 02結構，此0Ν0結構 當中的S i 3 Ν 4用來增加隔離雜質的能力避免漏電流發生， 並可稍微提高介電常數值，S i 02則用來改善氮化物

200406876 五、發明說明（5) (n i t r i d e )與石夕材之間界面性質不佳的問題。最後，在絕 緣層3 3 0上方形成一第二複晶矽層3 4 0，此第二複晶矽層 3 4 0可經由化學氣相沉積方式來形成，用來做為記憶胞中 之控制閘極或不作為控制之用的空白閘極。由閘極介電層 3 1 0、第一複晶矽層3 2 0、絕緣層3 3 0以及第二複晶矽層3 4 0 來構成記憶胞中之堆疊結構。此外，尚可於絕緣層3 3 0以 及第二複晶矽層3 4 0之間再形成一介電層3 9 5，以做為蝕刻 絕緣層之光罩。 接著，對該堆疊結構進行圖案轉移之微影、蝕刻步驟 ，經由移除部分的堆疊結構，來形成彼此分離之堆疊結構 3 8 0、3 8 5與3 9 0。其中被蝕刻之部分包括有閘極氧化層3 1 0 、第一複晶矽層3 2 0、絕緣層3 3 0以及第二複晶矽層3 4 0， 並於蝕刻後暴露出部分半導體底材3 0 0之表面，蝕刻後之 結構即如同第三A圖所示。上述對堆疊結構進行圖案轉移 之微影、蝕刻步驟，由於為習知之技藝，故在此實施例及 圖式中均不再做詳細描述，而是直接以圖式來表示堆疊結 構經蝕刻後形成之堆疊結構3 8 0、3 8 5與3 9 0。 其中，在堆疊結構3 8 0與3 8 5之第一複晶矽層3 2 0位置 可為一般電晶體控制元件之閘極電極或不作為控制之用， 故其第二複晶石夕層3 4 0位置皆視為一空白閘極（dummy gate )。另一方面，堆疊結構3 9 0作為記憶胞之用，其第一複晶 矽層3 3 0位置作為浮置閘極，其第二複晶矽層3 4 0則作為控

200406876 五、發明說明（6) 制閘極（c ο n t r ο 1 g a t e )之用。在完成圖案轉移之微影、姓 刻步驟後，即可對半導體底材3 0 0進行離子植佈〇〇^\ implantation)，以形成記憶體元件之源極（s〇urce)與没 極（drain)於半導體底材3 0 0上。同樣的，此源極、沒極部 位以及各區域之電性均未表示於圖式中。

接著請參照第三B圖所示，在完成離子植佈後，為避 免堆®結構3 8 0、3 8 5及3 9 0之側壁發生導通現象，故須於 堆豎結構3 8 0、3 8 5及3 9 0之側壁上再形成一間隙層3 5 0以做 為絕緣之用’並可做為往後接觸窗钱刻時之停止層。此間 隙層3 5 0之形成方式為’先將間隙層材料以化學氣相沉積 方式均勻的形成於堆疊結缚3 8 0、3 8 5及3 9 0之表面、側壁 及暴露出之半導體底材30 0表面上，再以非等向性之乾钱 刻去除表面方向之部分即可。在本實施例中，間隙層3 5 〇 可以為氮化矽（S i 3 N 4 )或是一由氧化層及氮化層所構成之 多層結構。接著，以形成一介電層3 6 〇，覆蓋於堆疊結構 3 8 0、3 8 5及3 9 0上，並填滿各個堆疊結構3 8 〇、3 8 5及3 9 0間 之空隙。其中此介電層3 6 〇可以為一二氧化砍層。

最後為钱刻接觸窗3 7 0之步驟。由前述内容已知，在 各個堆豐結構中’對應於第一複晶矽層3 2 〇位置之部分可 $ €憶胞之閘極電極或不作為控制之用，特別是位在接觸 囪3 7 0刖後位置之浮置閘極多不使用來注入或消 電子， 而是被當作一選擇閘極以做為其餘浮置閘極之緩衝，因此

第10頁 200406876 五、發明說明（7) 位在選擇閘極上方之第二複晶矽層3 4 〇部分，則成為無 途之空白閘極，如堆疊結構380及385。本發明之最大特 即在利用此一無用途之複晶石夕層來做為接觸f姓刻時之鍾 衝層，如此就可以用較大的孔徑範圍來蝕刻小範圍孔秤 接觸窗，也就是運用自動對準窗技術，以降低小範圍“ 之接觸窗在微影製程時曝光不易或是蝕刻時容易發‘ 失誤等問題。 T + 、第三c圖所示，首先對介電層36〇進行微影步驟， 以非等向性之乾蝕刻，設定較大之孔徑範圍對介電層 進行蝕刻。在蝕刻過程+，為達到停止多出之蝕刻範圍之 目的^邓分做為緩衝使用夯空白閘極與間隙層3 5 〇會被蝕 刻而消除但由於複晶石夕及氮化石夕對二氧化石夕之蝕刻選擇 比e t c h i n g s e 1 e c t i ν i t y )很高的緣故，由二氧化矽所構 成之介電層360會較空白閘極及間隙層35〇更容易被蝕刻。 如此一來，即使在蝕刻時位置對準稍有偏移，也能順利完 成接觸窗蝕刻’且不會出現蝕刻不足或過蝕刻等問題。最 後形成^接觸窗插塞375於接觸窗37〇中，使接觸窗插塞 3 7 5與半導體底材3 0 0產生電性上的連接。 接下來說明本發明之另一實施例，如第四圖所示，在 一半導體底材40 0上依序形成一閘極介電層41〇、第一複晶 石夕層4 2 0、絕緣層4 3 0以及第二複晶矽層& 4 〇，並經過適當 之圖案轉移之微影、蝕刻步驟後，形成相互分離之堆疊結 200406876 五、發明說明（8) 構。此外，尚可於絕緣層4 3 0以及第二複晶矽層4 4 0之間再 形成一介電層4 9 5，以做為蝕刻絕緣層時之光罩。接著在 各個堆疊複晶矽結構之側壁上形成一間隙層4 5 0，並於半 導體底材4 0 0、堆疊複晶矽結構及間隙層4 5 0之上形成一阻 障層4 6 0，再於阻障層4 6 0上方以覆毯方式形成一介電層 4 7 0。最後，將不使用之空白閘極作為一緩衝層使用，以 自動對準窗技術進行接觸窗4 8 0蝕刻，並形成一接觸窗插 塞48 5於接觸窗4 8 0中，使接觸窗插塞48 5與半導體底材400 產生電性上的連接。其中阻障層4 6 0可以為一氧化層結 構、一氮化層結構或是一由氧化層及氮化層所構成之多層 結構。 以上所述僅為本發明之較佳實施例，並非用以限定本 發明之申請專利範圍。在不脫離本發明之實質内容的範疇 内仍可予以變化而加以實施，此等變化應仍屬本發明之範 圍。因此，本發明之範缚係由下列申請專利範圍所界定。

Λ 第12頁 200406876 圖式簡單說明 五、【圖式簡單說明】 第一 A圖至第一 C圖所示為傳統於電晶體M0S製程應用 之自動對準窗技術。 第二圖所示為快閃記憶體記憶胞接觸窗習知製程方式 〇 第三A圖至第三C圖所示為本發明之複晶矽緩衝之自動 對準窗技術之一實施例圖式。 第四圖所示為本發明之複晶矽緩衝之自動對準窗技術 之另一實施例圖式。 符號 100 1 10 120 130 140 150 160 170 200 210 220 230 240 說明： 碎晶圓底材 閘極介電層 複晶矽層 矽化鎢層 硬質幕罩層 間隙層 介電層 接觸窗 石夕晶圓底材 閘極介電層 曰曰 第一複矽 絕緣層 第二複矽晶層

第13頁 200406876 圖式簡單說明 2 5 0堆疊閘極結構 2 6 0間隙層 2 7 0介電層 2 8 0接觸窗 3 0 0半導體底材 3 1 0閘極介電層

3 2 0第一複晶矽層 3 3 0絕緣層 3 4 0第二複晶矽層 3 5 0間隙層 3 6 0介電層 3 7 0接觸窗 3 7 5接觸窗插塞 3 8 0堆疊結構 3 8 5堆疊結構 3 9 0堆疊結構 3 9 5介電層 400半導體底材 4 1 0閘極介電層

4 2 0第一複晶矽層 4 3 0絕緣層 4 4 0第二複晶矽層 4 5 0間隙層 4 6 0阻障層

Λ 第14頁 4 4200406876 圖式簡單說明 470介電層 4 8 0接觸窗 4 8 5接觸窗插塞 4 9 5介電層 ❿

第15頁

Claims (1)

1. 4 200406876 六、申請專利範圍 1. 一種形成自動對準接觸窗的方法，包含： 提供一半導體底材； - 形成複數個堆疊結構於該半導體底材上，每一該堆疊 結構彼此分離且包含一第一複晶矽層、一絕緣層於該第一 複晶矽層上、以及一第二複晶矽層於該絕緣層上； 形成一間隙層於每一該堆疊結構的一側壁上； 形成一介電層於該複數個堆疊結構、該複數個間隙層 與該半導體底材上；及

   以部份該第二複晶矽層為一緩衝層，移除部分該介電 層以形成一接觸窗於部分該兩堆疊結構之間。 2 .如申請專利範圍第1項所.述之形成自動對準接觸窗的方 法，其中該絕緣層包含一氧化層。 3. 如申請專利範圍第1項所述之形成自動對準接觸窗的方 法’其中該絕緣層包含一氮化層。

   4. 如申請專利範圍第1項所述之形成自動對準接觸窗的方 法，其中該絕緣層包含一氧化層-氮化層-氧化層（0N0)結 構。 5. 如申請專利範圍第1項所述之形成自動對準接觸窗的方 法，更包含形成一介電層於該絕緣層與該第二複晶矽層之 間。

   第16頁 200406876 六、申請專利範圍 6. 如申請專利範圍第5項所述之形成自動對準接觸窗的方 法，其中該閘極介電層包含一二氧化矽。 7. 如申請專利範圍第1項所述之形成自動對準接觸窗的方 法，其中該間隙層包含一氮化層。 8. 如申請專利範圍第1項所述之形成自動對準接觸窗的方 法，其中該間隙層包含一由一氧化層及一氮化層構成之多 層結構。 9. 如申請專利範圍第1項所述之形成自動對準接觸窗的方 法，其中該複數個堆疊結構中更包含形成一閘極介電層於 該半導體底材與該第一複晶矽層之間。 1 0 .如申請專利範圍第1項所述之形成自動對準接觸窗的方 法，更包含形成一接觸窗插塞於該接觸窗中，其中該接觸 窗插塞與該半導體底材有電性上的連接。 1 1. 一種複晶矽緩衝之自動對準接觸窗方法，包含： 提供一半導體底材； 形成複數個堆疊結構於該半導體底材上，每一該堆疊 結構彼此分離且包含一第一複晶矽層、一絕緣層於該第一 複晶矽層上、及一第二複晶矽層於該絕緣層上，其中部分

   第17頁 200406876 六、申請專利範圍 δ玄複數個弟二複晶石夕層係為複數個空白閘極（d u匪y gate)； 形成一間隙層於每一該堆疊結構的一側壁上； 形成一阻障層於該複數個堆疊結構、該複數個間隙層 與該半導體底材上； 覆毯（blanket)形成一介電層於該阻障層上； 以該複數個空白閘極為一緩衝層、移除部分該介電層 以形成一接觸窗於任兩個包含該空白閘極的該堆疊結構之 間；及 形成一接觸窗插塞於該接觸窗中，其中該接觸窗插塞 與該半導體底材有電性上的連接。 1 2 ·如申請專利範圍第1 1項所述之複晶矽緩衝之自動對準 接觸窗方法，其中該絕緣層包含一氧化層。 13 ·如申請專利範圍第1 1項所述之複晶矽緩衝之自動對準 接觸窗方法，其中該絕緣層包含一氧化層-氮化層-氧化層 (0N0)結構。 1 4 .如申請專利範圍第11項所述之複晶石夕緩衝之自動對準 接觸窗方法，更包含形成一；氧化矽層於該絕緣層與該第 一複晶層之間。 1 5 ·如申請專利範圍第丨丨項所述之複晶矽緩衝之自動對準

   200406876 六、申請專利範圍 接觸窗方法，其中該間隙層包含一氮化層。 1 6 .如申請專利範圍第11項所述之複晶矽緩衝之自動對準 接觸窗方法，其中該間隙層包含一由氧化層及一氮化層構 成之多層結構。 1 7 .如申請專利範圍第1 1項所述之複晶矽緩衝之自動對準 接觸窗方法，其中該阻障層包含一氧化層。

   1 8 .如申請專利範圍第1 1項所述之複晶矽緩衝之自動對準 接觸窗方法，其中該阻障層包含一氮化層。 1 9 .如申請專利範圍第11項所述之複晶矽緩衝之自動對準 接觸窗方法，其中該阻障層包含一由氧化層及一氮化層構 成之多層結構。

   第19頁