SK539881A3 - Method and arrangement for the transmission of information data - Google Patents

Description

Oblasť techniky

Vynález sa týka prenosu informačných dát, napríklad zvukových dát, prevedených do číslicovej formy reprezentovanej elektrickými signálmi, ktoré sa pre účely prenosu kódujú do zodpovedajúcej kódovateľnej formy a následne sa môžu dekódovať do pôvodného tvaru. Vynález sa rovnako vzťahuje na kódovacie zapojenie na uskutočňovanie spôsobu tohoto prenosu informačných dát.

Doterajší stav techniky

Vynález sa konkrétne vzťahuje na kódovanie a dekódovanie pri prenose číslicového signálu, pri ktorom sa dátové slová vm-bitovom kóde kódujú na dekódovateľné dátové slová v n-bitovom kóde, kde m je počet kanálových bitov na jedno kódované slovo v prvom kóde vo forme celého čísla väčšieho ako 4 a n je počet kanálových bitov na jedno kódované dátové slovo v druhom kóde, väčšie ako m, pričom jednotlivé bloky n-kanálových bitov, reprezentatívne pre jednotlivé dátové slová v druhom kóde, sa prevádzajú na sled postupných a navzájom prestriedaných bitových informačných blokov s počtom m = n bitov a bitových oddeľovacích blokov s počtom n₂ bitov, pričom v postupnom slede jednotlivých bitov za sebou nasledujúcich v informačnom bloku ni bitov a v oddeľovacom bloku n₂ bitov sú kanálové bity s logickou hodnotou 1 od seba oddeľované najmenej d-kanálovými bitmi a najviac k-kanálovými bitmi s logickou hodnotou 0, kde d je väčšie alebo rovnajúce sa 2 a k je najviac n - 4.

Pri číslicovom prenose alebo pri magnetických a optických zaznamenávacích/reprodukčných systémoch je informácia určená na prenos alebo na záznam zvyčajne v podobe sledu symbolov. Tieto symboly spolu tvoria abecedu (často dvojkovú). V prípade, že ide o dvojkovú abecedu (v ďalšom popise je táto abeceda predstavovaná symbolmi „1 a „0), môže byť jeden symbol, napríklad J zaznamenaný v súlade s kódom NRZ (záznam bez návratu do počiatočného stavu) ako prechod medzi dvomi stavmi magnetizácie alebo ohniska na magnetickom disku, páske alebo optickom disku. Druhý symbol, totiž „0, je zaznamenaný neprítomnosťou takého prechodu.

-2V dôsledku určitých požiadaviek systému sú v praxi dané obmedz )nia pre sledy symbolov, ktoré sa môžu vyskytnúť. U niektorých systémov sa požac uje, aby boli samočasovacie. To znamená, že sled prenášaných alebo zaznamen Zvaných symbolov má mať dostatočný počet prechodov, aby sa vytvoril zo sledu symbolov hodinový signál, ktorý je potrebný na detekciu a synchronizáciu. Druhou požiadavkou môže byť, že určité sledy symbolov sa nesmú v) skytnúť v informačnom signále, pretože tieto sledy sú zamýšľané pre zvláštne účely, napríklad ako synchronizačný sled. Napodobnenie synchronizačnéhc sledu informačným signálom ruší jednoznačnosť synchronizačného signálu a v dôsledku toho aj jeho vhodnosť pre uvedený účel. Môže byť tiež požadované, aby pr Schody nenasledovali príliš tesne za sebou, aby bola obmedzená vzájomná interferencia alebo vzájomné ovplyvňovanie medzi symbolmi.

V prípade magnetického alebo optického záznamu môže by * táto požiadavka aplikovaná na hustotu informácie na záznamové médium, preto. :e keď pri vopred určenej minimálnej vzdialenosti medzi dvomi za sebou i júcimi prechodmi v zaznamenávacom prostredí, môže byť minimálny časový interv al T_mi„ tomu zodpovedajúci pri záznamovom signále zväčšený, zvýši sa v rovnakej miere hustota informácie. Požadovaná minimálna šírka pásma (Bmin) súvisí s minin álnou vzdialenosťou T_min medzi prechodmi B_min = % T_mi„.

Ak sa používajú informačné kanály, ktoré neprenášajú jednosmerný prúd, ako to zvyčajne pri magnetických zaznamovacich kanáloch býva, vecie to k požiadavke, aby sledy symbolov v informačnom kanále obsahovali čo najr ižšiu, pokiaľ je to možné, žiadnu jednosmernú prúdovú zložku.

Spôsob typu popísaného vyššie je popísaný v publikácii D. T. Tanga a L. R. Bahla „Block codes for class of constrained noiseless channels“, Informatior and Control, zv. 17, č. 5, december 1970, str. 436 - 461, ďalej označované ako Ó(1). Príslušný článok sa týka blokových kódov na báze blokov q symbolov obmedzených na hodnoty d-, k- alebo (d, k-), pričom tieto bloky spnajú nasledujúce požiadavky:

a) obmedzenie d: dva symboly typu „ľ sú oddelené postupnosťou najrrenej d za sebou idúcich symbolov typu .0;

-3b) obmedzenie k: maximálna dĺžka postupnosti za sebou idúcich symbolov typu „0 je k.

Sled napríklad binárnych dátových bitov je rozdelený na za sebou idúce a po sebe nasledujúce bloky, z ktorých každý má m dátových bitov. Tieto bloky m dátových bitov sa kódujú na bloky n informačných bitov (n > m). Pretože n > m, počet kombinácii s n informačnými bitmi prevyšuje počet možných blokov dátových bitov 2^m. Ak napríklad požiadavka obmedzenia d sa kladie na bloky informačných bitov, zvolí sa mapovanie 2^m blokov dátových bitov na podobných 2^m blokov informačných bitov (okrem možného počtu 2 blokov), takže sa mapovanie uskutoční len na týchto blokoch informačných bitov, ktoré spĺňajú uloženú požiadavku.

Tabuľka I na str. 439 publikácia D(1) ukazuje, ako mnoho odlišných blokov informačných bitov existuje v závislosti od dĺžky bloku n a na požiadavke kladenej na d. Ide teda o 9 blokov informačných bitov majúcich dĺžku n = 4 za podmienky, že minimálna vzdialenosť d = 1. V dôsledku toho by bloky dátových bitov majúcich dĺžku m = 3 (2³ = 8 dátových slov) mohli byť predstavované bitmi informačných blokov majúcich dĺžku n = 4, pričom dva za sebou nasledujúce symboly typu ,ľ v bloku informačných bitov sú oddelené najmenej jedným symbolom typu „0“. Pre tento prípad platí nasledujúce kódovanie (<----> udáva mapovanie jedného bloku na druhý blok a naopak):

000 <---> 0000

001 <--> 0001

010 <------> 0010

011 <----> 0101

100 <-----> 1000

101 <---> 1001

110 <---> 1010

Keď sa spája blok informačných bitov, nie je však v niektorých prípadoch možné splniť príslušnú požiadavku (v príklade obmedzenia d) bez uskutočnenia ďalšieho opatrenia. V uvedenom článku je navrhnuté, aby boli zaradené medzi bloky informačných bitov oddeľovacie bloky. Pre prípad kódovania s obmedzeným d postačí jeden blok oddeľovacích bitov „O. Vo vyššie uvedenom príklade, kde

-4d = 1, postačí preto len jeden oddeľovací bit (jedna logická nula). Každý bl )k troch dátových bitov je potom uzavretý piatimi (4 + 1) kanálovými bitmi.

Tento spôsob kódovania má tu nevýhodu, že príspevok nízkych kr litočtov (vrátane jednosmerného prúdu) ku kmitočtovému spektru prúdu kanálových bitov je

I pomerne vysoký. Ďalšou nevýhodou je, že dekódovacie prevodníky (mo lulátor,. demodulátor) sú zložité.

Pokiaľ ide o prvú nevýhodu, je treba poznamenať, že publikácia A. M. Patela „Charge-constrained byte-oriented (0,3) code“, IBM Technical Disclosure E ulletin, zv. 19, č. 7, december 1976, str. 2715-2717, ďalej označená D(2), naznač jje, že nevyváženie jednosmerného prúdu pri kódoch s obmedzeným (d, k) mó :e byť obmedzené tým, že sa bloky kanálových bitov prepoja takzvaným invertujúcim alebo neinvertujúcim spojovacím článkom. Keď sa takto postupuje, zvólí sa znamienko príspevku okamžitého bloku kanálových bitov pre nevyváženie predchádzajúcich blokov kanálových bitov jednosmernou prúdovou zložkou. Tu sa však jedná o kód s obmedzením (d, k), ktorého bloky informačných bitov mô: :u byť spriahnuté, bez toho, aby došlo ku konfliktu s obmedzením (d, k), takže pri lávok oddeľovacích bitov z dôvodu obmedzovania (d, k) nie je potrebný.

Vynález si kladie za cieľ vytvoriť zapojenie pre kódovanie sledu dvojki ivých dátových bitov na sled kanálových dvojkových bitov, ktoré by zlepšilo vlas hosti nízkofrekvenčného spektra kanála, ktorý má byť odvodený z kanálových bit ív, a umožňuje použitie jednoduchého modulátora.

Podstata vynálezu

Uvedený cieľ sa dosiahne spôsobom prenosu informačných dát, napr klad zvukových dát, prevedených do číslicovej formy reprezentovanej elektrickými signálmi a kódovaných v binárnom kóde ako dátové slová, pri ktorom sa dá 'ové slová v m-bitovom kóde kódujú na dekódovateľné dátové slová v n-bitovom ké de , kde m je počet kanálových bitov na jedno kódové slovo v prvom kóde vo fc ^rme celé ho čísla väčšieho alebo rovnajúceho sa 4 a n je počet kanálových bito\ na jedno kódované dátové slovo v druhom kóde, väčšie ako m, pričom jedno livé bloky n-kanálových bitov, reprezentatívne pre jednotlivé dátové slová v drul om

-5kóde, sa prevádzajú vo fyzickom sériovom kanáli na sled postupných a navzájom prestriedaných bitových informačných blokov s počtom rh= n bitov a bitových oddeľovacích blokov s počtom n₂ bitov, pričom v postupnom slede jednotlivých bitov za sebou nasledujúcich v informačnom bloku ni bitov a v oddeľovacom bloku n₂ bitov sú kanálové bity s logickou hodnotou 1 od seba oddeľované najmenej d

I kanálovými bitmi a najviacej k kanálovými bitmi s logickou hodnotou 0, kde d je väčšie alebo rovnajúce sa 2 a k je najviac rovné n-4, pričom uvedené bity sú fyzicky prítomné v uvedenom fyzickom sériovom kanáli aspoň v časti priebehu prenosu dát ako zodpovedajúce modulácie elektrického signálu a uvedené informačné bloky a oddeľovacie bloky sú prítomné ako po sebe nasledujúce dielčie signály usporiadané v rámci uvedeného modulovaného elektrického signálu, v ktorom sú dáta prenášané, ktorý spočíva v tom, že pred vypustením po sebe nasledujúcich dielčich signálov na prenosové vedenie v druhom kóde sa postupne zostaví vždy dielči blok obsahujúci najmenej jeden oddeľovací blok n₂ jednotkových stavov signálu zodpovedajúcich oddeľovacím bitom a najmenej jeden po ňom nasledujúci informačný blok n, jednotkových stavov signálu zodpovedajúcich informačným bitom, pričom do každého oddeľovacieho bloku tejto dielčej blokovej zostavy sa vloží na všetky miesta kanálových bitov najprv jednotkový stav signálu odpovedajúci logickej nule, načíta sa počet jednotkových stavov signálu, zodpovedajúcich logickej nule, medzi jednotkovými stavmi signálu zodpovedá júcimi poslednej logickej jednotke v každom predchádzajúcom informačnom bloku a pred jednotkovým signálovým stavom zodpovedajúcim najbližšej nasledujúcej logickej jednotke v ďalšom informačnom bloku a porovná sa s najvyššie prípustným počtom k bitov, pričom v oddeľovacích blokoch ležiacich v nepretržitom slede jednotkových stavov signálu zodpovedajúcich logickej nule s počtom väčším než k sa tento sled preruší nahradením jedného jednotkového stavu signálu zodpovedajúceho logickej nule jednotkovým stavom signálu zodpovedajúcim logickej jednotke pri súčasnom splnení podmienky počtu a! logických núl na predchádzajúcich a nasledujúcich miestach kanálových bitov d š ai^ k, to sa vykoná postupne pre každé bitové miesto oddeľovacieho bloku uvedenej dielčej blokovej zostavy v ľubovoľnom poradí a z ľubovoľného východiskového stavu na bitových miestach oddeľovacieho bloku, všetky tieto sledové kombinácie obsahujúce oddeľovacie bity splňujúce podmienku d £ a, < k sa

-6podržia v pamäti, načo sa z každej tejto kombinácie odvodí dvojfázový eh iktrický signál s premenou fázy v mieste jednotkových stavov signálu zodpoved ajúcich logickej hodnote 1, pre každý tento fázovo modulovaný elektrický signál sa načíta počet elektrických impulzov zodpovedajúcich bitom od začiatku informačné lo signálu, v ktorých má signál prvú binárnu hodnotu a počet elektrických impulzov zodpovedajúcich bitom, v ktorých má odvodený signál druhú binárnu hodt !Otu, z týchto načítaných hodnôt sa vzájomným odpočítaním oboch počtov elekti 'ckých impulzov monitoruje hodnota číslicového súčtu za posledným bitom die Ičieho bloku a prepustí sa pre ďalší prenos ako dielčí elektrický signál tá kombinácia informačných blokov ni informačných bitov a oddeľovacích blokov n₂ oddeľo' 'acích bitov, pre nižšie zavedeným binárnym hodnotám v oddeľovacom bloku alebo blokoch zodpovedá najnižšia monitorovaná hodnota číslicového súču za uvedenou dielčou blokovou zostavou.

Podľa výhodného uskutočnenia spôsobu podľa vynálezu sa prenos si ijnálu zodpovedajúci zvolenej kombinácii binárnych hodnôt vložených do oddeľov acích blokov n₂ oddeľovacích bitov zdrží pre zavedenie synchronizačného tloku, nasledovaného synchronizačným oddeľovacím blokom, na konci sledu informačných blokov ni informačných bitov, preloženého oddeľovacími blok ni n₂ oddeľovacích bitov, zodpovedajúceho jednému rámcu dátového p ‘údu, zakončeného oddeľovacím blokom n₂ oddeľovacích bitov a pred p*vým informačným blokom ďalšieho nasledujúceho rámca dátového prúdu, pri čom uvedený synchronizačný blok obsahuje n_syn synchronizačných kanálových t itov, zahrňujúcich dvakrát opakovaný sled jednotkového stavu sig nálu zodpovedajúceho logickej jednotke na začiatku a S nasledujúcich jednotko ých stavov signálov zodpovedajúcich logickým nulám, kde S je celé číslo väčšie al o k, pričom na kanálových bitových miestach oddeľovacieho synchronizačného b oku sa zavedú jednotkové stavy signálu zodpovedajúce logickej nule a najmenej je den jednotkový stav signálu zodpovedajúci logickej jednotke, načíta sa počet jednotkových stavov signálu zodpovedajúcich logickej nule medzi tý Títo jednotkovým stavom signálu zodpovedajúcemu logickej jednotke a prým jednotkovým stavom signálu zodpovedújúcim logickej jednotke v nasledujúcor i in formačnom bloku, načítaný počet jednotkových stavov signálu zodpovedajúc ich

-7logickej nule sa porovná s najvyššie prístupným počtom k bitov a najnižšie prístupným počtom d bitov, pričom postupne na každé bitové miesto v synchronizačnom od deľovacom bloku sa zavedie jednotkový stav signálu zodpovedajúci logickej jednotke a v pamäti sa podržia všetky kombi nácie vyhovujúce podmienke d š a₂ š k, kde a₂ je počet načítaných jednotkových stavov signálu zodpovedajúcich logickej nule, načo sa pre každú takúto kombináciu odvodí dvojfázový elektrický signál s premenou fázy v mieste jednotkového stavu signálu zodpovedajúceho logickej hodnote 1, a pre každý takýto signál sa načíta počet elektrických impulzov zodpovedajúcich počtu bitov od začiatku informačného signálu, v ktorých má odvodený signál prvú binárnu hodnotu a počet elektrických impulzov zodpovedajúcich počtu bitov, v ktorých má signál druhú binárnu hodnotu, z týchto načítaných hodnôt sa vzájomným odpočítaním počtu načítaných impulzov monitoru je hodnota číslicového súčtu za posledným bitom a pre ďalší prenos sa prepustí ako dieiči elektrický signál tá kombinácia informačných blokov ni informačných bitov, oddeľovacích blokov n₂ oddeľovacích bitov, synchronizačných blokov nsyn bitov, a synchronizačných oddeľovacích blokov n^s bitov v tejto dielčej blokovej zostave, .zodpovedajúci jednému rámcu dátového prúdu, pre nižšie

I zavedeným binárnym hodnotám v synchronizačných oddeľovacích blokoch zodpovedá najnižšie monitorovaná hodnota číslicového súčtu za touto blokovou zostavou od začiatku informačného signálu.

Na dekódovacej strane sa podľa ďalšieho znaku vynálezu prenášaný signál kódovaný do n-bitových slov v druhom kóde dekóduje na m-bitové slová v prvom kóde, pričom jednotkové stavy signálu zodpovedajúce bitom prenášaného signálu v n-bitovom kóde sú prijímané sériovo a sú predkladané zmeškávaciemu prostriedku, takto zmeškané jednotkové stavy signálu zodpovedajúce bitom, sú podrobené logickému sčítaniu, načo sa signálové bity sériovo vyšetrujú na detekciu synchronizačného slova, pričom detekcia synchronizačného slova generuje signál zodpovedajúci štartovaciemu momentu, pričom detekciou synchronizačného slova sa cyklicky generujú časové signály majúce dĺžku informačného bloku n₁ jednotkových stavov signálu zodpovedajúcich informačným bitom a oddeľovacieho bloku n₂ jednotkových stavov signálu zodpovedajúcich oddeľovacím bitom, pričom koniec každého cyklického časového signálu aktivuje dekódovanie

-8Πι najneskoršie prijatých bitov po logickom súčte na m-bitové kódové slovo v prvom kóde, pričom uvedené dĺžky časových signálov v bitových intervale ch sa synchronizujú určením frekvencie kanálových bitov zo sériovo prijaté ho bi ového signálu.

Výhodne sa počty jednotkových stavov signálov zodpovedajúcich počtom bitov v jednotlivých blokoch volia tak, že ni=n=14, n₂=3 a m=8.

Spôsob podľa vynálezu nie je závislí od konkrétneho zariadenia a mô. :e byť realizovaný rôznymi prostriedkami. Aj keď sa predpokladá, že možnosti pral ítickej realizácie základných spôsobových krokov uvedených v definícii podstaty vyr álezu sú zrejmé pre odborníkov v odbore, budú stručne zhrnuté pre ozrejmení s ich fyzického uskutočnenia.

Praktický príklad dátového prúdu m-bitových slov je prúd číslicových d; U, do ktorého bol prevedený analógový signál reprezentujúci napr. zvukové dáta .ilebo iné dáta ako obrazové dáta, napríklad osembitových dátových slov. V pri bade zaznamenávania takých dát na číslicový optický nosič záznamu ako je CD < ilebo magnetický nosič záznamu, je potrebné pre účely dobre známe v odbore CD-/ tudio a CD-ROM a stručne uvedené na inom mieste popisu kódovať dáta pre ich ďalší prenos na druhé n-dátové slová, kde n > m, napríklad štrnásťbitové dátové s ová. Kódovanie 8-bitových dátových slov na 14-bitové dátové slová je známe v od bore ako kódovanie EFM (eight-to-fourteen). Pretože sú medzi jednotlivými rám iami dátových prúdov vložené pre účely rovnako dobre známe synchronizačné tloky alebo slová, je potrebné sledovať, v rámci možností poskytovaných zvýšeným počtom kombinácií v druhom n-bitovom kóde, určité zásady pri voľbe dátových slov, mimo iného za účelom rozlíšenia informačných slov v dátovom prúde pri dekódovaní.

Na tento účel sa kontroluje počas voľby možných kombinácií, ktoré n-bi' ový kód poskytuje, podmienka d š ai < k. Aby sa potlačili nevyváženia vyplývaj úce z jednosmernej prúdovej zložky v prenášanom signále, ktorá je úmerná hodrote číslicového súčtu, je súčasne potrebné podrobiť výslednú voľbu kombinácií dielčích blokových zostáv zahŕňajúcich oddeľovacie a synchronizačné bity

-9selekciou a riadeniu s ohľadom na dosiahnutie minimálnej hodnoty číslicového súčtu.

Bity ako jednotky číslicového signálu sú fyzicky prítomné pri realizácii spôsobu podľa vynálezu vo fyzickom sériovom kanály, v ktorom dochádza k prenosu dát, a to vo forme zodpovedajúcej povahe uvedeného fyzického sériového kanálu. Uvedený fyzický sériový kanál môže mať formu elektrického drôtu alebo akéhokoľvek iného analogického zložitejšieho vodivého dielu, schopného viesť elektrický prúd (ako elektronického obvodu alebo jeho časti). Môže byť tvorený éterom na vedenie číslicového signálu po bezdrôtovom trakte medzi vysielačom a prijímačom, alebo môže byť prítomný vo forme nosiča záznamu, na ktorom je bitový prúd stacionárne zaznamenaný vzhľadom na špecifickú fyzikálnu povahu záznamového média tohoto nosiča.

Ak sú bity prítomné vo fyzickom sériovom kanále vo forme vodiacej elektrický prúd, sú fyzicky prítomné ako zodpovedajúce modulácie elektrického signálu. Taká modulácia môže byť prítomná, ako je známe z odboru, napríklad vo forme jednoduchej amplitúdovej modulácie sériového signálu s pravouhlými impulzmi, v ktorej jedna amplitúda (napríklad napätie) zodpovedá prvej binárnej hodnote a druhá amplitúda zodpovedá druhej binárnej hodnote. Signál môže byť podobným spôsobom fázovo modulovaný, kde jedna fáza predstavuje jednu binárnu úroveň a druhá fáza predstavuje druhú binárnu úroveň. Je tiež možné použiť moduláciu NRZI, v ktorej je logická jednotka vyjadrená ako zmena stavu signálu, zatiaľ čo logická nula je vyjadrená ako konštantný stav, t. j. stav pretrvávajúci zo susedného intervalu. Je podobne možné vyjadriť logickú jednotku ako dvojfázovú značku na fázovo modulovanom signále, v ktorom je logická nula vyjadrená pravidelne sa opakujúcou zmenou napríklad každý druhý kanálový bit, zatiaľ čo logická jednotka je vyjadrená fázovou zmenou, t. j. dvojfázovou značkou, vo vnútri intervalu tvoreného dvojicou kanálových bitov. V poslednom prípade je tak prúd kanálových bitov organizovaný po dvojiciach do dátových bitov ako vyšších informačných jednotiek. Toto sú len príklady fyzickej existencie bitov v elektricky vodivom fyzickom sériovom kanále v zmysle spôsobu podľa vynálezu.

-10Ak sú bity prítomné vo fyzickom sériovom kanály vo forme nosiča zá mamu, sú reprezentované napríklad kombináciou jamiek a úsekov bez jamiek alebo plôškami s rozdielnym smerom magnetizácie usporiadanými v špe cifickej kombinácii pozdĺž stopy na nosiči záznamu. Ak je signál zaznamenaný na Críklad na optickom záznamovom médiu, ako sú optické disky, taká kombinácia sa zaznamenáva pozdĺž skrutkovnicovitej informačnej štruktúry. Kanáloý bit zodpovedajúci logickej „1 je predstavovaný napríklad prechodom z bezjai nkovej plôšky do jamkovej časti skrutkovnicovitej stopy, zatiaľ čo kanálový bit zodpovedajúci logickej „0“ je predstavovaný neprítomnosťou takého prechoc u, t. j. pokračovaním predchádzajúceho stavu ako vo výške uvedenom stave NZRI modulácie elektrického signálu.

Pokiaľ sú informačné dáta vysielané éterom, sú bity prítomné napríkls d ako modulácia tádiových vín, ktoré boli modulované v súlade s modul; :ciami elektrického signálu na prívode do vysielača a na výstupe prijímača, akc bolo vysvetlené pre prípad, keď fyzický sériový kanál je elektrický vodič alebo obvc d.

Bity vo. fyzickom sériovom kanále vyjadrujú teda v každom prpade špecifický jednotkový stav v uvedenom fyzickom sériovom kanále, t. j. elektrický stav alebo určitý stacionárny telesný stav na nosiči záznamu. Bez ohľadu r a ich povahu, sú tieto bity v sériovom kanále prítomné v každom prípade v počiatoč nej a koncovej časti priebehu spôsobu prenosu dát podľa vynálezu vo forme elektric kých signálov. Definícia predmetu vynálezu je teda zameraná na spracovanie elektrického signálu, bez toho, aby tým však malo byť konkrétne uskutoči enie používajúce nosič záznamu ako je disk alebo páska ako časť fyzického série /ého kanála v priebehu realizácie spôsobu mimo rámec ochrany. Tieto uskutočnen a sú ďalej podrobnejšie vysvetlené na príkladoch v popise.

Vyššie uvedené opatrenia, ako reprezentovať prúd číslicových dát v sériovom kanále sú v odbore bežne veľmi dobre známe, sú tu uvedené ler pre úplnosť a nepotrebujú ďalšie vysvetľovanie. Zatiaľ čo bity vyznačované uvedei lými moduláciami alebo uvedenými prechodmi na nosiči záznamu zodpovedajú jednotkám informácie v zmysle Booleovej algebry ako v ktoromkoľvek procese, v ktorom sa pracuje s číslicovými dátami, je treba uvedenie bitov v definícii

-11 spôsobu podľa vynálezu chápať ako jednotkové špecifické stavy fyzického sériového kanála, ako je uvedené vyššie. Pretože vzťah bitov v číslicovom elektrickom signále a bitov ako jednotiek informácie v zmysle Booleovej algebry je bežne známy v odbore, a v záujme zjednodušenia, sú bity v sériovom fyzickom kanále uvádzané v nasledujúcom celom texte ako kanálové bity alebo len bity bez

I ďalšieho špecifického označenia, okrem prípadov, keď je to potrebné pre špecifické účely vysvetlenia zásad spôsobu podľa vynálezu.

Informačné bloky a oddeľovacie bloky sú prítomné, ako je uvedené v definícii spôsobu podľa vynálezu, ako po sebe nasledujúce dielčie signály usporiadané v uvedenom modulovanom elektrickom signále vo forme, v ktorej sú dáta prenášané. Pod pojmom modulovaný elektrický signál sa rozumie v podstate spojitý modulovaný elektrický signál, zodpovedajúci radu sériovo usporiadaných dátových rámcov, oddeľovaných synchronizačnými blokmi a oddeľovacími blokmi. Taký signál obsahuje veľké množstvo za sebou nasledujúcich kombinácií binárnych hodnôt „0 a „Γ, usporiadaných podľa dobre známych zásad napríklad EFM kódovania v norme CD-Audio a CD-ROM po dĺžke signálu v časovej ose. Pod pojmom dielčie elektrické signály sa rozumejú časti modulovaného súvislého signálu, obmedzeného v dĺžke definovaným počtom (n_fl n₂, n, + n_2l atď.) modulácií (bitov). Také dielčie signály sa kombinujú do modulovaného elektrického signálu podľa princípov spôsobu definovaného vynálezu v slede zodpovedajúcom sledu prenášaných dát v informačných blokoch n_v

Spracovávanie vstupných n-bitových kódových slov, pri ktorom sa vkladajú oddeľovacie bity „1“ a pri ktorom sú bloky zostavované do prúdu blokov pre ďalší prenos, sa uskutočňuje prostriedkami dostupnými odborníkom v odbore, napríklad použitím kombinácie, registrov, pamätí a multiplexora. Podrobnosti konkrétneho uskutočnenia, realizovaných zapojením na kódovanie pre uskutočňovanie spôsobu podľa vynálezu, sú vysvetlené ďalej v popise. Rozumie sa však, že sú možné aj iné prostriedky.

Dvojfázovým elektrickým signálom odvodzovaným v priebehu spôsobu podľa vynálezu, vykazujúcim zmenu fáze v mieste logických jednotiek, sa rozumie sekundárne modulovaný signál generovaný signálovými hodnotami

-12zodpovedajúcimi logickým jednotkám, ktorý slúži ako monitorovací prostriedok hodnôt číslicového súčtu. Spôsob odvodzovania takého signálu je rovnak 5 dobre známy.

Spôsob čítania elektrických impulzov určitej hodnoty signálu, ako logi ckej „1“ alebo logickej „0“ je možné jednoducho demonštrovať pomocou čítača čo je v odbore rovnako veľmi dobre známe. Počet načítaných elektrických impulze >v nieje teda myslený ako matematický počet v užšom zmysle slova, ale v demonštre tívnom príklade uskutočnenia vynálezu predstavuje určitý stav čítača, reprezentujúc I počet načítaných impulzov v jednom a druhom zmysle. Znak monitorovania je teda znak sledovania skutočného počtu načítaných elektrických impulzov určitej bnárnej alebo elektrickej hodnoty od začiatku, vo forme určitého elektrického stavu zodpovedajúceho čítača alebo analogického prostriedku sledujúceho rozcielovú hodnotu impulzov v danom časovom okamžiku. Aj keď v praxi budú zo zre jmých dôvodov s ohľadom na výkonnosť vyššie uvedené pochody realizované poi íocou počítača s ich procesormi a pamäťami, ako vyplýva aj z nasledujúceho podroi iného popisu príkladov uskutočnenia, prípadne špecificky zmeraného hardwan >vého zariadenia, ide v zásade o vyššie demonštrovaný princíp.

Odčítaním počtu bitov s prvou binárnou hodnotou a bitov s druhou bin; irnou hodnotou sa rozumie získavanie rozdielu počtu impulzov zodpovedajúcich Vitom týchto dvoch úrovní. Aj keď tento výsledný počet, definovaný v danej súvislosi i ako hodnota číslicového súčtu, sa dá jednoducho demonštrovať ako vytvorenie jedného súboru impulzov jedného remienka, ktorý sa načítava smerom nah )r, a druhého súboru impulzov, ktorý sa načítava zostupne, ako je to ukázané na obr. 10, budú opäť pre odborníkov v odbore zrejmé ďalšie možnosti zložité ších hardwarových a softwarových prostriedkov vyššej úrovne, ktoré sa v praxi po jžijú s ohľadom na výkonnosť, ako použitie počítačov s ich pamäťami a procesormi, ako je okrem iného naznačené i v nasledujúcom podrobnom popise príklždov uskutočnenia vynálezu. Bez toho, aby sme chceli byť obmedzení týmto zjednodušeným príkladom, môže byť hodnota číslicového súčtu, získaná odčíta ním počtu bitov dvoch binárnych hodnôt v odvodenom sekundárne modulovar om signále od jeho začiatku v ktoromkoľvek danom okamžiku, chápaná napríklad -iko určitý elektrický stav čítača, alebo obvodu alebo súčasti počítača vykonávajúceho

-13podobnú funkciu, reprezentujúcu rozdielový počet načítaných elektrických impulzov sekundárneho dvojfázového signálu, ako je znázornené pre demonštráciu na nižšie uvedenom obr. 10.

Obzvlášť ďalšie uskutočnenie uvedených krokov spôsobu podľa vynálezu, v ktorom sú tiež kombinované pochody prekladania a zostavovania blokov, je znázornený na príklade výhodného zapojenia na uskutočnenie spôsobu podľa vynálezu, t. j. kodéru. Jednotlivé prostriedky, ktorými je prenášaný signál spracovávaný, sú znázornené na výkresoch a sú popísané nižšie s odvolaním sa na pripojené výkresy.

Vynález sa ďalej týka zapojenia na uskutočňovanie spôsobu, ktoré obsahuje obsahuje zdroj m-bitových dátových slov s dátovým výstupom, pripojeným k dátovému vstupu kóderu na n-bitové slová, ktorého dátový výstup je spojený s prvou sekciou posledných kódových slov prvého dátového registra, ktorý ďalej obsahuje druhú sekciu pre aktuálne oddeľovacie bloky, pričom táto prvá sekcia má výstup napojený na vstup prvej sekcie pre predchádzajúce oddeľovacie bitové bloky, pričom druhá sekcia prvého dátového registra má svoj dátový vstup pripojený k dátovému výstupu pamäťovej jednotky oddeľovacích bitových blokov, obsahujúcich pamäť, ktorá má štyri druhé výstupy pripojené k multiplexoru, ktorého výstup je pripojený k dátovému vstupu druhej sekcie druhého dátového registra, pričom prvá sekcia prvého dátového registra má prvý výstup spojený s prvým vstupom detektora porušenia kritéria hodnoty d, k a tretí výstup spojený s prvým vstupom detektora hodnoty číslicového súčtu, ktorého druhý vstup je spojený s prvým výstupom druhej sekcie prvého dátového registra, ktorého druhý výstup je pripojený k druhému vstupu detektora, ktorého tretí vstup je pripojený k výstupu prvej sekcie druhého dátového registra, pričom detektor má výstup spojený s prvým vstupom pamäti príznakových bitov, ktorých druhý vstup je pripojený k výstupu generátora druhotného časového signálu, pri čom detektor hodnoty číslicového súčtu má výstup pripojený k prvému vstupu pamäti hodnoty číslicového súčtu, ktorého výstup je spojený so vstupom detektora minimálnej hodnoty číslicového súčtu, pričom tento detektor má výstup pripojený k voliacemu vstupu multiplexora, pričom generátor druhotného časového signálu má svoje ďalšie výstupy pripojené k vstupu detektora hodnoty číslicového súčtu, detektora

-14porušenia kritéria hodnoty d, k a pamäti a má vstup pripojený k ovlá daciemu vedeniu pripojenému k riadiacemu výstupu generátora primárneho časového signálu, pričom toto ovládacie vedenie je dalej spojené s riadiacim zstupom kódera a riadiacim vstupom detektora minimálnej hodnoty číslicového súčtu, pričom riadiaci výstup generátora primár neho časového signálu je ďalej spojený s i

aktivačným vstupom prvej sekcie druhého dátového registra a aktivačným vstupom druhej sekcie, majúcej sériový výstup a pričom generátor primárneho črsového signálu má štartovací vstup.

Dátový vstup druhej sekcie prvého dátového registra je výhodne opojený s výstupom pamäte oddeľovacích bitových blokov, a môže byť ďalej opojený s výstupom multiplexora.

V dalšom aspekte vynález popisuje zapojenie, ktorého sériový vutup je pripojený jednak k prvému vstupu súčtového obvodu a jednak cez spom< iľovací člen k druhému vstupu súčtového obvodu, pričom výstup súčtového obv odu je pripojený k posuvnému registru, majúcemu všetky dátové výstupy jeho po si ibe na sledujúcich stupňov pripojené ku vstupom detektora synchronizačného slova, pričom iba ni prvého stupňa je pripojené k dekóderu, pričom sériový vstup je ďalej pripojený k synchronizačnému členu bitov, ktorého výstup je pripojený k číta čiernu vstupu čítača cyklov ni + rh impulzov, pričom tento čítač cyklov má vstup opätovného nastavenia pripojený k detekčnému výstupu deti iktora synchronizačného slova, pričom dekóder dátových slov má aktivaný vstup pripojený k výstupu cyklov čítača a pričom dekóder má ďalej m-dátových výs ;upov m-bitového slova.

Prehľad obrázkov na výkresoch

Vynález je bližšie vysvetlený v nasledujúcom popise na príkladoch uskutočnenia s odvolaním sa na pripojené výkresy, v ktorých znázorňuje o)r. 1 niektoré sledy bitov na ilustráciu jedného uskutočnenia kódovacieho formátu p odľa vynálezu, obr. 2 niektoré ďalšie uskutočnenia formátu kódovania kanála, l itoré majú byť použité na zníženie nevyváženia jednosmerným prúdom podľa vyná szu, obr. 3 vývojový diagram jedného uskutočnenia spôsobu podľa vynálezu, obr. 4 dok

-15synchronizačných bitov na použitie v spôsobe podľa vynálezu, obr. 5a schému obvodov demodulátora na dekódovanie dátových bitov, ktoré boli kódované spôsobom podľa vynálezu, obr. 5b schému usporiadania časti obvodov tohoto demodulátora, obr. 6 blokovú schému zapojenia pre kódovanie podľa vynálezu, obr. 7 podrobnosť registra zo zapojenia z obr. 6, obr. 8 schému jedného uskutočnenia formátu pri kódovaní a dekódovaní v rámci vynálezu, obr. 9 blokovú schému zapojenia pre kódovanie spôsobom podľa vynálezu a obr. 10 grafické znázornenie postupu manipulácie s binárnym signálom pri kódovaní za účelom dosiahnutia hodnoty číslicového súčtu.

Príklady uskutočnenia vynálezu

Najprv budú podrobne vysvetlené základné princípy prenosu informačných dát prevedených do číslicovej formy s kódovaním a dekódovaním a spracovaním elektrického signálu, reprezentatívneho pre informačné dáta prevedené do tejto číslicovej formy, spôsobom podľa vynálezu.

¹ I

Obr. 1 znázorňuje niektoré sledy bitov pre ilustráciu spôsobu kódovania

I prúdu dvojkových dátových bitov (časť a na obr. 1) na prúd dvojkových kanálových bitov (časť b na obr. 1). prúd dátových bitov je rozdelený na po sebe nasledujúce bloky BD. Každý blok dátových bitov obsahuje m dátových bitov. Ako príklad bude použitá v nasledujúcom popise a vyobrazeniach voľba m = 8. To isté však platí pre akúkoľvek inú hodnotu m. Blok m dátových bitov BDj zvyčajne obsahuje jeden z 2^m možných bitových sledov.

Také bitové sledy nie sú príliš vhodné na priame optické alebo magnetické zaznamenávanie a to z rôznych dôvodov. Keď totiž dva dátové symboly typu „1“, ktoré sú napríklad zaznamenané na záznamovom médiu ako prechod od jedného magnetizačného smeru k druhému alebo ako prechod k jamke, nasledujú bezprostredne jeden za druhým, potom tieto prechody nesmú byť navzájom príliš blízko v dôsledku ich vzájomnej interakcie. To obmedzuje hustotu informácie. Súčasne sa zväčší minimálna šírka pásma B_min, ktorá je potrebná na prenos alebo záznam prúdu bitov, keď minimálna vzdialenosť T_mill medzi za sebou idúcimi prechodmi (Bmin = ¹/₂T_mi_n) je malá. Iná požiadavka, ktorá sa často kladie na sústavy

-16prenosu dát a ich optické a magnetické zaznamenávanie, je odvodzovať z prenášaného signálu hodinový signál, s ktorým je možné uskutočňovať synchronizáciu. Blok majúci m nulu, pred ktorým je v najhoršom prípade blok končiaci vo veľkom počte núl, a za ktorým nasleduje blok začínajúci s niekoľkými nulami, ohrozí možnosť odvodenia hodinového signálu.

I

Informačné kanály, ktoré neprinášajú jednosmerný prúd, ako mag netické zaznamenávacie kanály, musia ďalej spĺňať požiadavku, že zaznamenával lý prúd dát obsahuje zložku jednosmerného prúdu, ktorá je čo najmenšia. Pri of tickom zaznamenávaní je žiadúce, aby nízkofrekvenčný úsek dátového speki^ra bol potlačený do najvyššej možnej miery, a to s ohľadom na servoriadenie. Okrem toho je demodulácia zjednodušená, keď je jednosmerná prúdová zložka pc hneme malá.

Z vyššie uvedených a aj iných dôvodov sa uskutočňuje kódovanie kan álu na dátové bity skôr, ako sa prenášajú cez kanál a skôr ako sa zaznamenávajú. V prípade kódovania blokov, popísaného v publikácii D(1), sa bloky dátových bitov, z ktorých každý obsahuje m bitov, kódujú ako bloky informačných bitov, z ktorých každý obsahuje ni informačných bitov. Obr. 1 znázorňuje, ako sa blok dátových bitov BDj premení na blok informačných bitov Bi. Ako príklad je uvedená ' ^roľba ni = 14, používaná v celom ďalšom popise a vyobrazeniach. Pretože je ni v ičšie ako m, nepoužijú sa všetky kombinácie, ktoré môžu byť vytvorené a γη bity Tie kombinácie, ktoré sa dobre nehodia pre použitý kanál, sa nepoužijú. T/mto spôsobom je pri danom príklade potrebné vybrať len 256 slov z počtu viac ako 16000 možných kanálových slov pre žiadané mapovanie dátových slov na kanálové slová. V dôsledku toho môžu byť na kanálové slová kladené niektoré požiadavky. Jednou požiadavkou je, aby medzi dvomi za sebou nachádzajúcin i sa informačnými bitmi prvého typu, totiž typu „1, bolo umiestnených najmenej c po sebe nasledujúcich informačných bitov druhého typu, t. j. typu „0“, vo vrútri rovnakého bloku ni informačných bitov. Tabuľka I na str. 439 publikácie [>(1) ukazuje, aké množstvo takých binárnych slov existuje, v závislosti od hodnoty d. Z tabuľky je zrejmé, že pre m = 14 je 277 slov s najmenej dvomi (d = 2) bitmi typu „0“ medzi sebou nasledujúcimi bitmi typu ,1. Pri kódovaní blokov s ôsmymi

-17dátovými bitmi, ktorých môže byť 2° = 256 kombinácii ako blokov so štrnásťkanálovými bitmi, môže byť požiadavka d - 2 skutočne uspokojená.

Spojovanie bloku informačných bitov BI do reťazca však nie je možné bez ďalších opatrení, keď rovnaké požiadavky na obmedzenie hodnoty d je nielen treba splniť vo vnútri bloku n_f bitov, ale aj keď tieto požiadavky presahujú rozsah medzi dvomi za sebou idúcimi blokmi. Za týmto účelom navrhuje publikácia D(1), str. 451, aby sa medzi bloky kanálových bitov zaviedlo jeden alebo niekoľko oddeľovacích bitov. Je možné ľahko dôvodiť tým, že keď je zaradený počet oddeľovacích bitov typu „0, najmenej rovnajúci sa d, je obmedzenie hodnoty d splnené. Obr. 1 znázorňuje, že blok kanálových bitov BCi pozostáva z bloku informačných bitov Bi, a z bloku BS: oddeľovacích bitov. Blok oddeľovacích bitov obsahuje n₂ bitov, takže blok kanálových bitov BC· obsahuje ni + n₂ bitov. Ako príklad bude použitá volba n₂ = 3 v ďalšom priebehu popisu a vo výkresoch, pokiaľ výslovne nebude uvedené niečo iné.

Aby vytvorenie hodinového signálu bolo čo najspoľahlivejšie, môže byť ďalšou požiadavkou, aby maximálny počet bitov typu ,0, ktorý sa môže neprerušované vyskytovať medzi dvomi za sebou nasledujúcimi bitmi typu „1 vo vnútri jedného bloku informačných bitov, bol obmedzený na vopred určenú hodnotu k. V príklade, kde m = 8 a m = 14, je však možné odstrániť z 277 slov, ktoré spĺňajú podmienku d = 2, tie slová, ktoré napríklad majú veľmi vysokú hodnotu pre k. Zdá sa, že hodnota k môže byť obmedzená na 10. V dôsledku toho sa súbor 2⁸ (všeobecne 2^m) blokov dátových bitov, každý po osem bitov (všeobecne po m bitov), zmapuje na súbor rovnako 28 (všeobecne 2^m) blokov informačných bitov, pričom tieto informačné bity boli zvolené z 2¹⁴ (všeobecne 2) možných blokov informačných bitov, čo je čiastočne výsledkom skutočnosti, že boli stanovené požiadavky d = 2, a k = 10 (všeobecne obmedzenie d, k), je stále možné si vybrať, ktorý z blokov dátových bitov má byť združený s jedným z blokov informačných bitov. Vo vyššie uvedenej publikácii D(1) je presun z dátových bitov do informačných bitov jednoznačne určený v matematicky uzavretom tvare. Aj keď je možné v zásade použiť toto uskutočnenie, je výhodné odlišné vzájomné združenie, ktoré bude vysvetlené nižšie.

-18Spqjovanie kanálových slov Bli, ďalej obmedzené hodnotou k, do re 'azca, je možné, len keď medzi blokmi Bl_f informačných bitov boli umiestnené odd iľovacie bloky, čo tiež platí pre bloky s obmedzením hodnoty d. V zásade je možné ha tento účel použiť rovnaké oddeľovacie bloky, každý s n₂ bitmi, pretože požiad avky na obmedzenie hodnotou d a hodnotou k sa navzájom nevylučujú, skôr doplň: ijú. Keď teda súčet počtu bitových hodnôt typu „0“ predchádzajúci pred daným odde ’ovacím blokom prestúpi počet hodnôt nasledujúcich za týmto oddeľovacím blokc m a n₂ bitov oddeľovacieho bloku samotného prevyšujú hodnotu k, potom aspo.l jedna z bitových hodnôt typu „0“ v oddeľovacom bloku by mala byť nahradená bitovou hodnotou typu ,ľ, aby sa prerušil sled núl na sledy, z ktorých je každý dlhý najviac k bitov.

Okrem ich funkcie, že zabezpečujú, aby požiadavky na obmedzenie (d, k) boli splnené, môžu byť oddeľovacie bloky vymerané tak, že ich možno tiež použiť na minimalizovanie nevyváženia jednosmerného prúdu. To je založené na p >znaní skutočnosti, že pre určité spojenie blokov informačných bitov do reťazca je predpísaný vopred určený formát bloku oddeľovacích bitov, avšak vo veľkorr počte prípadov sa na formát bloku osvetľovacích bitov buď nekladú žiadne podrr ienky, alebo len obmedzené požiadavky. Takto vytvorený stupeň voľnosti sa použ va na minimalizovanie nevyváženia prúdu.

Vznik nevyváženia z jednosmernej prúdovej zložky a jej vzrast môžs byť vysvetlený nasledovne. Blok Bh informačných bitov, ako je znázornené na c or. 1, časť b, je zaznamenaný na zaznamenávacom médiu, napríklad vo formáte NRZ. Týmto formátom sa vytvorí J prechodom na začiatku príslušnej bitovej bunky a stane sa „0, keď sa nezaznamená žiaden prechod. Sled bitov znázornených v bloku Bh potom zaujme tvar, ktorý je označený ako tvar WF, v ktorom sa ento bitový sled zaznamenáva na záznamové médium. Tento sled má nevyvá: enie v dôsledku prítomnosti jednosmernej prúdovej zložky, pretože pre zobrazený sled má kladnú úroveň, ktorá je väčšia ako záporná úroveň. Mierou, ktorá sa č asto používa na nevyváženie v dôsledku jednosmernej prúdovej zložky, je hoc nota číslicového súčtu. Za predpokladu, že úrovne tvaru WF budú +1 a -1, sa potom hodnota číslicového súčtu rovná priebežnému súčtu v tvare WF a vpríkade znázornenom na obr. 1 sa rovná +6T, keď T je dĺžka jedného bitového inten alu.

-19Keď sa také sledy opakujú, bude nevyváženie v dôsledku jednosmernej prúdovej zložky narastať. Všeobecne vedie toto nevyváženia k posunu základnej čiary a znižuje efektívny pomer signálu k šumu a následkom toho spoľahlivosť detekcie zaznamenaných signálov.

Blok BSi oddeľovacích bitov sa na obmedzenie nevyváženia v dôsledku jednosmernej prúdovej zložky použije nasledovne. V danom okamžiku sa dodá blok BD, dátových bitov. Tento blok BDj dátových bitov sa premení na blok BI informačných bitov, napríklad pomocou tabuľky uloženej v pamäti. Potom sa vytvorí súbor možných blokov kanálových bitov, obsahujúci ni + n₂ bitov. Všetky tieto bloky obsahujú rovnaký blok informačných bitov (bitové bunky 1 až 14 podľa obr. 1, časť b), doplnené možnými bitovými kombináciami n₂ oddeľovacích bitov (bitové bunky 15, 16 a 17, obr. 1, časť b). V dôsledku toho je v príklade znázornenom na obr. 1, časti b vytvorená zostava pozostávajúca z 2 = 8 možných blokov kanálových bitov. Potom sa z každého možného bloku kanálových bitov určia nasledujúce parametre, v zásade v ľubovoľnom slede, a to jednak sa určí pre príslušný možný blok kanálových bitov požiadavka na obmedzenie hodnoty d a obmedzenie hodnoty k neodporuje formátu prítomného bloku oddeľovacích bitov, a jednak sa určí hodnota číslicového súčtu pre príslušný možný blok kanálových bitov.

Vytvorí sa prvý indikačný signál pre tie možné bloky kanálových bitov, ktoré nie sú v rozpore s požiadavkami na obmedzenie hodnoty d a obmedzenia hodnoty k. Voľba kódovacích parametrov zaručuje, že taký indikačný signál sa vytvorí pre aspoň jeden z možných informačných bitov. Nakoniec sa z možných blokov kanálových bitov, pre ktoré bol vytvorený prvý indikačný signál, zvolí ten blok kanálových bitov, ktorý napríklad má v absolútnom zmysle najnižšiu hodnotu číslicového súčtu. Avšak ešte lepším postupom je nazhromaždenie hodnôt číslicového súčtu pre predchádzajúce bloky kanálových bitov a vybrať z blokov kanálových bitov, ktoré prichádzajú do úvahy pre voľbu pre budúci prenos, ten blok, ktorý vyvolá zníženie absolútnej hodnoty nazhromaždených hodnôt číslicového súčtu. Vybraté slovo sa potom prenesie a zaznamená.

-20Výhodou tohoto postupu je, že oddeľovacie bity, ktoré sú už potrebn 3 na iné účely, môžu byť teraz tiež použité jednoduchým spôsobom na obrr.sdzenie nevyváženia v dôsledku jednosmernej prúdovej zložky. Ďalšou výhcdou je okolnosť, že vplyv na signál, ktorý sa má prenášať, je obmedzený n s bloky oddeľovacích bitov a nevzťahuje sa na bloky informačných bitov (ak sa neberie zreteľ na polaritu vlnotvaru, ktorý má byť prenesený a zaznamenaný). Demodulácia zaznamenaných signálov po ich čítaní sa potom týra len informačných bitov. Oddeľovacie bity môžu byť vypustené z úvahy.

Obr. 2 znázorňuje niektoré ďalšie uskutočnenia manipulácie s prúdo n bitov v rámci vynálezu.

Obr. 2 znázorňuje v časti a schématicky sledy blokov kanálových bite v ......

BCi-i, BCi, BCj+i.......ktoré obsahujú vopred určený počet n,+ n₂ bitov. Kaze ý blok kanálových bitov obsahuje bloky informačných bitov, pozostávajúce z ni I itov a bloky oddeľovacích bitov BS_M, BS_i( BS_i+i........pozostávajúce každý z n₂ bito*

I

Pri tomto uskutočnení je nevyváženie v dôsledku jednosmernej prúdovej zložky určené cez niekoľko blokov, napríklad ako je znázornené na obr. 2 v i asti a cez dva bloky BCi a BCj+i kanálových bitov. Nevyváženie v dôsledku jednosr ternej prúdovej zložky je určované podobným spôsobom, ako je popísané pre uskutočnenie podľa obr. 1, za predpokladu, že pre každý superblok SBCi sa vytvoria možné formáty superbiokov, to znamená, že bloky informačných bite v pre blok BCi a bloky BCj+i sa doplnia všetkými možnými kombináciami, ktoré môž j byť vytvorené s n₂ oddeľovacími bitmi blokov BSi a bloku BSi+i. Z uvedeného súboru sa potom vyberie tá kombinácia, ktorá minimalizuje nevyváženie jednosr™ rnou prúdovou zložkou. Tento postup má tú výhodu, že zostávajúce nevyváženie jednosmernou prúdovou zložkou má rovnomernejší charakter, pretože sa uvi Ižuje viac ako jeden blok kanálových bitov vopred, a taký zásah bude optimálny.

Výhodné uskutočnenie tohoto postupu má tento odlišný znak, že super blok

SBCi (obr. 2, časť a) je posunutý len o jeden blok kanálových bitov po minimalizovaní nevyváženia jednosmernou prúdovou zložkou. To znamená že blok BCi (obr. 2a), ktorý je časťou superbloku SBCi, sa spracuje, a že nasledi ijúci

-21 neznázornený superblok SBC_i+1 obsahuje blok BCm a neznázornený blok BCm. pre ktoré sa uskutočňuje vyššie uvedená minimalizácia nevyváženia jednosmernou prúdovou zložkou. Blok BCm je tak časťou superbloku SBC; a nasledujúceho superbloku SBC|₊₁. Je potom celkom možné, že (doterajšia) voľba pre oddeľovacie bity v bloku BSm, uskutočnená v superbloku SBC;, sa líši od konečnej voľby uskutočnenej v superbloku SBC^. Pretože ku každému bloku sa uskutočňuje prístup niekoľkokrát (v prítomnom prípade dvakrát), zníži sa nevyváženie jednosmernou prúdovou zložkou a v dôsledku toho príspevok k šumu ešte viac.

Obr. 2 znázorňuje v časti b ďalšie uskutočnenie, v ktorom je nevyváženie jednosmernou prúdovou zložkou určené súčasne pre niekoľko blokov (SBCj), napríklad ako je znázornené na obr. 2 v časti b pre štyri bloky kanálových bitov BCj⁽¹⁾, BCj®, BCj® a BCj^W. Každý z týchto blokov kanálových bitov obsahuje vopred určený počet ni informačných bitov. Počet informačných bitov môže mať napríklad hodnotu 14 a počet oddeľovacích bitov pre bloky BCj⁽¹⁾, BCj®, BCj® môže byť 2 pre každý blok a 6 pre blok BCj^<4). Určenie nevyváženia jednosmernou prúdovou zložkou sa uskutočňuje podobným spôsobom, ako je popísané pre uskutočnenie z obr. 2m časti á.

Okrem výhod vyššie uvedených a tu tiež použiteľných, má tento postup tú výhodu, že dostupnosť pomerne dlhého bloku oddeľovacích bitov zvyšuje možnosť znížiť nevyváženie jednosmernou prúdovou zložkou. Konkrétnejšie je zostatkové nevyváženie jednosmernou prúdovou zložkou sledu kanálových bitov, v ktorom obsahuje každý blok kanálových bitov rovnaký počet napríklad 3 bity, väčší ako zostatkové nevyváženie jednosmernou prúdovou zložkou sledu kanálových bitov, u ktorého bloky oddeľovacích bitov obsahujú v priemere 3 bity, rozdelené však do 2-2-2-6 bitov.

Je treba poznamenať, že popísaný časový sled funkcií a priradených stavov postupu môže byť realizovaný univerzálnymi postupnými logickými obvodmi, napríklad na trhu dostupnými mikroprocesormi s priradenou pamäťou a periférnym vybavením. Obr. 3 znázorňuje vývojový diagram takého zariadenia. Nasledujúce vysvetľujúce texty sú združené s legendami geometrických obrazcov, ktoré existujú

-22v časovej postupnosti funkcie a stavy spôsobu kódovania. Stĺpec λ udáva referenčný symbol, stĺpec B legendu a stĺpec C vysvetľujúci text prislúchajúci zodpovedajúcemu geometrickému obrazcu.

B

DSCace ⁼ 0;

BD,

Blj (BDj) j:=j + 1 j < alebo = Q?

C hodnota číslicového súčtu predchádzajúci! ih i: = 0 blokov kanálových bitov obdržala na z ačiatku postupu nulovú hodnotu. Prvému dátovérr j slovu BD je priradené číslo i = 0. Postúpi sa ku geometrickému obrazcu 2.

Blok dátových bitov po m bitoch čísla i sa' yberie z pamäte. Postúpi sa ku geometrickému o xazcu

3.

Blok dátových bitov majúci počet i (BDj) sa premení na blok informačných bitov pozostr vajúci zni bitov (Blj) pomocou tabuľky uloženej v pamäti. Postúpi sa ku geometrickému ot razcu

4.

Parameter j zaháji na hodnote nula. Pararr'sterj je ten počet jedného z q blokov kanálových bitov pozostávajúci z ni + n₂ bitov, ktorý je možné .tvoliť pre prenos alebo záznam. Postúpi ss ku geometrickému obrazcu 5.

Parameter j sa zväčší o1. Postúpi sa ku geometrickému obrazcu 6.

Keď príslušné parametre boli určené pre všetl iých q možných blokov kanálových bitov, pokračuj ϊ sa v postupe operáciou vyznačenou geometrie tým obrazcom 13. V geometrickom obrazci 6 je to naznačené spojovacím článkom N. Keď j je menšie alebo sa rovná 0, pokračuje sa v post ipe operáciou vyznačenou geometrickým obrazcom

7.

-2310

BC®,: = BI, + BS®

DSV®?

> k® max ?

< d® min ?

DSV®: = max

DSV®_acc: = DSV® + DSVacc

J-tý možný blok kanálových bitov BC, je vytvorený doplnením bloku informačných bitov BI, j-tou kombináciou bloku oddeľovacích bitov BS,. Postúpi sa ku geometrickému obrazcu 8.

Určí sa teraz hodnota číslicového súčtu (DSV) j-teho možného bloku kanálových bitov. Postúpi sa ku geometrickému obrazcu 9.

Zistí sa, či je j-tý možný blok kanálových bitov po spojení do reťazca s predchádzajúcimi blokmi kanálových bitovBCu taký, že spĺňa požiadavku na obmedzenie k. Ak je táto požiadavka splnená, pokračuje sa v operáciách operáciou vyznačenou geometrickým obrazcom 10 (spojenie V). Ak táto požiadavka nie je splnená, potom nasledujúcim krokom je operácia vyznačená geometrickým obrazcom 11 (spojenie Y).

Zistí , sa, či j-tý možný blok kanálovýčh bitov po spojení do reťazca s predchádzajúcim blokom kanálových bitov BC» spĺňa požiadavku na obmedzenie d. Ak je táto požiadavka splnená, potom nasledujúcim krokom je operácia vyznačená geometrickým obrazcom 12 (spojenie N). Ak nie je táto požiadavka splnená, potom sa v operácii pokračuje krokom vyznačeným geometrickým obrazcom 11 (spojenie Y).

Hodnote číslicového súčtu j-teho bloku kanálových bitov sa dá tak vysoká hodnota (max), že tento blok rozhodne nemôže byť zvolený. Postúpi sa ku geometrickému obrazcu 12.

Hodnota číslicového súčtu j-teho bloku kanálových bitov DSV® sa pridá k zhromaždenej DSV_ace predchádzajúcich blokov kanálových bitov

-24získanie novej akumulovanej hodnoty čísi cového súčtu DSV®aec· Postúpi sa ku geomet'ickému obrazcu 5.

min,/DSV: DSC^W Určí sa minimálna hodnota DSV q možných blokov kanálových bitov. To je .pravdep idobne DSV prvého bloku kanálových bitov. Pos úpi sa ku geometrickému obrazcu 13.

BC^(1,j Zvolí sa prvý blok kanálových bitov z q mc žných blokov. Postúpi sa ku geometrickému obrazcu 15.

DSV_acc: = DSV^(1> Akumulovaná hodnota DSV (DSV_acc) sa bude rovnať akumulovanej hodnote DSV zvolaného prvého bloku informačných bitov. Postúpi sa ku geometrickému obrazcu 16.

i: i + 1 Počet blokov dát a počet informačných bitov sa zväčší o jeden. Postúpi sa ku geometrickému .obrazcu 2. Cyklus sa teraz opakuje pre dali í, t. j. (i +1 )-tý blok dátových bitov.

Znázornený a popísaný vývojový diagram je použiteľný na uskutoč lenie znázornené na obr. 1. Na uskutočnenie podľa obr. 2 platia zodpovedajúce vývojové diagramy, pričom sa berú do úvahy už popísané modifikácie.

Aby pri demodulovaní prenášaného alebo zaznamenaného p údu kanálových bitov bolo možné rozlíšenie medzi informačnými bitmi a oddeľovc cími bitmi n₃ + n₄, je v prúde blokov kanálových bitov zahrnutých n₃ synchronizačných informačných bitov a n₄ synchronizačných oddeľovacích bitov. 5lok synchronizačných bitov je napríklad vložený po každom určenom počte blckov informačných bitov a oddeľovacích bitov. Po detekcii tohoto slova môže potom byť jednoznačne určené, v ktorej polohe sú prítomné oddeľovacie bity. Je teda tr äba uskutočniť opatrenie, aby sa zabránilo tomu, že by synchronizačné slovo ľolo napodobnené určitým bitovým sledom v informačných oddeľovacích blokoch. Za týmto účelom môže byť zvolený jediný blok synchronizačných bitov, a to znamená synchronizačné bity, ktoré nie sú prítomné v sledoch informačných a oddeľovac ich bitov. Sledy, ktoré nespĺňajú požiadavku obmedzenia hodnotou d ale bo

-25obmedzenia hodnotou k, nie sú na tento účel vhodné, pretože hustota informácie alebo samočasovacie vlastnosti sú potom nepriaznivo ovplyvňované. Voľba je však veľmi obmedzená vo vnútri sledov, ktoré spĺňajú požiadavky na obmedzenie (d, k).

Z tohoto dôvodu je navrhovaný odlišný postup, blok synchronizačných bitov zahŕňa napríklad aspoň dvakrát po sebe a za sebou sled, ktorý obsahuje S-biťov typu „0 medzi dvomi po sebe nasledujúcimi bitmi typu „1, Výhodne platí, že S = k. Obr. 4 znázorňuje blok synchronizačných bitov SYN, blok obsahuje dvakrát po sebe a za sebou sled 10000000000, t. j. jednotku nasledovanú 10 nulami, ktoré sú

I označené v jednom prípade SYNPi a v druhom prípade SYNP₂. Tento sled môže byť tiež prítomný v prúde kanálových bitov, konkrétne pre sledy, kde k = 10. Aby sa však zabránilo tomu, že by sa sled vyskytol dvakrát za sebou a v dôsledku toho zvonku bloku synchronizačných bitov, potlačí sa prvý indikačný signál, keď súčet počtu oddeľovacích bitov a počtu postupných a následných informačných bitov typu „0, ktoré bezprostredne predchádzajú bitu typu „1“, ktorý tvorí časť bloku oddeľovacích bitov, sa rovná k a tiež sa rovná súčtu počtu za sebou sa nachádzajúcich postupných informačných bitov typu J“ oddeľovacích bitov. Druhou, už naznačenou cestou na zabránenie napodobnenia by bolo použitie dvakrát za sebou sledu 100000000000, čo je jednotka nasledovaná 11 nulami.

Okrem toho blok synchronizačných bitov tiež obsahuje blok synchronizačných oddeľovacích bitov. Funkcia bloku oddeľovacích bitov je presne rovnaká ako funkcia, vyššie už popísaná, bloku oddeľovacích bitov medzi blokmi informačných bitov. V dôsledku toho majú za účel splniť požiadavku na obmedzenie (d, k) a na obmedzenie nevyváženia jednosmernou prúdovou zložkou. Opatrenia, ktoré sa uskutočnia, aby sa zabránilo napodobneniu synchronizačnej kombinácie v prúde kanálových bitov, vyskytujúcej sa dvakrát za sebou a postupne, sú rovnaké opatrenia, ktoré tiež zabraňujú, aby sa táto kombinácia vyskytla trikrát pred blokom synchronizačných bitov alebo za ním.

Vyššie uvedený spôsob, ktorý možno tiež označiť ako modulovanie alebo kódovanie, je značne jednoduchší v obrátenom smere, to znamená pri demodulovaní alebo dekódovaní. Obmedzenie nevyváženia v dôsledku jednosmernej prúdovej zložky sa uskutoční bez pôsobenia na bloky informačných

-26bitov, takže informácia v oddeľovacích blokoch je irelevantná pre demod jlovanie informácií. Okrem toho voľba uskutočnená na konci modulátora, kde blok c átových bitov s dĺžkou m je združený s blokom informačných bitov s dĺžkou ni, je dôležitá nielen pre modulátor, ale tiež pre demodulátor. V magnetických zaznamer.'ávacích sústavách má zložitosť modulátora a demodulátora rovnaký význam, pre :ože sú zvyčajne oba prítomné v príslušnom prístroji. V sústavách na optické zaznamenávanie je záznamové médium prostredia typu určeného len na čítanie, takže prístroj spotrebiteľa potrebuje obsahovať len demodulátor. Preto /tomto prípade je zvlášť dôležité znížiť zložitosť demodulátora čo najviac aj r a účet zložitosti modulátora.

Obr. 5a a 5b znázorňuje uskutočnenie demodulátora, ktorý dem )duluje bloky ôsmych dátových bitov z blokov štrnástich informačných bitov. C br. 5a znázorňuje blokovú schému obvodov demodulátora a obr. 5b znázorňuje s :hému usporiadania časti obvodov. Demodulátor obsahuje súčinové hradlá 17 - 0 až 17 - 51, z ktorých každé má jeden alebo viac vstupov. Jeden zo 14 bitov Dlokov informačných bitov sa vedie na každý vstup, ktoré sú invertujúceho alebo neinvertujúceho typu. Obr. 5b znázorňuje v stĺpci C·, ako je to uskutočnené. Stĺpec 1 predstavuje rádovo najmenej význačnú bitovú polohu Ci 14-bit3vého informačného bloku, stĺpec 14 predstavuje rádovo najvýznamnejšiu bitovú polohu Ch a medziľahlé stĺpce 2 až 13 predstavujú zostávajúce bitové polohy rád )vého významu podľa ich umiestnenia. Riadky 0 až 51 sa vzťahujú na zodpovedajúce čísla súčinových bradiel, to znamená riadok 0 sa týka vstupného fomátu súčinového hradia 17 - 0, riadok 1 sa týka vstupného formátu súčinového I- radla 17 -1. atď. Symbol J“ v i-tom stĺpci riadku j znamená, že do j-teho hradia . T_ sa vedie cez neinvertujúci vstup obsah i-tej bitovej polohy B_r Symbol 0 v i-tom stĺpci riadku j znamená, že j-te súčinové hradlo 17 dostáva cez invertujúci vstup c bsah i-tej bitovej polohy (Cj). V dôsledku toho (riadok 0) je invertujúci vstup súčine /ého hradia 17 ažO spojený s i-tou bitovou polohou (Ci) a neinvertujúci vstup je sp< ijený so štvrtou bitovou polohou (C₄); (riadok 1) neinvertujúci vstup súčinového h. adla 17-0 ie spojený s treťou bitovou polohou (C₃), atď.

Demodulátor ďalej obsahuje osem súčtových hradiel 18-1 až 18 - 2, ktorých vstupy sú spojené s výstupmi 17-0 až 17-51. Obr. 5b ukazuje v stĺp· ii A|,

-27ako je to uskutočnené. Stĺpec Ai sa týka súčtového hradia 18 -1, stĺpec A2 sa týka súčtového hradia 18-2......, a stĺpec Ae sa týka súčtového hradia 18-8.

Posledné A v i-tom stĺpci j-teho riadku udáva, že výstup súčinového hradia 17- i je spojený so vstupom súčtového hradia 18 - i.

Pre súčinové hradia 17 - 50 a 17 - 51 je obvod upravený nasledovne. Invertujúce vstupy súčinového hradia 17 -50 a 17-51 sú pripojené každý na vstup ďalšieho hradia 19. Výstup súčtového obvodu 18-4 je spojený s ďalším vstupom súčinového hradia 19.

Každý vstup súčtových hradiel 18 -1. 18 - 2. 18-3 a 18-5 až 18-8 a výstup súčinového hradia 19 sú pripojené na zodpovedajúci výstup 20 - i. Dekódovaný blok 8 dátových bitov je v dôsledku toho k dispozícii na tomto výstupe v paralelnej forme.

Demodulátor znázornený na obr. 5a môže byť podľa iného uskutočnenia v podobe tzv. FPLA (logické usporiadanie s programovateľným poľom), napríklad Signetic bipolar FPLA type 82S100/82S101. Tabuľka znázornená ná obr. 5b je programovacia tabuľka pre toto usporiadanie.

Demodulátor znázornený na obr. 5a, 5b je v dôsledku jeho jednoduchosti veľmi dobre vhodný pre optické záznamové systémy typu .read-only“, t. j. len na čítanie.

Pred podrobným vysvetlením stavby dekódovacíeho zariadenia so zapojením podľa vynálezu na uskutočnenie spôsobu podľa vynálezu v jeho dekódovacej fáze, znázorneným na obr. 6 a 7, bude podrobnejšie vysvetlené zapojenie na uskutočňovanie spôsobu podľa vynálezu v jeho kódovacej fáze, a to s odvolaním sa na obr. 9.

Na obr. 9 je znázornená bloková schéma zapojenia na kódovanie podľa vynálezu. Obsahuje zdroj 51 m-bitových dátových slov s dátovým výstupom 511, pripojeným na dátový vstup kodéru 52 na n-bitové slová. Dátový výstup 523 je spojený s prvou sekciou 54 posledných kódových slov prvého dátového registra

58A, ktorý ďalej obsahuje druhú sekciu 55 súčasných oddeľovacích blokov. Táto

-28prvá sekcia 54 má výstup 542 napojený na vstup 561 prvej sekcie 56 pre predchádzajúce slová druhého dátového registra 562. Tento druhý dátový 'egister má druhú sekciu 57 pre predchádzajúce oddeľovacie bitové bloky. Druhá se kcia 55 prvého dátového registra 58A má dátový vstup 553 pripojený na dátový výstup pamäťovej jednotky 72 oddeľovacích bitových blokov, obsahujúci pamäť 5:1, ktorá má štyri druhé výstupy 532 pripojené na multiplexor 62. Výstup multiplexor ä 62 je pripojené na dátový vstup 571 druhej sekcie 57 druhého dátového registra 5 3B.

Prvá sekcia 54 prvého dátového registra 58A má pritom prvý výstup 541 spojený s prvým vstupom 691 detektora 69 porušenia kritéria hodnoty d, k a tretí výstup 543 spojený s prvým vstupom 631 detektora 63 hodnoty číslicového súčtu. Druhý vstup 632 detektora 62 je spojený s prvým výstupom 551 druhej sekcie 55 prvého dátového registra 58A, ktorej druhý výstup 552 je pripojený na druh) vstup 692 detektora 69. Tretí vstup 693 detektora 69 je pripojený na výstup 56: prvej sekcie 56 druhého dátového registra 58B, pričom detektor 69 má výstu) 694 spojený s prvým vstupom 721 pamäte návestných bitov. Druhý vstup 72:! tejto pamäte je pripojený na výstup 601 generátora 60 druhotného časového si }nálu. Detektor 63 hodnoty číslicového súčtu má výstup 633 pripojený na prvý vstL o 641 pamäte 64 hodnoty číslicového súčtu, ktorej výstup 644 je spojený so vstupoi n 651 detektora 65 minimálnej hodnoty číslicového súčtu. Tento detektor 65 má \ýstup 652 pripojený na voliaci vstup multiplexora 62.

Generátor 60 druhotného časového signálu má ďalšie výstupy prípoje lé na vstup detektora 63 hodnoty číslicového súčtu, detektora 69 porušenia k itéria hodnoty d, k a pamäte 53 a má vstup 602 pripojený na ovládacie vedení i 68, pripojené na riadiaci výstup 661 generátora 66 primárneho časového signálu. Toto ovládacie vedenie 68 je ďalej spojené s riadiacim vstupom 523 kodéru 52 a s riadiacim vstupom 654 detektora 65 minimálnej hodnoty číslicového súčtu. Výstup 661 generátora 66 primárneho časového signálu je ďalej spojený saktivačným vstupom 572 druhej sekcie 57, majúcim sériový výstup 573. Generátor 66 primárneho časového signálu má nakoniec štartovací vstup 662.

Týmto spôsobom sa po sebe nasledujúce m-bitové slová kódujú na crúd n-bitových slov. Sú privádzané do kodéru paralelne. Vložením oddeľovacích )itov

-29je sled bitov pripravený pre fyzické prenesenie na prenosové alebo úložné médium, ako sú vybratie a neprítomnosť vybratia vo fyzickej povrchovej vrstve optického disku. Tento zápisový pochod je napájaný sériovo z výstupu 573. Pre jednoduchosť nie sú znázornené zosilňovania signálu, laserový pohon, pohyb fyzickej stopy pod zápisovým laserom atď., pretože tieto prvky nenáležiá k vlastnému predmetu vynálezu. Tiež nie sú uvádzané podrobnosti fyzickej štruktúry optickej vrstva, energetická hladina a dĺžka tvaru vlny zápisového laseru. Bude zrejmé, že reprezentácia informácie po zápise na optickú vrstvu môže byť reprodukovaná galvanickými alebo raziacimi technológiami, aké sú samé používané v galvanoplastovom priemysle v rôznych oblastiach použitia. Také kopírovanie môže zaviesť inverznú verziu vybratia, ktorá sa potom reinverzuje v nasledujúcom výrobnom roku.

Ako je znázornené na obrázkoch vzťahujúcich sa na manipuláciu s dátovým signálom, môžu oddeľovacie bity mať hodnoty, ktoré sú v súlade s obmedzením dĺžky sledov na médiu, čo v tomto uskutočnení vylučuje všetky kombinácie s viac ako jedným jednotkovým bitom. Hodnota číslicového súčtu sa detekuje sčítaním hodnôt príslušných kanálových alebo diskových bitov. Je treba si všimnúť to, že prvá dátová bitová hodnota spôsobí prechod na disku, a druhá dátová bitová hodnota taký prechod nespôsobí. Pre jednoduchosť neboli uvedené žiadne podrobnosti týkajúce sa potrebnej sčítacej jednotky. Môže pracovať sériovo alebo paralelne. Celková hodnota číslicového súčtu sa potom zvýši rôznymi prírastkami, ktoré by oddeľovacie bity vyvolali, a zvolí sa najvyššia kombinácia.

Obr. 6 znázorňuje zapojenie na dekódovanie spôsobom podľa vynálezu. Zapojenie má sériový vstup 21, na ktorý je pripojený oneskorovací člen 23. Na vstup 21 je ďalej pripojený jeden vstup súčtového obvodu 22, ktorého druhý vstup je pripojený paralelne vzhľadom na oneskorovací člen 23. Na výstup súčtového obvodu 22 ja pripojený posuvný register 24, majúci všetky dátové výstupy 241 jeho po sebe nasledujúcich stupňov pripojené na vstupy 251 detektora 25 synchronizačného slova. Pritom je len ni prvých stupňov 241A posuvného registra 24 pripojených na dekóder 81. Sériový vstup 21 je ďalej pripojený na synchronizačný člen bitov, ktorého výstup je pripojený na čítací vstup 831 čítača 83 cyklov n! + n₂ impulzov. Čítač 83 cyklov má vstup 832 opätovného nastavenia

-30pripojený na detekčný výstup 26 detektora 25 synchronizačného slova. Dekóder 81 dátových slov má aktivačný vstup 84 pripojený na výstup 85 cyklov čítača 83, a má ďalej m-dátových výstupov 812 m-bitového slova.

V tomto zapojení detektor 25 synchronizačného slova detekujc blok synchronizačných bitov. Ak je zistený, je toto signalizované do čítača 83. Ten potom umožní demoduláciu alebo dekódovanie v dekodéri 81 cez aktivačný vstup 84. Ľavá časť prijíma 14 dátových bitov a tri oddeľovacie bity a remizuje dekódovanie synchronizovane so synchronizačnými signálmi, ktoré môžu byť prijímané z čítača 83, pričom oddeľovacie bity sa môžu vziať do úvahy, alebo sa do úvahy neberú. Výstupy 812 vytvárajú 8 dátových bitov paralelne vedených na ďalšie použitie, ako spracovávanie zvukového signálu a jeho prehrávanie.

Obr. 7 znázorňuje ďalšie podrobnosti posuvného registra 24 zot r. 6. Prenášaný alebo snímaný zaznamenávaný signál je pripojený na vstupný sé riový vstup 21. Signál je vo formáte NRZ - M (ark). Tento signál je vedený priairo na prvý vstup súčtového obvodu 22 a na druhý vstup súčtového obvodu 22 céz oneskorovací člen 23. Na výstupe súčtového obvodu 22 je tak k dispozícii takz /aný signál NRZ -1, ktorý je spojený s vstupom posuvného registra 24. Posuvný rec'ster má veľký počet sekcií, z ktorých každá má odbočku, a ich počet sa rovná pbčtu bitov obsiahnutých v bloku synchronizačných bitov. Vo vyššie použitom prík äde musí myť posuvný register 23 sekcií, aby bol totiž schopný obsahovať iled 10000000000100000000001. Každá odbočka je spojená so vstupom detektore 25 synchronizačného slova upraveného ako súčinový obvod a tento vstup je >uď invertujúci alebo neinvertujúci. Keď je na vstupoch súčinového obvodu prítor iný synchronizačný sled, vytvorí sa potom signál na výstupe 26 tohoto detektora 25a môže byť použitý ako indikačný signál na detekciu synchronizačnej kombinát tie. Pomocou tohoto signálu je prúd bitov rozdelený na dva bloky, každý po ni + n₂ bitoch. Tieto bloky kanálových bitov sa posunú, jeden po druhom, do ďalšieho posuvného registra. Rádovo najvýznamnejšie bity ni sa čítajú paralelne a vedú sa na vstupy súčinových obvodov 17, ako je znázornené na obr. 5a. Rádovo najmei lej významnej n₂ bity sú pre demoduláciu nepodstatné.

-31 Kódovaný signál ja napríklad zaznamenaný na optickom záznamovom médiu. Signál má tvar WF znázornený na obr. 1b. Signál sa ukladá na záznamové médium v skrutkovitej informačnej štruktúre. Informačná štruktúra obsahuje sled väčšieho počtu superbiokov, napríklad typu znázorneného na obr. 8. Superblok SBi obsahuje blok SYN_t synchronizačných bitov, ktorý je realizovaný ako ukazuje obr. 4, a určitý počet (pri znázornenom uskutočnení 33) blokov kanálových bitov, z ktorých každý má ni+ n₂ bitov BCi, BC₂........BC33. Kanálový bit typu „1“ je predstavovaný prechodom v záznamovom médiu napríklad prechodom od oblasti netvorenej dolom do jamky a kanálový bit typu „O je reprezentovaný na záznamovom médiu neprítomnosťou prechodu. Skrutkovitá informačná stopa je rozdelená do elementárnych buniek, t. j. bitových buniek. Na záznamovom médiu tieto bunky tvoria prstencovú štruktúru, ktorá zodpovedá rozdeleniu prúdu kanálových bitov v čase (doba periódy je jeden bit).

Nezávisle od obsahu informačných a oddeľovacích bitov môže byť na záznamovom médiu rozlíšený veľký počet podrobností. Pre médium , znamená obmedzenie hodnoty k, že maximálna vzdialenosť medzi dvomi za sebou idúcimi prechodmi je k +1 bitových buniek. Najdlhšia jamka (alebo žiadna jamka) má preto dĺžku k + 1 bitových buniek. Obmedzenie d znamená, že minimálna vzdialenosť medzi dvomi za sebou idúcimi prechodmi je d + 1. Najkratšia jamka (alebo žiadna jamka) má preto dĺžku d + 1 bitových buniek. Okrem toho je tu v pravidelných vzdialenostiach jamka maximálnej dĺžky, po ktorej nasleduje alebo pred ktorou leží časť prostých jamiek (t. j. časť .žiadna jamka) maximálnej dĺžky. Táto štruktúra je časťou bloku synchronizačných bitov.

Pri uvedenom uskutočnení sa k = 10, d = 2 a superblok SBi obsahuje 588 kanálových bitových buniek. Superblok SBi obsahuje blok synchronizačných bitov s 27 bitovými bunkami a 33 blokmi kanálových bitových buniek, z ktorých každý má 17 (14 + 3) kanálových bitových buniek.

Obr. 10 súborne rekapituluje vyššie podrobne vysvetlený spôsob podľa vynálezu na príklade riadenia hodnoty číslicového súčtu vhodnou voľbou polohy logických jednotiek, vkladaných do oddeľovacích blokov. Príklad ja demonštrovaný na dieičej blokovej zostave SB pozostávajúcej z dvoch blokov m informačných

-32bitov a dvoch blokov n₂ oddeľovacích bitov, pričom n, = 14, n₂ = 3, d = 2 í k = 3. Umiestnenie jednotkového bitu do oddeľovacích blokov podľa zásad spôsobu podľa vynálezu vyvolá päť možných kombinácií v danej dielčej blokovej z< (stave, označených ako dielčie blokové zostavy SBu, SB_12l SBw, SB₁₄ a SB₁₅. Vbženie logickej jednotky vyvolá zmenu modulácie sekundárne modulovaného dvojfázového signálu tým, že sa v mieste oddeľovacieho bloku objaví (pri badne neobjaví) ďalšia fázová zmena. Ak sa vychádza z predpokladu, že hcdnota číslicového súčtu na začiatku sledovaného signálu sa rovná 0, vyvolá vytv orená zmena modulácie hodnoty číslicového súčtu, uvedené pri každej blokovej zc stave na pravej strane obr. 10. Z obsahu obrázku je zrejmé, že najpriaznivejšia hodnota sa získa pri kombinácii blokovej zostavy SBi₂, kde je hodnota +1, zatiaľ čo najväčšie nevyváženie jednosmernou prúdovou zložkou sa získa pri blocovej zostave SB₁₄, kde hodnota číslicového súčtu dosahuje veľkosť +7. Pre ďalší prenos sa tak spustí kombinácia zodpovedajúce dielčej blokovej zostave SB₁₂.

Priemyselná využiteľnosť

I

Modulátor, prenosový kanál, napríklad optické záznamové médiun a demodulátor môžu spolu byť časťou nejakého systému, napríklad v systéme prenosu analógovej informácia (hudba, reč) na číslicovú informáciu, ktorú je zaznamenaná na optickom záznamovom médiu. Informácia zaznamenaná na záznamovom médiu (alebo jej kópia) môže byť reprodukovaná zariadením, ktor 3 je vhodné na reprodukciu toho typu informácie, ktorý bol zaznamenaný na záznamovom médiu.

Prevodný obvod obsahuje predovšetkým analógový číslicový prevodník na premenu analógového signálu (hudba, reč), ktorý má byť zaznamenaný, na číslicový signál vopred určeného formátu, t. j. kódovanie zdroja. Okrem toho mč že prevodný obvod obsahovať časť sústavy na opravu chýb. V prevodnom obvode je číslicový signál menený na formát, pomocou ktorého môžu byť chyby, ktoré sa predovšetkým vyskytujú pri čítaní zo záznamového média, opravené v zariadení na reprodukciu signálu. Systém na korekciu chýb, ktorý je vhodný na tento účel, 'e popísaný v japonských patentových prihláškach Sony Corporation č. 14539 z 21 051980 a z 05 06 1980.

-33Číslicový signál chránený proti chybám sa potom vedie do vyššie popísaného modulátora, t. j. dochádza ku kanálovému kódovaniu, na premenu na číslicový signál, ktorý je prispôsobený vlastnostiam kanálu. Okrem toho sa privádza synchronizačná kombinácia a signál sa uvádza do vhodného rámcového formátu. Takto získaný signál sa použije na získanie riadiaceho signálu, napríklad pre laser (NRZ - mark formát), pomocou ktorého sa na záznamové médium nanesie skrutkovitá informačná štruktúra v podobe jamiek, prípadne úsekov bez jamiek, s vopred určenými dĺžkami.

Záznamové médium alebo jeho kópia môže byť snímané pomocou zariadenia na reprodukciu informačných bitov, odvodených zo záznamového média. Za týmto účelom zariadenie obsahuje modulátor, ktorý už bol podrobne popísaný, dekodérovú časť systému na ochranu proti chybám a číslicovoanalógový prevodník na rekonštrukciu repliky analógového signálu, ktorý bol pred tým privedený do prevodného obvodu.

Vynález je z uvedených dôvodov priemyselne využiteľný predovšetkým pri prenose číslicových dát vnorme CD-Audio alebo CD-ROM a uplatňuje sa pri prepojovaní dvoch fyzických optimálnych prenosových parametroch. Na uskutočňovanie spôsobu podľa vynálezu je v priemyselnej miere možné realizovať podľa jeho princípov zapojenie na kódovanie, obsahujúce nástroje na spracovávanie číslicového elektrického signálu, vykonávajúce jednotlivé pochody spôsobu. Toto zapojenie je potom súčasťou záznamového zariadenia na diskový nosič záznamu. Spôsob podľa vynálezu v jeho dekódovacej fáze potom vytvára v dôsledku skladby pochodov pri kódovacej a dekódovacej fáze spôsobu prenosu informačných dát podľa vynálezu podmienky na relatívne jednoduchú stavbu dekódovacieho zariadenia, čo umožňuje jeho cenovú dostupnosť pre bežného spotrebiteľa a široká rozšírenie ako spotrebného tovaru, napríklad vo forme prehrávača kompaktných diskov. Ďalšie priemyselné využitia vynálezu sú zrejmé z popisu a z charakteristík fyzického sériového kanála v stati o podstate vynálezu.

Claims (7)

1. PATENTOVÉNÁROKY

   1. Spôsob prenosu informačných dát, napríklad zvukových dát, preveder ých do číslicovej formy reprezentovanej elektrickými signálmi a kódovaných v binárnom kóde ako dátové slová, pri ktorom sa dátové slová v m-bitovo.n kóde kódujú na dekódovateľhé dátové slová v n-bitovom kóde , kde m je počet kanálových bitov na jedno kódové slovo v prvom kóde vo forme celé h) čísla väčšieho alebo rovnajúceho sa 4 a n je počet kanálových bitov na jedno kódované dátové slovo v druhom kóde, väčšie ako m, pričom jednotlivé bloky n-kanálových bitov, reprezentatívne pre jednotlivé dátové slová v d uhom kóde, sa prevádzajú vo fyzickom sériovom kanáli na sled postupných a navzájom prestriedaných bitových informačných blokov s počtom ni= n titov a bitových oddeľovacích blokov s počtom Π2 bitov, pričom v postupnom slede jednotlivých bitov za sebou nasledujúcich v informačnom bloku ιη bito a v oddeľovacom bloku n₂ bitov sú kanálové bity s logickou hodnotou 1 od seba oddeľované najmenej d kanálovými bitmi a najviacej k kanálovými bi mi s logickou hodnotou 0, kde d je väčšie alebo rovnajúce sa 2 a k je najviac r cvné n-4, pričom uvedené bity sú fyzicky prítomné v uvedenom fyzickom série vom kanáli aspoň v časti priebehu prenosu dát ako zodpovedajúce moduácie elektrického signálu a uvedené informačné bloky a oddeľovacie blok;' sú prítomné ako po sebe nasledujúce dielčie signály usporiadané v mmci uvedeného modulovaného elektrického signálu, v ktorom sú dáta prenášnné, vyznačujúci sa fym.j že pred vypustením po sebe nasledujúcich dielčich signálov na prenosové vedenie v druhom kóde sa postupne zostaví vždy di slči blok obsahujúci najmenej jeden oddeľovací blok n₂ jednotkových sta/ov signálu zodpovedajúcich oddeľovacím bitom a najmenej jeden po r cm nasledujúci informačný blok m jednotkových stavov signálu zodpovedajúc ^!ch informačným bitom, pričom do každého oddeľovacieho bloku tejto dielnej blokovej zostavy sa vloží na všetky miesta kanálových bitov najprv jednotke vý stav signálu odpovedajúci logickej nule, načíta sa počet jednotkových stav cv signálu, zodpovedajúcich logickej nule, medzi jednotkovými stavmi signtlu zodpovedá júcimi poslednej logickej jednotke v každom predchádzajúce m informačnom bloku a pred jednotkovým signálovým stavom zodpovedajúc m

   -35najbližšej nasledujúcej logickej jednotke v ďalšom informačnom bloku a porovná sa s najvyššie prípustným počtom k bitov, pričom v oddeľovacích blokoch ležiacich v nepretržitom slede jednotkových stavov signálu zodpovedajúcich logickej nule s počtom väčším než k sa tento sled preruší nahradením jedného jednotkového stavu signálu zodpovedajúceho logickej nule jednotkovým stavom signálu zodpovedajúcim logickej jednotke pri súčasnom splnení podmienky počtu a! logických núl na predchádzajúcich a nasledujúcich miestach kanálových bitov d < k, to sa vykoná postupne pre každé bitové miesto oddeľovacieho bloku uvedenej dielčej blokovej zostavy v ľubovoľnom poradí a z ľubovoľného východiskového stavu na bitových miestach oddeľovacieho bloku, všetky tieto sledové kombinácie obsahujúce oddeľovacie bity splňujúce podmienku d < a,^ k sa podržia v pamäti, načo sa z každej tejto kombinácie odvodí dvojfázový elektrický signál s premenou fázy v mieste jednotkových stavov signálu zodpovedajúcich logickej hodnote 1, pre každý tento fázovo modulovaný elektrický signál sa načíta počet elektrických impulzov zodpovedajúcich bitom od začiatku informačného signálu, v ktorých má signál prvú binárnu hodnotu a počet elektrických impulzov zodpovedajúcich bitom, v ktorých má odvodený signál druhú binárnu hodnotu, z týchto načítaných hodnôt sa vzájomným odpočítaním oboch počtov elektrických impulzov monitoruje hodnota číslicového súčtu za posledným bitom dielčieho bloku a prepustí sa pre ďalší prenos ako dieičí elektrický signál tá kombinácia informačných blokov m informačných bitov a oddeľovacích blokov Π2 oddeľovacích bitov, pre nižšie zavedeným binárnym hodnotám v oddeľovacom bloku alebo blokoch zodpovedá najnižšia monitorovaná hodnota číslicového súčtu za uvedenou dielčou blokovou zostavou.
2. 2. Spôsob podľa nároku 1 ^-vyznačujúci sa tým, že sa prenos signálu zodpovedajúci zvolenej kombinácii binárnych hodnôt vložených do oddeľovacích blokov n₂ oddeľovacích bitov zdrží pre zavedenie synchronizačného bloku, nasledovaného synchronizačným oddeľovacím blokom, na konci sledu informačných blokov m informačných bitov, preloženého oddeľovacími blokmi n₂ oddeľovacích bitov, zodpovedajúceho jednému rámcu dátového prúdu, zakončeného oddeľovacím blokom n₂

   -36oddeľovacích bitov a pred prvým informačným blokom ďalšieho naslec ujúceho rámca dátového prúdu, pri čom uvedený synchronizačný blok obsah jje n_syn synchronizačných kanálových bitov, zahrňujúcich dvakrát opakovaný sled jednotkového stavu signálu zodpovedajúceho logickej jednotke na zači. itku a S nasledujúcich jednotkových stavov signálov zodpovedajúcich logickým nulám, • I kde S je celé číslo väčšie ako k, pričom na kanálových bitových miestach oddeľovacieho synchronizačného bloku sa zavedú jednotkové stavy signálu zodpovedajúce logickej nule a najmenej jeden jednotkový stav signálu zodpovedajúci logickej jednotke, načíta sa počet jednotkových stavov signálu zodpovedajúcich logickej nule medzi týmto jednotkovým stavom signálu zodpovedajúcemu logickej jednotke a prvým jednotkovým stavom : ignálu zodpovedújúcim logickej jednotke v nasledujúcom in formačnom bloku, načítaný počet jednotkových stavov signálu zodpovedajúcich logickej n Jle sa porovná s najvyššie prístupným počtom k bitov a najnižšie prístupným pot tom d bitov, pričom postupne na každé bitové miesto v synchronizačnej od deľovacom bloku sa zavedie jednotkový stav signálu zodpovedajúci Ic gickej jednotke a v pamäti sa podržia všetky kombi nácie vyhovujúce podmieni- e d < a₂s k, kde a₂je počet načítaných jednotkových stavov signálu zodpovedá úcich logickej nule, načo sa pre každú takúto kombináciu odvodí dvojfázový elektrický signál s premenou fázy v mieste jednotkového stavu sipnálu zodpovedajúceho logickej hodnote 1, a pre každý takýto signál sa načíta počet elektrických impulzov zodpovedajúcich počtu bitov od začiatku informač 1ého signálu, v ktorých má odvodený signál prvú binárnu hodnotu a počet elektrických impulzov zodpovedajúcich počtu bitov, v ktorých má signál d uhú binárnu hodnotu, z týchto načítaných hodnôt sa vzájomným odpočítaním p očtu načítaných impulzov monitoru je hodnota číslicového súčtu za posledným b tom a pre ďalší prenos sa prepustí ako dielči elektrický signál tá kombinácia informačných blokov n_t informačných bitov, oddeľovacích blokov n₂ oddeľovacích bitov, synchronizačných blokov n_syn bitov, a synchronizačr ých oddeľovacích blokov n^s bitov v tejto dielčej blokovej zostave, zodpoveds 'úci jednému rámcu dátového prúdu, pre nižšie zavedeným binárnym hodnotán v synchronizačných oddeľovacích blokoch zodpovedá najnižšie monitorov: iná

   -37hodnota číslicového súčtu za touto blokovou zostavou od začiatku informačného signálu.
3. 3. Spôsob podľa nároku 1 alebo 2^/yznačujúci sa tým, že sa prenášaný signál kódovaný do n-bitových slov v druhom kóde dekóduje na m-bitové slová v prvom kóde, pričom jednotkové stavy signálu zodpovedajúce bitom prenášaného signálu v n-bitovom kóde sú prijímané sériovo a sú predkladané zmeškávaciemu prostriedku, takto zmeškané jednotkové stavy signálu zodpovedajúce bitom, sú podrobené logickému sčítaniu, načo sa signálové bity sériovo vyšetrujú na detekciu synchronizačného slova, pričom detekcia synchronizačného slova generuje signál zodpovedajúci štartovaciemu momentu, pričom detekciou synchronizačného slova sa cyklicky generujú časové signály majúca dĺžku informačného bloku ni jednotkových stavov signálu zodpovedajúcich informačným bitom a oddeľovacieho bloku n₂ jednotkových stavov signálu zodpovedajúcich oddeľovacím bitom, pričom koniec každého cyklického časového signálu aktivuje dekódovanie n, najneskoršie prijatých bitov po logickom súčte na m-bitové kódové slovo v prvom kóde, pričom uvedené dĺžky časových signálov v bitových intervaloch sa synchronizujú určením frekvencie kanálových bitov zo sériovo prijaté ho bitového signálu.
4. 4. Spôsob podľa ktoréhokoľvek z nárokov 1 až 3/vyznačujúci sa tým, že n₁=n=14, n₂=3 a m=8.
5. 5. Zapojenie na uskutočňovanie spôsobu podľa ktoréhokoľvek z nárokov 1, 2 alebo 4 vyznačujúce sa tým, že obsahuje zdroj (51) m-bitových dátových slov s dátovým výstupom (511), pripojeným k dátovému vstupu (521) kóderu (52) na n-bitové slová, ktorého dátový výstup (523) je spojený s prvou sekciou (54) posledných kódových slov prvého dátového registra (58A), ktorý ďalej obsahuje druhú sekciu (55) pre aktuálne oddeľovacie bloky, pričom táto prvá sekcia (54) má výstup (542) napojený na vstup (561) prvej sekcie (56) pre predchádzajúce oddeľovacie bitové bioky, pričom druhá sekcia (55) prvého dátového registra (56A) má svoj dátový vstup (553) pripojený k dátovému výstupu pamäťovej jednotky (72) oddeľovacích bitových blokov, obsahujúcich

   -38pamäť (53), ktorá má štyri druhé výstupy (532) pripojené k multiplex sru (62), ktorého výstup je pripojený k dátovému vstupu (571) druhej sekcie (57) druhého dátového registra (58B), pričom prvá sekcia (54) prvého cátového registra (58A) má prvý výstup (541) spojený s prvým vstupom (691) cétektora (69) porušenia kritéria hodnoty d, k a tretí výstup (543) spojený i prvým vstupom (631) detektora (63) hodnoty číslicového súčtu, ktorého drul ý vstup (632) je spojený s prvým výstupom (551) druhej sekcie (55) prvého d átového registra (58A), ktorého druhý výstup (552) je pripojený k druhému vstuf u (692) detektora (69), ktorého tretí vstup (693) je pripojený k výstupu (56: ί) prvej sekcie (56) druhého dátového registra (58B), pričom detektor (69) má výstup (694) spojený s prvým vstupom (721) pamäti príznakových bitov, ktorýc i druhý vstup (722) je pripojený k výstupu (601) generátora (60) druhotného časového signálu, pri čom detektor (63) hodnoty číslicového súčtu má výstup (633) pripojený k prvému vstupu (641) pamäti (64) hodnoty číslicového súčtu, ktorého výstup (644) je spojený so vstupom (651) detektora (65) min málnej hodnoty číslicového súčtu, pričom tento detektor (65) má výstup (652) pripojený k voliacemu vstupu multiplexora (62), pričom generátor (6() druhotného časového signálu má svoje ďalšie výstupy pripojené k vstupu detektora (63) hodnoty číslicového súčtu, detektora (69) porušenia Iritéria hodnoty d, k a pamäti (53) a má vstup (602) pripojený k ovládaciemu vc deniu (68) pripojenému k riadiacemu výstupu (661) generátora (66) primárneho časového signálu, pričom toto ovládacie vedenie (68) je ďalej spojené s riadiacim vstupom (523) kódera (52) a riadiacim vstupom (654) detektora (65) minimálnej hodnoty číslicového súčtu, pričom riadiaci výstup (661) gene. átora (66) primár neho časového signálu je ďalej spojený s aktivačným vstjpom (563) prvej sekcie (56) druhého dátového registra (58B) a aktivačným vst ipom (572) druhej sekcie (57), majúcej sériový výstup (573) a pričom generátoi (66) primárneho časového signálu má štartovací vstup (662).
6. 6. Zapojenie podľa nároku ^vyznačujúce sa tým, že dátový vstup (553) d uhej sekcie (55) prvého dátového registra (56A) je spojený s výstupom (531) pamäte (53) oddeľovacích bitových blokov.

   -397. Zapojenie podľa nároku 5yvyznačujúce sa tým, že dátový vstup (553) druhej sekcie (55) prvého dátového registra (58A) je spojený s výstupom multiplexora (62).
7. 8. Zapojenie podľa nároku 5, vyznačujúce sa tým, že jeho sériový vstup (21) je pripojený jejfcfak k prvému vstupu súčtového obvodu (22) a je^ak cez spomaľovací člen (23) k druhému vstupu súčtového obvodu (22), pričom výstup súčtového obvodu (22) je pripojený k posuvnému registru (24), majúcemu všetky dátové výstupy (241) jeho po sebe na sledujúcich stupňov pripojené ku vstupom (251) detektora (25) synchronizačného slova, pričom iba Πι prvého stupňa (241 A) je pripojené k dekóderu (81), pričom sériový vstup (21) je ďalej pripojený k synchronizačnému členu (82) bitov, ktorého výstup je pripojený k čítaciemu vstupu (831) čítača (83) cyklov ni + n₂ impulzov, pričom tento čítač (83) cyklov má vstup (832) opätovného nastavenia pripojený k detekčnému výstupu (26) detektora (25) synchronizačného slova, pričom dekóder (81) dátových slov má aktivaný vstup (84) pripojený k výstupu (85) cyklov čítača (83) a pričom dekóder (81) má ďalej m-dátových výstupov (812) m-bitového slova.