RU2008115051A - Приемник с прямым преобразованием и квадратурной обработкой сигналов - Google Patents

Abstract

Приемник с прямым преобразованием и квадратурной обработкой сигналов, содержащий полосовой фильтр (1), пороговое устройство (2), фильтры нижних частот (3, 13, 16), сумматоры (4, 12), квадраторы (5, 6), фазовые детекторы с фильтрами нижних частот (7, 8), гетеродин (9), фазовращатель на 90° (10), перемножители (11, 14, 17, 19), вычитатель (15), элементы памяти (18, 20), вход полосового фильтра (1) является входом обнаружителя сигнала (21) и приемника прямого преобразования и квадратурной обработки сигналов, выход полосового фильтра (1) связан с первыми входами фазовых детекторов (7 и 8), вторые входы фазовых детекторов (7 и 8) подключены к генератору (9) и при этом второй вход первого фазового детектора (7) связан с генератором (9) непосредственно, а второй вход второго фазового детектора (8) через фазовращатель (10), выход первого фазового детектора (7) соединен со входом первого и второго перемножителей (11 и 14) и первого элемента памяти (18), выход которого соединен со вторым входом первого и третьего перемножителей (11 и 19), выход второго фазового детектора (8) соединен со входами третьего и четвертого перемножителей (17 и 19) и входами второго элемента памяти (20), выход которого связан со входами второго и четвертого перемножителей (14 и 17), выходы первого и четвертого перемножителей (11 и 17) подключены ко входам первого сумматора (12), выходы второго и третьего перемножителей (14 и 19) соединены со входами первого вычитателя (15), причем выход третьего перемножителя (19) соединен с вычитающим входом вычитателя (15), выход которого связан со входом первого квадратора (5) через первый фильтр нижних частот (16), выход первого сумматора (12) соединен со входом второго квадратора (6) через в�

Claims (1)

1. Приемник с прямым преобразованием и квадратурной обработкой сигналов, содержащий полосовой фильтр (1), пороговое устройство (2), фильтры нижних частот (3, 13, 16), сумматоры (4, 12), квадраторы (5, 6), фазовые детекторы с фильтрами нижних частот (7, 8), гетеродин (9), фазовращатель на 90° (10), перемножители (11, 14, 17, 19), вычитатель (15), элементы памяти (18, 20), вход полосового фильтра (1) является входом обнаружителя сигнала (21) и приемника прямого преобразования и квадратурной обработки сигналов, выход полосового фильтра (1) связан с первыми входами фазовых детекторов (7 и 8), вторые входы фазовых детекторов (7 и 8) подключены к генератору (9) и при этом второй вход первого фазового детектора (7) связан с генератором (9) непосредственно, а второй вход второго фазового детектора (8) через фазовращатель (10), выход первого фазового детектора (7) соединен со входом первого и второго перемножителей (11 и 14) и первого элемента памяти (18), выход которого соединен со вторым входом первого и третьего перемножителей (11 и 19), выход второго фазового детектора (8) соединен со входами третьего и четвертого перемножителей (17 и 19) и входами второго элемента памяти (20), выход которого связан со входами второго и четвертого перемножителей (14 и 17), выходы первого и четвертого перемножителей (11 и 17) подключены ко входам первого сумматора (12), выходы второго и третьего перемножителей (14 и 19) соединены со входами первого вычитателя (15), причем выход третьего перемножителя (19) соединен с вычитающим входом вычитателя (15), выход которого связан со входом первого квадратора (5) через первый фильтр нижних частот (16), выход первого сумматора (12) соединен со входом второго квадратора (6) через второй фильтр нижних частот (13), выходы обоих квадраторов (5 и 6) через последовательно включенные второй сумматор (4) и третий фильтр нижних частот (3) связаны со входом порогового устройства (2), отличающийся тем, что в него введен: делитель напряжения (22), функциональный преобразователь (23), решающее устройство (24), выход порогового устройства (2) соединен со вторым входом решающего устройства (24), второй вычитатель (25), параллельный спектроанализатор (26), причем выходы первого и второго фильтров нижних частот (13 и 16) соединены со входами делителя напряжения (26), выход которого через функциональный преобразователь (23) соединен с первым входом решающего устройства (24), выход порогового устройства (2) соединен со вторым входом решающего устройства (24), второй выход генератора (9) соединен с третьим входом решающего устройства (24); выходы первого и четвертого перемножителей (11 и 17) соединены со входами второго вычитателя (25), выход которого через параллельный спектроанализатор (26) подключен к четвертому входу решающего устройства (24).