RU2008103078A - Корреляционный приемник шумоподобных сигналов с минимальной частотной манипуляцией - Google Patents

Abstract

Корреляционный приемник шумоподобных сигналов с минимальной частотной манипуляцией, содержащий блок фазовой синхронизации, включающий фазовый дискриминатор, содержащий первый и второй перемножители, сигнальные входы которых объединены, третий, четвертый, пятый и шестой перемножители, вычитатель и сумматор, первый и второй интеграторы, решающий блок, выход которого соединен с опорным входом седьмого перемножителя, к выходу которого подключены последовательно соединенные первый петлевой фильтр и подстраиваемый генератор несущей частоты, квадратурные выходы которого соединены соответственно с опорными входами первого и второго перемножителей, блок кодовой синхронизации, включающий временной дискриминатор, к выходу которого подключены последовательно соединенные второй петлевой фильтр и управляемый фазовращатель, другой вход которого подключен к выходу делителя частоты входом соединеного с первым квадратурным выходом подстраиваемого генератора несущей частоты, а также генератор кода и дешифратор, подключенный к дополнительным выходам генератора кода, отличающийся тем, что сигнальные входы третьего и пятого, четвертого и шестого перемножителей попарно объединены и подключены к выходам соответственно первого и второго перемножителей, выходы третьего и четвертого, пятого и шестого перемножителей объединены соответственно через вычитатель и сумматор, к выходам которых подключены первый и второй интеграторы соответственно, сигнальный вход седьмого перемножителя подключен к выходу второго интегратора, вход решающего блока соединен с выходом первого интегратора, в блок кодовой синхронизации в

Claims (1)

1. Корреляционный приемник шумоподобных сигналов с минимальной частотной манипуляцией, содержащий блок фазовой синхронизации, включающий фазовый дискриминатор, содержащий первый и второй перемножители, сигнальные входы которых объединены, третий, четвертый, пятый и шестой перемножители, вычитатель и сумматор, первый и второй интеграторы, решающий блок, выход которого соединен с опорным входом седьмого перемножителя, к выходу которого подключены последовательно соединенные первый петлевой фильтр и подстраиваемый генератор несущей частоты, квадратурные выходы которого соединены соответственно с опорными входами первого и второго перемножителей, блок кодовой синхронизации, включающий временной дискриминатор, к выходу которого подключены последовательно соединенные второй петлевой фильтр и управляемый фазовращатель, другой вход которого подключен к выходу делителя частоты входом соединеного с первым квадратурным выходом подстраиваемого генератора несущей частоты, а также генератор кода и дешифратор, подключенный к дополнительным выходам генератора кода, отличающийся тем, что сигнальные входы третьего и пятого, четвертого и шестого перемножителей попарно объединены и подключены к выходам соответственно первого и второго перемножителей, выходы третьего и четвертого, пятого и шестого перемножителей объединены соответственно через вычитатель и сумматор, к выходам которых подключены первый и второй интеграторы соответственно, сигнальный вход седьмого перемножителя подключен к выходу второго интегратора, вход решающего блока соединен с выходом первого интегратора, в блок кодовой синхронизации введен синтезатор опорных квадратурных сигналов, подключенный по входу к прямому выходу генератора кода, инверсный выход которого соединен с опорным входом временного дискриминатора, включающего последовательно соединенные восьмой перемножитель, сигнальный вход которого подключен к выходу сумматора, а опорный вход является опорным входом временного дискриминатора, третий интегратор, синхронизирующий вход которого соединен с синхронизирующими входами первого и второго интеграторов и подключен к выходу дешифратора, девятый перемножитель, опорный вход которого подключен к выходу решающего блока, при этом выходы синтезатора опорных квадратурных сигналов соединены соответственно с попарно объединенными опорными входами третьего и шестого, четвертого и пятого перемножителей, а выход решающего блока является выходом корреляционного приемника.