RU2007128534A - Устройство синхронизации приемника шумоподобных сигналов с минимальной частотной манипуляцией - Google Patents

Claims (1)

1. Устройство синхронизации приемника шумоподобных сигналов с минимальной частотной манипуляцией, включающее блок фазовой синхронизации с фазовым дискриминатором, содержащим первый и второй перемножители, сигнальные входы которых объединены, первый и второй интеграторы, третий перемножитель, к выходу которого подключены последовательно соединенные первый петлевой фильтр и синтезатор отсчетов несущей частоты, квадратурные выходы которого соединены соответственно с опорными входами первого и второго перемножителей, блок кодовой синхронизации, включающий временной дискриминатор, к выходу которого подключены последовательно соединенные второй петлевой фильтр, управляемый генератор тактовой частоты и генератор кода, отличающееся тем, что в фазовый дискриминатор введены четвертый, пятый, шестой и седьмой перемножители, вычитатель и первый сумматор, а также решающий блок, вход которого соединен с выходом первого интегратора, при этом сигнальные входы четвертого и шестого, пятого и седьмого перемножителей попарно объединены и подключены к выходам соответственно первого и второго перемножителей, выходы четвертого и седьмого, пятого и шестого перемножителей объединены соответственно через вычитатель и первый сумматор, к выходам которых подключены первый и второй интеграторы соответственно, сигнальный вход третьего перемножителя подключен к выходу второго интегратора, опорный вход третьего перемножителя подключен к выходу решающего блока, который является выходом демодулятора приемника, в блок кодовой синхронизации введены восьмой и девятый перемножители, сигнальные входы которых соединены соответственно с выходами первого и второго перемножителей, второй сумматор, входы которого подключены к выходам восьмого и девятого перемножителей, а выход соединен со входом десятого перемножителя, другой вход которого подключен к инверсному выходу генератора кода, третий интегратор, подключенный по входу к выходу десятого перемножителя, одиннадцатый перемножитель, один вход которого соединен с выходом третьего интегратора, другой вход подключен к выходу решающего блока, а выход одиннадцатого перемножителя соединен со входом второго петлевого фильтра, синтезатор отсчетов опорных квадратурных сигналов, подключенный по входу к прямому выходу генератора кода, к дополнительным выходам которого подключен дешифратор, при этом квадратурные выходы синтезатора отсчетов опорных квадратурных сигналов соединены соответственно с объединенными опорными входами четвертого, пятого и девятого перемножителей и шестого, седьмого и восьмого перемножителей, а синхронизирующие входы первого, второго и третьего интеграторов объединены и подключены к выходу дешифратора.