Claims (2)
1. Устройство для измерения скорости наземного подвижного объекта, содержащее доплеровский датчик скорости, состоящий из последовательно соединенных приемо-передатчика и измерителя частоты, механический датчик скорости, преобразователь частота-код, частотный компаратор, переключатель режимов, первый вход которого соединен с выходом измерителя частоты, второй вход - с выходом механического датчика скорости, а управляющий вход - с выходом частотного компаратора, отличающееся тем, что в него введены блок сравнения периодов, дополнительный переключатель режимов, последовательно соединенные блок запоминания кода и преобразователь код-частота, блок ограничения работы по памяти, блок усреднения периодов, при этом вход преобразователя частота-код соединен с выходом измерителя частоты, выход преобразователя частота-код - с информационным входом блока запоминания кода, вход частотного компаратора соединен с выходом механического датчика скорости, выход переключателя режимов - с первым входом дополнительного переключателя режимов, второй вход которого соединен с выходом преобразователя код-частота, выход блока сравнения периодов соединен с управляющим входом блока запоминания кодов и с первым входом блока ограничения работы по памяти, выход блока ограничения работы по памяти соединен с управляющим входом дополнительного переключателя режимов, первый вход блока сравнения периодов соединен с выходом измерителя частоты, а второй вход - с выходом блока усреднения периодов, выход дополнительного переключателя режимов соединен с входом блока усреднения периодов и с вторым входом блока ограничения работы по памяти и является выходом устройства.1. A device for measuring the speed of a ground moving object, comprising a Doppler speed sensor, consisting of a series-connected transceiver and a frequency meter, a mechanical speed sensor, a frequency-code converter, a frequency comparator, a mode switch, the first input of which is connected to the output of the frequency meter, the second input is with the output of the mechanical speed sensor, and the control input is with the output of the frequency comparator, characterized in that a period comparison unit is introduced into it, additional th mode switch, a series-connected code storage unit and a code-frequency converter, a memory operation limitation block, a period averaging unit, while the frequency-code converter input is connected to the frequency meter output, the frequency-code converter output is with the information input of the code memory unit , the input of the frequency comparator is connected to the output of the mechanical speed sensor, the output of the mode switch is connected to the first input of the additional mode switch, the second input of which is connected to the output of the generator code-frequency, the output of the period comparison unit is connected to the control input of the code storage unit and to the first input of the memory operation restriction unit, the output of the memory operation restriction unit is connected to the control input of the additional mode switch, the first input of the period comparison unit is connected to the output of the frequency meter and the second input is with the output of the period averaging block, the output of the additional mode switch is connected to the input of the period averaging block and with the second input of the operation restriction block according to Name and is the output of the device.
2. Устройство для измерения скорости по п.1, отличающееся тем, что блок сравнения периодов содержит генератор тактовой частоты, первый и второй одновибраторы, входы которых являются входами блока, первый элемент задержки, вход которого соединен с выходом первого одновибратора, второй элемент задержки, вход которого соединен с выходом второго одновибратора, делитель частоты, вход которого соединен с выходом генератора тактовой частоты, элемент ИЛИ, первый вход которого соединен с выходом первого одновибратора, первый суммирующий счетчик, счетный вход которого соединен с выходом делителя частоты, а вход обнуления - с выходом второго элемента задержки, регистр, параллельные входы которого соединены с параллельными выходами первого суммирующего счетчика, а вход разрешения записи - с выходом второго одновибратора, вычитающий счетчик, параллельные входы которого соединены с параллельными выходами регистра, счетный вход вычитающего счетчика соединен с выходом генератора тактовой частоты, а вход разрешения записи по параллельным входам - с выходом элемента ИЛИ, второй вход которого соединен с последовательным выходом вычитающего счетчика, второй суммирующий счетчик, счетный вход которого соединен с последовательным выходом вычитающего счетчика, а вход обнуления - с выходом первого элемента задержки, первую и вторую схему сравнения кодов, первые входы которых соединены с параллельными выходами второго суммирующего счетчика, на второй вход первой схемы сравнения кодов подается код, определяющий нижнюю границу допустимого отклонения сравниваемых периодов, а на второй вход второй схемы сравнения кодов подается код, определяющий верхнюю границу допустимого отклонения сравниваемых периодов, схему И, первый вход которой соединен с выходом первого одновибратора, второй вход - с выходом первой схемы сравнения кодов, третий вход - с выходом второй схемы сравнения кодов, при этом выход схемы И является выходом блока сравнения периодов.2. The device for measuring speed according to claim 1, characterized in that the period comparison unit comprises a clock frequency generator, first and second one-shots, the inputs of which are inputs of the block, a first delay element, the input of which is connected to the output of the first one-shot, the second delay element, the input of which is connected to the output of the second one-shot, the frequency divider, the input of which is connected to the output of the clock, an OR element, the first input of which is connected to the output of the first one-shot, the first summing counter, the even input of which is connected to the output of the frequency divider, and the zeroing input - with the output of the second delay element, a register whose parallel inputs are connected to the parallel outputs of the first totalizing counter, and the recording enable input - with the output of the second one-shot, subtracting the counter, the parallel inputs of which are connected to parallel outputs of the register, the counting input of the subtracting counter is connected to the output of the clock generator, and the recording enable input for parallel inputs is connected to the output of the OR element, the second input is the second is connected to the serial output of the subtracting counter, the second totalizing counter, the counting input of which is connected to the serial output of the subtracting counter, and the zeroing input is connected to the output of the first delay element, the first and second code comparison circuits, the first inputs of which are connected to the parallel outputs of the second totalizing counter, a code defining the lower limit of the permissible deviation of the compared periods is supplied to the second input of the first code comparison scheme, and submits to the second input of the second code comparison scheme I am the code defining the upper limit of the tolerance of the compared periods, the I circuit, the first input of which is connected to the output of the first one-shot, the second input - with the output of the first code comparison circuit, the third input - with the output of the second code comparison circuit, while the output of the And circuit is the output block comparison periods.