Claims (1)
Устройство для моделирования процесса принятия решений, содержащее регистр, группу регистров, генератор тактовых импульсов, счетчик, два умножителя, отличающееся тем, что в него введены компаратор, вторая группа регистров, блок умножения импульсов, два блока вычитания, блок умножения на 0 и интегратор, причем выходы групп регистров соединены с первым и вторым входами умножителя, а третий вход является входом соответствующего коэффициента устройства, первый вход компаратора соединен с выходом второй группы регистров, а второй вход является входом значения Lp устройства, выходы компаратора соединены с входами блока вычитания и блока умножения на 0, выходы которых, в свою очередь, соединены с двумя входами умножителя, третий вход которого является входом значения 1-α устройства, а выходы соединены с первым и вторым входами блока вычитания, а третий вход соединен с выходами второго умножителя, выход блока вычитания соединен с входом интегратора, а выход интегратора с входом регистра, выполненного как регистр сдвига, второй вход интегратора соединен с выходом ГТИ через блок умножения частоты, выходы которого соединены с входами двух групп регистров, а второй выход ГТИ соединен со счетным входом счетчика, выход переполнения которого соединен с входом останова ГТИ.A device for modeling a decision-making process, comprising a register, a group of registers, a clock, a counter, two multipliers, characterized in that a comparator, a second group of registers, a pulse multiplier, two subtraction blocks, a multiplier by 0 and an integrator are introduced into it, moreover, the outputs of the register groups are connected to the first and second inputs of the multiplier, and the third input is the input of the corresponding coefficient of the device, the first input of the comparator is connected to the output of the second group of registers, and the second input is I am the input of the Lp value of the device, the outputs of the comparator are connected to the inputs of the subtraction unit and the unit of multiplication by 0, the outputs of which, in turn, are connected to two inputs of the multiplier, the third input of which is the input of the value 1-α of the device, and the outputs are connected to the first and second the inputs of the subtraction block, and the third input is connected to the outputs of the second multiplier, the output of the subtraction block is connected to the input of the integrator, and the output of the integrator with the input of the register, made as a shift register, the second input of the integrator is connected to the output of the GTI through the block smartly frequency, the outputs of which are connected to the inputs of two groups of registers, and the second output of the GTI is connected to the counting input of the counter, the overflow output of which is connected to the stop input of the GTI.