Claims (1)
Устройство тактовой синхронизации дискретного согласованного фильтра, состоящее из перемножителя, первого решающего устройства, регистра сдвига, сумматора-дешифратора и генератора тактовых импульсов, отличающееся тем, что в устройство дополнительно введены квадратор, два перемножителя, фазовращатель на π/2, два интегратора, два квадратора, цифровой вычислитель, сумматор, второе решающее устройство и ключ, причем квадратор подключен ко входу устройства, выход квадратора подключен к первым входам двух перемножителей, на другой вход одного перемножителя подключен выход генератора тактовых импульсов, а к другому входу второго перемножителя генератор тактовых импульсов подключен через фазовращатель на π/2, выходы обоих перемножителей подключены ко входам двух интеграторов, выходы которых подключены через два квадратора к двум входам сумматора, выходы двух интеграторов подключены также к двум входам цифрового вычислителя, выход сумматора подключен к одному из входов второго решающего устройства, на другой вход которого подается опорное напряжение Хп, выход цифрового вычислителя подключен к одному входу ключа, а выход второго решающего устройства подключен к другому входу ключа, выход ключа подключен к управляемому входу генератора тактовых импульсов.A discrete matched filter clock synchronization device consisting of a multiplier, a first solver, a shift register, an adder-decoder and a clock generator, characterized in that a quadrator, two multipliers, a π / 2 phase shifter, two integrators, two quadrators are additionally introduced into the device , a digital computer, an adder, a second solving device and a key, the quadrator being connected to the input of the device, the output of the quad being connected to the first inputs of two multipliers, one input to another of the second multiplier, the output of the clock generator is connected, and the clock generator is connected to the other input of the second multiplier through the phase shifter to π / 2, the outputs of both multipliers are connected to the inputs of two integrators, the outputs of which are connected through two quadrators to the two inputs of the adder, the outputs of two integrators are also connected to the two inputs of the digital computer, the output of the adder is connected to one of the inputs of the second solver, the other input of which is supplied with the reference voltage Xn, the output of the digital the numerator is connected to one key input, and the output of the second solver is connected to another key input, the key output is connected to the controlled input of the clock generator.