KR900000177B1

KR900000177B1 - 모놀로딕 세미-커미텀 lsi

Info

Publication number: KR900000177B1
Application number: KR1019850004512A
Authority: KR
Inventors: 쯔네오 기노시다; 가쯔유끼 사또
Original assignee: 가부시끼가이샤 도오시바; 사바 쇼오이찌
Priority date: 1984-07-02
Filing date: 1985-06-25
Publication date: 1990-01-23
Also published as: DE3523621A1; DE3523621C2; JPS6115348A; KR860001378A; US4839820A; JPH0673363B2

Abstract

내용 없음.

Description

모놀로딕 세미-커미텀 LSI

제1도는 종래의 개인용 컴퓨터 시스템의 블록 구성도.

제2도는 본 발명의 일실시예에 관계되는 시스템 LSI의 개략구성을 나타내는 평면도.

제3도는 제2도의 시스템 LSI를 개인용 컴퓨터의 시스템에 적용시킨 경우의 블록 구성도.

* 도면의 주요부분에 대한 부호의 설명

10, 80 : 마이크로 프로세서 11 : 수정발진기

12, 57 : 클럭발생회로 13, 61 : 버스콘트롤러

14, 62 : 인터럽트 콘트롤러 15, 63 : DMA콘트롤러

18, 60, 66 : CRT 콘트롤러 19, 67 : 플로피디스크콘트롤러

20, 70 : I/O칩 선택회로 21 : RAM

22 : 어드레스디코더 23 : ROM

24 : ROM디코더 25 : I/O포트디코더

26 : 타이밍과 디코더 27, 69 : 패리터회로

28, 71 : DMA페이지레지스터 29, 36 : 버퍼레지스터

41 : 반도체기판 42 : 마이크로셀

43, 44 : 본딩패드 45 : A1배선

46 : 보충회로 50 : 시스템 LSI

51 : 클럭버스 52 : 로컬버스

53 : 시스템버스 54 : 콘트롤버스

55 : 어드레스버스 55, 56 : 데이터버스

58 : WS논리회로 59 : 어드레스 래치

60 : 데이터버퍼 68 : 메모리 콘트롤러논리회로

72 : DMA어드레스래치 73 : 데이터버스 이네이블디코더

74 : 직렬/병렬변환기 75 : NMT 논리회로

본 발명은 모놀로딕 세미-커스텀(monolithic semicuston) LSI에 관한 것으로, 특히 정보처리 시스템에 적합한 단입칩 LSI에 관한 것이다. 최근의 LSI설계기술은 게이트 어레이(gate array)를 중심으로 하여 간략화를 추구하고 있으며 표준셀(stanard cell)도 이와 같은 추세로 간략화되고 있는바, 종래의 TTL 개별집적회로를 조합해서, 만들어진 논리회로 시스템과 비교해보면 직접회로수를 감소시킬 수가 있기 때문에 기기의 간략화를 도모할 수가 있다.

그러나, 게이트 어레이나 표준셀은, 일례로서는 마이크로 프로세서나 그 주변의 패밀리 칩등의 대규모회로를 수용하는 것이 곤란하므로, 글루(Glue)회로라고 불리우는 보충회로(즉 마이크로 프로세서나 그 주변의 패밀리 칩을 제외한 보충회로)를 수용하는 것이 고작이였다. 따라서, 현재 제일 간단한 형태의 하드웨어 논리회로로 구성한다고 해도 고작해야 마이크로 프로세서＋주변 패밀리칩 ＋게이트 어레이(혹은 표준셀)가 되어 버린다.

상기한 문제점을 제거하기 위하여, 제1도에 나타낸 개인용 컴퓨터시스템을 예로 들어 상세히 설명하면 다음과 같다.

제1도의 개인용 컴퓨터 시스템은 마이크로프로세서(예로서는 인델사의 8080)(10)와 수정발진기(11), 클릭 발생회로(예로서는 인델사의 8284A)(12), 버스콘트롤러(예로서는 인델사의 8088)(13), (프로그래머블)인터럽트 콘트롤러(예로서는 인델사의 8259A)(14), (프로그래머블) DMA 콘트롤러(DMAC : 예로서는 인델사의 8237A-5)(15), (프로그래머블 간격) 타이머(예로서는 인델사의 8253A-5)(16), I/O포트(예로서는 인델사의 8255A-5)(17), CRT 콘트롤러(CRTC : 예로서는 히다찌사의 46505S(18) 및 플로피디스크콘트롤러(FDC : 예로서는 NEC의 PD 765)(19)등으로 구성되면서 I/O칩 선택회로(20)와 RAM(21), RAM(21)에 대한 어드레스디코더(22), ROM(23), ROM디코더(24) I/O포트 디코더(25), 타이밍디코더(26), 패리티회로(27), DMA페이지 레지스터(28) 및 각종 버퍼레지스터(29∼36)등으로 구성되어 진다.

여기서 버퍼레지스터(29)(36)는 예를 들면 TI(Texas Instrumenet)사의 74LS 373, 버퍼레지스터(31)는 TI사의 74LS 745, 버퍼레지스터(32)(35)는 TI사의 LS244, 버퍼레지스터(33)(34)는 TI사의 74LS 245등을 사용하고 있다. 그런데 상기 제1도의 개인용 컴퓨터시스템에 있어서 게이트어레이나 표준셀로 수용가능한 회로는 버퍼레지스터(29∼36)등의 보충회로이고, 마이크로프로세서(10)와 클럭발생회로(12) 및 버스콘트롤러(13)를 비롯한 마이크로프로세서 주변 패밀리칩등 대규모 회로에 관해서는 수용이 곤란하게 된다.

한편, 보다 고직접화를 도모하기 위해서 마이크로프로세서나 그 주변 패밀리를 포함한 대규모 하드웨어 논리회로를 표준셀등으로 다시 설치하여 단일칩화하는 것도 생각할 수 있으나, 상기 대규모 논리회로를 다시 설치한다는 것은 너무 설계부하가 지나치게 크기 때문에 개발비가 많이들고, 또한 현실적으로 실용적인 LSI를 도저히 획득할 수가 없게 된다.

본 발명은 상기 문제점을 개선한 것으로서, 종래 여러 종류로 독립된 LSI를 이용하여 구성되어져 있던 시스템을 간략화시키므로서 효율이 우수한 모놀리딕 세미-커스텀 LSI를 제공하는데 그 목적이 있는 것이다.

본 발명에서는 소정의 시스템을 구성하는 데에 필요한 여러 종류의 마이크로셀(macro cell) 및 상기 시스템의 구성에 있어서, 이들 마이크로셀만으로는 부족되는 기능부분을 보충하는 보충회로를 공통의 반도체 기판에 형성시킨다.

상기한 여러 종류의 마이크로셀은 시스템을 구성하는 여러 종류의 독립된 LSI에 대응되고 있으며, 대응하는 독립된 LSI의 주요회로와 동일 주요회로를 가지고 있다. 또한, 상기 마이크로셀은 그 주요회로의 패턴구성에 대응하는 독립된 LSI의 패턴배열을 작용하고 있다. 상기 마이크로셀들 사이와, 상기 마이크로셀과 보충회로의 사이에는 필요에 따라서는 2개층의 배선으로 상호접속 시키고 있다.

이하 본 발명은 구성 및 작용, 효과를 예시도면에 의거하여 상세히 설명하면 다음과 같다.

제2도는 본 발명의 일실시예를 나타낸 시스템 LSI의 개략구성도로서, 도면부호 41은 실리콘등의 반도체기판이고 반도체기판(41)에는 소정의 기능을 갖는 마이크로셀(42…)이 형성되어 있다. 예를 들어 제1도의 클럭발생회로(12)와 버스콘트롤러(13)등의 마이크로프로세서 주변 패밀리칩에 대응하는 것으로써 대응되는 주변 패밀리칩의 주요회로와 동일주요회로를 구비하게 된다. 또 마이크로셀(42)의 주요회로 패턴배열은 대응하는 주변 패밀리-칩 (한개의 독립된 LSI)의 패턴배열이 적용되고, 반도체기판(41)에는 또 각종 보충회로(글루회로(46))가 연결되므로 보충회로는 어드레스디코더와 어드레스 레치 및 패리티회로등 원하는 시스템을 구성하는 데에 마이크로셀(42…)만으로는 부족한 기능부분을 보충하는 것이다.

반도체기판(41)에서 2개의 마이크로셀(42)(42)의 부변부분에는 본딩패드(43…)가 형성되고, 본딩패드(43…)는 마이크로셀(42)에 대응되는 독립의 LSI인 주변 패밀리칩을 가지고 있는 외부접속용의 본딩패드에 대응한다. 또 반도체기판(41)의 주변부분에는 시스템 LSI에서 외부접속용의 본딩패드(44…)가 형성되어 있다. 이렇게 하여 상호접속을 필요로 하는 2개의 마이크로셀(42)(42)(내부의 2개의 본딩패드(43)(43)사이에 마찬가지로 마이크로셀(42)(내부의 본딩패드(43)과 보충회로사이, 또 마이크로셀(42)(내부의 본딩패드(43) 또는 보충회로)과 본딩패드(44)의 사이에는 예를 들어 2개층의 A1배선(45)에 의해 결합된다. 또 1개층의 A1배선은 마이크로셀(42)과 보충회로(46)내부의 배선으로 이용된다.

그런데, 제2도의 시스템 LSI에서는 마이크로셀(42)이 독립 LSI와 마찬가지 본딩패드(43…)를 가지고 있는 것으로 설명했으나 반드시 필요하지는 않고, 상기 본딩패드(43…)는 본딩패트(44…)와 다르므로 반도체기판(41)내부에서의 접속만으로 사용되기 때문이다. 물론, 마이크로셀(42)이 본딩패드(43…)를 가지고 있는 경우에는 마이크로셀(42)단독으로 기능테스터가 가능하고 또 제2도의 시스템(LSI)에서는 2개의 마이크로셀(42)(42)사이, 마이크로셀(42)과 외부 접속용의 본딩패드(44)의 간격등은 2개층의 A1배선으로 상호 접속되는 것으로 설명했으나 마이크로셀(42) 또 보충회로내의 A1선과 교차되지 않는 부분에 관해서는 1개층의 A1배선으로 접속해도 좋으나, 2개층의 A1배선으로 상호접속을 행하면 LSI의 설계가 더욱 간단해 진다. 다음으로 마이크로프로세서와 주변 패밀리칩 및 TTL직접회로의 조합에 의해 구성된 제1도에 나타난 바와 같이 개인용 컴퓨터시스템을 상기 시스템 LSI에 적용시켜 구성할 경우에 관해 제3도의 블록 구성도를 참고하여 설명하면 다음과 같다. 제3도에 있어서 도면부호 50은 시스템 LSI이고 클럭버스(51)와 로컬버스(52) 및 시스템버스(53)등으로 연결된다.

상기 시스템버스(53)는 콘트롤버스(54)와 어드레스버스(55) 및 데이터버스(56)등으로 구성되고, 클럭버스(51)에는 클럭발생회로(57)와 나중에 설명할 마이크로프로세서(80)의 실행주기에 연관하여 시스템버스(53)의 대기를 제어하는 워이트 스테이트 논리회로(Wait State logic; 이하 WS 논리회로라 칭함)(58)가 접속되어 진다.

상기 WS논리회로(58)은 시스템버스(53)(의 콘트롤버스(54))에도 접속된다. 또 클럭버스(52)에는 어드레스래치(59)와 데이터버퍼(60), 버스콘트롤러(61), (프로그래머블) 인터럽트 콘트롤러(62) 및 논 마스크블 인터럽트 논리회로(non maskable interrupt logic; 이하 NMI논리회로라 칭함)(75)가 접속되어 진다.

NMI논리회로(75)는 인터럽트 콘트롤러(62)가 최초의 인터럽트를 받아들인 경우에 동작된다. 어드레스래치(59)와 데이터버퍼(60), 버스콘트롤러(61) 및 인터럽트 콘트롤러(62) 는 시스템버스(53)에도 연결되어진다.

상기 시스템버스(53)에는 (프로그래머블) DMA콘트롤러(이하 DMAC라 칭함)(63)와 (프로그래머 간격) 타이머(64), I/O포트(65), CRT콘트롤러(이하 CRTC라 칭함)(66), 플로피티스크 콘트롤러(이하 FDC라 칭함)(67)도 접속되어 진다. 또 시스템버스(53)에는 시스템 LSI(50)와 도면에 표시되지 않는 외부에 접속되는 주기억장치(제1도의 RAM(21)에 대응)에 대한 판독/기록 제어를 행하는 메모리 콘트롤 논리회로(68), 패리티 체크 및 패리티 발생을 행하는 패리티회로(69), CRT콘트롤러(66) 및 플로피디스크 콘트롤러(67)등의 선택지정을 행하는 I/O칩 선택회로(70), DMA페이지 레지스터(71), DMA어드레스래치(82) 및 데이퍼버스 이네이블 디코더(73)도 접속되어 진다.

상기 이네이블 디코더(73)는 시스템 LSI(50)와 외부접속되는 I/O 거기에 대하여 데이터버스(56)상에 데이터가 출력된 것을 통지하게 되며, 또 I/O포트(65)에는 외부에 접속되는 키이보드(도시되지 않음)로부터의 직렬 데이터를 병렬 데이터를 변환하는 직렬/병렬 변환회로(이하 SPC라 칭함)(74)가 접속된다.

그런데, 개인용 컴퓨터 시스템의 중심이 되는 마이크로프로세서(80)는 시스템 LSI(50)에 대하여 클럭버스(5) 및 로컬버스(52)를 매개하여 외부에 접속되고, 또 클럭발생회로(57)를 구동시키기 위한 수정발진기(81)는 클럭발생회로(57)의 외부에 접속된다.

상기 시스템 LSI(50)에서 클럭발생회로(57)와 버스콘트롤러(61) 인터럽트 콘트롤러(62), DMA콘트롤러(63), 타이머(64), I/O포트(65), CRT콘트롤러(66) 및 플로피디스크 콘트롤러(67)는 제2도에 나타난 마이크로셀(42)로서 처리된 것이다.

또 WS논리회로(58)와 어드레스버퍼(59), 데이터버퍼(60), 메모리콘트롤러 논리회로(68), 패리키회로(69), I/O칩선택회로(70), DMA페이지 레지스터(71), DMA어드레스래치(72) 데이터버스 이네이블 디코더(73), 직렬/병렬 변환회로(74) 및 NMI논리회로(75)등은 상기한 보충회로로서 처리된 것이다. 또한 메모리콘트롤러 논리회로(68)은 제1도의 어드레스 디코더(22), 타이밍과 디코더(26) 버퍼레지스터(29∼31)로 이루어지는 회로에 대응되며, 패리티회로(69)는 제1도의 패리티회로(27)에 대응된다. 또 I/O칩 선택회로(70)는 제1도의 I/O칩 선택회로(20)에 대응되고, DMA페이지 레지스터(71)는 제1도의 DMA페이지 레지스터(28)에 대응되며, 또, DMA어드레스래치(72)는 제1도의 버퍼레지스터(35)(36), 어드레스래치(59)는 제1도의 버퍼레지스터(32)에, 데이터버퍼(60)는 제1도의 버퍼레지스터(33)에 각각 대응한다.

다음으로 상기 시스템 LSI(50)를 실현하는 순서에 대해서 설명하면 다음과 같다.

(1) 마이크로셀의 설계

목적으로 하는 시스템(본 예에서는 개인용 컴퓨터 시스템)을 LSI화하기 위해 종래 독립된 주변 패밀리칩으로서 이용되어온 LSI(제1도의 예로서는 클럭발생회로(12)와 버스콘트롤러(13) 및 인터럽트 콘트롤러(14)등)를 그 패턴 및 논리기능을 그대로 이용해서 하나의 커다란 마이크로셀(42)로서 LSI CAD(Computer Aided Design)에 의해 설계한다.

(2) 데이터의 균일화

독립된 LSI는 각각의 설계조건으로 만들어져 있으므로 선폭, 게이트길이, 게이트산화막 두께, 기판의 임계전압등은 각각의 LSI가 모두 다르기 때문에 각각의 LSI가 그대로 마이크로셀(42)로서 설계된 것으로는 주변 패밀리칩등, 각종의 독립된 LSI를 하나의 LSI로서 모놀리딕화 되는 것이 곤란해진다. 그러므로 마이크로셀(42)로서 설계하는데 있어서는 독립의 LSI의 설계조건과 동일한 설계조건으로 교환해준다.

(3) 논리기능의 평가

제3도에 나타난 시스템 LSI(50)를 실현할 때 각 마이크로셀(42) 자체는 이미 완성되어 있는 독립 LSI와 기본적으로 동일패턴배열과 동일기능의 것이 되고, 단 상기 데이터의 균일화에서 서술된 설계조건의 균일화가 실시되어 진다. 즉 독립의 LSI패턴 배열이란 반드시 패턴형태가 동일한 것까지 표시되는 것은 아니다. 또한 본 실시예에서는 각 마이크로셀(42)(또는 보충회로)을 모두 CMOS화하고 있으므로 마이크로셀(42)의 패턴구조가 상기 CMOS화 때문에 독립의 LSI의 패턴구조와 달라질 수도 있다. 그러나, 상기의 다른 점은 단순히 소자구조의 잘못된 것에 의한 것이며 독립 LSI의 패턴배열을 적용하고 있는 것에는 변함이 없다. 여기에서 독립의 LSI와 동일패턴 동일기능의 마이크로셀(42)을 각각 이용하여 시스템 LSI(50)를 구성했을 경우를 생각하면, 각 마이크로셀(42)에 대응되는 독립 LSI와 동일기능, 동일외부접속 조건을 지키지 않아도 좋은 부분이 생긴다.

이것은 독립 LSI에는 본 시스템에서 불필요하게 되는 기능부분이 설치되어 있기 때문이다. 따라서, 이와 같은 불필요한 기능부분을 제거하는 것에 의해 마이크로셀(42)의 면적(즉 시스템 LSI(50)의 칩면적)의 축소화 또는 2개의 마이크로셀(42)(42)사이의 접속 지연시간을 감소시키는 것이 가능하게 된다.

그 구체적인 예는 다음과 같다.

(a) 독립 LSI가 가지고 있는 외부접속용의 본딩패드는 대응되는 마이크로셀(42)에 있어서는 반드시 필요하지 않으므로, 마이크로셀(42) 한 개의 기능 검사를 필요로 하지 않으면 마이크로셀(42)에서는 상기 본딩패드의 소거가 가능하게 된다.

(b) 마찬가지로 본딩패드의 주변에 형성되어 있던 입력보호회로를 소거할 수 있으므로, 입력보호회로에 기인하는 신호전달속도의 저하를 방지할 수 있다.

(c) 마찬가지로 본딩패드 주변에 형성되어 있던 출력 드라이브 중에서 대응하는 신호가(시스템 LSI(50)의) 외부에 직접 출력되지 않으므로 다른 마이크로셀(42) 또는 보충회로에 출력되는 것에 대해서는 그 크기를 필요한 크기(필요 팬-아우트)로 축소시킬 수가 있다. 따라서, 마이크로셀(42)의 면적을 축소, 2개의 마이크로셀(42)(42)사이에서의 지연시간을 단축시킬 수 있다.

(d) 제1도의 클럭발생회로에 대응되는 마이크로셀(42), 즉 제3도의 클럭발생회로(57)의 경우에는 고속의 수정발진기(81)가 본 시스템 LSI(50)의 근처에 위치하지 않더라고 올바르게 발진이 행하여지도록, 또 내부클럭발생회로는 정밀도가 낮으므로 사용 불가능하며, 본 예에서는 EFI입력핀 만을 작용시키는 구조로 되어 있다.

(e) 버스콘트롤러(61)

제3도의 버스콘트롤러(61)에 대응하는 제1도의 버스콘트롤러(13), 예로서는 인델사의 8288은 버스제어를 조정하기 때문에 드라이브 기능을 갖는 바이폴러 집적회로로 되어 있다. 그러나 시스템 LSI(50)에 있어서는 모든 마이크로셀(42)을 CMOS화 고집적화를 행하므로 열에 약한 단점이 발생하는 것을 방지할 수가 있다. 따라서 버스콘트롤러(61)에 대해서도 CMOS화를 실시할 수 있고, 또 버스콘트롤러(61)에 있어서는 각제어신호(IORC, AIOWC등)의 풀-업(pull-up)을 버스콘트롤러(61)(마이크로셀(42))내에 설치하도록 되어 있다.

(F) 인터럽트 콘트롤러(62)

제3도의 인터럽트 콘트롤러(62)에 대응하는 제1도의 인터럽트 콘트롤러(14), 예로서는 인텔사의 8259A는 인터럽트 리액터를 증가하게 캐스케이트라인(cascad line)접속 핀을 가지고 있다. 그러나 본 시스템으로는 사용되지 않으므로 인터럽트 콘트롤러(62)에 있어서는 제거되어 있다.

(g) DMA 콘트롤러(63)

제3도의 DMA 콘트롤러(63)에 대응하는 제1도의 DMA 콘트롤러(15), 예로서는 인델사의 8237A-5가 갖는 AEN(Address Enable)신호는 교류적으로 지연 스팩으로 되어 있다. 그러므로 본 시스템에서는 시스템 LSI(50)의 외부에서 상기 타이밍을 생성하도록 하고 있다. 따라서, AEN 신호는 인터럽트 콘트롤러(62) 마이크로셀(42)에 있어서는 사용되지 않는다.

(h) 타이머(64)

채널 1은 프래쉬용으로 하고 DMA 채널 0에 접속시키고 게이트 항상 하이상태로 한다. 채널 2는 스피커톤 조정용으로 하며 게이트는 I/O포트(65)에 의해 제어된다. 또 채널 0이 인터럽트레벨 0으로 할당되어 시스템으로서 이용되고 게이트는 항상 동작상태로 설정한다.

(i) I/O포트(65)

PA포트는 키이보드 스캔코드의 입력용으로 하고, 키이보드 데이터는 시스템 LSI(50)에 직렬로 입력되어 직렬/병렬 변환회로(74)에서 직렬/병렬 변환된 후 PA포트에 입력된다. 또한 PB포트는 스피터의 데이터출력 키이보드 제어신호출력에 이용되며, 또 PC 포트는 주변의 8비트 정보를 판독하는 DIP 스위치의 정보를 판독, 또는 패리티 체크신호, 타이머 CH₂, I/O체크신호등의 판독에 이용된다.

(j) CRT 콘트롤러(66)

외부에 부가되는 CRT모니터가 컬러인 경우와 흑백인 경우에 기기 어드레스를 ＂3D0∼3DF＂와 ＂3B0＂∼＂3B7＂(어느 것이나 16진법으로 표현)로 나눈다. 그러므로 CRT콘트롤러(66)에는 상기 기기 어드레스에 대한 어드레스 디코더회로가 설치되어 있다.

다음에 제3도의 시스템의 동작을 설명하면, 본 시스템의 작동은 전원을 턴온한 다음, 외부의 수정발진기(81)에서 기본 클럭이 입력됨에 따라 동작(initiate)을 한다. 외부의 마이크로프로세서(80)로서는 인델사의 8088)가 제어를 개시하고 외부의 주기억장치(도시되지 않음)와의 사이에는 명령 패치가 행해지면 그 명령의 기억 어드레스는 마이크로프로세서(80)→로컬버스(52)(내의 어드레스버스)→어드레스래치(59)→(시스템버스(53)내의)어드레스버스(55)→주기억장치로 전송된다. 이렇게 하여 주기억장치에 패치(fatch)된 명령어는 주기억장치→(시스템버스(53)내의)데이터버스(56)→데이터버퍼(60)→로컬버스(52)(내부의 데이터 스테이터스 버스(date status bus)→마이크로프로세서(80)로 전송된다. 이동안 패리티회로(69)에 의해 독출된 데이터(명령어)의 패리티 체크가 행하여진다.

만약 DMA 전송이 행하여질 경우에는 DMA 콘트롤러(63)가 동작되고, 이러한 DMA 콘트롤러(63)의 제어에 의해 주기억장치와 I/O기기와의 사이에서 어드레스버스(55)/데이터버스(56)을 매개한 엑세스/전송이 직접 행하여진다.

I/O기기의 제어신호는 I/O포트(65)로부터 입출력되며, I/O기기와의 데이터 입출력은 역시 데이터버스(56)를 경유하여 행하여지며, DMA전송에 있어서 어드레스는 DMA어드레스래치(72)에 축적되며, 그 DMA어드레스를 부여하는 세그먼트 데이터(4비트)×4채널분의 정보는 DMA페이지 레지스터(71)에 축적된다. I/O기기가 데어터버스(56)를 엑세스해도 좋은 타이밍인지 아닌지는 데이터버스 이네이블 디코더(73)로부터 출력되는 신호에 의해서 판별이 가능하게 된다.

그런데, 시스템 LSI(50)의 외부에 위치된 주기억장치는 0∼255KB, 256∼511KB, 512∼640KB의 각 DRAM블록으로 된다. 이들 각 DRAM블록에 대한 RAS신호는 메모리콘트롤러 논리회로(68)로부터 출력된다. 상기 예로는 각종 마이크로프로그램을 기억하는 외부 ROM(도시되지 않음)에 대한 판독할 제어신호(ROE)도 메모리 콘트롤러 논리회로(68)로부터 출력된다.

I/O기기 등에서의 인터럽트 제어는 인터럽트 콘트롤러(62)에 의해 행하여지며, CRT 콘트롤러(66)의 외부에 VFO(Variable Fregueney Oscillator)회로, 코멘트래치용 래치 레지스터 혹은 프리 쉬프트 회로등을 구비한 구조로 되어 있다.

상기 프리쉬프트회로는 자기 기억의 상호 간섭을 감소시켜야 하므로 자력의 피이크에 맞추어 기억 타이밍을 제어한다. 또 CRT콘트롤러(66)는 도시되지 않은 CRT모니터에 대하여 문자표시, 간이그래픽 표시, 풀-그래픽 표시, 컬러제어, 문자의 블링크(Blink), 스크롤(scroll)등의 제어를 행한다. 또 CRT모니터로서는 컬러 또는 흑백을 사용할 수 있으며, 또 LCD를 사용할 수도 있다.

이와 같이 본 실시예에서의 시스템 LSI는 마이크로프로세서 주변 패밀리 칩에 해당되는 DMA콘트롤러, 클럭발생회로, 타이머, 인터럽트등의 각 마이크로셀, 또는 어드레스에 데이터의 (DMA을 포함)래치레지스터 종류 등의 보충회로와 시스템버스상에 배치되는 I/O로트, 플로피디스크 콘트롤러, CRT콘트롤러등의 각 마이크로셀, 또는 메모리 콘트롤 논리회로 등의 보충회로와의 커다란 논리기능을 로컬버스, 시스템버스를 중심으로 하여 상호 접속하여 이루어지며 마아크로프로세서의 CPU기능을 보충하도록 구성되어 있다.

상기 시스템 LSI에서 데이터나 어드레스의 칩 레지스터등의 보충회로(주변 Glue회로)와 2개층의 A1배선에 의해서 새롭게 패턴 설계를 행하는 것만으로 마이크로셀의 주변 패밀리칩과 동등한 기능을 가지는 대규모 집적회로를 구성할 수 있다. 상기한 바와 같이 본 시스템 LSI에서는 LSI주변 패밀리칩의 패턴배열을 적용하지 않고 독자적으로 설계할 경우에 비해서 설계기간이 현저하게 단축 가능하게 된다.

또 상기 실시예에서는 개인용 컴퓨터 시스템에 적용되는 시스템 LSI에 관해 설명했으나 이것에 한정되는 것은 아니며 마이크로셀의 선택방법, 보충회로의 만드는 방법, 마이크로셀 사이의 상호접속 방법 등을 필요에 따라 변화시킴에 따라 단일칩화된 원하는 시스템 LSI를 구성할 수 있다.

상기한 바와 같이 본 발명에 의하면 종래 여러 개의 독립된 LSI를 이용하여 구성되어 있던 시스템의 간략화를 극히 간단히 할 수 있는 장점이 있다.

Claims

소정의 시스템이 구성 가능한 여러 종류의 독립된 LSI에 대응되는 1개층의 배선으로 이루어진 여러 종류의 마이크로셀(42)에 의해 구성되고 있는 모놀리틱 세미-커스텀 LSI에 있어서, 대응되는 상기 독립한 LSI의 주요회로와 동일 주요회로를 갖고 주요회로의 패턴 구성에다 상기 독립한 LSI패턴 배열을 적용하여 이루어지는 여러 종류의 마이크로셀(42), 상기 여러 종류의 마이크로셀(42)과 공통된 반도체기판에다 형성시켜 상기 여러 종류의 마이크로셀(42)의 기능을 보충하는 보충회로(46), 상기 여러 종류의 마이크로셀(42)사이, 상기 마이크로셀(42)과 보충회로(46)사이를 필요에 따라서 2개층의 배선으로 상호접속하는 수단(45)을 구비한 것을 특징으로 하는 모놀리딕 세미-커스텀 LSI.
제1항에 있어서, 수정 발진기(81)가 상기 모놀리딕 세미 커스팀 LSI외부에 부착된 것.
제1항에 있어서, 마이크로프로세서(80)가 상기 모놀리딕 세미 커스팀 LSI외부에 부착된 것.
제1항에 있어서, 상기 여러 종류의 마이크로셀(42)이 전부 CMOS로 구성된 것.
제1항에 있어서, 상기 여러 종류의 마이크로셀(42)의 하나가 버스콘트롤러(61)이고, 상기 버스 콘트롤러는 각종 제어신호용 풀업저항을 버스콘트롤러내에 설치된 것.