KR900002438B1

KR900002438B1 - 프로세서간 결합방식

Info

Publication number: KR900002438B1
Application number: KR1019850001042A
Authority: KR
Inventors: 료우조우 마에노
Original assignee: 가부시끼가이샤 도오시바; 사바 쇼오이찌
Priority date: 1984-02-29
Filing date: 1985-02-19
Publication date: 1990-04-14
Also published as: US4947478A; KR850006745A

Abstract

내용 없음.

Description

프로세서간 결합방식

제 1 도는 본 발명에 따른 정보처리시스템의 구성예를 도시해 놓은 블록도.

제 2 도는 제 1 도에 도시된 시스템제어장치의 내부구성에서 프로세서장치의 절환제어를 실행하는 부분만을 발췌해서 나타낸 회로도.

제 3 도는 본 발명에 따른 하드웨어전체의 초기화를 설명하기 위한 타이밍차트이다.

* 도면의 주요부분에 대한 부호의 설명

1,2 : 프로세서장치 3 : 시스템제어장치

4 : CPU버스 5 : PROM

6 : 구동회로 7 : 메모리버스

8 :주기억장치 9 : 베이스 레지스터

10 : 입출력장치 11∼14 : 입출력인터페이스장치

31 : 모우드설정용 플립플롭 32,33 : 노아게이트

34 : 제어부 35 : 시프트레지스트

36 : 배타적논리화회로 37 : RS형 플립플롭

38 : 카운터 39 : 낸드게이트

40,41 : 노아게이트

[산업상의 이용분야]

본 발명은 멀티-퍼스낼리티시스템(Multi-Personality System)의 저가격화를 도모하기 위한 프로세서간 결합방식에 관한 것이다.

[종래의 기술 및 그 문제점]

종래의 정보처리시스템에서는 그 시스템이 지니는 성능에 접합한 프로세서장치를 갖추고서 그 프로세서장치의 고유언어(native language)로 작성된 프로그램을 실행하도록 되어 있다.

그런데, 최근에는 개인용 컴퓨터의 보급과 더불어 하드웨어 및 기본 소프트웨어의 표준화가 진전되면서 그 하드웨어의 제조회사와는 별개의 소프트웨어회사가 특정한 기종뿐만 아니라 표준적인 모든 시스템을 대상으로 하는 응용소프트웨어(Application Software)를 제공하는 형태로 전환되고 있다.

이러한 형태로 유통되는 소프트웨어는 해마다 늘어나고 있고, 또 사용자는 1대의 장치로서 종래 제조회사 특유의 응용프로그램에 더하여 유통소프트웨어를 사용할 수 있게 되거나, 또는 여러 계통으로 분리되어 있는 유통 소프트웨어 가운데 일부나 전부를 사용할 수 있도록된 장치를 크게 요망하고 있다.

여기서, 만일 1개의 프로세서로서 상기한 멀티-퍼스낼리티를 실현하고자 하는 경우에는 통상 다음에 열거하는 방식을 채택하여 실행하고 있다. (1) 기본 소프트웨어(basic software)로 응용프로그램을 그 시스템에서 실행할 수 있는 형태로 변환시킨다. (2) 단일 프로그램장치로 다른 프로그램장치의 고유언어를 시뮬레이션(simulation)한다.

그러나, 방식(1)에서는 응용프로그램이 범용성 있는 고수준언어로 작성되어 있는 경우로 한정되게 되므로 호환성의 관점에서 문제가 있고, 방식(2)에서는 높은 성능을 기대할 수 없다는 결점이 있다.

[발명의 목적]

이에, 본 발명의 상기한 종래기술상의 결점을 해결하기 위해 발명된 것으로, 성격이 다른 복수의 프로세서장치를 유기적으로 결합하여, 동작되지 않는 프로세서장치의 신호를 플로우팅상태(동작하고 있지는 않지만 언제라도 동작할 수 있는 상태)로 하고, 복수의 프로세서장치의 입력신호를 직접 결합함으로써 어떤 다른 구동/수신회로를 필요로 하지 않는 저가격의 멀티-퍼스낼리티시스템을 실현하는 프로세서간 결합방식을 제공함에 그 목적이 있다.

또한, 본 발명은 적은 량의 하드웨어를 부가함으로써 프로세서모우드의 절환시에 있어서 공통으로 사용되는 하드웨어자원(hardware resource)의 초기화를 행하여 시스템의 동작개시를 정확히 실행하도록 된 프로세서간 결합방식을 제공함에 그 다른 목적이 있다.

[발명의 구성 및 작용]

상기한 목적을 실현하기 위한 본 발명은 한번에 어느 하나만이 유효하게 되도록 각각 리셋트입력을 갖춘 적어도 2개의 프로세서장치가 버스를 매개하여 공통으로 접속되어 구성된 시스템에 있어서, 상기 각각의 프로세서장치에 의해 셋트/리셋트되는 적어도 한 개의 모우드설정용 플립플롭을 갖추고, 이 모우드설정용 플립플롭이 지시하는 동작모우드에 따라 대응하는 오직 한 개의 프로세서장치의 리셋트를 해제하며, 이 리셋트가 해제된 오직 한 개의 상기 프로세서장치의 다른 프로세서장치와 공통으로 사용하고 있는 상기 버스를 전용으로 사용하도록 구성되어 있다.

상기한 구성에 의하면, 동작하지 않는 프로세서장치의 신호는 플로우팅상태(부유상태)가 되므로 여러 프로세서장치의 입출력신호를 직접 결합하는 것이 가능하게 된다. 따라서 여분의 구동회로 및 수신장치가 불필요하게 되어 저가격으로 고성능의 멀티-퍼스낼리티시스템을 실현할 수 있게 된다.

또, 상기 목적을 실현하기 위한 본 발명은 모우드설정용 플립플롭이 지시하는 내용에 따라 대응하는 오직 한 개의 프로세서장치의 리셋트를 해제하도록 된 게이트 회로수단과, 상기 프로세서장치에 의해 모우드가 절환될 때 상기 모우드설정용 플립플롭에서 발생되는 상태변화를 검출하는 회로수단 및 이 회로수단에 의해 검출된 출력을 근거로 하드웨어자원에 대해 일정시간동안 초기화신호를 발생시켜 출력하도록된 플립플롭 회로수단을 갖추어, 상기 프로세서장치에 의한 모우드절환시에 리셋트를 해제시켜 프로세서장치를 기초 상태로부터 활성상태로 할 때는 상기 공통하드웨어자원도 함께 초기화시키도록 구성되어 있다.

이와 같이 구성됨에 따라 프로세서의 절환시에 공통의 하드웨어 자원이 반드시 초기화되어 프로세서의 절환시에 시스템의 기동을 확실히 실행할 수 있게 됨으로써 신뢰성이 높은 멀티-퍼스낼리티시스템을 실현할 수 있게 된다.

[실시예]

이하, 도면을 참조해서 본 발명을 상세히 설명한다.

제 1 도는 본 발명에 따른 정보처리시스템의 구성예를 나타내는 블록도로서, 도면중 참조부호 1,2는 각각 32비트의 버스를 갖추고 있는 16비트 마이크로 프로세서와 일반적인 16비트의 버스를 갖추고 있는 16비트 마이크로프로세서를 나타내는 바, 이하의 설명에서는 편의상 전자를 프로세서장치 A, 후자를 프로세서장치 B라고 칭한다. 그리고 상기 프로세서장치 A, B(1,2)가 갖추고 있는 어드레스·데이터버스 및 상태·제어선은 시스템제어장치(SCU ; 3)에 갖추어진 CPU버스(4)에 공통으로 접속되어 있다. 또, 도면의 참조부호 5는 상기 프로세서장치 A(1)가 실행하는 마이크로프로그램이 격납되어 있는 프로그래머블 ROM으로서, 구동회로(6)를 매개하여 상기 CPU(4)에 접속되어 있다.

그리고, 시스템제어장치(3)는 프로세서 A, B(1,2)의 절환을 위한 제어부와 각 프로세서장치에 따른 주기억장치, 입출력장치의 억세스등의 차이점을 흡수하여 공통 억세스수순으로 변화하는 주변제어부 및 입출력장치와 기억장치사이의 DMA전송을 제어하는 제어부로 구성된다. 따라서 이 시스템제어장치(3)에 갖추어진 16비트폭의 메모리버스(7)에는 주기억장치(8)과 프로세서장치A(1)의 사이에서 메모리억세스가 실행되는 경우 어드레스수식을 하기위해 사용되는 베이스레지스터(9)가 접속되는 한편, 8비트의 입출력버스(10)에는 각종 입출력 인터페이스장치(11∼14)가 접속되며, 상기 프로세서장치A, B(1,2)는 상기 주기억장치(8)와 상기 입출력 인터페이스장치(11∼14)를 매개하여 접속되는 입출력장치(도시하지 않음)를 공유하여 사용하게 된다.

제 2 도는 제 1 도에 도시된 시스템제어장치(3)의 내부구성중에서 프로세서장치의 절환제어를 수행하는 부분만을 발췌해서 나타낸 회로도로, 이 제 2 도에서는 제 1 도와 동일한 구성부분에는 동일한 참조부호가 부여되고 있다.

또 도면중 참조부호 31은 D형 플립플롭(이하 모우드설정용 플립플롭이라 칭한다)으로서, 이는 상기 프로세서장치(1 또는 2)에 따라 프로세서모우드를 설정하도록 되어 있다. 즉, 입력단자(D)에는 CPU버스(4)를 매개해서 프로세서장치A,B(1,2)로부터 프로세서모우드신호(DAT)가 공급되는 한편, 클럭입력단자(CK)에는 후에 설명할 제어부(34)로부터 기록스트로브신호(WRT)가 공급된다.

또 도면의 참조부호 32,33은 노아게이트로서, 이들 노아게이트(32,33)의 일측 입력단자에는 시스템에 대한 전원투입시 발생되어 출력되는 파워-온 클리어신호(PON CLR)가 공통으로 공급되는 한편, 다른 입력단자에는 각각 상기 모우드설정용 플립플롭(31)의 Q출력인 모우드 B신호(B MOD)와 Q출력인 모우드 A신호(A MOD)가 공급되고, 논리조건이 취해진 상기 노아게이트(32,33)의 각 출력은 프로세서 A,B(1,2)의 리셋트 입력단자(R)로 공급된다.

그리고, 도면의 참조부호 34는 각종 제어동작처리를 수행하는 제어부로서, 본 발명과 직접 관계해서는 상기 모우드설정용 플립플롭(31)의 클럭단자(CK)에 기록스트로브신호(WRT)를 생성해서 출력하게 된다. 그리고, 상기 프로세서장치 A,B(1,2)의 어드레스·데이터버스와, 상태·제어신호선(이하 단순히 버스신호라 칭한다)은 시스템제어장치(3)의 CPU버스(4)에 직접 연결되게 된다.

또한, 도면의 참조부호 35는 시프트레지스터로서, 상기 모우드설정용 플립플롭(31)의 출력

를 입력정보로 받아서 외부클럭에 따라 각종 타이밍신호(T1,T2,T3,T4)를 발생하여 출력하게 되는데, 이와 같이 생성되어 출력되어 타이밍신호(T2,T3)는 배타적논리화회로(EOR ; 36)로 공급되고, 이 배타적논리화회로(36)에서 배타논리조건이 취해진 출력은 RS형 플립플롭(37)의 셋트단자(S)로 공급된다. 이어, 상기 RS형 플립플롭(37)의 출력은 인버터(42)를 매개해서 노아게이트(40)의 일측 입력단자로 공급되는데, 이 노아게이트(40)의 다른 입력단자에는 시스템에 대한 전원투입시 자동으로 생성되는 파워-온 클리어신호(PONCLR)가 공급되고, 이 노아게이트(40)에서 논리조건이 취해진 출력신호는 초기화신호

로서 공통으로 사용되는 각 하드웨어 자원[예컨대 IO인터페이스(11∼14)의 앞에 접속되는 공통의 입출력장치]에 공급된다.

또, 도면의 참조부호 38은 카운터(CNT)로서, 이 카운터(38)은 외부접속되는 발진기(도시하지 않음)에서 일정주기로 생성되는 클럭신호(EX CLK)를 카운트하여 소정수의 카운트결과를 낸드게이트(39)와 노아게이트(41)를 차례로 매개해서 상기 RS형 플립플롭(37)의 리셋트단자(R)로 공급해주게 되고, 이때 상기 노아게이트(41)의 다른 입력단자에는 파워-온 클리어신호(PON CLR)가 공급되게 된다. 그리고, 상기 플립플롭(37)이 셋트될 때 초기화신호

가 상승하게 되고, 상기 카운터(38)의 출력이 그 필립플롭(37)의 리셋트단자(R)에 공급될 때, 초기화신호

는 하강하게 된다.

이하, 상기와 같이 구성된 본 실시예회로의 동작을 상세히 설명한다.

먼저, 초기상태에 있어서, 모우드설정용 플립플롭(31)은 시스템에 대한 전원투입시 자동으로 생성되어 공급되는 파워-온 클리어신호(PON CLR)에 의해 프로세서장치A(1)가 동작되도록 하는 모우드A상태(A MOD)로 셋트되고, 이 모우드설정용 플립플롭(31)으로부터 출력되는 모우드 A 및 모우드 B신호(A MOD, B MOD)는 각각 노아게이트(32,33)를 매개해서 프로세서장치A(1)와 프로세서장치B(2)의 리셋트입력단자(R ; 로우레벨시 활성화)로 입력된다.

여기서, 파워-온 클리어신호(PON CLR)에 의해 모우드설정용 플립플롭(31)이 리셋트되어 그 출력

신호인 상기 모우드 A신호(A MOD)는 하이레벨로 되게 된다. 따라서 프로세서장치B(2)는 리셋트되어 프로세서B(2)와 직접 접속되어 있는 버스 및 제어신호는 플로우팅상태로 되게 된다. 한편, 상기 모우드설정용 플립플롭(31)의 Q출력인 모우드B신호(B MOD)는 로우레벨로 되게 되므로, 이때 프로세서A(1)는 그 리셋트가 해제되어 CPU버스를 독점해서 필요한 동작을 개시하게 된다.

이러한 상태에서 어떠한 이유에 의해 모우드를 절환시킬 필요성이 발생하는 경우에는 상기 모우드설정용 플립플롭(31)에 랫치되어 있는 데이터가 바뀌게 된다. 즉, 모우드설절용 플립플롭(31)으로 프로세서A(1)로부터 CPU버스(4)를 매개해서 프로세서의 절환에 필요한 프로세서모우드신호(DAT)가 공급되는 한편, 제어부(34)에서 발생되는 기록스트로브신호

가 입력되어 이 기록스트로브신호

의 입력과 동시에 모우드 설정용 플립플롭(31)이 셋트되게 됨으로써 모우드A신호(A MOD)는 로우레벨로, 모우드B신호(B MOD)는 하이레벨로 설정되게 된다.

그 결과, 상기 하이레벨의 모우드B신호(A MOD)가 노아게이트(32)를 통해서 프로세서A(1)의 리셋트단자(R)에 공급되게 됨으로써 프로세서A(1)는 리셋트되어 그 버스 및 제어신호가 플로우팅상태로 설정되는 한편, 프로세서B(2)에는 로우레벨의 모우드A신호(A MOD)가 노아게이트(33)를 통해서 그 리셋트단자(R)에 공급되어 그 이전의 리셋트가 해제되게 됨으로써 활성상태(active state)로 되게 된다.

또한, 상기한 바와 역으로 모우드B로부터 모우드A로 절환되는 경우에는 상술한 바와 동일한 동작이 이루어지게 된다.

여기서, 하드웨어전체의 초기화동작에 대해 제 3 도(A) 내지 제 3 도(J)에 도시되 타이밍챠트를 참조해서 설명한다.

전원투입시에는 파워-온 클리어(PON CLR)신호가 모우드설정용 플립플롭(31)의 리셋트단자(R)와, 시프트레지스터(35)의 CLR단자, 노아게이트(40)의 한쪽 입력 및, 노아게이트(41)를 통해서 RS형 플립플롭(37)의 리셋트단자(R)에 입력되게 됨으로써 모우드설정용 플립플롭(31)과 시프트레지스터(35) 및 RS형 플립플롭(37)이 리셋트되게 된다. 더욱이 상기 노아게이트(40)로부터는 제 3 도(H)로 나타낸 바와같이

신호가 출력되게 되는데, 이

신호에 의해 공유 하드웨어자원을 포함하는 하드웨어전체가 초기화되게 된다.

또한, 동작도중에 프로세서A(1) 또는 프로세서B(2)에 의해 프로세서절환명령이 발생되면, 상기 모우드 설정용 플립플롭(31)이 셋트되게 되는 바, 이에 따라 상기 모우드설정용 프립플롭(31)의

출력신호인 모우드A신호(A MOD)가 시프트레지스터(35)로 공급되고, 그 시프트레지스터(35)는 제 3 도 (a)에 나타낸 바와같이 외부클록신호(EX CLR)의 타이밍에 따라 제 3 도 (c) 내지 제 3 도 (f)로 나타낸 타이밍신호(T1∼T4)를 순차 출력시키게 된다. 그리고, 상기 타이밍신호(T1∼T4)는 배타적 논리화회로(36)에 의해 논리연산되어 제 3 도 (g)에 나타낸 바와 같은 신호(T5)로 바뀌게 되고, 이 신호(T5)가 RS형 플립플롭(37)의 셋트단자(S)에 공급됨과 더불어 카운터(38)의 클리어 단자(CLR)에 공급되게 된다. 그 결과 RS형 플립플롭(37)의 Q출력이 인버터(42)를 통해서 노아게이트(40)의 다른쪽 입력단자에 공급되어 그 노아게이트(40)로부터 제 3 도 (h)에 나타낸 바와 같은 초기화신호

가 출력되는 한편, 상기 카운터(38)는 클리어(초기화)되게 된다.

그리고, 카운터(38)는 제 3 도 (a)에 나타낸 외부클록신호(EX CLK)의 타이밍으로 제 3 도(I)에 나타낸 바와 같이 순차 카운트하게 되는 바, 이때 그 카운트값이 일정 값(본 실시예에서는 (16)에 도달하게 되면 낸드게이트(39)로부터 제 3 도 (j)에 나타낸 바와 같은 신호(T6)가 출력되어 노아게이트(41)를 통해서 RS형 플립플롭(37)의 리셋트단자(R)에 공급되게 됨으로써 RS형 플립플롭(37)이 리셋트되게 된다. 따라서 노아게이트(40)의 출력

이 오프되게 된다. 즉, 제 3 도 (h)에 나타낸 바와 같이 프로세서의 모우드가 절환될 때에 초기화신호 스캔 가 일정 기간동안 출력되어 제 2 도에 도시된 하드웨어 각 부를 초기화시키게 된다.

[발명의 효과]

이상 설명한 바와 같이 본 발명에 의하면, 동작되지 않는 프로세서장치의 신호는 플로우팅상태로 되므로 여러개의 프로세서장치의 입력신호를 직결시킬 수 있게 된다. 따라서 여타 다른 구동회로와 수신회로를 사용하지 않아도 된다. 또 프로세서장치의 모우드가 절환될 때에는 공통으로 사용되는 하드웨어 자원이 반드시 초기화되므로 시스템의 동작을 확실히 할 수 있게 된다. 즉, 본 발명에 의하면 신뢰성이 높으면서도 저가격으로 구성할 수 있는 고성능의 멀티-퍼스낼리티시스템(Multi-Personality System)을 제공할 수 있게 된다.

Claims

한번에 어느 하나만이 유효하게 되도록 각각 리셋트입력(R)을 갖춘 적어도 2개의 프로세서장치(1,2)가 버스(4)를 매개하여 공통으로 접속되어 구성된 시스템에 있어서, 상기 각각의 프로세서장치(1,2)에 의해 셋트/리셋트되는 적어도 한 개의 모우드설정용 플립플롭(31)을 갖추고, 이 모우드설정용 플립플롭(31)이 지시하는 동작모우드에 따라 대응하는 오직 한 개의 프로세서장치(1 또는 2)이 리셋트를 해제하고, 이 리셋트가 해제된 오직 한 개의 상기 프로세서장치가 다른 프로세서장치와 공통으로 사용하고 있는 상기 버스(4)를 전용으로 사용하도록 하는 것을 특징으로 하는 프로세서간 결합방식.
제 1 항에 있어서, 상기 모우드설정용 플립플롭(31)이 지시하는 내용에 따라 대응하는 오직 한 개의 프로세서장치의 리셋트를 해제하도록 된 게이트 회로수단(32,33)과, 상기 프로세서장치에 의해 모우드가 절환될 때 상기 모우드설정용 플립플롭(31)에서 발생되는 상태변화를 검출하는 회로수단(35,36) 및, 이 회로수단(35,36)에 의해 검출된 출력을 근거로 하드웨어 자원에 대해 일정시간동안 초기화신호를 발생시켜 출력하도록 된 플립플롭 회로수단(37)을 갖추어, 상기 프로세서장치에 의한 모우드절환시에 리셋트를 해제시켜 해당 프로세서장치를 초기상태로부터 활성상태로 할 때는 상기 공통 하드웨어자원도 함께 초기와시키는 것을 특징으로 하는 프로세서간 결합방식.