KR900008795B1 - 반주문형 시스템 lsi - Google Patents

Abstract

내용 없음.

Description

반주문형 시스템 LSI

제1도는 본 발명의 1실시예에 따른 회로구성을 도시해 놓은 블록도.

제2도는 제1도에 도시된 실시에의 배치구성을 도시해 놓은 블록도.

제3도는 종래의 회로구성을 도시해 놓은 블록도이다.

* 도면의 주요부분에 대한 부호의 설명

1'∼8' : 표준 LSI로직부 A∼D : 게이트어레이(게이트어레이의 블록)

E : 패드영역(Pad Area)

[산업상의 이용분야]

본 발명은 단일물품의 LSI로서 동작하도록 이미 완성되어 있는 논리구성부분과 배선패턴을 갖춘 복수종류의 표준 LSI로직부와, 이들 표준 LSI로직부의 주변회로를 구성하는 게이트어레이를 구비하고 있는 모놀리딕-반주문형 시스템LSI(monolithicsemi-custom system LSI)에 관한 것이다.

[종래의 기술 및 그 문제점]

근래의 LSI설계기술은 게이트어레이(gate array)를 정점으로 하여 간단화 및 용이화가 진척되고 있는바, 이러한 기법을 이용함으로서 종래에는 반도체기술자만이 할 수 있었던 LSI 설계를 시스템 기술자도 비교적 용이하게 실시할 수 있게 되었고, 그 결과 시스템의 LSI화가 추진되어, 기기를 가벼우면서도 얇고 작게 만드는데 기여하게 되었다.

한편, 근자에는 마이크로컴퓨터와 그 주변 LSI 패밀리의 사용이 성행하고 있는데, 이 경우 LSI화의 대상은 마이크로컴퓨터와 주변 LSI패밀리 이외의 글루우회로(Glue Circuit)라 칭하는 잡다한 회로(雜回路)가 해당되게 된다. 왜냐하면 게이트어레이나 표준셀에서는 마이크로컴퓨터나 주변 LSI패밀리회로와 같은 대규모회로를 수용할 수 없기 때문이다. 따라서, 현재 가장 콤팩트한 형태로 하드웨어논리회로를 구성하는 경우에는 그 소형화는 「 마이크로컴퓨터+주변패밀리칩+게이트어레이 또는 표준셀」에 그치고 그 이상의 호형화와 고집적화를 도모하는 것은 곤란하였다.

제3도는 종래의 LSI기법에 따른 시스템의 구성예를 도시해 놓은 블록도로서, 제3도에서 참조부호 30∼69는 각각 독립된 논리회로소자(반도체칩)로 구성된 기능블록이다.

또, 여기서 참조부호 30은 CPU이고, 31A와 50A는 발진기(OSC)이며, 31B는 클록발생회로(C-G), 32는 버스제어회로(BUS-CONT), 33과 34는 DMA제어회로(DMA-CONT), 35와 40, 47, 48 및 54는 래치회로(LATCH), 36은 타이머회로(TMR), 37은 인터럽트 제어회로(PIC), 38과 45는 마스크롬(MROM), 39는 램(RAM), 41과 46은 다이내믹램(D-RAM), 42는 다이내믹램 제어회로(DRAM-CONT)이다.

또한, 참조부호 43과 49는 각각 게이트어레이(GA)로 구성된 글루우회로로서, 43은 CRT잡회로(GA-CRT), 49는 CPU잡회로(GA-CPU)이다. 그리고, 참조부호 44는 CRT제어회로(CRTC), 50B는 PLL회로(PLL), 51은 플로피디스크제어회로(FDC), 52는 플로피디스크인터페이스회로(FDD-IF), 53은 레지스터(REG), 55는 비디오구동회로(VIDEO-OUTPUT), 56∼60과 63은 구동회로(DRV), 61은 패리티발생회로(PAR-G), 62와 64, 65, 66 및 67은 구동회로/수신회로(D/R), 68은 키보드·스피커인터페이스회로(KB-SPK-SW), 69는 수치데이터프로세서, PJ1과 PJ2, PJ4∼PJ11은 커넥터의 핀접합부이다. 단, 상기한 회로요소에서 도면의 괄호안에 표기된 기호[예컨대, (8088)과 같은]는 대표적인 소자의 형명(type)을 나타낸 것이다.

상기와 같이, 종래에는 상기 각 기능회로(30∼69)가 각각 독립된 논리회로소자(반도체칩)로 구성되어 있기 때문에 회로설계상에 있어서 어느 정도의 자유도를 갖춘 반면에 시스템하드웨어를 소형화하거나 간소화하는데 어려움이 있다는 결점이 있었다.

[발명의 목적]

이에, 본 발명은 상기한 실정을 감안하여 발명된 것으로서, 마이크로컴퓨터 및 그 주변회로를 보다 더 고집적화하여 시스템구성의 간소화와 소형화 및 저가격화를 도모함과 더불어, 시스템기술자가 회로설계기술을 충분히 발휘할 수 있도록 함으로써 임의의 기능회로구성을 용이하게 실현할 수 있도록 된 모놀리딕-반주문형 시스템 LSI를 제공함에 그 목적이 있다.

[발명의 구성]

상기 목적을 실현하기 위한 본 발명은 단일물품의 LSI로서 기능하는 이미 완성된 논리구성 및 배선패턴을 갖춘 복수종류의 표준 LSI로직부와, 이들 표준 LSI로직부와 동일한 공정조건에 따른 설계기준을 갖추고 상기 표준 LSI로직부의 주변회로를 구성하기 위한 적어도 1블록의 게이트어레이 및, 상기 각 표준 LSI로직부의 각 단자 및 게이트어레이의 각 단자 상호간을 임의로 접속시키기 위한 배선영역을 구비하고 있는 마스크패턴부를 칩의 크기가 최소로 되도록 각각 배치함과 더불어; 상기 각 표준 LSI로직부 및 게이트어레이를 에워싸도록 외부접속인터페이스를 위한 입출력버퍼용 게이트어레이를 설치하고, 다시 이 입출력버퍼용 게이트를 에워싸도록 리이드단자접속용 본딩패트부를 설치해서, 이들 각 구성요소를 마스터로서 공통 하드웨어화하고; 상기 각 구성요소사이를 1층 내지 다층의 패턴배선으로 상호 접속함으로써 고집적도의 모놀리딕-반주문형 시스템 LSI를 구현하도록 한 것이다.

[작용]

상기한 구성으로 된 본 발명에 따른 반주문형 시스템 LSI를 이용하여 시스템을 구성하게 되면, 시스템구성을 간단화 및 소형화함은 물론 가격을 낮출 수 있게 되고, 또한 시스템기술자로 하여금 회로설계기술을 충분히 발휘케하여 임의의 기능회로구성을 갖는 시스템을 용이하게 구성할 수 있게 된다.

[실시예]

이하, 도면을 참조하여 본 발명의 1실시예를 설명한다.

제1도 및 제2도는 본 발명의 1실시예를 설명하기 위한 것으로서, 제1도는 회로블록도이고, 제2도는 회로배치도(평면도)이다.

제1도에 있어서, 점선으로 둘러싸인 부분이 본 발명에서 LSI화의 대상으로 되는 내부 하드웨어블록으로, 이는 마이크로컴퓨터 주변 LSI와, 버스제어블록, 인터페이스로직, 어드레스래치, 데이터구동회로/수신회로등으로 구성된다.

또한, 상기 마이크로컴퓨터 주변 LSI로서는 클록발생회로(C-G; 8284에 해당)(1)와, 버스제어회로(BUS CONT; 8288에 해당)(2), DMA제어회로(DMA; 8237에 해당)(3), 타이머회로(TMR; 8253에 해당)(4), 인터럽트제어회로(PIC; 8259에 해당)(5), CRT제어회로(CRTC; 505S에 해당)(6), 쌍방향 인터페이스회로(PPI; 8255에 해당)(7) 및, 플로피디스크제어회로(FDC; 765A에 해당)(8)등이 설치되어 있고, 또 그 주변회로로서 어드레스래치회로(LATCH)(9)와 어드레스버퍼(ADRS BUF)(10), 데이터버스구동회로/수신회로(DATA BUF)(11), DMA버스/CPU버스 타이밍제어부(DMA READY CPU WAIT)(12), 주변 LSI 메모리칩 선택로직(CHIP SEL)(13), DMA인터페이스부(DMA PAGE REG,GATE,LATCH)(14), FDC인터페이스부(FDC COM REG, FDC INTERFACE)(15), 패리티발생검사회로(PG ＆ PC)(16), 키보드 스피커인터페이스회로(KB SPK DSW)(17)등이 설치되어 있다.

제2도는 상기 제1도에 도시된 LSI화 대상부분에 대한 실제의 LSI평면도로, 여기서 참조부호 1'∼8'는 제1도에 도시된 블록 1∼8에 대응되는 것으로서, 단일물품 LSI로서 기능하는 이미 완성된 논리구성 및 배선패턴을 갖춘 표준 LSI로직부이다. 또한, 참조부호 A, B, C, D는 게이트어레이(GA)로서, 여기서 A는 제1도에 있어서의 키보드 스피커 인터페이스회로(17) 및 클록 분주회로가 조합되어 있는 게이트어레이 블록이고, B는 상기 제1도에서의 어드레스래치회로(9)와 어드레스버퍼(10), 데이터버스 구동회로/수신회로(11), DMA버스/CPU버스 타이밍제어부(12), 주변 LSI 메모리칩 선택로직(13) 및 패리티발생검사회로(16)등이 조합된 게이트어레이의 블록이며, C는 상기 제1도에서의 DMA인터페이스부(14) 및 FDC인터페이스부(15)가 조합된 게이트어레이의 블록이고, D는 외부인터페이스를 위한 I/O버퍼영역으로 되는 게이트어레이의 블록이다. 또, 참조부호 E는 외부접속을 위한 패드(PAD)영역이다.

또한, 여기서 상기 제2도에서의 표준 LSI로직부(1'∼8')는 이미 단일물품 LSI로서 사용되고 있는 것과 완전히 동일한 패턴과 논리구성을 갖는 것으로서 성능도 변함이 없는 것이다.

그리고, 이들 각 LSI로직부(1'∼8')는 각각 동일한 설계기준으로 규격화되는 바, 즉 게이트의 길이, 선의 폭, 게이트산화막의 두께등은 각각 동일한 프로세스파라미터에 적합한 것이다. 또한, 종래의 각각의 LSI의 패드에 해당되는 부분 및 외부단자에 해당되는 부분은 배선이 인출될 만한 정도로 작게 되어 있고, 또 상기각 LSI로직부(1'∼8')의 기존 배선층의 수는 동일하며 A1으로 이루어진 1층이 사용되게 된다.

또한, 게이트어레이블록(A, B, C)은 각각 규모를 달리하고 있으면서 상기 LSI로직부(1'∼8')와 동일한 설계기준을 갖추고 있는 것으로 패드는 없는데, 이 게이트어레이블록(A, B, C)은 게이트나 플립플롭을 구성하여 회로를 실현하는 배선층으로서 1층과 2층의 A1을 사용할 수 있다.

그리고, 게이트어레이블록(D)은 상기 게이트어레이블록(A, B, C)과, LSI로직부(1'∼8')나 본 LSI외부와의 인터페이스용인 I/O버퍼부로 이루어진 게이트어레이이다.

또한, 버퍼영역(E)에는 외부접속용 버퍼군이 설치된다. 이상의 각 기능블록(1'∼8', A∼E)을 칩의 크기가 최소로 되도록 제2도에 도시된 바와 같이 배치하여 공통 마스터로서 한 장의 웨이퍼상에 구성해 놓는다.

상기한 LSI를 사용하는 시스템기술자는 소망하는 시스템에 따라, 즉 여기서는 제1도의 LSI대상부분(점선내)에 상응하여 글루우회로부를 상기 각 게이트어레이(게이트어레이의 블록 A∼D)의 부분에 실현하고, 또한 LSI로직부(1'∼8')와의 상호접속을 1층째의 A1배선영역(각 LSI로직부의 사이, 게이트어레이블록의 1층째배선영역)과 2층째의 A1배선영역(칩전체영역)을 이용하여 행함으로써 종래의 프린트기판설계와 동일레벨로 임의의 시스템구성의 모놀리딕 LSI를 실현할 수 있게 된다.

상술한 바와 같이 이미 성능이 확인되어 있고, 또 동일 설계기준이 적용되어 있는 복수의 LSI블록과 게이트어레이(GA)를 한 장의 웨이퍼상에 가장 적당하게 배치하고, 이들 부분을 마스터로서 공통으로 하드웨어화한 후, 1층과 2층의 A1배선층을 설계자가 자유롭게 이용하도록 함으로써, 칩의 크기를 최소화하고, 각종 시스템의 상위성(相違性)에 대응할 수 있도록 된 반주문형 LSI를 제공할 수 있게 된다.

또한, 상기 공정에서 새롭게 발생되는 공정은 A1의 배선뿐이므로 제조기간이 대폭 단축화되고, 또 LSI주변의 회로를 게이트어레이로 실현하게 되므로 시스템에 대한 반응이 용이해질 수 있게 된다.

또한, 상기한 실시예에 있어서는 표준 LSI로직이외에 게이트어레이만을 탑재대상으로 하고 있지만, 본 발명은 이에 한정되지 않고 게이트어레이와 예컨대 저항모듈등의 다른 소자를 조합한 구성으로 할 수도 있다.

[발명의 효과]

이상 설명한 바와 같이 본 발명에 의하면, 단일물품 LSI로서 기능하는 이미 완성되어 있는 논리 구성 및 배선패턴을 구비하고 있는 복수종류의 표준 LSI로직부와, 이들 표준 LSI로직부와 동일 프로세스조건에 따른 설계기준을 갖추고 상기 표준 LSI로직부의 주변회로를 구성하기 위한 최소한 1블록의 게이트어레이 및, 상기 각 표준 LSI로직부의 각 단자 및 게이트어레이의 각 단자 상호간을 임의로 접속시키기 위한 배선영역을 구비하고 있는 마스크패턴부를 칩의 크기가 최소로 되도록 각각 배치함과 더불어; 상기 각 표준 LSI로직부 및 게이트어레이를 에워싸도록 외부접속인터페이스를 위한 입출력버퍼용 게이트어레이를 설치하고, 다시 이 입출력버퍼용 게이트어레이를 에워싸도록 리이드단자접속용 본딩패드부를 설치해서, 이들 각 구성요소를 마스터로서 공통 하드웨어화하고; 상기 각 구성요소사이를 1층 내지 다층의 패턴배선으로 상호 접속함으로써 마이크로 컴퓨터 및 그 주변회로를 보다 더 고집적화할 수 있게 된다.

따라서 시스템의 구성을 간소화하고 소형화할 수 있음은 물론 저가격화를 실현할 수 있게 되고, 또한 시스템기술자에 의한 회로설계기술을 충분히 살려서 임의의 기능회로구성을 용이하게 실현할 수 있도록 하는 모놀리딕-반주문형 시스템 LSI를 제공할 수 있게 된다.

Claims (1)

1. 필요한 시스템을 구성할 수 있는 여러종류의 독립된 LSI에 대응하여 배선되어 있는 여러종류의 마크로 셀(Macro cell)로 구성되어 있는 모놀리딕-반주문형 시스템 LSI에 있어서, 이미 완성되어 있는 논리구성 및 배선패턴을 갖춘 여러종류의 표준 LSI로직부(1'∼8')와, 이들 표준 LSI로직부(1'∼8')와 동일한 공정조건에 적응되는 설계기준을 갖추고 있으면서 상기 표준 LSI로직부(1'∼8')의 주변회로를 구성하는 적어도 1블록의 게이트어레이(A∼C) 및, 상기 각 표준 LSI로직부(1'∼8')의 각 단자 및 게이트어레이(A∼C)의 각 단자 상호간을 임의로 접속시키기 위한 배선영역을 구비하고 있는 마스크패턴부와, 상기 각 표준 LSI로직부(1'∼8') 및 게이트어레이(A∼C)를 에워싸도록 설치된 외부접속인터페이스를 위한 입출력버퍼용 게이트어레이(D) 및, 상기 입출력버퍼용 게이트어레이(D)를 에워싸도록 설치된 리이드단자접속용 본딩패드부(E)등을 구비하고, 상기 각 구성요소가 마스터로서 공통의 하드웨어구성을 이루고, 상기 각 구성요소사이가 적어도 1층의 패턴배선에 의해 상호 접속되어 있는 것을 특징으로 하는 반주문형 시스템 LSI.

Images