[go: up one dir, main page]

KR860001476B1 - 마이크로 프로그램 제어장치의 에러로부터 회복하는 방법 - Google Patents

마이크로 프로그램 제어장치의 에러로부터 회복하는 방법 Download PDF

Info

Publication number
KR860001476B1
KR860001476B1 KR1019830004555A KR830004555A KR860001476B1 KR 860001476 B1 KR860001476 B1 KR 860001476B1 KR 1019830004555 A KR1019830004555 A KR 1019830004555A KR 830004555 A KR830004555 A KR 830004555A KR 860001476 B1 KR860001476 B1 KR 860001476B1
Authority
KR
South Korea
Prior art keywords
microinstruction
address
register
error
wrong
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
KR1019830004555A
Other languages
English (en)
Other versions
KR840006091A (ko
Inventor
기요스미 사또오
가즈유끼 시미즈
Original Assignee
후지쓰 가부시끼 가이샤
야마모도 다꾸마
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쓰 가부시끼 가이샤, 야마모도 다꾸마 filed Critical 후지쓰 가부시끼 가이샤
Publication of KR840006091A publication Critical patent/KR840006091A/ko
Application granted granted Critical
Publication of KR860001476B1 publication Critical patent/KR860001476B1/ko
Expired legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14Error detection or correction of the data by redundancy in operation
    • G06F11/1402Saving, restoring, recovering or retrying
    • G06F11/1405Saving, restoring, recovering or retrying at machine instruction level
    • G06F11/141Saving, restoring, recovering or retrying at machine instruction level for bus or memory accesses
    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14Error detection or correction of the data by redundancy in operation
    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/22Microcontrol or microprogram arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Quality & Reliability (AREA)
  • Retry When Errors Occur (AREA)
  • Debugging And Monitoring (AREA)

Abstract

내용 없음.

Description

마이크로 프로그램 제어장치의 에러로부터 회복하는 방법
제1도는 본 발명 방법의 일실시예를 수행하기 위한 블록회로도.
제2a도는 처리장치의 통상의 동작을 설명하는 타이밍도.
제2b도는 본 발명에 따른 재시행 동작을 설명하는 타이밍도.
제2c도는 본 발명에 따른 제2 또는 더늦게 발생하는 에러로부터의 회복을 설명하는 타이밍도.
제3도는 제1도에 도시된 회로의 일부 상세예도.
* 도면의 주요부분에 대한 부호의 설명
1 : 명령레지스터 2 : 제어기억부 번지레지스터
3 : 제어기억부 4 : 마이크로 명령레지스터
5 : 태그 7 : 에러검출 및 정정회로
본 발명은 마이크로 프로그램 제어장치, 특히 소위 파이프라인(pipeline)프로세서와 같은 마이크로 프로그램에 의해서 동작되는 장치에서 마이크로 명령에 대한 에러 검출 및 정정방법에 관한 것이다.
에러검출 코우드(error checking code : ECC)는 항상 마이크로명령 신뢰도를 증가시키기 위하여 마이크로 프로그램 제어장치의 제어기억부에 기억될 각 마이크로 명령에 가하여진다. 디코우드시 ECC에 의해 마이크로명령이 올바른지 또는 에러를 포함하고 있는지를 검사할 수 있다.
종래의 ECC 디코우딩 동작은 제어기억부로부터 판독된 마이크로명령의 실행과 병행하여 실행된다. 이것은 ECC를 디코우드하는데 비교적 긴 시간이 걸리기 때문이다. 그러므로 ECC 디코우딩 동작 및 마이크로 명령의 실행의 순차동작은 마이크로 프로그램 제어장치의 동작속도에 역으로 영향을 미친다.
이러한 병렬동작 및 처리동안 어떠한 에러의 검출은 즉시 잘못된 마이크로명령의 실행을 정지시킨다. 그후 마이크로명령이 정정되어 “재시행”(retry) 동작이 다시 실행된다.
그러나 만약 에러가 제어기억부내의 고정비트(fixed bit)에 있을 경우에 상기 처리는 그런 에러비트를 포함하는 마이크로명령이 지정될 때마다 반복된다. 이것은 마이크로 프로그램 제어장치의 효율을 감소시킨다.
그러한 문제는 특히 파이프라인 처리에 있어서 매우 심하다. 이와 같은 프로세서에 있어서 다수의 마이크로 명령은 동시에 실행된다. 그러므로 재시행 동작은 바로 잘못된 마이크로 명령으로부터가 아니라 조금 이전의 마이크로명령 뒤로부터 시작되어야 한다.
본 발명의 목적은 마이크로 프로그램 제어장치의 감소된 효율문제를 극복하는 것, 즉 짧은 시간내에 고정에러로부터 장치를 회복시키는 데에 있다.
상기한 목적은 인터록(interlock) 모우드하에서 초기 재시행 동작을 실행하는 방법에 의해서 얻어진다. 초기 재시행동작에서 제어기억부내에 에러비트를 포함하는 마이크로명령 및 바로전의 마이크로명령의 일부는 에러를 검출 및 정정하기 위하여 처리되며 그후 전과 같은 방법으로 모두 재시행된다.
그러나 동시에 잘못된 마이크로명령을 지정하는 번지가 기록되다. 잘못된 마이크로명령을 지정하는 번지가 다시 제어기억부에 억세스될 때 프로세서는 재시행동작을 다시 하는 것이 아니라 단지 잘못된 마이크로명령에 대해서만 인터록 모우드로 동작한다.
본 발명은 첨부된 도면을 참고로 하여 다음의 설명으로부터 좀더 명확해질 것이다.
제1도는 본 발명 방법의 일실시예를 수행하기 위한 회로도이다. 제1도에서, 부재번호 1은 명령 레지스터(IR)를 표시한다. 레지스터(1)에 기억된 각 명령은 주기억장치(MM)로부터 공급된 절대명령(absolute instruction)이다.
기록된 명령, 즉 명령 코우드부의 초기값은 제어기억부 번지 레지스터(CSAR)(2)에 세트된다. 환원하면, 마이크로명령을 지정하는 번지가 레지스터(2)에 기억된다. 이것들은 마이크로명령이 제어기억부(CS)(3)로부터 판독하는 것을 가능하게 한다.
레지스터(1)에 로우드된 절대명령의 연속된 마이크로명령은 번지가 기억부(3)의 디코우더(DEC)에 공급될 때마다 레지스터(2)의 번지를 증가시키는 번지 갱신회로(+1)(6)에 의해서 제어기억부(3)로부터 순차적이고 자동적으로 발생된다.
다시 말하면 기억부(3)에 연속된 마이크로명령을 지정하는 증가된 번지는 회로(6)의 도움을 받아 레지스터(2)로부터 발생된다. 대신으로, 소위 넥스트 번지방법(next adderess method)이 사용될 수 있다.
각 마이크로명령은 기억부(3)로부터 판독되어 마이크로명령 레지스터(MIR)(4)에 직접 세트된다. 각 마이크로명령은 마이크로명령(IA,IB, 등등)으로 이용될 때까지 기억하기 위하여 파이프라인 처리부(5)에 설치된 태그(B,C, 등등)에 순차적으로 전송된다. 태그(B,C, 등등)는 레지스터로서 작용한다. 여기에 기억된 마이크로명령은 파이프라이 처리장치(5)를 실행하기 위하여 구비된다.
동시에 레지스터(4)의 내용은 에러검출 및 정정회로(ECC)(7)에 의해서 검사된다. 만약 회로(7)가 내용중에 에러가 없는 것을 지시할 경우 그 내용은 상기한 바와같이 태그(B,C, 등등)에 순차적으로 전송된다.
이와 반대로 만약 회로(7)가 에러가 있음을 지적할 경우 처리는 즉시 중단된다. 이후 곧 재시행 동작이 시작된다.
재시행동작은 잘못된 마이크로명령에 대해서뿐 아니라 약간의 바로전의 마이크로명령에 대해서도 수행되어야 한다. 즉, 재시행동작은 관련된 절대명령의 초기 마이크로명령으로 되돌아감에 의해서 수행된다.
이것은 파이프라인 처리에 있어서 잘못된 마이크로명령이 검지될 때 초기 마이크로명령이 아직 완료되지 않는 가능성이 있기 때문에 필요하다.
본 발명에 따르면 재시행동작은 인터록 모우드하에서 실행된다. 여기에서 용어 “인터록”은 회로가 ECC에 의해서 각 마이크로명령을 검사하고 검출된 잘못된 마이크로명령을 정정하여 레지스터(4)로 정정된 마이크로명령을 재기입하는 것을 의미한다. 이후, 프로세서의 동작을 동기시키기 위하여 한스텝이 레지스터(2), 기억부(3), 레지스터(4) 및 태그(B,C, 등등)의 각 처리에 삽입된다.
또한 재시행동작동안 회로(7)에 의해 정정 마이크로명령에 대하여 동일한 정정을 수행하나 그들이 잘못되지 않은 때와 같은 마이크로명령의 요지를 유지한다.
따라서 절대명령이 인터록 모우드하에서 처리된 후 다음번 절대명령이 주기억장치(MM)로부터 레지스터(1)로 로우드된다. 새로 로우드된 절대명령은 기억부(3)에 기억된 대응하는 파이프라인 마이크로 프로그램을 한정한다.
이 마이크로명령은 통상과 같이 각 ECC를 사용함에 의해서 디코우딩 동작과 병렬로 실행된다.
재시행 동작동안 또한 잘못된 마이크로명령을 지정하는 번지가 에러번지 기억레지스터(EASR)(9)에 기록된다. 일단 기록되면 에러번지는 레지스터(2)에 기억된 명령의 명령코우드부로 지시된 번지와 비교회로(10)에 의해서 계속적으로 비교된다.
만약 일치한다면, 즉 잘못된 마이크로명령의 번지가 검출되면 프로세서는 단지 그 잘못된 마이크로명령에 대해서만 인터록 모우드로 동작한다. 인터록 모우드에 대해서는 부가스텝이 전술한 바와 같이 프로세서에 전체적으로 삽입되어야 한다. 이와같은 스텝의 삽입은 타이밍 제어회로(8) 및 클록 제어회로(11)에 의해서 수행된다.
레지스터(9)는 다수의 에러번지를 기록할 수 있다는 것을 이해해야 한다. 따라서 만약 둘 또는 그이상의 에러비트가 기억부(3)내에 존재할 경우 레지스터(9)는 그들을 기록할 수 있다. 이 경우에 하나가 다수의 비교회로에 제공되어야 한다. 비교회로들중의 임의의 어떤 하나가 일치함을 지시할 때 그후 프로세서는 관련된 마이크로명령에 대하여 인터록 모우드로 동작하게 된다.
따라서 재시행동작은 잘못된 명령의 단지 첫번째 발생에 대해서만 수행된다. 다음번 발생에 있어서는 단지 잘못된 명령에 대하여 인터록모우드로 프로세서가 동작하는 것만이 필요하다. 이것은 매우 스므스한 파이프라인처리 진행을 가능하게 한다. 이 경우에 인터록 모우드동작에 필요한 시간은 재시행동작에 대한 시간보다 상당히 짧다는데에 유의해야 한다.
본 발명에 따른 방법이 제2a도, 제2b도 및 제2c도 참고로 하여 좀더 명확하게 설명된다. 제2a도는 프로세서에서 통상의 동작을 설명하는 타이밍도이다. 제2a도, 제2b도 및 제2c도에서 주기억장치(MM), 명령레지스터(IR)(1), 제어기억 번지레지스터(CSAR)(2), 제어기억부(CS)(3), 마이크로명령 레지스터(MIR)(4), 태그(B,C), 번지갱신 회로(+1)(6) 및 에러검출 및 정정회로(ECC)(7)는 제1도에 표시된 것과 동일하다.
동작단계는 도시된 바와 같이 단계-A, 단계-B, 단계-C 등등으로 분할된다. 단계-A는 스텝(D), 즉 디코우딩주기 및 스텝(R), 즉 레지스터 판독사이클을 포함한다. 단계-B는 스텝(A), 즉 번지계산 사이클 및 스텝(BI), 즉 버퍼 판독사이클을 포함한다. 단계-C는 스텝(B2), 즉 다른 버퍼판독 사이클을 포함한다. 이 스텝들은 소위 머신 사이클(machine cycle)과 동기하여 진행된다.
상기한 스텝들은 단지 예이며 실제는 각 머신(처리장치)의 구조에 따라서 결정된다는 것을 이해해야 한다. 주기억장치(MM)로부터 레지스터(4)로 데이타의 이동에 대하여는 이미 설명하였다. 마이크로명령의 IA부는 처리장치의 오퍼레이션에 사용된다. 동시에 마이크로명령은 ECC(7)에 의해서 검사된다. 만약 회로(7)가 어떠한 에러도 마이크로명령에 대해서 발견하지 못할 경우 신호(S)를 발생한다.
그후 회로(6)는 레지스터(2)에 대해 다음번 번지를 발생하며 동일한 동작이 그것에 의해 지정된 마이크로명령과 같이 수행된다. 만약 회로(7)가 마이크로명령내에서 에러를 발견하는 경우 신호(
Figure kpo00001
)를 발생한다. 이것은 즉시 파이프라인 동작을 정지시키며 재시행동작을 개시시킨다.
제2b도는 본 발명에 따른 재시행 동작을 설명하는 타이밍도이다. 재시행 동작은 인터록 모우드하에서 이루어진다. 즉, 회로(7)는 ECC를 사용함에 의해서 각 마이크로명령을 검사한다. 만약 마이크로명령이 올바른 경우는 더미 정정동작(dummy correcting operation) “CRCT”이 수행되며 그것의 요지는 레지스터(4')에 현재와 같이 유지된다.
레지스터(4')는 레지스터(4)와 동일하며 단지 시간적 순서를 명확하게 하기 위하여 표시된다는 것에 유의해야 한다.
반면에, 만약 마이크로명령이 올바르지 않을 경우 회로(7)는 신호(
Figure kpo00002
)를 발생한다. 이때 잘못된 마이크로명령에 대한 정정동작 “CRCT”은 회로(7)로부터 발생된 소위 신드롬(SYD)에 의해서 수행된다. 이렇게 정정된 마이크로명령은 레지스터(4')에 설정된다. 이 경우에 신호(
Figure kpo00003
)는 레지스터(9)를 활성화하여 레지스터(2)로부터 거기에 에러번지를 기록한다.
제2b도로부터 명확한 바와 같이 재시행동작은 각 마이크로명령은 한 스텝이 아니라 두개의 연속된 스텝, 즉 인터록 모우드로 인하여 중북된 스텝(R)으로 처리되기 때문에 다소 중복된다. 그러나 이로 인해 모든 마이크로명령이 확실하게 정정되는 장점이 있다.
가장 중요한 장점은 일단 재시행동작이 어떠한 잘못된 명령에 대하여 수행되면 후에 동일한 잘못된 명령이전의 명령에 대하여 다시 수행할 필요가 없다는 것이다.
제2c도는 본 발명에 따른 에러의 2번째 또는 다음번의 발생으로부터 회복을 설명하는 타이밍도이다. 제2b도는 참고하여 상기한 바와같이 일단 재시행동작이 잘못된 마이크로명령으로 인하여 실행된 경우 그 마이크로명령을 지정하는 번지가 레지스터(9)에 기록된다. 비교회로(10)는 레지스터(2)로부터의 번지를 레지스터(9)의 번지와 계속하여 비교한다.
만약 그들사이의 비교결과와 불일치 “CO”를 지시할 경우 파이프라인 동작은 통상적으로 계속된다. 만약 그들사이의 비교결과가 일치“CO”를 지시할 경우 프로세서는 단지 잘못된 마이크로명령에 대해서만 인터록 모우드로 동작한다.
즉, 정정동작 “CRCT”은 관련 ECC로부터의 신드롬(SYD)에 의해서 수행되어 잘못된 명령을 정정하고 레지스터(4')에 그것을 재기억시킨다.
이 경우에 스텝(R)은 인터록 모우드로 인하여 중복으로 된다. 그러나 이와같은 중복스텝은 통상적인 재시행동작에 필요한 시간보다 상당히 짧은 시간이 걸린다.
제3도는 제1도에 도시된 회로의 부분상세예이다. 상세회로는 주로 제1도에 표시된 회로(7), 타이밍 제어회로(8) 및 클록 제어회로(11)에 향해져 있다. 회로(7)는 소위 해밍 코우드(Hamming code)를 포함하는 데이타를 수신하여 정정회로(21) 및 에러검사회로(22)에 데이타를 인가한다.
에러검사회로(22)는 한편으로 에러지시 플립 플롭(23)을 활성화시키며 다른 한편으로는 잘못된 마이크로명령의 정정에 사용되는 신드롬을 기억하는 레지스터(24)를 활성화시킨다. 만약 에러가 존재할 경우 논리 “1”의 에러지시신호(EI)가 플립플롭(23)으로부터 AND 게이트(25 및 25')에 공급된다. 만약 재시행동작이 현단계에서 수행되지 않으면 신호(-RET)는 재시행 처리부(RP)(도시되지 않음)로부터 공급된다. 만약 재시행동작이 현재 수행중이면 신호(+RET)가 그로부터 공급된다.
AND 게이트(25')에 관해서는 신호(-RET)와 에러지시 신호(EI)가 모두 활성화 상태일 때 AND 게이트(25')로부터의 출력은 재시행 처리부( RP)를 트리거하여 재시행동작을 시작한다. AND 게이트(25)에 대해서는 신호(+RET) 및 신호(EI)가 모두 활성화상태일 때 AND 게이트(25)의 출력은 AND 게이트(26)를 열어 기록가능신호(WE)로서 클록(CLK)을 통과시키며 그 결과 레지스터(2)의 에러번지가 레지스터(9)에 기록된다. 기록된 번지는 비교회로(10)에 의해서 레지스터(2)의 번지와 비교된다.
회로(10)는 상기한 일치신호(CO) 및 불일치신호(CO)를 발생한다. 논리 “1”의 신호(CO) 및 신호(+RET), 또는 어느 하나가 OR 게이트(27)를 통하여 통과할 수 있다. 만약 상태신호(ST)가 현단계가 스텝(D)(제2b도 및 제2c도 참조)에 위치해 있는 것을 지시할 경우 AND 게이트(28)가 열려져서 제2c도의 경우는 신호(CO)가 통과하도록 하며 제2b도의 경우는 신호(+RET)가 통과하도록 한다.
AND 게이트(28)로부터의 출력은 플립플롭(29)을 세트하며 이 출력은 인터록 모우드상태(IMS)를 지시한다. 반면에 신호(ST)가 플립플롭의 세트입력(ST)에 플립플롭(30)을 세트하며 그 출력은 스텝(R)(STR)이 현재 실행중인 것을 지시한다.
플립플롭(30)은 PHA-REL 상태신호에 의해서 리세트되며 이 신호는 파이프라인 프로세서에 단계-A로부터 단계-B(제2a도 참조)로 상태전환을 하도록 항상 발생된다. 문자(REL)는 해제를 표시한다.
만약 신호(PHA-REL)가 플립플롭(30)의 리세트입력(RST)에 직접 인가되면 중복스텝(B)(제2b도 및 제2c도 참조)이 얻어지지 않게 된다. 따라서 신호(PHA-REL)는 AND 게이트(31)를 통하여 입력(RST)에 가해진다.
AND 게이트(31)는 플립플롭(29)의 반전출력이 논리 “1”일 때 열린다. 다시 말하면, 단지 인터록 모우드상태(IMS)가 발생될 경우에만 AND 게이트(31)가 열려지지 않기 때문에 그러므로 스텝(R)은 중복된다. 따라서 연장신호(PHA-REL)는 AND 게이트(31)로부터 공급되며 이 신호는 또한 AND 게이트(32)를 여는데 사용되며 더우기 다른 클록 제어수단(CCM)에 공급된다.

Claims (5)

  1. 마이크로명령을 기억하는 최소한 1개의 제어기억부, 마이크로명령을 지정하는 번지를 기억하는 제어기억부 번지 레지스터, 마이크로명령 레지스터, 마이크로명령 레지스터외 다단으로 구성되어 태그로 사용되는 직렬 접속된 레지스터들 및 각 마이크로프로그램의 실행과 병렬로 초기 레지스터에 기억된 각 마이크로명령의 타당성(validity)을 검사하여 마이크로명령 레지스터에 재기억될 잘못된 마이크로명령을 정정하도록 동작하는 에러검출 및 정정회로로 이루어지는 마이크로 프로그램 제어장치의 에러로부터 회복하는 방법에 있어서, 각 마이크로명령이 에러를 포함하는지 여부를 검사하는 단계와, 잘못된 마이크로명령 및 관련된 선행 마이크로명령이 연속적으로 에러 검출 및 정정을 하고 다음에 재실행되는 인터록 모우드하에서 에러가 검출된 마이크로명령을 포함하는 관련 마이크로명령에 대하여 재시행동작을 수행하는 단계와, 잘못된 마이크로명령을 지정하는 번지를 기록하는 단계 및 잘못된 마이크로명령에 대한 번지가 다시 억세스될 때 단지 잘못된 마이크로명령에 대해서만 인터록 모우드동작을 수행하는 단계로 구성되는 것을 특징으로 하는 마이크로 프로그램 제어장치의 에러로부터 회복하는 방법.
  2. 제1항에 있어서, 잘못된 마이크로명령에 대한 번지의 재억세싱(reaccessing)은 에러번지 기억레지스터에 기억되어서 잘못된 마이크로명령을 지정하는 상기한 기록된 번지와 상기 제어기억부 번지레지스터에 있는 각번지를 비교함에 의해서 검출되는 것을 특징으로 하는 에러로부터 회복하는 방법.
  3. 제2항에 이씨어서, 상기 기록될 번지는 단지 고정적으로 발생하는 잘못된 마이크로명령에 대한 것임을 특징으로 하는 에러로부터 회복하는 방법.
  4. 제3항에 있어서, 상기 에러번지 기억레지스터는 에러가 상기 두번째 단계에서 검출되는 바로 그 시간에 상기한 제어기억부 번지레지스터에 기억된 동일한 번지를 기록하는 것을 특징으로 하는 에러로부터 회복하는 방법.
  5. 제1항에 있어서, 상기 인터록 모우드는 상기 장치의 머신 사이클에 의해 규정되는 각 스텝들중 어느 하나를 중복함에 의해서 만들어지는 것을 특징으로 하는 에러로부터 회복하는 방법.
KR1019830004555A 1982-09-28 1983-09-28 마이크로 프로그램 제어장치의 에러로부터 회복하는 방법 Expired KR860001476B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP57-168912 1982-09-28
JP168912 1982-09-28
JP57168912A JPS5958547A (ja) 1982-09-28 1982-09-28 マイクロプログラム制御装置のエラ−処理方式

Publications (2)

Publication Number Publication Date
KR840006091A KR840006091A (ko) 1984-11-21
KR860001476B1 true KR860001476B1 (ko) 1986-09-26

Family

ID=15876862

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019830004555A Expired KR860001476B1 (ko) 1982-09-28 1983-09-28 마이크로 프로그램 제어장치의 에러로부터 회복하는 방법

Country Status (9)

Country Link
US (1) US4566103A (ko)
EP (1) EP0105710B1 (ko)
JP (1) JPS5958547A (ko)
KR (1) KR860001476B1 (ko)
AU (1) AU540151B2 (ko)
BR (1) BR8305314A (ko)
CA (1) CA1200909A (ko)
DE (1) DE3377820D1 (ko)
ES (1) ES525977A0 (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60214043A (ja) * 1984-04-09 1985-10-26 Fujitsu Ltd パイプライン制御回路
BR8503913A (pt) * 1984-08-18 1986-05-27 Fujitsu Ltd Sistema e processo de recuperacao de erros em um processador de dados do tipo de canalizacao tendo um dispositivo de memoria de controle e processo de recuperacao de erros em um processador de dados do tipo de canalizacao
US4641305A (en) * 1984-10-19 1987-02-03 Honeywell Information Systems Inc. Control store memory read error resiliency method and apparatus
US4751639A (en) * 1985-06-24 1988-06-14 Ncr Corporation Virtual command rollback in a fault tolerant data processing system
DE3678893D1 (de) * 1985-10-03 1991-05-29 Mitsubishi Electric Corp Rechnerprogrammdebugsystem.
JPS62204345A (ja) * 1986-03-05 1987-09-09 Oki Electric Ind Co Ltd マイクロコンピユ−タ
JPS6324428A (ja) * 1986-07-17 1988-02-01 Mitsubishi Electric Corp キヤツシユメモリ
FR2602891B1 (fr) * 1986-08-18 1990-12-07 Nec Corp Systeme de correction d'erreur d'un systeme a multiprocesseurs pour corriger une erreur dans un processeur en mettant le processeur en condition de controle apres achevement du redemarrage du microprogramme a partir d'un point de reprise
US4821228A (en) * 1986-12-24 1989-04-11 Hewlett-Packard Company Method and apparatus for computation stack recovery in a calculator
US4855947A (en) * 1987-05-27 1989-08-08 Amdahl Corporation Microprogrammable pipeline interlocks based on the validity of pipeline states
US5210758A (en) * 1988-06-13 1993-05-11 Unisys Corporation Means and method for detecting and correcting microinstruction errors
JP2858140B2 (ja) * 1988-10-19 1999-02-17 アポロ・コンピューター・インコーポレーテッド パイプラインプロセッサ装置および方法
US5398265A (en) * 1988-11-10 1995-03-14 Hughes Aircraft Company Computer subsystem reset by address dependent RC discharge
JP3055999B2 (ja) * 1992-03-16 2000-06-26 日本電気株式会社 マイクロプログラム制御装置群
EP0596144A1 (en) * 1992-10-07 1994-05-11 International Business Machines Corporation Hierarchical memory system for microcode and means for correcting errors in the microcode
US20030088758A1 (en) * 2001-11-08 2003-05-08 Matthew Becker Methods and systems for determining valid microprocessor instructions
US7383464B2 (en) * 2003-12-08 2008-06-03 International Business Machines Corporation Non-inline transaction error correction
DE102005041469A1 (de) * 2005-09-01 2007-03-15 Robert Bosch Gmbh Datenverarbeitungssystem

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1315673A (en) * 1970-06-12 1973-05-02 Robotron Veb K Digital computer installations
US3736566A (en) * 1971-08-18 1973-05-29 Ibm Central processing unit with hardware controlled checkpoint and retry facilities
US4058851A (en) * 1976-10-18 1977-11-15 Sperry Rand Corporation Conditional bypass of error correction for dual memory access time selection
JPS54146548A (en) * 1978-05-09 1979-11-15 Nec Corp Microprogram control unit
US4231089A (en) * 1978-12-15 1980-10-28 Digital Equipment Corporation Data processing system with apparatus for correcting microinstruction errors
JPS5595152A (en) * 1979-01-12 1980-07-19 Hitachi Ltd Microinstruction execution control system
US4319356A (en) * 1979-12-19 1982-03-09 Ncr Corporation Self-correcting memory system
JPS6053339B2 (ja) * 1980-10-09 1985-11-25 日本電気株式会社 論理装置のエラ−回復方式

Also Published As

Publication number Publication date
AU1955983A (en) 1984-04-05
JPS5958547A (ja) 1984-04-04
ES8405973A1 (es) 1984-06-16
JPH044616B2 (ko) 1992-01-28
EP0105710A2 (en) 1984-04-18
AU540151B2 (en) 1984-11-01
KR840006091A (ko) 1984-11-21
ES525977A0 (es) 1984-06-16
BR8305314A (pt) 1984-05-08
EP0105710A3 (en) 1986-09-03
DE3377820D1 (en) 1988-09-29
US4566103A (en) 1986-01-21
EP0105710B1 (en) 1988-08-24
CA1200909A (en) 1986-02-18

Similar Documents

Publication Publication Date Title
KR860001476B1 (ko) 마이크로 프로그램 제어장치의 에러로부터 회복하는 방법
KR900002604B1 (ko) 제어기억장치를 갖는 정보처리장치내의 에러회복 장치 및 방법.
EP0178670B1 (en) Control store memory read error resiliency method and apparatus
JP5010271B2 (ja) エラー訂正コード生成方法、およびメモリ制御装置
US5386549A (en) Error recovery system for recovering errors that occur in control store in a computer system employing pipeline architecture
KR830002883B1 (ko) 마이크로 프로그램 제어장치
JPH11327940A (ja) 命令再実行制御方式
JPH0136137B2 (ko)
JPH04255032A (ja) 制御記憶装置のエラー訂正方式
JPH03111953A (ja) メモリアドレスの障害検出方法
JPH0520215A (ja) 情報処理装置
JPH02110741A (ja) マイクロプログラム制御装置
JPS6340939A (ja) 制御記憶のエラ−修正制御方式
JPS60238933A (ja) 制御記憶装置のエラ−処理方式
JPS6159696A (ja) 制御メモリ修復方式
JPS58191049A (ja) 誤り訂正回路装置
JPH05289947A (ja) Eccチェック方式
JPH0512004A (ja) 命令実行方式
JPH0640304B2 (ja) 制御記憶エラ−処理方式
JPS63216150A (ja) 記憶装置
JPS5816277B2 (ja) レンソウキオクソウチノ ゴドウサケンシユツホウシキ
JPS58186851A (ja) 誤り検査装置
JPH08166891A (ja) フォールトトレラントコンピュータシステム
JPS63101947A (ja) エラ−処理方式
JPS63231537A (ja) 障害処理方式

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

G160 Decision to publish patent application
PG1605 Publication of application before grant of patent

St.27 status event code: A-2-2-Q10-Q13-nap-PG1605

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

FPAY Annual fee payment

Payment date: 19920902

Year of fee payment: 7

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 19930927

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 19930927

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301