[go: up one dir, main page]

JPS6053339B2 - 論理装置のエラ−回復方式 - Google Patents

論理装置のエラ−回復方式

Info

Publication number
JPS6053339B2
JPS6053339B2 JP55141323A JP14132380A JPS6053339B2 JP S6053339 B2 JPS6053339 B2 JP S6053339B2 JP 55141323 A JP55141323 A JP 55141323A JP 14132380 A JP14132380 A JP 14132380A JP S6053339 B2 JPS6053339 B2 JP S6053339B2
Authority
JP
Japan
Prior art keywords
instruction
error
cpu
retry
recovery
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP55141323A
Other languages
English (en)
Other versions
JPS5764849A (en
Inventor
寛行 大和田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP55141323A priority Critical patent/JPS6053339B2/ja
Priority to US06/309,132 priority patent/US4443849A/en
Priority to FR8118984A priority patent/FR2492132B1/fr
Publication of JPS5764849A publication Critical patent/JPS5764849A/ja
Publication of JPS6053339B2 publication Critical patent/JPS6053339B2/ja
Expired legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/202—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant
    • G06F11/2023—Failover techniques
    • G06F11/203—Failover techniques using migration
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1405—Saving, restoring, recovering or retrying at machine instruction level
    • G06F11/141—Saving, restoring, recovering or retrying at machine instruction level for bus or memory accesses
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/202—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant
    • G06F11/2038—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant with a single idle spare processing component

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Hardware Redundancy (AREA)
  • Retry When Errors Occur (AREA)

Description

【発明の詳細な説明】 本発明は論理装置のエラー回復方式に関するものであ
る。
従来、命令再試行機能を有する論理装置（以下ＣＰＵと
略す）においてある命令実行中にエラーが発生した場合
、該命令の再試行可否を判断し、該命令の再試行が可能
であるならば該命令を再試行することにより前記ＣＰＵ
のエラーを回復していたが、該エラーが固定故障である
ならば命令再試行による前記エラーの回復は期待できな
いという欠点があつた。本発明の目的は従来のもののこ
のような欠点を除去し、複数のＣＰＵをもつシステムに
おいて故障したＣＰＵが実行して いた処理をエラーの
無いＣＰＵが命令単位で処理することにより、固定故障
に対する回復可能性の低下という欠点を解決し、゜ＣＰ
Ｕの固定故障でも処理を維持することができるようにし
たＣＰＵのエラー回復方式を提供することにある。本発
明は命令を読出したり実行させるための情報群を格納す
る格納手段と、この格納手段の情報群に基ついて処理さ
れたときに発生するエラー命令が再試行可能か否かを判
断する手段と、再試行できるとき・に命令を再試行する
手段と、再試行した結果不成功に終つたとき再試行の不
成功を通知する手段と、再試行不成功通知後実行を停止
させる手段とを有する複数のＣＰＵと、命令再試行不成
功が通知されたときは前記ＣＰＵの格納手段からの情報
群を退避させる退避手段と、この退避手段に退避させた
情報群を前記複数のＣＰＵのうちエラーの発生しないＣ
ＰＵの格納手段に送り、エラーの発生した命令からの再
実行を指示する制御手段とを有する回復制御装置とを含
んて構成される。次に本発明について図面を参照して詳
細に説明する。第１図は本発明の一実施例を示すブロッ
ク図でエラーを検出したＣＰＵＩＯとエラーの回復処理
を行うＣＰＵ２０と、エラーの回復処理を制御する回復
制御装置３０と、ＣＰＵＩＯで回復できないエラーを回
復制御装置３０へ報告するためのエラー報告用接続線１
２０とＣＰＵＩＯのプログラム操作可能レジスタ群１１
１〜１１９と、ＣＰＵ２０のプログラム操作可能レジス
タ群２１１〜２１９、ＣＰＵＩＯの制御回路１１０と、
ＣＰＵＩＯのエラー検出回路１３０、と、ＣＰＵｌＯの
エラー検出回数をカウントするカウンタ１３１と、ＣＰ
ＵｌＯのカウンタを初期設定する制御線１２１と、ＣＰ
ＵｌＯ内のクロック発振回路１３２と、カウンタ１３１
が０になつたときクロック発振回路１３２を停止させる
制御線１２２と、ＣＰＵｌＯから回復制御装置３０へエ
ラー発生を報告するためのインターフェース制御回路１
３３と、ＣＰＵｌＯのプログラム操作可能レジスタ１１
１〜１１９を選択するレジスタ１３４と、ＣＰＵ２Ｏの
プログラム操作可能レジスタ群２１１〜２１９を選択す
るレジスタ２３４と、ＣＰＵｌＯのプログラム操作可能
レジスタ群１１１〜１１９の内容を回復制御装置３０へ
送るデータバス１３５と、ＣＰＵｌＯの命令再試行不可
インデイケータ１３６と、ＣＰＵｌＯのプログラム操作
可能レジスタ群１１１〜１１９退避用インタフェース１
２３と、ＣＰＵ２Ｏのデータレジスタ２３７と、ＣＰＵ
２Ｏの処理業務中断を回復制御装置３０へ報告する制御
線２２４と、ＣＰＵ２Ｏの回復用インタフェース２２５
と、ＣＰＵ２Ｏのクロック発振や停止を指示する制御線
２２６とから構成されている。いま、ＣＰＵｌＯ内でエ
ラーが発生し、エラー検出回路１３０にてエラーが検出
されるとカウンタ１３１から１を減する。カウンタ１３
１には命令実行前に制御回路１１０から制御線１２１を
介して命令再試行回数の初期値を設定する。命令再試行
不可インデイケータ１３６は各命令実行開始時点でオフ
にし、命令実行中メモリ書替えの条件で命令再試行がで
きないときオンになる。命令再試行不可インデイケータ
１３６がオフでカウンタ１３１から１を減じた結果が０
でなければ制御回路１１０は命令再試行を行なう。カウ
ンタが０になつたならば命令再試行は不成功だつたので
制御線１２２を介して与えられる信号でクロック発振回
路１３２を停止させ、エラー発生時点のＣＰＵｌＯの内
部状態を凍結すると共に制御線１２０およびインタフェ
ース制御回路１３３を介して回復制御装置３０にエラー
発生報告を行なう。回復制御装置３０はＣＰＵｌＯから
のエラー発生報告が与えられると退避用インタフェース
１２３を介してＣＰＵｌＯのプログラム操作可能レジス
タ群１１１〜１１９の内容を読込む。ＣＰＵｌＯ内のレ
ジスタ読出動作は次のようにして行なう。すなわち、デ
ータバス１３５にレジスタ１１１〜１１９のうち選択レ
ジスタ１３４で指定されたレジスタの値を設定する。前
記レジスタ１３４に格納した読出し対象となるレジスタ
番号により読出し指令を出す毎にデータバス１３５上の
値を読出すことができる。ＣＰＵｌＯのプログラム操作
可能レジスタ群１１１〜１１９の読込み処理中はＣＰＵ
ｌＯのクロックを停止させておき、読込み処理によりＣ
ＰＵｌＯの内容状態が変化しない″ようにしておく。回
復制御装置３０ではエラーの発生時点てＣＰＵｌＯにて
実行していた命令が再試行不成功か否かが命令再試行不
可インデイケータ１３６の内容で判断できる。命令再試
行不可インデイケータがオフでカウンタ１３１が０なら
ば命令再試行不成功なので、回復制御装置３０は制御線
２２４を介してＣＰＵｌＯの回復処理をＣＰＵ２Ｏへ依
頼する。回復制御装置３０からエラーＣＰＵｌＯの回復
依類を受けたＣＰＵ２ＯはＣＰＵｌＯとは独立に業務を
処理中であり、処理中の業務を区切りのよい時点で中断
し、その旨制御線２２４を介して回復制御装置３０へ報
告する。その後、回復制御装置３０から制御線２２６を
介してＣＰＵ２Ｏのクロック発振回路２３１を停止し、
それ以後のＣＰＵ２Ｏでの本業務処理を一時中断する。
報告を受けた回復制御装置３０では退避用インタフェー
ス１２３を介して退避したＣＰＵｌＯのプログラム操作
可能レジスタ群１１１〜１１９の情報が回復用インタフ
ェース２２５を介してＣＰＵ２Ｏのプログラム操作可能
レジスタ群２１１〜２１９へ書込まれる。ＣＰＵ２Ｏへ
のレジスタ書込みは次のようにして行なう。すなわち回
復制御装置３０がＣＰＵ２Ｏのプログラム操作可能レジ
スタ群２１１〜２１９のうち選択レジスタ２３４の内容
で指定したレジスタヘデータをセットする。選択レジス
タ２３４およびデータレジスタ２３７は外部からセット
可能であり、書込みたいレジスタ番号を選択レジスタ２
３４にセットし、データレジスタ２３７に書込んだ後、
書込み指令を出すことにより所望のレジスタに書込むこ
とができる。ＣＰＵｌＯのプログラム操作可能シフトレ
ジスタ群１１１〜１１９の情報をＣＰＵ２Ｏのプログラ
ム操作可能シフトレジスタ群２１１〜２１９へ設定した
後、回復制御装置３０では制御線２２６を介してＣＰＵ
２Ｏのクロック発振停止解除を行なうことによりＣＰＵ
２Ｏに対して命令開始起動をかけ、エラーのためＣＰＵ
ｌＯで中断していた処理がＣＰＵ２Ｏにて処理続行され
ＣＰＵｌＯの回復処理を行なう。本発明は各種の回復処
理プログラムを作成することなくまた回復処理に対する
信頼性の低下を招くことなくＣＰＵの回復処理を行なう
ことができるという効果がある。
図面の簡単な説明第１図は本発明の一実施例を示すブロ
ック図である。
１０，２０・・・ＣＰＵｌ３Ｏ・・・回復制御装置、１
１１〜１１９，２１１〜２１９・・ルジスタ群、１１０
・・・制御回路、１２３・・・退避用インタフェース、
２２５・・・回復用インタフェース、１２０，１２１，
１２２，２２４，２２６・・・制御線、１３０・・・エ
ラー検出回路、１３１・・・カウンタ、１３２・・・ク
ロック発振回路、１３４，２３４・・・選択レジスタ、
１３５・・・読込みデータバス、１３６・・・命令再試
行不可インデイケータ、２３７・・・データレジスタ。

Claims (1)

    【特許請求の範囲】
  1. １ 命令を読出したり実行させるための情報群を格納す
    る手段と、この格納手段の情報群に基づいて処理された
    ときに発生するエラーの命令が再試行可能か否かを判断
    する手段と、再試行できるときに命令を再試行する手段
    と、再試行した結果その再試行が不成功に終つたとき再
    試行不成功を通知する手段と、再試行不成功の通知後実
    行を停止させる手段とを有する複数の論理装置と、命令
    再試行の不成功が通知されたときは前記論理装置の格納
    手段からの情報群を退避させる退避手段と、この退避手
    段に退避させた情報群を前記複数の論理装置のうちエラ
    ーの発生しない論理装置の格納手段に送り、エラーの発
    生した命令からの再実行を指示する制御手段とを有する
    回復制御装置とから成ることを特徴とする論理装置のエ
    ラー回復方式。
JP55141323A 1980-10-09 1980-10-09 論理装置のエラ−回復方式 Expired JPS6053339B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP55141323A JPS6053339B2 (ja) 1980-10-09 1980-10-09 論理装置のエラ−回復方式
US06/309,132 US4443849A (en) 1980-10-09 1981-10-06 Error recovery system of a multi-processor system for recovering an error by transferring status singals from one processor to another without use of a main memory
FR8118984A FR2492132B1 (fr) 1980-10-09 1981-10-08 Systeme de redressement d'erreur d'un systeme a multiprocesseurs pour un redressement d'erreur par transfert de signaux d'etat d'un processeur a un autre processeur sans utilisation d'une memoire

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP55141323A JPS6053339B2 (ja) 1980-10-09 1980-10-09 論理装置のエラ−回復方式

Publications (2)

Publication Number Publication Date
JPS5764849A JPS5764849A (en) 1982-04-20
JPS6053339B2 true JPS6053339B2 (ja) 1985-11-25

Family

ID=15289244

Family Applications (1)

Application Number Title Priority Date Filing Date
JP55141323A Expired JPS6053339B2 (ja) 1980-10-09 1980-10-09 論理装置のエラ−回復方式

Country Status (3)

Country Link
US (1) US4443849A (ja)
JP (1) JPS6053339B2 (ja)
FR (1) FR2492132B1 (ja)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4755996A (en) * 1982-08-26 1988-07-05 Canon Kabushiki Kaisha Image forming system
DE3272316D1 (en) * 1982-08-30 1986-09-04 Ibm Device to signal to the central control unit of a data processing equipment the errors occurring in the adapters
US4589090A (en) * 1982-09-21 1986-05-13 Xerox Corporation Remote processor crash recovery
JPS5958547A (ja) * 1982-09-28 1984-04-04 Fujitsu Ltd マイクロプログラム制御装置のエラ−処理方式
US4521884A (en) * 1982-11-08 1985-06-04 International Business Machines Corporation Method and apparatus for error data feedback in a diskette drive
US4488228A (en) * 1982-12-03 1984-12-11 Motorola, Inc. Virtual memory data processor
US4524415A (en) * 1982-12-07 1985-06-18 Motorola, Inc. Virtual machine data processor
US4538265A (en) * 1983-03-24 1985-08-27 International Business Machines Corporation Method and apparatus for instruction parity error recovery
JPS6054052A (ja) * 1983-09-02 1985-03-28 Nec Corp 処理継続方式
JPH0618377B2 (ja) * 1983-09-08 1994-03-09 株式会社日立製作所 伝送系
US4639856A (en) * 1983-11-04 1987-01-27 International Business Machines Corporation Dual stream processor apparatus
US4583222A (en) * 1983-11-07 1986-04-15 Digital Equipment Corporation Method and apparatus for self-testing of floating point accelerator processors
US4665520A (en) * 1985-02-01 1987-05-12 International Business Machines Corporation Optimistic recovery in a distributed processing system
US4837683A (en) * 1985-10-21 1989-06-06 The United States Of America As Represented By The Secretary Of The Air Force Hidden fault bit apparatus for a self-organizing digital processor system
US5155678A (en) * 1985-10-29 1992-10-13 International Business Machines Corporation Data availability in restartable data base system
EP0228559A1 (de) * 1985-12-17 1987-07-15 BBC Brown Boveri AG Fehlertolerante Mehrrechneranordnung
US4751702A (en) * 1986-02-10 1988-06-14 International Business Machines Corporation Improving availability of a restartable staged storage data base system that uses logging facilities
ATE71788T1 (de) * 1986-03-12 1992-02-15 Siemens Ag Verfahren zum betrieb einer fehlergesicherten hochverfuegbaren multiprozessorzentralsteuereinheit eines vermittlungssystemes.
US4799155A (en) * 1986-12-31 1989-01-17 Amdahl Corporation Data processing system having a hierarchy of service computers including a state display
JPH0690682B2 (ja) * 1987-02-28 1994-11-14 日本電気株式会社 マルチプロセツサシステムの障害処理方式
US5341482A (en) * 1987-03-20 1994-08-23 Digital Equipment Corporation Method for synchronization of arithmetic exceptions in central processing units having pipelined execution units simultaneously executing instructions
US4926320A (en) * 1987-04-07 1990-05-15 Nec Corporation Information processing system having microprogram-controlled type arithmetic processing unit
US4811200A (en) * 1987-05-12 1989-03-07 Motorola, Inc. Multiple microprocessor watchdog system
US5201040A (en) * 1987-06-22 1993-04-06 Hitachi, Ltd. Multiprocessor system having subsystems which are loosely coupled through a random access storage and which each include a tightly coupled multiprocessor
US5121486A (en) * 1987-11-20 1992-06-09 Hitachi, Ltd Network control system for dynamically switching a logical connection between an identified terminal device and an indicated processing unit
JPH01147727A (ja) * 1987-12-04 1989-06-09 Hitachi Ltd オンラインプログラムの障害回復方法
US4924466A (en) * 1988-06-30 1990-05-08 International Business Machines Corp. Direct hardware error identification method and apparatus for error recovery in pipelined processing areas of a computer system
JPH07113898B2 (ja) * 1989-05-09 1995-12-06 株式会社日立製作所 障害検出方式
JPH07120292B2 (ja) * 1989-06-19 1995-12-20 日本電気株式会社 情報処理システム
US5245368A (en) * 1990-09-28 1993-09-14 Xerox Corporation Method and apparatus of utilizing stored job information in an electronic reprographic printing system
US5283891A (en) * 1991-08-08 1994-02-01 Kabushiki Kaisha Toshiba Error information saving apparatus of computer
US5313584A (en) * 1991-11-25 1994-05-17 Unisys Corporation Multiple I/O processor system
WO1993018456A1 (en) * 1992-03-13 1993-09-16 Emc Corporation Multiple controller sharing in a redundant storage array
DE4241319A1 (de) * 1992-12-09 1994-06-16 Ant Nachrichtentech Rechnersystem
JPH08329026A (ja) * 1995-06-05 1996-12-13 Nec Corp ２重化プロセッサシステム
TW379298B (en) * 1996-09-30 2000-01-11 Toshiba Corp Memory updating history saving device and memory updating history saving method
DE10038772A1 (de) * 2000-08-09 2002-02-21 Heidelberger Druckmasch Ag Verfahren und Vorrichtung zum Abarbeiten von Verfahrensschritten
US7373555B2 (en) * 2003-05-09 2008-05-13 Hewlett-Packard Development Company, L.P. Systems and methods controlling transaction draining for error recovery
US7424653B2 (en) 2003-05-09 2008-09-09 Hewlett-Packard Development Company, L.P. System and method for error capture and logging in computer systems

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3838261A (en) * 1973-09-14 1974-09-24 Gte Automatic Electric Lab Inc Interrupt control circuit for central processor of digital communication system
US4099241A (en) * 1973-10-30 1978-07-04 Telefonaktiebolaget L M Ericsson Apparatus for facilitating a cooperation between an executive computer and a reserve computer
US4099234A (en) * 1976-11-15 1978-07-04 Honeywell Information Systems Inc. Input/output processing system utilizing locked processors
US4156278A (en) * 1977-11-22 1979-05-22 Honeywell Information Systems Inc. Multiple control store microprogrammable control unit including multiple function register control field
US4270168A (en) * 1978-08-31 1981-05-26 United Technologies Corporation Selective disablement in fail-operational, fail-safe multi-computer control system
US4371754A (en) * 1980-11-19 1983-02-01 Rockwell International Corporation Automatic fault recovery system for a multiple processor telecommunications switching control

Also Published As

Publication number Publication date
FR2492132A1 (fr) 1982-04-16
US4443849A (en) 1984-04-17
FR2492132B1 (fr) 1985-11-22
JPS5764849A (en) 1982-04-20

Similar Documents

Publication Publication Date Title
JPS6053339B2 (ja) 論理装置のエラ−回復方式
EP0505706B1 (en) Alternate processor continuation of the task of a failed processor
US6052795A (en) Recovery method and system for continued I/O processing upon a controller failure
US5274646A (en) Excessive error correction control
JPH07117903B2 (ja) 障害回復方法
JPH07503334A (ja) 外部事象を処理できるフォールトトレラントコンピュータシステム
JPS63153657A (ja) マイクロプロセツサ
JPS6156537B2 (ja)
JPS6128141B2 (ja)
JPS585856A (ja) 論理装置のエラ−回復システム
JPS6326407B2 (ja)
JPH09160840A (ja) バス通信装置
JP2544536B2 (ja) メモリ内のデ―タ有無判定方法
JPS622334B2 (ja)
JPH05265876A (ja) エラー報告処理方式
JPS5935455B2 (ja) セイギヨソウチ
JP2503981B2 (ja) 周辺記憶装置
JPS6077245A (ja) 論理装置のエラ−回復方式
AU669410B2 (en) Error recovery mechanism for software visible registers in computer systems
JPH0529934B2 (ja)
JPS5850049A (ja) 多重論理装置システム
JPH03119432A (ja) 論理装置のエラー回復方式
JPH03191451A (ja) エラー訂正方式
JPS635779B2 (ja)
JPH07111684B2 (ja) 論理装置のエラー回復方式