[go: up one dir, main page]

KR20160105490A - 플랫 패널 디스플레이용 배선막 - Google Patents

플랫 패널 디스플레이용 배선막 Download PDF

Info

Publication number
KR20160105490A
KR20160105490A KR1020167020933A KR20167020933A KR20160105490A KR 20160105490 A KR20160105490 A KR 20160105490A KR 1020167020933 A KR1020167020933 A KR 1020167020933A KR 20167020933 A KR20167020933 A KR 20167020933A KR 20160105490 A KR20160105490 A KR 20160105490A
Authority
KR
South Korea
Prior art keywords
layer
wiring
alloy
film
wiring film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
KR1020167020933A
Other languages
English (en)
Inventor
히로시 고토
유미 이와나리
Original Assignee
가부시키가이샤 고베 세이코쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 고베 세이코쇼 filed Critical 가부시키가이샤 고베 세이코쇼
Publication of KR20160105490A publication Critical patent/KR20160105490A/ko
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0207—Cooling of mounted components using internal conductor planes parallel to the surface for thermal conduction, e.g. power planes
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C23C14/18—Metallic material, boron or silicon on other inorganic substrates
    • C23C14/185—Metallic material, boron or silicon on other inorganic substrates by cathodic sputtering
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C21/00—Alloys based on aluminium
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C23C14/16—Metallic material, boron or silicon on metallic substrates or on substrates of boron or silicon
    • C23C14/165—Metallic material, boron or silicon on metallic substrates or on substrates of boron or silicon by cathodic sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3407—Cathode assembly for sputtering apparatus, e.g. Target
    • C23C14/3414—Metallurgical or chemical aspects of target preparation, e.g. casting, powder metallurgy
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/35—Sputtering by application of a magnetic field, e.g. magnetron sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58—After-treatment
    • C23C14/5806—Thermal treatment
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58—After-treatment
    • C23C14/5873—Removal of material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • H01B1/02—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors mainly consisting of metals or alloys
    • H01B1/023—Alloys based on aluminium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53219—Aluminium alloys
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H10W20/4407—

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Thermal Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)
  • Physical Vapour Deposition (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)

Abstract

본 발명의 플랫 패널 디스플레이용 배선막은, Mo, Ti, Cr, W 및 Ta로 이루어지는 군으로부터 선택되는 적어도 1종 이상의 고융점 금속을 포함하는 제1층과; 희토류 원소, Ni 및 Co 중 적어도 1종 이상을 0.01원자% 이상 0.2원자% 미만 포함하는 Al 합금으로 이루어지는 제2층이 적층된 적층 구조로 이루어진다. 해당 배선막은, 400℃ 이상 500℃ 이하의 고온의 열이력을 받더라도, 배선 저항의 상승이 억제되고, 힐록 등의 발생도 없어, 내열성이 우수하다.

Description

플랫 패널 디스플레이용 배선막{WIRING FILM FOR FLAT PANEL DISPLAY}
본 발명은 플랫 패널 디스플레이용 배선막에 관한 것이다.
액정 디스플레이, 유기 EL 디스플레이, 터치 패널 등의 플랫 패널 디스플레이의 전극 재료에 이용되는 배선막에는, 전기 저항률이 낮은 Al 박막이 사용되고 있다. 그러나, Al은 융점이 낮아 내열성이 작다. 게다가 Al은, 대기 중에서 산화되어, 부동태 피막을 용이하게 형성한다. 그 때문에, Al 박막을 반도체층 또는 투명 화소 전극과 직접 접속하더라도, 그의 계면에 생성되는 Al 산화물의 절연층에 의해, 접촉 저항이 상승하여, 화면의 표시 품위가 저하된다는 문제가 있다.
이들 문제에 대해서는, 지금까지 이하와 같은 대책이 강구되어 왔다. 우선, 내열성에 대해서는, Al의 표면에, Mo, Ti, Cr, W 및 Ta 등의 고융점 금속으로 이루어지는 배리어 메탈층을 개재시켜 적층 구조로 한다. 기계 강도가 높은 배리어 메탈층을 개재시킴으로써, 기판과 Al의 열팽창계수차에 의해 응력이 집중되어 발생하는, 반구상 돌기물인 힐록(hillock)을 억지한다. 또한, Al 산화물의 형성을 막아, 전기적인 접속을 가능하게 하는 목적을 위해서, Al 박막과 반도체층 또는 투명 화소 전극 사이에, 상기 배리어 메탈층을 개재시킨다. 구체적으로는, Al 박막의 상하 중 적어도 한쪽에, 상기 배리어 메탈층이 형성된 적층 배선 박막이 사용되고 있다.
한편, 플랫 패널 디스플레이의 고정세화(高精細化)나 저소비전력화의 요구에 수반하여, 스위칭 매트릭스로서 이용되는 박막 트랜지스터(TFT: Thin Film Transistor)에 사용되는 재료도 검토되고 있다. 예를 들면 종래의 아몰퍼스 실리콘으로부터, 보다 고성능화를 목적으로 해서, 저온 폴리실리콘 반도체 등의 폴리실리콘 반도체나 산화물 반도체 등이 사용된다. 이들 반도체 재료는, 높은 캐리어 이동도를 갖고, 광학 밴드갭이 크고, 저온에서 성막할 수 있기 때문에, 대형·고해상도·고속 구동이 요구되는 차세대 디스플레이나, 내열성이 낮은 수지 기판 등으로의 적용이 기대되고 있다.
저온 폴리실리콘 반도체는, 비단결정성의 아몰퍼스 실리콘이나 미(微)결정 실리콘의 반도체 박막을 이용하여, 대략 400∼500℃ 정도의 결정화 어닐링 및 불순물 주입 후의 활성화 어닐링 등의 가열 프로세스를 거쳐 제작된다. 구체적으로는, 예를 들면, CVD법에 의해 기판 상에 형성된 아몰퍼스 실리콘이나, 입경이 약 0.1μm 이하로 비교적 작은 미결정 실리콘 등의 반도체 박막에 레이저광을 조사한다. 해당 레이저광을 조사하여 반도체 박막을 국부적으로 가열해서, 적어도 부분적으로 용융시킨 후, 그 냉각 과정에서 반도체 박막을 약 0.3μm 이상의 비교적 입경이 큰 다결정으로 결정화한다. 이와 같은 레이저광 조사에 의한 결정화 어닐링에 의해, 박막 반도체 장치의 저온 프로세스화가 가능해져, 내열성이 우수한 고가인 석영 기판뿐 아니라, 저가인 유리 기판을 사용할 수 있게 된다. 또한, 활성화 어닐링에서는, 폴리실리콘 박막에 주입한 불순물과 Si의 결합을 촉진시켜, 캐리어 농도를 제어함과 더불어, 이온 주입에 의해 파괴된 결정을 회복시키기 위한 처리를 겸한다.
이와 같이 저온 폴리실리콘의 제작에 있어서는, 결정화 어닐링이나 활성화 어닐링을 위해서 400∼500℃ 정도의 열이력에 노출되기 때문에, 아몰퍼스 실리콘에 비해 프로세스 온도가 비교적 높아진다.
또한, 산화물 반도체에 있어서도, 레이저 어닐링이나, 350∼500℃ 정도의 고온 어닐링을 실시하여 결정성의 막질로 개선해서, 반도체의 이동도나 TFT의 역치 전압 등의 성능을 향상시키고 있다.
종래의 아몰퍼스 실리콘을 이용한 TFT는, TFT의 제조 공정 중에서 가해지는 열이력은 최대로 350℃ 정도였기 때문에, 전술한, 고융점 금속과 Al 박막을 적층한 배선 박막을, 문제 없이 사용할 수 있었다. 그런데, 저온 폴리실리콘이나 산화물 반도체와 같이 400∼500℃ 정도의 열이력에 노출되는 반도체 재료를 TFT에 적용하면, 이 높은 열이력에 의해 Al과 Mo 등의 고융점 금속 사이에 상호 확산이 생겨, 배선 저항이 증가하는 등의 문제가 생긴다. 또는, 높은 열이력에 의해 기판과 배선 박막의 응력이 커져, 고융점 금속을 돌파할 만큼 Al의 응력 확산이 촉진되어 배선 박막의 표면에 힐록이 생긴다. 또한 배선 박막의 측벽 부분에서는, 고융점 금속으로 덮여 있지 않은 부분에서 사이드 힐록이 생기는 등의 문제도 생긴다. 이와 같이, 400℃ 이상의 열처리에서는, 400℃ 미만의 열처리와는 상이한 거동에 대응할 수 있는 배선막이 필요하다.
그 때문에, 저온 폴리실리콘이나 산화물 반도체 등을 TFT의 반도체층에 적용할 때에는, 아몰퍼스 실리콘을 이용했을 때와 같이 고융점 금속과 Al 박막의 적층 배선막을 이용하는 것이 아니라, 고융점 금속의 단층 배선 박막이 사용되어 왔다. 그러나, 고융점 금속은 전기 저항률이 높다.
발명자들은, 지금까지, 400℃까지의 내열성, 즉 힐록 발생의 방지에 우수한 내열성 배선 재료로서, 특허문헌 1에 Nd, Gd, Dy 중 1종 이상을 합계로 1.0원자% 초과 15원자% 이하의 범위로 함유하는 Al 합금막을 개시하고 있다.
일본 특허 제2733006호 공보
그러나 특허문헌 1은, 아몰퍼스 실리콘을 대상으로 한 기술에 관한 것이다. 즉, 특허문헌 1은 TFT 제조 프로세스상 불가피한 전극막 형성 후의 250∼400℃ 정도의 가열 공정에 있어서의 내열성 및 저비저항의 실현을 목표로 하는 것이고, 그것보다도 고온에서의 상기 특성 개선을 도모한 것은 아니다.
본 발명은 상기 사정에 주목하여 이루어진 것으로, 그 목적은, 400℃ 이상 500℃ 이하의 고온의 열이력을 받았다고 하더라도, 배선 저항의 상승이 억제되고, 힐록 등의 발생도 없어 내열성이 우수한 플랫 패널 디스플레이용 배선막을 제공하는 것에 있다.
상기 과제를 해결할 수 있있던 플랫 패널 디스플레이용 배선막은, 기판 상에 형성되는 플랫 패널 디스플레이용의 배선막으로서, 상기 배선막은, Mo, Ti, Cr, W 및 Ta로 이루어지는 군으로부터 선택되는 적어도 1종 이상의 고융점 금속을 포함하는 제1층과; 희토류 원소, Ni 및 Co 중 적어도 1종 이상을 0.01원자% 이상 0.2원자% 미만 포함하는 Al 합금으로 이루어지는 제2층이 적층된 적층 구조로 이루어진다.
상기 제1층과 상기 제2층의 계면에, 상기 고융점 금속의 적어도 1종과 Al을 포함하는 반응층을 갖는 것인 것도 바람직한 실시태양이다.
본 발명의 바람직한 실시형태에 있어서, 상기 Al 합금은, 희토류 원소를 0.01원자% 이상과, Ni 및 Co 중 적어도 1종 이상을 0.01원자% 이상 포함한다.
본 발명의 바람직한 실시형태에 있어서, 상기 반응층은 400℃ 이상 500℃ 이하의 열이력에 의해 형성된다.
본 발명의 바람직한 실시형태에 있어서, 상기 희토류 원소는 Nd, La, Gd, Dy, Y 및 Ce로 이루어지는 군으로부터 선택되는 적어도 1종 이상이다.
본 발명의 바람직한 실시태양에 있어서, 반응층은 Al과 Mo의 화합물을 포함한다.
본 발명의 바람직한 실시태양에 있어서, 기판측으로부터 차례로, 상기 제1층 및 상기 제2층의 적층 구조의 배선막이 이 순서로 형성되어 있거나, 또는 상기 제2층 및 상기 제1층의 적층 구조의 배선막이 이 순서로 형성되어 있다.
본 발명의 바람직한 실시태양에 있어서, 기판측으로부터 차례로, 상기 제1층, 상기 제2층 및 상기 제1층의 적층 구조의 배선막이 이 순서로 형성되어 있고, 상기 제1층과 상기 제2층의 계면에는, 모두 상기 반응층이 형성되어 있다.
본 발명에 의하면, 400℃ 이상 500℃ 이하의 고온에서의 열이력을 받더라도 전기 저항률의 상승이 억제되고, 힐록의 발생도 확인되지 않아, 낮은 배선 저항과 높은 내열성을 겸비한 플랫 패널 디스플레이용 배선막을 제공할 수 있다.
도 1은 실시예 No. 1의 단면의 주사형 전자 현미경 사진이다.
도 2는 실시예 No. 2의 단면의 주사형 전자 현미경 사진이다.
도 3은 실시예 No. 3의 단면의 주사형 전자 현미경 사진이다.
도 4는 실시예 No. 4의 단면의 주사형 전자 현미경 사진이다.
도 5는 실시예 No. 1의 단면의 투과형 전자 현미경 사진이다.
도 6은 실시예 No. 2의 단면의 투과형 전자 현미경 사진이다.
도 7은 실시예 No. 4의 단면의 투과형 전자 현미경 사진이다.
도 8은 실시예의 3층 구조로 이루어지는 여러 가지의 적층 배선막에 있어서, 열처리 온도와 각 배선막의 전기 저항률의 관계를 나타내는 그래프이다.
본 발명자들은, 400℃ 이상 500℃ 이하의 고온의 열이력을 받았다고 하더라도, 배선 저항의 상승이 억제되고, 힐록 등의 발생도 없어 내열성이 우수한 플랫 패널 디스플레이용 배선막을 제공하기 위해, 검토를 거듭해 왔다. 그 결과, Mo 등의 고융점 금속층과 Al 배선의 적층 구조로 이루어지는 배선막에 있어서, Al 배선 재료로서, Nd, La, Gd, Dy, Y, Ce 등의 희토류 원소(이하, 「REM」(rare earth metal)이라고 하는 경우가 있음), Ni, Co 중 적어도 1종 이상의 합금 원소를 종래보다도 극히 저량으로 포함하는 Al 합금을 이용하면 된다는 것을 발견했다. 즉, 해당 합금 원소 첨가에 의한 내열성 향상 작용을 유효하게 발휘시키면서, 더욱이 Al과 고융점 금속의 상호 확산을 방지하는 배리어층으로서 기능하는 반응층이 그의 계면에 형성되어, 확산 경로가 되는 입계 밀도가 낮아지기 때문에 배선 저항의 상승이 억제된다는 것을 발견하여, 본 발명을 완성했다.
Mo 등의 고융점 금속과 Al 배선의 상호 확산에 대해서는, Al 배선을 구성하는 조직이 미세하고 입계 밀도가 높을수록, 상기의 상호 확산이 촉진되어, 배선 저항의 상승률이 크다는 것을 알 수 있었다. 조직이 가장 조대하고 입계 밀도가 낮은 것은 순Al이지만, 순Al은 내열성이 뒤떨어진다. 그 때문에, 고융점 금속을 적층한 상태에서 400℃ 이상의 열이력을 받으면 후기하는 실시예에서도 나타내는 바와 같이 사이드 힐록이 생긴다. 사이드 힐록이 생기면, 상층의 게이트 절연막이나 보호막을 돌파하기 때문에, 누설 전류를 발생시켜, TFT 소자의 특성이 열화된다.
그래서 본 발명자들은, 고융점 금속과 Al 배선의 상호 확산에 의한 배선 저항의 상승을 억제할 수 있고, 더욱이 내열성이 우수한 Al 합금으로 하기 위해, 합금 원소에 주목했다. 그 결과, 희토류 원소, Ni 및 Co 중 적어도 1종 이상을 합계 함유량이 0.2원자% 미만이 되도록 첨가한 Al 합금은, 조직의 결정립이 비교적 커서 순Al에 가까워져, 입계 밀도를 낮게 할 수 있다는 것을 알 수 있었다.
이것에 400℃ 이상의 높은 열이력이 가해지면, 해당 Al 합금으로 이루어지는 제2층과 접촉하고 있는 고융점 금속을 포함하는 제1층으로부터 제2층측으로, 주로 Al 입계를 통한 고융점 금속의 확산, 즉 입계 확산이 생긴다. Al 합금에서는, 결정립의 내부를 확산하는 입내 확산보다도, 입계를 확산하는 입계 확산 쪽이 크다. 이 때문에, 본 발명에서 규정하는 바와 같이 Al 합금의 합금 원소의 합계 함유량을 상기와 같이 현저하게 저감한 Al 합금을 이용하면, 상기의 입계 확산이 약간 진행되지만, 입계 확산과 경합하여 제1층과 제2층의 계면에도, 적어도 Al과 고융점 금속을 포함하는 반응층 형성이 진행되고, 결과적으로 계면의 반응층 형성이 선행하여 종료된다. 이 반응층이, Al과 고융점 금속의 상호 확산을 방지하기 위한 배리어층으로서 유효하게 기능하여, 상기 입계 확산이 멈춘다. 그 결과, 배선 저항의 상승이 억제된다.
본 발명의 배선막은, Mo, Ti, Cr, W 및 Ta로 이루어지는 군으로부터 선택되는 적어도 1종 이상의 고융점 금속을 포함하는 제1층과; 희토류 원소, Ni 및 Co 중 적어도 1종 이상을 0.01원자% 이상 0.2원자% 미만을 합금 원소로서 포함하는 Al 합금의 제2층이 적층된 적층 구조를 갖는다.
우선, 배선막을 가장 특징짓는 제2층을 구성하는 Al 합금에 대해 설명한다.
[희토류 원소, Ni 및 Co 중 적어도 1종 이상을 0.01원자% 이상 0.2원자% 미만]
희토류 원소, Ni 및 Co는 모두 Al의 내열성 향상에 기여하는 원소이며, 후기하는 바와 같이 제1층과 적층하는 것에 의해 400℃ 이상 500℃ 이하에서의 내열성 향상에 더 기여한다.
본 발명에 이용되는 희토류 원소란, La부터 Lu까지의 15원소로 구성되는 란타노이드 원소, Sc 및 Y를 의미한다. 바람직한 희토류 원소는 Nd, La, Gd, Dy, Y 또는 Ce이며, 이들을 단독으로 또는 2종 이상 병용하여 이용할 수 있다. 보다 바람직하게는 Nd, La, Gd, Dy이며, 더 바람직하게는 Nd, La이다.
상기 효과를 발현하기 위해서는, 본 발명의 Al 합금에, 이들 희토류 원소, Ni, Co 중 적어도 1종 이상의 합금 원소를 0.01원자% 이상 함유시킬 필요가 있고, 바람직하게는 0.02원자% 이상, 보다 바람직하게는 0.05원자% 이상이다.
한편, 내열성 향상의 관점에서는 합금 원소의 함유량은 많은 편이 바람직하지만, 합금 원소의 함유량이 과잉이 되면 결정립이 작아져 입계 밀도가 늘어나기 때문에, 입계를 따라 제2층 내에 확산되는 고융점 금속이 증가하기 때문에, 배선 저항이 현저하게 증가한다. 따라서, Al 합금에 포함되는 상기 합금 원소의 합계 함유량은 0.2원자% 미만으로 할 필요가 있고, 바람직하게는 0.15원자% 이하, 보다 바람직하게는 0.12원자% 이하이다.
우수한 내열성 향상 효과를 얻는 관점에서는 희토류 원소량은, 바람직하게는 0.01원자% 이상이다. 한편, 희토류 원소 함유량의 상한은, 내열성의 관점에서 합금 원소 함유량의 상한인 0.2원자% 미만까지 허용할 수 있지만, 400℃ 이상 500℃ 이하에서의 배선 저항을 한층 더 저감하는 관점에서 바람직하게는 0.05원자% 이하이다. 희토류 원소 함유량은, 보다 바람직하게는 0.02원자% 이상, 더 바람직하게는 0.035원자% 이상이고, 보다 바람직하게는 0.15원자% 이하, 더 바람직하게는 0.10원자% 이하이다. 여기에서 희토류 원소 함유량이란, 희토류 원소를 단독으로 포함할 때는 단독의 양이며, 2종 이상의 희토류 원소를 병용할 때는 합계량이다.
또한 내열성 향상 효과 및 배선 저항 상승 억제 효과를 충분히 발휘시키는 관점에서는 Ni 및 Co 중 적어도 1종 이상(이하, 간단히 「Ni, Co」라고 하는 경우가 있음)의 함유량은, 바람직하게는 0.01원자% 이상, 보다 바람직하게는 0.02원자% 이상이다. 한편, Ni, Co의 함유량의 상한은, 내열성의 관점에서 합금 원소 함유량의 상한 0.2원자% 미만까지 허용할 수 있지만, 과잉으로 함유시키면 배선 저항이 오히려 높아지기 때문에, 바람직하게는 0.1원자% 이하, 보다 바람직하게는 0.08원자% 이하이다. Ni, Co는 단독으로 첨가해도 되고, 양쪽을 병용해도 된다. Ni, Co는 어느 한쪽을 포함할 때는 그의 양이며, 양쪽을 포함할 때는 합계량이다.
본 발명에서는, 합금 원소를 단독으로 첨가해도 되고, 2종 이상의 합금 원소를 병용해도 된다. Al 합금 중의 합금 원소는 상기 범위로 포함되어 있으면, 내열성 향상 효과가 얻어진다. 보다 우수한 내열성 향상 효과를 얻기 위해서는 바람직하게는, 희토류 원소와, Ni 및 Co 중 적어도 1종 이상을 포함한다.
본 발명에 이용되는 Al 합금은, 상기와 같이 희토류 원소, Ni 및 Co 중 적어도 1종 이상을 0.01원자% 이상 0.2원자% 미만의 범위로 포함하고, 잔부: Al 및 불가피 불순물이다. 바람직하게는, 희토류 원소와, 적어도 Ni 또는 Co의 어느 한쪽을 포함하고, 잔부: Al 및 불가피 불순물이다.
더욱이 본 발명의 Al 합금에는, 본 발명의 작용을 손상시키지 않는 범위에서, (i) Mo, Ti, Cr, W 및 Ta로 이루어지는 군으로부터 선택되는 적어도 1종 이상; (ii) Cu 및 Ge 중 적어도 1종 이상;을 포함하고 있어도 된다.
(i) Mo, Ti, Cr, W 및 Ta로 이루어지는 군으로부터 선택되는 적어도 1종 이상은, 400℃ 이상 500℃ 이하의 높은 열이력에 있어서 Al 합금의 내열성을 향상시켜 힐록이나 Al 산화물의 형성 억제에 유효하게 작용한다. 이와 같은 효과를 얻기 위해서는, Mo, Ti, Cr, W 및 Ta로 이루어지는 군으로부터 선택되는 적어도 1종 이상의 함유량은, 바람직하게는 0.01원자% 이상, 보다 바람직하게는 0.02원자% 이상이다. 또한 이들 합금 원소의 함유량이 바람직하게는 0.05원자% 미만, 보다 바람직하게는 0.03원자% 이하의 소량이면, 합금화하더라도 배선 저항을 낮게 억제할 수 있다. 더욱이 상기 반응층의 형성에 의해, 제1층으로부터 고융점 금속이 Al 입계를 통해서 확산되는 것도 억제할 수 있기 때문에, 상호 확산에 기인하는 배선 저항의 상승도 억제할 수 있다. 이들 합금 원소는 단독으로 첨가해도 되고, 복수를 병용해도 된다. 어느 하나를 단독으로 포함할 때는 그의 양이며, 복수로 포함할 때는 합계량이다.
(ii) Cu 및 Ge는 전술한 희토류 원소나 Ni, Co보다도 저온에서 석출되는 원소이며, 또한 입계 밀도에 악영향을 미치지 않기 때문에, 배선 저항의 상승을 억제할 수 있다. 이와 같은 효과를 얻기 위해서는, Cu 및 Ge 중 적어도 1종 이상의 함유량은, 바람직하게는 0.01원자% 이상, 보다 바람직하게는 0.02원자% 이상이다. 한편, Cu나 Ge의 함유량이 지나치게 많아지면, 오히려 배선 저항이 상승하기 때문에, 바람직하게는 0.05원자% 이하, 보다 바람직하게는 0.03원자% 이하이다. Cu, Ge는 단독으로 첨가해도 되고, 양쪽을 병용해도 된다. 어느 한쪽을 포함할 때는 그의 양이며, 양쪽을 포함할 때는 합계량이다.
한편, (i) Mo, Ti, Cr, W 및 Ta로 이루어지는 군으로부터 선택되는 1종 이상; (ii) Cu 및 Ge 중 1종 이상;을 포함하는 경우라도, Al 합금에 포함되는 합금 원소, 즉 희토류 원소, Ni, Co 및 상기 (i), (ii)의 합계량은 0.2원자% 미만으로 제어할 필요가 있다. 합계량이 0.2원자% 이상이 되면, 가열 후의 배선 저항이 상승하는 등의 문제가 생긴다. 합계량의 바람직한 범위는 상기와 같다.
이하, 본 발명의 배선막에 대해 설명한다.
본 발명의 배선막은 Mo, Ti, Cr, W 및 Ta로 이루어지는 군으로부터 선택되는 1종 이상의 고융점 금속을 포함하는 제1층과 상기 Al 합금으로 이루어지는 제2층이 적층된 적층 구조이다. 구체적으로는 기판측으로부터 차례로, 상기 제1층 및 상기 제2층이 이 순서로 적층된 2층 구조여도 되고, 또한 상기 제2층 및 상기 제1층이 이 순서로 적층된 2층 구조여도 된다. 또는, 상기 제2층의 상하에 상기 제1층이 배치된 3층 구조여도 된다. 즉, 기판측으로부터 차례로, 상기 제1층, 상기 제2층 및 상기 제1층이 이 순서로 적층된 3층 구조여도 된다. 한편, 본 발명에서는, 3층 구조로 하는 경우, 제2층으로부터 보아 기판측과 반대측에 적층시킨 제1층을 제3층이라고 하는 경우가 있다.
특히 3층 구조로 하면, 제2층인 Al 합금의 내산화성이 향상됨과 더불어, 내열성이 한층 더 향상되기 때문에 바람직하다.
본 발명의 제1층에 이용되는 고융점 금속은 플랫 디스플레이의 기술 분야에 있어서 배리어층으로서 통상 이용되는 것이다. 구체적으로는, Mo, Ti, Cr, W 및 Ta를 1종, 또는 2종 이상 포함하는 합금 원소로서 이용할 수 있다. 상기 제2층의 상하에 상기 제1층을 배치하는 경우에는, 상측의 제1층과 하측의 제1층은 동일한 조성이어도 되고, 상이해도 된다. 또한 제1층은 고융점 금속 이외의 원소를 포함하고 있어도 되지만, 바람직하게는 임의의 상기 고융점 금속과 잔부: 불가피 불순물이다.
본 발명의 배선막은, 어느 적층 구조를 갖는다 해도, 상기 제1층과 상기 제2층의 계면, 더욱이 3층 구조로 한 경우에는 상기 제2층과 제3층의 계면에, Al과 고융점 금속을 포함하는 반응층이 형성되어 있다. 본 발명에 있어서의 반응층이란, 저온 폴리실리콘이나 산화물 반도체가 노출되는 고온의 열이력, 바람직하게는 400℃ 이상 500℃ 이하에 의해 형성되는 것이다. 열이력의 상한을 500℃ 이하로 하는 것에 의해, 상기 반응층이 그 이상으로 성장하지 않고, 계면에 머물기 때문에, 전기 저항의 상승을 효과적으로 억제할 수 있다. 상기 반응층은, 예를 들면, Al과 고융점 금속의 화합물, 구체적으로는 Al과 Mo의 화합물을 포함하는 것이다.
반응층은, 실시예에서 나타내는 바와 같이 열처리 후의 적층 구조를 갖는 배선막의 단면을 투과형 전자 현미경(이하, 「TEM」(Transmission Electron Microscope)이라고 하는 경우가 있음)으로 관찰하면 확인할 수 있다.
본 발명에 이용되는 기판은 플랫 패널 디스플레이의 분야에 통상 이용되는 것이면 특별히 한정되지 않고, 예를 들면 유리, 석영, 실리콘, SUS, Ti박 등의 금속으로 이루어지는 것을 들 수 있다.
본 발명의 플랫 패널 디스플레이는 전술한 본 발명의 배선막을 구비한 것이고, 예를 들면 액정 디스플레이, 유기 EL 디스플레이, 터치 패널, 필드 에미션 디스플레이, 진공 형광관 디스플레이, 플라즈마 디스플레이 등을 들 수 있다.
상기 플랫 패널 디스플레이에 있어서, 박막 트랜지스터의 반도체층은 저온 폴리실리콘 또는 산화물로 구성되어 있는 것이 바람직하다. 전술한 바와 같이, 이들은 그의 제작 과정 또는 막질 개선 등의 목적으로 400℃ 이상 500℃ 이하의 고온 열이력을 받는 경우가 있지만, 본 발명의 배선막을 이용하면, 내열성이나 배선 저항에 악영향을 미침이 없이, 이들 반도체층 재료에 의한 메리트를 최대한으로 향수할 수 있다. 상기 산화물로서는 특별히 한정되지 않고, 예를 들면 통상 이용되는 In, Zn, Ga 및 Sn으로 이루어지는 군으로부터 선택되는 적어도 1종의 원소를 포함하는 산화물을 들 수 있다.
본 발명을 특징짓는 상기 Al 합금 박막은 스퍼터링법으로 스퍼터링 타겟(이하 「타겟」이라고 하는 경우가 있음)을 이용하여 형성하는 것이 바람직하다. 박막의 형성 방법으로서, 예를 들면 잉크젯 도포법, 진공 증착법, 스퍼터링법 등을 들 수 있다. 이 중 스퍼터링법이, 합금화의 용이함이나 막 두께 균일성이 우수하기 때문에 바람직하다.
상기 스퍼터링법으로 상기 Al 합금막을 형성하는 경우, 상기 스퍼터링 타겟으로서, 희토류 원소, Ni 및 Co 중 적어도 1종 이상을 소정량 포함하고, 원하는 Al 합금막과 동일 조성의 Al 합금 스퍼터링 타겟을 이용하면, 조성 어긋남의 우려가 없이, 원하는 성분 조성의 Al 합금막을 형성할 수 있다. 또는 원하는 성분 조성의 Al 합금막이 되도록 복수의 스퍼터링 타겟을 이용하여 공증착시켜도 된다.
제 1 배선막의 형성에 이용되는 스퍼터링 타겟은 희토류 원소, Ni 및 Co 중 1종 이상을 0.01원자% 이상 0.2원자% 미만 포함하고, 잔부: Al 및 불가피 불순물인 Al 합금 스퍼터링 타겟이다. 바람직하게는 희토류 원소를 0.01원자% 이상과, Ni 및 Co 중 1종 이상을 0.01원자% 이상 포함하고, 합계 합금 원소 함유량이 0.2원자% 미만이며, 잔부: Al 및 불가피 불순물인 Al 합금 스퍼터링 타겟이다.
스퍼터링 타겟에는, 발명의 작용을 손상시키지 않는 범위에서, (i) Mo, Ti, Cr, W 및 Ta로 이루어지는 군으로부터 선택되는 1종 이상; (ii) Cu 및 Ge 중 1종 이상;을 전술한 양으로 포함해도 된다.
상기 스퍼터링 타겟의 제작 방법으로서, 진공 용해법이나 분말 소결법을 들 수 있지만, 진공 용해법으로의 제작이, 타겟면 내의 조성이나 조직의 균일성을 확보할 수 있는 관점에서 특히 바람직하다.
본 발명의 배선막의 배선 저항은 플랫 패널 디스플레이의 구조, 배선 룰 등에 따라서 상이하지만, 대략 5.5μΩcm 이하이고, 바람직하게는 5.0μΩcm 이하의 전기 저항률이다.
본원은 2014년 2월 7일에 출원된 일본 특허출원 제2014-022822호에 기초하는 우선권의 이익을 주장하는 것이다. 2014년 2월 7일에 출원된 일본 특허출원 제2014-022822호의 명세서의 전체 내용이 본원에 참고를 위해 원용된다.
실시예
이하, 실시예를 들어 본 발명을 보다 구체적으로 설명하지만, 본 발명은 물론 하기 실시예에 의해 제한을 받는 것은 아니고, 전·후기의 취지에 적합할 수 있는 범위에서 적당하게 변경을 가하여 실시하는 것도 물론 가능하며, 그것들은 모두 본 발명의 기술적 범위에 포함된다.
실험 1(내열성 평가)
유리 기판 상에, 기판측으로부터 차례로, Mo로 이루어지는 막 두께 70nm의 제1층, 표 1에 나타내는 조성을 갖는 막 두께 300nm의 Al-Ni-La 합금으로 이루어지는 제2층, Mo로 이루어지는 막 두께 70nm의 제1층(이하, 「제3층」이라고 함)을 순차적으로, 스퍼터링법을 이용하여 적층했다. 한편, No. 2∼No. 4의 제2층은 막에 대응한 조성을 갖는 스퍼터링 타겟을 이용하여 증착시켰다. 이때, 제2층이 표 1에 나타내는 조성이 되도록 DC 파워의 비율을 제어했다. 또한 No. 1의 제2층은 순Al 스퍼터링 타겟을 이용하여 막 두께 300nm의 순Al막을 성막했다. 제2층의 조성은 ICP 발광 분광 분석 장치를 이용하여, 정량 분석해서 확인했다. 한편, 표 중, at%는 원자%를 의미한다.
스퍼터링 조건은 이하와 같다.
DC 마그네트론 스퍼터 장치
타겟 사이즈: 4인치φ×5mmt
Ar 가스압: 2mTorr
DC 파워: 250W
극간 거리: 100mm
기판 온도: 실온
다음으로, 포토리소그래피 및 에칭에 의해, 5μm 폭의 라인 앤드 스페이스 패턴으로 형성한 후, 적외선 가열에 의해, 질소 분위기 중에서 400℃, 450℃의 각 온도에서 1시간의 열처리를 행했다.
얻어진 각 시료의 내열성을 평가했다. 상세하게는 열처리 후의 적층 배선의 사선 상방향으로부터 시료 단면을 주사형 전자 현미경(SEM: Scanning Electron Microscope)으로 관찰하여, 사이드 힐록의 유무를 조사했다. 배율은 3000∼10000배의 범위로 행하고, 사이드 힐록의 생성이 보여진 것을 ×, 사이드 힐록의 생성이 보이지 않은 것을 ○로 했다. 그 결과를 표 1에 나타낸다.
Figure pct00001
표 1로부터, No. 2∼4는 어느 가열 온도에서도 사이드 힐록의 발생은 보이지 않았다. 또한 배선 단부에도 사이드 힐록은 보이지 않았다.
한편, No. 1은 어느 가열 온도에서도 배선 단부에 사이드 힐록이라고 불리는 돌기가 고밀도로 형성되는 것이 확인되었다.
도 1∼4는 450℃로 가열한 후의 No. 1∼4의 SEM 사진인데, 도 1에 나타내는 바와 같이 No. 1은 배선 단부로부터 사이드 힐록에 상당하는 돌기(1)가 생겨 있는 것을 확인할 수 있었다. 한편, 도 2∼4에 나타내는 바와 같이 No. 2∼4에서는 돌기는 생겨 있지 않았다.
또 450℃로 가열한 후의 적층 배선의 단면을 TEM 암시야상으로 관찰한 결과를 도 5∼7에 나타낸다. 도 5∼7에 나타내는 바와 같이 제1층(3)과 제2층(4), 제2층(4)과 제3층(5) 사이에 Mo-Al의 반응층(2)이 확인되었다. 한편, 도 5∼7은 각각 No. 1, 2, 4인데, No. 1, 2, 4로 합금 원소의 첨가량이 많아질수록, 반응층의 영역이 넓어져 있는 것을 알 수 있었다.
실험 2(배선 저항 평가)
폭 100μm, 길이 10의 라인 앤드 스페이스 패턴을 형성한 것 이외에는, 상기 실험 1과 마찬가지로 해서 각 시료를 제작했다. 한편, 본 실시예에서는 극간 거리를 통상의 55mm가 아니라 100mm로 설정한 스퍼터 장치를 이용했다. 그 때문에, 본 실시예에서는 55mm의 극간 거리에서 성막한 경우와 비교해서 막 중에 혼입되는 스퍼터 챔버 내에 잔류하는 주로 산소, 질소, 수분 등의 가스 성분이 많아져, 전기 저항률이 2할 정도 높아졌다.
얻어진 적층 배선에 있어서의 제2층의 전기 저항률을 4단자법으로 측정하여 배선 저항을 평가했다. 배선 저항은 Mo와 Al의 병렬 저항이라고 생각하여, Mo의 저항률은 열처리 전후에서 12μΩcm의 병렬 저항으로 하고, 적층 배선의 막 두께비로 저항을 분배하여 뺌으로써 상기 Al 합금의 전기 저항률을 산출했다. 참고를 위해, 상기 가열 처리 전에 있어서의 24℃에서의 제2층의 전기 저항률도 마찬가지로 해서 측정했다(표 중, 「asdepo」란). 본 실시예에서는, 전기 저항률이 5.5μΩcm 이하를 배선 저항이 우수하여 합격, 5.5μΩcm 초과를 배선 저항이 높아 불합격이라고 평가했다.
Figure pct00002
이들의 결과를 도 8에 나타낸다. 도 8로부터, No. 1∼3을 이용했을 때에는, 가열 온도가 400℃, 450℃ 중 어느 것이어도, 전기 저항률을 5.5μΩcm 이하로 낮게 억제할 수 있었다.
상세하게는, 제2층에 순Al을 이용한 No. 1(도면 중, ◆)의 전기 저항률은 가열 온도가 높아지면 증가하는 경향을 나타냈지만, 그 정도는 매우 낮은 것이었다.
또한 제2층에 본 발명의 요건을 만족하는 Al 합금으로 구성된 No. 2, 3(도면 중, ■, ▲)의 전기 저항률도 가열 온도가 높아지면 증가하는 경향을 나타냈지만, 합격 기준의 전기 저항률의 범위 내로 억제할 수 있었다. 그 증가율은 순Al에 비해 높은 것이었다.
이에 비해, No. 4(도면 중, ●)는 제2층인 Al 합금막에 포함되는 합금 원소의 합계 함유량이 0.22원자%로 많은 예이며, 전기 저항률이 상승했다.
이상의 실험 1, 2의 결과로부터, 본 발명에서 규정하는 Al 합금을 포함하는 No. 2, 3의 배선막을 이용한 경우, 400℃ 이상 500℃ 이하의 고온 열이력을 받았다고 하더라도, 배선 저항의 상승이 억제되고, 사이드 힐록 등의 발생도 없어 내열성이 우수한 플랫 패널 디스플레이가 얻어지는 것이 확인되었다.
한편, 순Al을 이용한 No. 1에서는, 가열 처리 후의 전기 저항률은 가열 온도가 400℃를 초과하면 서서히 증가하는 경향이 보여졌지만, 그 정도는 매우 낮은 것이었다. 그러나, 순Al을 이용하면 내열성이 저하되어, 순Al을 이용했을 때에는, 가열 처리 후에 사이드 힐록의 발생이 보여졌다.
No. 4는 합금 원소 함유량이 과잉된 Al 합금을 제2층에 이용한 예이다. No. 4는 가열 처리에서 사이드 힐록의 발생은 보이지 않아, 내열성은 양호했지만, 도 8에 나타내는 바와 같이, 가열 처리 후의 전기 저항률은 가열 온도가 400℃를 초과하면 현저하게 증가하고, 그 증가율은 순Al과 비교하여 매우 높은 것이었다.
1: 사이드 힐록에 상당하는 돌기
2: 반응층
3: 제1층
4: 제2층
5: 제3층

Claims (8)

  1. 기판 상에 형성되는 플랫 패널 디스플레이용의 배선막으로서,
    상기 배선막은, Mo, Ti, Cr, W 및 Ta로 이루어지는 군으로부터 선택되는 적어도 1종 이상의 고융점 금속을 포함하는 제1층과;
    희토류 원소, Ni 및 Co 중 적어도 1종 이상을 0.01원자% 이상 0.2원자% 미만 포함하는 Al 합금으로 이루어지는 제2층이 적층된 적층 구조로 이루어지는 것을 특징으로 하는 플랫 패널 디스플레이용 배선막.
  2. 제 1 항에 있어서,
    상기 제1층과 상기 제2층의 계면에, 상기 고융점 금속의 적어도 1종과 Al을 포함하는 반응층을 갖는 것인 플랫 패널 디스플레이용 배선막.
  3. 제 1 항에 있어서,
    상기 Al 합금은, 희토류 원소를 0.01원자% 이상과,
    Ni 및 Co 중 적어도 1종 이상을 0.01원자% 이상 포함하는 것인 플랫 패널 디스플레이용 배선막.
  4. 제 2 항에 있어서,
    상기 반응층은 400℃ 이상 500℃ 이하의 열이력에 의해 형성되는 것인 플랫 패널 디스플레이용 배선막.
  5. 제 1 항에 있어서,
    상기 희토류 원소는 Nd, La, Gd, Dy, Y 및 Ce로 이루어지는 군으로부터 선택되는 적어도 1종 이상인 플랫 패널 디스플레이용 배선막.
  6. 제 2 항에 있어서,
    상기 반응층은 Al과 Mo의 화합물을 포함하는 것인 플랫 패널 디스플레이용 배선막.
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    기판측으로부터 차례로, 상기 제1층 및 상기 제2층의 적층 구조의 배선막이 이 순서로 형성되어 있거나, 또는 상기 제2층 및 상기 제1층의 적층 구조의 배선막이 이 순서로 형성되어 있는 플랫 패널 디스플레이용 배선막.
  8. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    기판측으로부터 차례로, 상기 제1층, 상기 제2층 및 상기 제1층의 적층 구조의 배선막이 이 순서로 형성되어 있고, 상기 제1층과 상기 제2층의 계면에는, 모두 상기 반응층이 형성되어 있는 플랫 패널 디스플레이용 배선막.
KR1020167020933A 2014-02-07 2015-01-21 플랫 패널 디스플레이용 배선막 Ceased KR20160105490A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2014-022822 2014-02-07
JP2014022822 2014-02-07
PCT/JP2015/051561 WO2015118947A1 (ja) 2014-02-07 2015-01-21 フラットパネルディスプレイ用配線膜

Publications (1)

Publication Number Publication Date
KR20160105490A true KR20160105490A (ko) 2016-09-06

Family

ID=53777754

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020167020933A Ceased KR20160105490A (ko) 2014-02-07 2015-01-21 플랫 패널 디스플레이용 배선막

Country Status (6)

Country Link
US (1) US20160345425A1 (ko)
JP (2) JP6475997B2 (ko)
KR (1) KR20160105490A (ko)
CN (1) CN105900216B (ko)
TW (1) TWI661474B (ko)
WO (1) WO2015118947A1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10186618B2 (en) * 2015-03-18 2019-01-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP6228631B1 (ja) * 2016-06-07 2017-11-08 株式会社コベルコ科研 Ａｌ合金スパッタリングターゲット
JP6325641B1 (ja) * 2016-11-30 2018-05-16 株式会社コベルコ科研 アルミニウム合金スパッタリングターゲット
JP2018204059A (ja) * 2017-05-31 2018-12-27 株式会社神戸製鋼所 フレキシブル表示装置用Ａｌ合金膜およびフレキシブル表示装置
JP7126321B2 (ja) * 2018-10-10 2022-08-26 日鉄マイクロメタル株式会社 Ａｌボンディングワイヤ
KR20220033650A (ko) * 2020-09-09 2022-03-17 삼성디스플레이 주식회사 반사 전극 및 이를 포함하는 표시 장치
CN118226323B (zh) * 2024-04-10 2024-11-22 禹创半导体(深圳)有限公司 一种面板走线检测方法、装置、设备及可读存储介质

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2733006B2 (ja) 1993-07-27 1998-03-30 株式会社神戸製鋼所 半導体用電極及びその製造方法並びに半導体用電極膜形成用スパッタリングターゲット

Family Cites Families (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4942098A (en) * 1987-03-26 1990-07-17 Sumitomo Special Metals, Co., Ltd. Corrosion resistant permanent magnet
JPH01134426A (ja) * 1987-11-20 1989-05-26 Hitachi Ltd 液晶デイスプレイ駆動用薄膜トランジスタ
JP3365954B2 (ja) * 1997-04-14 2003-01-14 株式会社神戸製鋼所 半導体電極用Ａｌ−Ｎｉ−Ｙ 合金薄膜および半導体電極用Ａｌ−Ｎｉ−Ｙ 合金薄膜形成用スパッタリングターゲット
JP3288637B2 (ja) * 1998-08-28 2002-06-04 富士通株式会社 Ｉｔｏ膜接続構造、ｔｆｔ基板及びその製造方法
WO2001034866A1 (fr) * 1999-11-09 2001-05-17 Kawasaki Steel Corporation Poudre de cermet pour revetement pulverise presentant une excellente resistance de montage et rouleau dote de ce revetement pulverise
JP4783525B2 (ja) * 2001-08-31 2011-09-28 株式会社アルバック 薄膜アルミニウム合金及び薄膜アルミニウム合金形成用スパッタリングターゲット
JP4117001B2 (ja) * 2005-02-17 2008-07-09 株式会社神戸製鋼所 薄膜トランジスタ基板、表示デバイス、および表示デバイス用のスパッタリングターゲット
US7683370B2 (en) * 2005-08-17 2010-03-23 Kobe Steel, Ltd. Source/drain electrodes, transistor substrates and manufacture methods, thereof, and display devices
US7411298B2 (en) * 2005-08-17 2008-08-12 Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel, Ltd.) Source/drain electrodes, thin-film transistor substrates, manufacture methods thereof, and display devices
JP4117002B2 (ja) * 2005-12-02 2008-07-09 株式会社神戸製鋼所 薄膜トランジスタ基板および表示デバイス
US7781767B2 (en) * 2006-05-31 2010-08-24 Kobe Steel, Ltd. Thin film transistor substrate and display device
JP2008098611A (ja) * 2006-09-15 2008-04-24 Kobe Steel Ltd 表示装置
JP4280277B2 (ja) * 2006-09-28 2009-06-17 株式会社神戸製鋼所 表示デバイスの製法
WO2008047667A1 (fr) * 2006-10-16 2008-04-24 Mitsui Mining & Smelting Co., Ltd. Film multicouche pour câblage et réalisation câblée
JP5101249B2 (ja) * 2006-11-10 2012-12-19 Ｊｆｅ鋼板株式会社 溶融Ｚｎ−Ａｌ系合金めっき鋼板およびその製造方法
JP4377906B2 (ja) * 2006-11-20 2009-12-02 株式会社コベルコ科研 Ａｌ−Ｎｉ−Ｌａ系Ａｌ基合金スパッタリングターゲット、およびその製造方法
JP2008127623A (ja) * 2006-11-20 2008-06-05 Kobelco Kaken:Kk Ａｌ基合金スパッタリングターゲットおよびその製造方法
JP4170367B2 (ja) * 2006-11-30 2008-10-22 株式会社神戸製鋼所 表示デバイス用Ａｌ合金膜、表示デバイス、及びスパッタリングターゲット
US20100170593A1 (en) * 2007-01-15 2010-07-08 Toshio Narita Oxidation resistant alloy coating film, method of producing an oxidation resistant alloy coating film, and heat resistant metal member
US20090001373A1 (en) * 2007-06-26 2009-01-01 Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel Ltd.) Electrode of aluminum-alloy film with low contact resistance, method for production thereof, and display unit
JP2009008770A (ja) * 2007-06-26 2009-01-15 Kobe Steel Ltd 積層構造およびその製造方法
JP2009010052A (ja) * 2007-06-26 2009-01-15 Kobe Steel Ltd 表示装置の製造方法
JP5143649B2 (ja) * 2007-07-24 2013-02-13 株式会社コベルコ科研 Ａｌ−Ｎｉ−Ｌａ−Ｓｉ系Ａｌ合金スパッタリングターゲットおよびその製造方法
JP4611417B2 (ja) * 2007-12-26 2011-01-12 株式会社神戸製鋼所 反射電極、表示デバイス、および表示デバイスの製造方法
JP4469913B2 (ja) * 2008-01-16 2010-06-02 株式会社神戸製鋼所 薄膜トランジスタ基板および表示デバイス
CN101911232B (zh) * 2008-02-22 2014-03-12 株式会社神户制钢所 触摸屏传感器
JP5432550B2 (ja) * 2008-03-31 2014-03-05 株式会社コベルコ科研 Ａｌ基合金スパッタリングターゲットおよびその製造方法
KR101124831B1 (ko) * 2008-03-31 2012-03-26 가부시키가이샤 고베 세이코쇼 표시 장치, 그 제조 방법 및 스퍼터링 타깃
JP5139134B2 (ja) * 2008-03-31 2013-02-06 株式会社コベルコ科研 Ａｌ−Ｎｉ−Ｌａ−Ｃｕ系Ａｌ基合金スパッタリングターゲットおよびその製造方法
JP5475260B2 (ja) * 2008-04-18 2014-04-16 株式会社神戸製鋼所 配線構造、薄膜トランジスタ基板およびその製造方法、並びに表示装置
WO2009131169A1 (ja) * 2008-04-23 2009-10-29 株式会社神戸製鋼所 表示装置用Ａｌ合金膜、表示装置およびスパッタリングターゲット
JP2009282514A (ja) * 2008-04-24 2009-12-03 Kobe Steel Ltd 表示装置用Ａｌ合金膜、表示装置およびスパッタリングターゲット
JP5308760B2 (ja) * 2008-09-30 2013-10-09 株式会社日立製作所 表示装置
JP5159558B2 (ja) * 2008-10-28 2013-03-06 株式会社神戸製鋼所 表示装置の製造方法
TW201033378A (en) * 2008-11-05 2010-09-16 Kobe Steel Ltd Al alloy film for display device, display device, and sputtering target
JP2010135300A (ja) * 2008-11-10 2010-06-17 Kobe Steel Ltd 有機ｅｌディスプレイ用の反射アノード電極およびその製造方法
JP4567091B1 (ja) * 2009-01-16 2010-10-20 株式会社神戸製鋼所 表示装置用Ｃｕ合金膜および表示装置
US20100244032A1 (en) * 2009-03-31 2010-09-30 Samsung Electronics Co., Ltd. Aluminum-nickel alloy wiring material, device for a thin film transistor and a thin film transistor substrate using the same, and method of manufacturing the thin film transistor substrate
JP2010262991A (ja) * 2009-04-30 2010-11-18 Kobe Steel Ltd 現像液耐性に優れた表示装置用Ａｌ合金膜、表示装置およびスパッタリングターゲット
KR101084277B1 (ko) * 2010-02-03 2011-11-16 삼성모바일디스플레이주식회사 유기 발광 표시장치 및 그 제조방법
JP2012015200A (ja) * 2010-06-29 2012-01-19 Kobe Steel Ltd 薄膜トランジスタ基板、および薄膜トランジスタ基板を備えた表示デバイス
JP5032687B2 (ja) * 2010-09-30 2012-09-26 株式会社神戸製鋼所 Ａｌ合金膜、Ａｌ合金膜を有する配線構造、およびＡｌ合金膜の製造に用いられるスパッタリングターゲット
KR101824537B1 (ko) * 2010-10-01 2018-03-15 삼성디스플레이 주식회사 박막 트랜지스터 및 이를 포함하는 유기 발광 디스플레이
WO2012046768A1 (ja) * 2010-10-08 2012-04-12 株式会社神戸製鋼所 Ａｌ基合金スパッタリングターゲットおよびその製造方法
JP6016083B2 (ja) * 2011-08-19 2016-10-26 日立金属株式会社 電子部品用積層配線膜および被覆層形成用スパッタリングターゲット材
JP2013084907A (ja) * 2011-09-28 2013-05-09 Kobe Steel Ltd 表示装置用配線構造
JP6089535B2 (ja) * 2011-10-28 2017-03-08 Tdk株式会社 Ｒ−ｔ−ｂ系焼結磁石

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2733006B2 (ja) 1993-07-27 1998-03-30 株式会社神戸製鋼所 半導体用電極及びその製造方法並びに半導体用電極膜形成用スパッタリングターゲット

Also Published As

Publication number Publication date
JP2015165563A (ja) 2015-09-17
CN105900216A (zh) 2016-08-24
TWI661474B (zh) 2019-06-01
JP6475997B2 (ja) 2019-02-27
WO2015118947A1 (ja) 2015-08-13
JP6630414B2 (ja) 2020-01-15
TW201543555A (zh) 2015-11-16
JP2019016797A (ja) 2019-01-31
US20160345425A1 (en) 2016-11-24
CN105900216B (zh) 2019-05-10

Similar Documents

Publication Publication Date Title
JP6630414B2 (ja) フラットパネルディスプレイ用配線膜、およびＡｌ合金スパッタリングターゲット
TWI437697B (zh) Wiring structure and a display device having a wiring structure
US8119462B2 (en) Method for forming conductive film, thin-film transistor, panel with thin-film transistor, and method for manufacturing thin-film transistor
JP4065959B2 (ja) 液晶表示装置、スパッタリングターゲット材および銅合金
US20130181218A1 (en) Wiring structure and display device
CN102265323B (zh) 显示装置
KR20100123915A (ko) 배선 구조, 박막 트랜지스터 기판 및 그 제조 방법, 및 표시 장치
US10365520B2 (en) Wiring structure for display device
EP2711973A1 (en) Al ALLOY FILM FOR SEMICONDUCTOR DEVICES
JPWO2008044757A1 (ja) 導電膜形成方法、薄膜トランジスタ、薄膜トランジスタ付パネル、及び薄膜トランジスタの製造方法
US20110309444A1 (en) THIN FILM TRANSISTOR HAVING A BARRIER LAYER AS A CONSTITUTING LAYER AND Cu-ALLOY SPUTTERING TARGET USED FOR SPUTTER FILM FORMATION OF THE BARRIER LAYER
EP2447999A1 (en) Method for depositing a thin film electrode and thin film stack
JP5491947B2 (ja) 表示装置用Ａｌ合金膜
JP2012189725A (ja) Ｔｉ合金バリアメタルを用いた配線膜および電極、並びにＴｉ合金スパッタリングターゲット
TW201834248A (zh) 半導體元件
TWI654339B (zh) Wiring film
JP5234892B2 (ja) 薄膜トランジスタ基板および表示デバイス
JP2012243878A (ja) 半導体電極構造
JP2012109465A (ja) 表示装置用金属配線膜
JP5756319B2 (ja) Ｃｕ合金膜、及びそれを備えた表示装置または電子装置
JP2017092331A (ja) デバイス用配線膜、およびＡｌ合金スパッタリングターゲット材料
JP2012243877A (ja) 半導体電極構造
JP2017139381A (ja) 表示装置用配線構造

Legal Events

Date Code Title Description
A201 Request for examination
E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

PA0105 International application

St.27 status event code: A-0-1-A10-A15-nap-PA0105

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E601 Decision to refuse application
PE0601 Decision on rejection of patent

St.27 status event code: N-2-6-B10-B15-exm-PE0601

J201 Request for trial against refusal decision
PJ0201 Trial against decision of rejection

St.27 status event code: A-3-3-V10-V11-apl-PJ0201

J301 Trial decision

Free format text: TRIAL NUMBER: 2018101000968; TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20180305

Effective date: 20190514

PJ1301 Trial decision

St.27 status event code: A-3-3-V10-V15-crt-PJ1301

Decision date: 20190514

Appeal event data comment text: Appeal Kind Category : Appeal against decision to decline refusal, Appeal Ground Text : 2016 7020933

Appeal request date: 20180305

Appellate body name: Patent Examination Board

Decision authority category: Office appeal board

Decision identifier: 2018101000968

P22-X000 Classification modified

St.27 status event code: A-2-2-P10-P22-nap-X000