[go: up one dir, main page]

KR20000011158A - 동기식 정류기로 사용되는 3-단자 전력 ｍｏｓｆｅｔ 스위치가 있는 전력 변환기 및 그 동작 방법 - Google Patents

동기식 정류기로 사용되는 3-단자 전력 ｍｏｓｆｅｔ 스위치가 있는 전력 변환기 및 그 동작 방법

Info

Publication number
KR20000011158A
KR20000011158A KR1019980709364A KR19980709364A KR20000011158A KR 20000011158 A KR20000011158 A KR 20000011158A KR 1019980709364 A KR1019980709364 A KR 1019980709364A KR 19980709364 A KR19980709364 A KR 19980709364A KR 20000011158 A KR20000011158 A KR 20000011158A
Authority
KR
South Korea
Prior art keywords
mosfet
pseudo
voltage
schottky
diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1019980709364A
Other languages
English (en)
Other versions
KR100334691B1 (ko
Inventor
리차드 케이. 윌리암스
Original Assignee
실리코닉스 인코퍼레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 실리코닉스 인코퍼레이티드 filed Critical 실리코닉스 인코퍼레이티드
Publication of KR20000011158A publication Critical patent/KR20000011158A/ko
Application granted granted Critical
Publication of KR100334691B1 publication Critical patent/KR100334691B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D48/00—Individual devices not covered by groups H10D1/00 - H10D44/00
    • H10D48/30—Devices controlled by electric currents or voltages
    • H10D48/32—Devices controlled by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H10D48/36—Unipolar devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/668—Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of DC power input into DC power output
    • H02M3/02—Conversion of DC power input into DC power output without intermediate conversion into AC
    • H02M3/04—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters
    • H02M3/10—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H02M3/1588—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load comprising at least one synchronous rectifier element
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of AC power input into DC power output; Conversion of DC power input into AC power output
    • H02M7/02—Conversion of AC power input into DC power output without possibility of reversal
    • H02M7/04—Conversion of AC power input into DC power output without possibility of reversal by static converters
    • H02M7/12—Conversion of AC power input into DC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/21—Conversion of AC power input into DC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/217—Conversion of AC power input into DC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/351—Substrate regions of field-effect devices
    • H10D62/357—Substrate regions of field-effect devices of FETs
    • H10D62/364—Substrate regions of field-effect devices of FETs of IGFETs
    • H10D62/378—Contact regions to the substrate regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Dc-Dc Converters (AREA)
  • Electronic Switches (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 전력 변환기 및 다른 회로내에서의 동기식 정류기 또는 전압 클램프로서 사용되는 전력 MOSFET 스위치에 관한 것으로, N-채널 전력 MOSFET(M2)를 소스와 보디가 서로 연결되고 드레인에 비해 양의 전압에서 바이어스되게 제조되는데, 상기 게이트는 게이트를 소스 또는 상기 MOSFET의 채널을 완전히 턴-온 시키는 전압(VCP) 중 하나와 선택적으로 연결하는 스위치(1184)에 의해 제어되며, 상기 게이트가 소스와 연결되면, 이 장치는 더 낮은 전압에서 턴-온되고 종래의 PN 다이오드 보다 더 낮은 저항을 제공하는 "의사-쇼트키" 다이오드와 같은 기능을 하고, 상기 게이트가 양의 전압과 연결되면, 상기 MOSFET의 채널은 완전히 턴-온되는데, 이 MOSFET 스위치는 "BBM" 간격내의 전력 손실 및 저장된 전하를 줄이는 전력 변환기내의 동기식 정류기로서 사용하는데 특히 적합한 것을 특징으로 한다.

Description

동기식 정류기로 사용되는 3-단자 전력 ＭＯＳＦＥＴ 스위치가 있는 전력 변환기 및 그 동작 방법.
관련 출원
본 출원은 현재 출원 계류중인 출원번호 제08/648,334호 및 제08/649,747호와 관련된 출원이다.
반도체 장치는 전력 전기회로에서 전류 스위치로서 종종 사용되고 있다. 이러한 장치들에는 보통 PN 접합 또는 다이오드가 포함되어 있는데 상기 회로내에서 발생하는 어느 전압 스파이크에 의해 순방향 도전 또는 애벌런치 브레이크다운으로 구동될 수 있게된다. 전력 MOSFET 등의 스위치 장치의 일반적인 공통 타입이 1980년대부터 크게 논의되어오고 있다. 일반적인 소스-보디가 단락되어 이루어진 어느 MOSFET 에는 그 드레인과 보디 영역사이의 접합에 기생 PN 접합이 있다. 상기 기생 다이오드를 "반-병렬(anti-parallel)" 이라 부르곤 하는데, 그 이유는 이것이 MOSFET 의 채널을 통해 전류 경로와 병렬을 이루긴 하지만 보통 역-바이어스가 되기 때문이다.
상기 전력 MOSFET 내의 반-병렬 다이오드는 여러 방법으로 순-바이어스될 수 있다. 예를들어, 회로내의 전기적 방전(ESD)이 순-바이어스를 일으기키도 한다. 또한, 전력이 매우 큰 전기 회로에서는, 상당한 양의 전류가 흐르는 경로에서의 인덕턴스가 그 단자을 지나는 전압의 빠른 변화를 상기 인덕턴스가 상기 흐르는 전류의 양 내에서 어느 변화도 없도록 하는 것처럼 생성하게 된다. 널리 알려진 식 VL= L dI/dt 이 이러한 현상을 설명하는 것이며 인덕터 내의 전류의 감소, 또는 인덕터와 직렬인 스위치의 열림상태를 나타내고 있고, VL값은 음의 값이되는데, 즉 그 단자을 지나가는 전압의 극성이 바뀌게 되는 것이다. 만일 바뀐 전압의 양이 공급 전압을 넘어서게 되면, 어느 회로 접합점의 수(회로이론에서는 보통 "노드"로 부름)는 그 전력 공급 전압의 범위를 넘어서는 전위에 도달할 수 있다. 이러한 예에서, MOSFET 스위치내의 반-병렬 PN 다이오드는 일시적으로 순-바이어스가 될 수 있다.
모터 장치를 예로들면, 모터 권선과 직렬로 연결된 MOSFET 를 잠그는 것은 유도성 플라이백(inductive flyback)을 일으키게 된다. 푸쉬-푸쉬(즉, 하프브리지) 장치에서는, 두 개의 스위치가 공급선 사이에서 서로 겹쳐 쌓여있는데, 상기 모터와 연결된 스위치 사이의 중심점에 놓여있다. 일반적으로, 위쪽의 스위치는 아래쪽의 스위치가 턴-오프되면 턴-온 되고, 그 반대의 경우에도 그러하다. 그러나 실제에 있어서, MOSFET는 동시에 스위치 될 수 없는데, 왜냐하면 온-상태에서의 오버래핑의 위험이 상기 공급선 사이의 치명적인 "통과" 전류를 발생시키기 때문이다. 그러므로, 보통 3-상태(tri-state)로 불리는 어느 한 스위치의 턴-온과 다른 스위치의 턴-오프 사이의 "브레이크-비포-메이크(break-before-make)(이하 "BBM"이라 함)" 간격을 짧게 할 필요가 있다. 따라서, 아래쪽 스위치의 턴-오프(위쪽 스위치의 턴-오프) 다음에 상기 모터 권선은 상기 공급선상의 전압에 그 출력(중심점)을 구동시키고 위쪽의 MOSFET 내의 상기 반-병렬 다이오드를 순-바이어스 시키며; 반대로, 위쪽 스위치를 턴-오프(아래쪽 스위치는 계속 턴-오프) 다음에는 상기 모터 권선은 그라운드 아래의 전압으로 상기 출력을 구동시키고 아래쪽의 MOSFET 내의 상기 반-병렬 다이오드를 순-바이어스 시킨다. 다시 말하면, 상기 3-상태 동안, 유도성 로드가 상기 하프브리지내의 두 개의 반-병렬 다이오드 중 하나를 필수적으로 순-바이어스 시키게 된다. 상기 반-병렬 다이오드내의 도전성은 피할 수 없다.
스위칭-모드 DC-DC 변환기 및 다른 전력 공급기내에서 사용되는 회로와 같은 다른 회로에서는, 스위칭 MOSFET 내의 상기 반-병렬 다이오드는 일부러 도전성 있게 만든다. 이로한 회로에서, MOSFET 는 정류기의 방식의 방향으로 연결되어 변횐기의 "스위치"가 열릴 때 마다 그의 기생 다이오드가 도전되게 한다. MOSFET의 게이트는 동기화 되어 상기 반-병렬 다이오드가 순-바이어스될 때 마다 (그의 채널을 통해) 그의 다이오드로부터 MOSFET 전류를 흐르기 않게 한다. 그러므로, MOSFET를 종종 "동기식 정류기"로 설명하곤 한다. 그러나, 다시 상기 기생 다이오드가 도체가 되는 시간 및 MOSFET의 게이트가 MOSFET의 채널을 턴-온으로 구동시키는 시간 사이에 BBM 간격이 요구된다. 상기 BBM 간격 동안에, MOSFET의 게이트는 상기 채널을 턴-온 시키도록 바이어스된다.
그래서, 이러한 회로 타입에서는 일반적으로, MOSFET 내의 기생 PN 다이오드가 도전되는 동안 및 MOSFET(또는 그 회로내의 다른 MOSFET)가 턴-온 되어 전류 흐름을 다이오드로부터 채널로 돌리기 전에 어느 간격이 있어야 한다. 기생 다이오드 용량은 대부분의 유도성 전력 회로에서는 피할 수 없는 것이다.
순-바이어스가 되면, PN 다이오드는 캐리어가 많은 장치와 비교할 때 긴 복구시간을 가지는 캐리어가 적은 장치가 된다. 상기 PN 다이오드가 순-바이어스인 동안, 적은 캐리어들은 상기 PN 다이오드내에 저장된다. 상기 PN 다이오드가 일단 다시 역-바이어스가 되는 경우에는, 상기 저장된 소수의 캐리어들이 상기 PN 다이오드의 역 복구시간(즉, 순-바이어스 다이오드가 상기 역 방향에 인가되는 전압을 막는데 걸리는 시간)을 증가시킨다. 더욱이, 상기 소수의 캐리어가 역-바이어스 상태에서 제거되고 나면, 빠른 전압 전이(즉, 큰 dt/dv)가 발생하게 되고, 공급 전압을 초과하는 전압 스파이크가 발생하기도 한다.
동일한 현상이 MOSFET 내의 반-병렬 다이오드에 적용되며 MOSFET 의 기능을 떨어뜨릴 수 있어서 기생 PN 다이오드를 일시적으로 순-바이어스 시켜야 한다. Ⅰ사분면에서 N-채널 MOSFET 가 동작하는 동안(여기서 소스 단자은 드레인 단자보다 더 낮은 전압으로 연결되어 있음), 상기 기생 다이오드는 역-바이어스가 되고 전류를 흐르기 않게 된다. 그러나, 만일 MOSFET가 Ⅲ사분면에서 동작해야 하는 경우에는(여기서 상기 소스 단자은 드레인 단자보다 더 높은 전압과 연결되어 있음), 상기 기생 다이오드는 순-바이어스가 될 것이고 소수의 캐리어가 있는 전류가 흐르게 될 것이다. (주의. 본 명세서에서 달리 언급하지 않는 이상, MOSFET는 드레인/소스 단자과 단락되어 있으며, 상기 단락된 단자은 이후 "소스"로 그리고 단락되지 않은 단자은 "드레인"으로 언급할 것이다. 그 구조보다는 그들의 전기적 기능에 관련되는 상기 소스 및 드레인이란 말에서, "전기적 소스" 또는 "전기적 드레인"이란 표현도 사용될 것이다. N-채널 MOSFET에서, 상기 "전기적 소스" 는 상기 "전기적 드레인" 보다 더 음이 된. P-채널 MOSFET 에서는 그 반대이다.)
MOSFET 가 Ⅰ사분면의 동작으로 돌아오면, 상기 저장된 전하는 MOSFET의 드레인-소스 전류에 의해 흡수될 것이다. 따라서, 온-오프 전이동안 스위칭 시간 및 MOSFET의 관련 전력 손실은 증가할 것이다. 더욱이, 상기 저장된 전하 모두가 흡수되는 수간 빠른 전압 전이(즉, 큰 dv/dt)가 발생하기도 한다. 상기 큰 dv/dt 는 MOSFET 에서 스냅백(snapback) 문제를 초래할 수 있고(원하지 않는 바이폴라 트랜지스터 작용의 형태), 또는 집적회로내의 래첩(latchup) 상태를 트리거하기도 한다(상기 장치의 제어를 할 수 없음).
만일 MOSFET가 집적회로(IC)의 일부분인 경우에는, 상기 기생 다이오드를 통해 흐르는 전류는 소수 캐리어가 IC의 기판으로 주입되게 하기도 한다. 이러한 소수 캐리어들은 상기 기판을 통해 이동할 수 있고, 상기 IC 를 통한 다른 장치에서 래치업 또는 스냅백 등과 같은 여러 문제를 일으키게 된다.
더욱이, 상기 기생 다이오드를 통과하는 전류는 상기 IC 의 다른 영역에서 소수 캐리어가 되는 전하를 유도할 수 있다. 이 상태에서는 IC 내에 전압 저하가 발생하게 되는데 이것은 래치업 문제를 일으킬 수 있는 IC 내의 "그라운드 바운스(ground bounce)" 상태(즉, 부분적으로 그라운드 전위로 변하는 상태)를 만들어 낸다.
MOSFET 의 상기 기생 다이오드에 의해 발생되는 상기 문제를 피하기 위해, Ⅲ사분면 동작동안 상기 MOSFET의 기생 다이오드를 통과하는 전류를 상기 다이오드와 병렬로 단락 장치를 놓음으로서 상기 기생 다이오드와 단락시킬 수 있다. 더욱이, 상기 단락 장치는 다른 PN 다이오드와도 병렬로 사용될 수 도 있어서 PN 다이오드의 소수 캐리어에 의해 야기된 문제점들을 막을 수 있다. 이상적으로는, 상기 단락 장치는 상기 PN 다이오드가 역-바이어스인 때는 전류가 흐르기 않아야 되고 그리고 상기 PN 다이오드가 순-바이어스인 때는 상기 PN 다이오드보다 더 낮은 전압에서 턴-온 되어야 한다. 실리콘의 물리적 성질로 인해, 실리콘 PN 다이오드는 0.6 내지 0.8V 의 턴-온 전압을 가진다. 이 범위네에서는, 더 높은 순-바이어스 전압은 더 높은 전류 밀도 및 더 많이 저장된 소수 캐리어 전하에 해당한다. 그러므로, 상기 단락 장치는 0.6V 이하의 턴-온 전압을 가져야 한다. 더욱이, MOSFET의 기생 다이오드를 위해서, 상기 단락 장치는 적은 복구시간을 가져서 MOSFET의 턴-오프 시간이 상기 단락 장치에 의해 감소되지 않도록 하여야 한다.
당 기술분야에서는 잘 알려진 쇼트키 다이오드(Schottky diode)를 그런 단락 장치로 사용한다. 쇼트키 다이오드는 낮은 턴-온 전압(보통 0.2 내지 0.3볼트), 빠른 턴-오프, 그리고 쇼트키 다이오드가 역-바이어스가 될 때의 비-용량성을 가지고 있다. 따라서, 쇼트키 다이오드는 상기 단락 장치의 기능를 수행하는데 사용될 수 있다.
그러나, IC에 쇼트키 다이오드를 부가하는데는 추가의 단계가 필요하다. 특히, 쇼트키 다이오드를 제조하기 위해서는 금속-실리콘 장벽이 형성되어야 한다. 쇼트키 다이오드를 위한 적절한 특성을 얻기 위해서, 상기 배리어 금속은 다른 절차 단계에서 사용되는 금속, 예를들어 금속 옴 접촉 등의 금속과는 달라야 한다. 이러한 추가 단계는 추가 비용이 들고 IC 를 복잡하게 만든다.
선택적으로, 이산 쇼트키 다이오드를 MOSFET 또는 다중-칩 솔루션으로 상기 IC의 PN 다이오드와 병렬로 연결할 수 있다. 그러나, 이러한 연결 타입에서는 접속선 내에 많은 저항, 캐패시턴스, 및 인덕턴스가 존재하게 되어 쇼트키 다이오드의 턴-온을 지연시킴으로서 쇼트키 다이오드 전에 상기 기생 또는 하나의 PN 다이오드가 턴-온 된다. 더욱이, 이산 쇼트키 다이오드의 시용은 이상적인 것이 못되는데, 그 이유는 상기 기생 또는 하나의 다이오드의 클램핑이 상기 쇼트키 다이오드를 가능한 한 상기 기생 또는 하나의 다이오드와 가깝게 놓음으로서 국부적으로 되어야 하기 때문이다.
따라서, 필요한 것은 추가의 단계 없이 IC 내에 실리콘 다이오드보다도 낮은 턴-온 전압을 가지고 있으며, 순-바이어스로부터 역-바이어스 상태까지 스위치 되었을 때 빠른 복구 시간을 가지며, 역-바이어스 하에서는 비-도전성인 단락 장치를 제조할 수 있어야 하는 것이다. 이상적으로는 상기 단락 장치는 그장치의 온-저항 또는 전류 밀도와 상관없이 파워 MOSFET 자체내에 합병될 수 있다.
발명의 요약
본 발명은 MOSFET 의 보디와 드레인(전기적 소스) 사이의 PN 접합이 부분적으로 순-바이어스가 되는 때 MOSFET에서 발생하는 "보디 효과(body effect)"를 사용한다. 이 보디 효과를 사용한 결과, MOSFET의 임계 전압이 감소하여 게이트에 인가되는 상대적으로 적은 전압이 상기 보디-드레인 접합에서 형성된 기생 전압에 비해 상기 MOSFET의 채널을 통해 전류가 잘 흐르게 할 수 있게 되었다. 예를들어, N-채널 MOSFET 에서, 상기 보디가 드레인에 비해 작은 양의 바이어스로 주어지는 경우(예를들어 0.05-0.6V), MOSFET의 채널을 턴-온 시키는데 필요한 게이트-소스 전압(Vgs)이 감소한다. P-채널 MOSFET 에서는, 보디가 상기 드레인에 비채 적은 음의 바이어스로 주어지면, 상기 채널을 턴-온 시키는데 필요한 상기 Vgs는 절대적으로 감소하게 된다(즉, 적은 음의 Vgs가 요구됨).
본 출원 및 앞서 언급한 두 출원(출원 번호 제08/648,334호 및 출원 번호 제08/649,747호)은 모두 상기 보디 효과에 의해 MOSFET 의 임계 전압을 낮추고 있다.
상기 출원 번호 제08/648,334호에서 설명된 MOSFET 의 2-단자 버전에서는, 상기 MOSFET 의 소스, 보디 및 게이트는 서로 단단히-감겨있고, 하나의 전압 공급이 드레인-소스 전압(Vds), 게이트 바이어스 및 보디 바이어스를 제공한다. N-채널을 가정하면, Ⅰ사분면에서 전류를 막는 것은 Vds가 양이고, Ⅲ사분면에서 전류를 통하게 하는 것은 Vds가 음이며, 비록 쇼트키 다이오드의 턴-온 전압 만큼 적은 전압이 필요하지는 않지만, 보통의 PN 다이오드의 턴-온 전압보다 낮은 전압을 가지는 다이오드와 같은 기능을 한다. 이러한 특성들을 인식하면서, 상기 2-단자 버전은 본 명세서에서 "의사-쇼트키 다이오드"로 언급되며, 이 이름은 가변 저항과 같은 진정한 쇼트키 다이오드에 더 가까운 기능하에서 MOSFET 동작의 물리성을 설명하는 것으로도 인식될 것이다.
의사-쇼트키 다이오드가 2-단자 장치이기 때문에, 그의 게이트 구동을 하는데 어떠한 타이밍도 포함되지 않는다. 다수의 캐리어에 의존하여, 의사-쇼트키 다이오드는 저장된 소수의 캐리어로 인한 어려움도 겪지 않게되어 짧은 복구 시간을 가지게 된다.
상기 출원 번호 제08/649,747호에 설명된 4-단자 버전에서는, 상기 소스, 보디, 드레인 및 게이트는 각 각 독립적으로 제어된다. MOSFET는 두 모드로 동작하는데: 그의 게이트 및 보디가 독립적으로 양의 전위로 바이어스되어 MOSFET의 채널을 바꾸고 그의 보디와 그의 소스 사이에 부분적인 순-바이어스(Vsb<0)가 되게 하는 온-상태; 및 MOSFET가 Ⅰ사분면에서 동작하는 경우, 상기 독립적으로 제어가능한 순-바이어스가 그의 소스-보디 접합에 인가되어 임계전압을 낮춤으로서 Vab=0 인 경우와 비교할 때 드레인 전류를 증가시키게 되는 오프-상태가 그것이다. 상기 오프-상태에서는, 드레인 전위에 의존하여 MOSFET는 순-바이어스된 의사-쇼트키 다이오드와 같은 방식으로 Ⅲ사분면에서 동작하거나 또는 Ⅰ사분면내의 오프-다이오드처럼 동작한다.
본원은 MOSFET의 3-단자 버전을 설명하는 것인데, 그의 소스 및 드레인은 서로 단락되어 있긴 하지만 게이트는 독립적으로 제어된다. 이 3-단자 버전은 두 모드에서 동작하는데: 그 첫 번째 동작모드에서는, MOSFET의 게이트가 그의 소스 및 보디와 전기적으로 결합되고, 장치가 의사-쇼트키 다이오드와 거의 같게 동작하고; 즉, Ⅲ사분면에서는, 이 장치는 전류가 흐르게 되고 종래의 PN 다이오드의 전압보다 낮은 전압 드롭을 제공한다. 두 번째 동작모드에서는, 그의 게이트가 더 높게 구동하여(N-채널 장치로 가정함) 그의 채널을 아주 완전히 턴-온 되게 한다. 다음으로 이 장치는 통상의 MOSFET 처럼 동작하지만, Ⅲ사분면에서 동작하는 경우에는 그의 임계 전압이 그의 보디-드레인 접합의 부분적인 순-바이어스 때문에 감소하게 된다. Ⅰ사분면에서의 동작에서는, 이 장치는 통상의 MOSFET 처럼 동작한다.
명확하게 하기위해, 상기 3-단자 버전을 본 명세서에서는 이후 "의사-쇼트키 동기식 정류기"로 언급하도록 하겠다. 앞서 설명한 동작의 첫 번째 모드(여기서 상기 장치는 2-단자 장치 효과였음)는 때때로 상기 의사-쇼트키 동기식 정류기의 "의사-쇼트키 상태"로 언급되기도 할 것이며, 두 번째 동작 모드는 상기 의사-쇼트키 동기식 정류기의 "MOSFET 상태" 로 언급될 것이다. 이후 설명할 세 번째 동작 모드에서는, 상기 MOSFET 의 게이트가 소스-보디에 독립적으로 바이어스되어 채널이 완전히 턴-오프 되는 때 "다이오드 상태"로 언급될 것이다.
의사-쇼트키 동기식 정류기의 수행능력은 보디 효과가 최대가 되고 임계 전압이 최소가 되는 정도로 향상된다. 목적은 채널 전류대 상기 보디-드레인 다이오드(PN 접합) 전류의 비를 최대로 하고, 도전상태 동안 보디-드레인 전압을 최소로 하는 것이다. 일반적으로 말해서, 상기 MOSFET 는 높은 이득(Gm), 낮은 온-저항(Rds), 그리고 낮은 임계 전압(Vl)을 가지고 있다. 분명한 것으로서, 상기 "낮은 온-저항"이란 말은 그의 의사-쇼트키 상태에서 상기 의사-쇼트키 동기식 정류기가 채널의 표면이 완전히 바뀌지 않기도 하는 상태에서 전류를 흐르게 하기 때문에 어느정도는 일반적인 표현은 아니라 하겠다.
의사-쇼트키 동기식 정류기는 많은 사용용도를 가지고 있다. 적절한 실시예에서, 의사-쇼트키 동기식 정류기는 로드로의 전기적 전력의 흐름을 제어하는 스위치로서 동작한다. MOSFET의 소스 및 보디는 서로 단락되어 있고, 게이트는게이트와 소스를 연결하는(의사-쇼트키 상태) 또는 MOSFET의 채널이 완전히 턴-온(MOSFET 상태)되는 전압과 연결하는 스위치에 의해 제어된다. 의사-쇼트키 동기식 정류기는 특히 스위칭-모드 전력 변환기에 적합한데, 예를들어 이 장치는 동기식 정류기 역할을 하였던 종래의 MOSFET 대신 사용될 수 있다. 상기 동기식 정류기가 턴-온 되기 전 발생하는 상기 "BBM" 간격에서, 상기 장치는 낮은 임계 전압을 가지는 의사-쇼트키 상태에서 동작하여 전력 손실 및 저장된 전하를 감소시킨다. 게이트를 소스(예를들어, 그라운드가 아닌)와 바이서스 시킴으로서 전류가 그의 기생 반-병렬 다이오드를 통하는 것이 아니라 MOSFET 의 채널을 통해 흐르게 된다. 상기 채널을 통과하는 전압 강하가 상기 반-병렬 다이오드를 기나가는 전압 강하보다 충분히 더 낮기 때문에, 상기 동기식 정류기 내의 IV 전력 손실은 감소되고, 종래의 MOSFET 의 본래의 PN 다이오드내에 저장된 전하에 관련된 문제들은 감소되거나 가상적으로 제거된다.
상기 BBM 간격의 끝에서는, 상기 의사-쇼트키 동기식 정류기는 게이트가 구동되어 MOSFET를 완전히 턴-온 시키는 MOSFET 상태로 이동한다.
그의 의사-쇼트키 상태에서는 의사-쇼트키 동기식 정류기는 보통의 PN 다이오드보다 더 낮은 전압에서 턴-온되기 때문에, 다른 다이오드를 지나가는 전압 및 트랜지스터를 클램프하는데 사용되기도 하고 상기 다른 다이오드내의 저장기 및 순방향 상태, 소수의 캐리어 접합, MOSFET 스냅백, 및 IC 칩의 래첩을 나타낼 수 있는 상태가 된다.
의사-쇼트키 동기식 정류기는 낮은 임계 전압, 높은 보디 도우펀트 밀도, 짧은 채널 길이 및 유닛 영역당 큰 게이트 폭을 가지는 것으로 디자인 되어야 한다. 임계 조정 이온 임플랜테이션은 보통 상기 임계 전압을 증가시키게 되는 그러한 요소들(예를들어, 높은 보디 도우핑)의 효과를 오프셋하는데 필요하다. 본 발명의 한 측면에 따르면, 외부 장치에서 상기 임계 조정 이온 임플란테이션 게이트를 형성하기 전에 수행된다. 본 발명의 다른 측면에 따르면, 큰 "루트 Dt" 처리(D는 도우펀트의 확산도이고 t는 시간이다)를 요구하는 장치에서, 상기 임계 조정 임플란테이션은 산화 게이트 및 게이트(길고, 높은 온도의 용광로 동작)를 통해 이루어지거나 또는 세슘과 같이 상대적으로 이동하기가 어려운(느린 확산) 이온을 상기 게이트 형성 전에 상기 산화 게이트로 유도함으로서 수행된다.
상기 산화 게이트 층의 두께에 대한 디자인 기준은 그의 의사-쇼트키 상태내의 장치의 수행능력의 최적화 사이에서 절충을 요구하는데, 두꺼운 산화 게이트 층을 사용하여 상기 보디 효과을 향상시키는 것에 의해 임계 전압을 감소시키고, 그의 MOSFET 상태내의 장치의 수행능력을 최적화 시키고, 얇은 산화 게이트막을 사용하여 상기 장치의 온-저항을 최소화 시킨다. 또한, 상기 드레인의 디자인은 그의 MOSFET 동작 상태내의 상기 의사-쇼트키 동기식 정류기상의 온-저항을 줄이는데 중요하다.
본 발명은 전력 변환기 및 다른 회로내에서의 동기식 정류기 또는 전압 클램프로서 사용되는 전력 MOSFET 스위치에 관한 것이다.
도 1A 내지 1D는 2-터미널 장치로서 MOSFET를 접속하는 네 개의 가능한 방법을 나타내는 회로도,
도 1E 내지 1H는 각각 도 1A 내지 1D에 도시된 방법의 전기적 특성을 나타내는 그래프,
도 2는 MOSFET의 임계 전압(Vt)을 MOSFET의 소스-보디 전압(Vsb)의 함수로서 나타내는 그래프,
도 3은 드레인 전류(Id)를 다양한 게이트 바이어스의 레벨에서 드레인-소스 전압(Vds)의 함수로서 나타내는 그래프,
도 4A 내지 4B는 의사-쇼트키 다이오드와 스레시홀드 접속된 MOSFET의 IV특성을 비교하는 그래프,
도 5A 내지 5B는 쇼트키 다이오드, 의사-쇼트키 다이오드, 및 이상적인 PN 다이오드의 IV 특성을 비교하는 그래프,
도 6은 다양한 Vt조건하에서 의사-쇼트키 다이오드의 전압 강하를 나타내는 그래프,
도 7A는 MOSFET의 기생 다이오드에 의해 야기되는 스냅백 문제의 한 유형을 나타내는 그래프,
도 7B는 MOSFET의 기생 다이오드에 의해 야기되는 CMOS 래치업 문제를 나타내는 그래프,
도 8은 N-채널 MOSFET 내의 기생 다이오드에 의한 소수 캐리어의 주사에 의해 야기되는 다이오드 복구 스냅백을 방지하기 위한 의사-쇼트키 동기식 정류기의 사용을 나타내는 IC의 단면도,
도 9는 N-채널 MOSFET 내의 기생 PNP 바이폴라 트랜지스터의 스냅백을 방지하기 위한 의사-쇼트키 동기식 정류기의 사용을 나타내는 IC의 단면도,
도 10은 기생 다이오드에 의한 기판으로의 소수 캐리어의 주사에 의해 야기되는 IC의 래치업을 방지하기 위한 의사-쇼트키 동기식 정류기를 나타내고,
도 11A 내지 11F는 전력 변환기내에서 의사-쇼트키 동기식 정류기의 다양한 사용을 나타내는 회로도,
도 12A 내지 12C는 집적된 형태의 의사-쇼트키 동기식 정류기의 세 가지 사용을 나타내는 단면도,
도 13은 의사-쇼트키 동작이 가능한 능동 MOSFET와 합쳐진 의사-쇼트키 동기식 정류기(소스-게이트 접속이 기호로 도시된)의 단면도,
도 14 내지 14E는 외부 MOSFET에 기초한 의사-쇼트키 동기식 정류기의 형성방법을 나타내는 단면도,
도 14F는 도 14E의 의사-쇼트키 동기식 정류기의 도우펀트의 농도 프로파일을 나타내는 그래프,
도 14G는 도 14의 의사-쇼트키 동기식 정류기의 도우펀트의 다른 농도 프로파일을 나타내는 그래프,
도 15A 내지 15C는 수직 DMOSFET에 기초한 의사-쇼트키 동기식 정류기의 형성 방법을 나태는 단면도,
도 15D는 도 15C의 의사-쇼트키 동기식 정류기의 도우펀트 농도 프로파일을 나타내는 그래프,
도 16은 의사-쇼트키 동기식 정류기의 터미널간의 전압 대 전류(단위 게이트 폭당)의 로그를 임계 접속된 MOSFET(도 1B)와 비교한 것을 나타내는 그래프,
도 17은 의사-쇼트키 정류기의 전류밀도를 3산화 게이트 두께(임계 전압이 있고 다이오드의 전압이 일정하게 유지되는)를 위한 보디 도핑 농도의 함수로 나타낸 그래프,
도 18은 의사-쇼트키 동기식 정류기내의 동일 전류밀도의 선을 보디 도핑 농도 및 산화 게이트 두께(스레시홀드 전압이 있고 정류기의 전압이 일정하게 유지되는)의 함수로 나타낸 그래프,
도 19는 의사-쇼트키 동기식 정류기내의 3개의 다른 전류 밀도를 얻기 위해 필요한 산화 게이트 두께, 보디 도핑 농도 및 임계 조정 선량을 나타내는 두 세트의 곡선을 포함하는 그래프,
도 20은 의사-쇼트키 동기식 정류기의 역 복구 특성을 보통의 P-N 다이오드의 그것과 비교한 그래프,
도 21은 의사-쇼트키 동기식 정류기의 측정된 역 복구 시간 및 최대 역 전류를 보통의 P-N 다이오드의 그것과 비교한 그래프,
도 22A 및 22B는 다양한 형태의 스위칭에 뒤따른 복구 기간동안 동기식 정류기내의 전압 및 전류 파형을 나타내는 그래프이다.
의사-쇼트키 동기식 정류기는, 보디 다이오드 포워드 바이어스 및 그 게이트가 향상되어 동작되는 낮은-임계 전압 MOSFET내에 나타나는 현상을 이용하여 동작한다. 이 현상을 이해하기 위해서는, 두 개의 단자에 접속되는 MOSFET의 가능한 배치를 고려하는 것이 도움이 된다.
도 1A 내지 1D는 2단자 장치로서 가능한 4개의 N-채널 MOSFET(100)를 나타내고, 도 1E 내지 1H는 이들 장치의 관련 IV그래프를 나타낸다. 전술한 바와같이, 보디가 MOSFET의 드레인/소스 단자에 단락되는 트랜지스터를 설명하는데 있어서의 혼들을 피하기 위해, 단락된 단자은 소스로 부르고 비-단락된 단자은 드레인으로 부르기로 한다.
따라서, 도 1A에 도시된 MOSFET(100)에 있어서, 소스 단자는 "103"으로 표시되고 드레인 단자는 "112"로 표시되었다. MOSFET(100)은 또한 보디(106) 및 게이트(109)를 포함한다. 도면 부호 "115"는 MOSFET(100)에 고유한 반-병렬 다이오드를 나타낸다. 도 1A에 도시된 바와같이, 게이트(109), 보디(106) 및 소스 단자(103)은 음 전압에 접속되고 반면에 드레인 단자(112)은 양 전압에 접속된다. 게이트(109)가 최대 음전위로 바이어스되기 때문에, MOSFET의 채널은 작동하지 않는다. 또한, 기생 다이오드(115)는 역-바이어스되어 동작하지 않는다. 정상적인 조건하에서 전압이 반-병렬 다이오드(115)의 브레이크다운 전압에 도달할 때까지 MOSFET를 통한 전류 흐름이 없기 때문에, 이 현상은 "오프" 현상으로 불린다. 도 1A에 도시된 바와같이 접속된 MOSFET(100)의 IV 특성이 도 1E에 도시되어 있으며, 도 1E에서 드레인-소스 전압(VdsA)이 항복 전압(BVdh)에 도달할 때 급격한 전류증가를 나타낸다.
도 1B에 도시된 배치에 있어서, 게이트(109)와 드레인 단자(112)은 양 전압에 연결되고, 반면에 보디(106) 및 소스 단자(103)은 음 전압에 연결된다. 기생 다이오드(115)는 역-바이어스된 채로 유지되고 비동작성이다. 그러나, 게이트(109)가 양 전력 단자에 연결되기 때문에, 전압이 MOSFET의 임계 전압(Vt)에 도달하면 전류는 채널을 통해 흐르게된다. 이는 "임계 접속"조건이라 부른다. 도 1B와 같이 접속된 MOSFET(100)의 IV특성이 도 1F에 도시되어 있으며, 여기서 Vds가 대략 0.8V에 도달할 때 급격한 전류증가를 나타낸다. 이러한 접속이 MOSFET 임계 전압의 빠른 측정을 제공하는 반면에, 장치의 진정한 임계 전압은 여러 가지로 설명되는 외삽법에 의해 정해져야 한다. 일반적으로, 이들 방법은 Vds가 작은 선형 동작을 위한 (선형적 페이퍼 상에서) Vgs에 대한 ID의 선과, Vgs가 큰(수볼트)포화 영역 내에서의 동작을 위한 Vgs에 대한 ID 1/2의 선을 포함한다.
도 1C는 "다이오드 접속" 조건을 나타낸다. 소스 단자(103) 및 보디(106)는 양 전압에 접속되고 게이트(109) 및 드레인(112)은 음 전압에 접속된다. 게이트(109)가 최대 음전위에 접속되기 때문에, MOSFET(100)의 채널은 전류가 흐르지 않는다. 그러나, 순-바이어스된 기생 다이오드(115)는 자신의 턴-온 전압(Vdiode)(0.6-0.8볼트)에서 도전하기 시작한다. 도 1C에 도시된 바와같이 접속된 MOSFET(100)의 IV 특성은 도 1G에 도시되어 있으며, Vds가 Vdiode에 도달했을 때 급격한 전류증가를 나타낸다.
도 1D는 본 발명의 "의사-쇼트키" 다이오드의 배치를 나타낸다. 게이트(109), 소스 단자(103), 및 보디(106)는 모두 양 전압에 접속되고, 드레인 단자(112)만이 음 전압에 접속된다. 이와같은 배치에 있어서, 낮은 전류를 위해서, 트랜지스터의 MOS 부분은 Vps(0.3-5V)로 표시되고 정상적인 다이오드 턴-온 전압인 0.6 내지 0.8V 또는 임계 전압인 0.8V보다 상당히 낮은 의사-쇼트키 전압에서 동작하기 시작한다. 도 1D에 도시된 바와 같이 접속된 MOSFET(100)의 IV 특성은 도 1H에 도시되어 있으며, Vds가 Vps에 도달할 때 급격한 전류증가를 나타낸다. 도 1D에 도시된 의사-쇼트키 다이오드 배치는 의사-쇼트키 동기식 정류기의 의사-쇼트키 상태와 동일하며 기생 반-병렬 다이오드내에 도전가 있을때마다 게이트를 MOSFETDML 보디 단자 및 소스에 단락시키고, 그렇지 않으면 게이트를 독립적으로 동작시킴으로써 실행된다.
도 2는 4-단자 MOSFET(즉, 보디가 소스 또는 드레인 어느것에도 단락되지 않은)의 임계 전압(Vt)을 MOSFET에 공급되는 소스-투-보디 전압(Vsb)의 함수로 나타낸 그래프이다. 이 경우, 소스는 음전위에 접속된 단자로 정해지고 드레인은 양전위에 접속된 단자로 정해진다. 통상적인 소스-보디가 나타날 때(Vsb=0) 임계 전압은 Vi0로 표시된다. 도 2에서 볼 수 있는 바와같이, MOSFET의 임계 전압 Vt는 Vsb가 음일때(즉, 보디가 소스보다 높이 바이어스될 때) 보다 낮다. 이와같은 Vsb에 따른 임계전압의 변화 원인은 "보디 효과"라 불린다. 보디 효과는 통상적으로 소스-보디 접합부의 역-바이어스로부터 야기되는 임계 전압의 증가로 생각되지만, 의사-쇼트키 다이오드의 경우에는 소스-보디 접합부(음의 Vsb)의 부분적인 포워드-바이어싱이 Vt를 낮추는 것으로, 즉 "반-보디 효과"를 가져오는 것으로 생각된다.
도 3에서 3A, 3B, 3C, 및 3D로 표시된 커브는 MOSFETDML 드레인-투-소스 전류(Id)를 다양한 양의 게이트 바이어스(Vgb)에서 드레인-소스 전압(Vds)의 함수로 나타낸다. MOSFET의 보디와 소스는 단락된다. 드레인이 소스에 대하여 양으로 바이어스되는 I사분면에 있어서, MOSFET는 포화에 도달할때까지 실질적으로 저항으로 작용하며, 그리고 나서 MOSFET는 정전류원으로 작용한다. Vt로 표시된 커브는 게이트가 드레인에 접속된(Vgs=Vds)된 즉, 도 1B에 도시된 "임계 접속"인 경우 Id를 Vds의 함수로 나타낸다. Ⅲ사분면에 있어서, 소스는 드레인에 대하여 양으로 바이어스된다. 커브 3A-3D는 처음에 원점에 대하여 원호형상을 나타내지만, Vds가 -Vdiode에 도달할 때, 순방향-기생 다이오드는 턴 온되고 따라서 그 후 다이오드를 통하는 전류는 Vds가 더 음으로 됨에 따라 MOSFET의 채널을 통한 전류를 능가하게 된다. Vds가 -Vdiode에 도달하기 전에, Id커브는 보디 효과에 의해 영향을 받고 따라서 도 2에 도시된 바와같이 임계 전압을 낮추게 된다. 이와같은 경향은 기생 다이오드가 도전하기 전에 채널을 통한 전류를 증가시킨다. 이 채널 전류의 대부분은 다수 캐리어에 의해 운반되며, 이는 소수 캐리어에 의해 야기되는 문제점을 크게 감소시킨다.
Vps로 표시된 커브는 소스(Ⅲ사분면에서 보다 양인 단자)가 게이트에 접속될 때 Id를 Vds의 함수로 나타낸다. 이 조건에서, 드레인(Ⅲ사분면의 MOSFET의 가장 음의 단자)에 대한 게이트 바이어스의 증가는, 드레인에 대한 보디의 전위를 증가시킴으로써 야기되고, 임계 전압(Vt)을 감소시키는 보디 효과와 조합되어, 0.2 내지 0.3V 범위의 전압에서 MOSFET가 도전하도록 한다.
따라서, 도 3의 커브(Id)는 도 1D에 도시된 바와같이 배치된 MOSFET가, 비정상적으로 진정한 쇼트키-다이오드의 턴-온 전압만큼 낮음에도 불구하고, 종래의 P-N 다이오드의 턴-온 전압보다 크게 낮은 턴-온 전압의 다이오드와 같은 방식으로 동작함을 나타낸다. 도 1D의 MOSFET는 따라서 "의사-쇼트키 다이오드"로 불리며, 그 의사-쇼트키 상태에서는 의사-쇼트키 동기식 정류기와 동일하다. 의사-쇼트키 다이오드는 MOSFET의 보디 및 게이트가 접속되는 양극의 단자을 갖고 MOSFET의 반대쪽 단자에 음극을 갖는다.
도 4A 및 4B는 Ⅰ사분면 동작의 MOSFET(㎂/㎛의 채널폭의)의 드레인-소스 전류(Id)를 Ⅲ사분면 동작의 의사-쇼트키 다이오드(즉, 의사-쇼트키 효과를 나타내는 장치)의 Id에 대하여 비교한 것이다. 전술한 바와같이, 의사-쇼트키 상태에 있는 의사-쇼트키 동기식 정류기는 의사-쇼트키 다이오드와 동일하다. PS로 표시된 커브는 의사-쇼트키 다이오드에 관련된 것이며, M으로 표시된 커브는 MOSFET에 관련된 커브이다. 양자의 경우, MOSFET의 게이트는 MOSFET의 보다 양의 단자에 접속된다. 도 4A는 낮은 의사-쇼트키 다이오드의 턴-온 전압 때문에, 의사-쇼트키 다이오드의 IV커브가 원점을 향해 이동함을 나타낸다. 도 4B는 전류의 비교를 보다 명확히 하기 위해, 특히 서브임계 영역의 Vds에서 Id를 log로 나타낸 것이다. A부분에서, 누출 전류만이 의사-쇼트키 다이오드와 MOSFET를 통해 흐르고, 따라서 전류는 거의 동일하다. 그래프의 B부분에서, 의사-쇼트키 다이오드는 턴 온되고; 따라서 의사-쇼트키 전류는 MOSFET의 전류보다 훨씬 크게 된다. C부분에서, MOSFET 턴 온 되고 보디 효과는 사라지게 되어 전류는 다시 동일하게 된다. Id는, Vds가 0.2-0.6V의 범위일 때 MOSFET내에서보다 의사-쇼트키 다이오드내에서 수 오더의 양만큼 더 큼에 주의할 필요가 있다.
도 5A 및 5B는 쇼트키-다이오드(커브 S), 의사-쇼트키 다이오드(커브 PS), 및 PN 다이오드(커브 PN)의 IV 특성을 비교한 것이다. 도 5A는 Id를 나타내며 도 5B는 log Id를 나타낸다. MOSFET내의 기생 다이오드는 PN 다이오드에 대하여 동일한 특성을 나타낸다. 도 5B에 도시된 바와같이, 의사-쇼트키 다이오드의 턴-온 전압과 PN 다이오드의 턴-온 전압(예를 들면 0.3-0.5V 범위) 사이에서, 의사-쇼트키 다이오드를 통한 전류는 PN 다이오드보다 100배 클수 있음을 보여준다. 따라서, 이들 전압을 위해, 의사-쇼트키 다이오드는 PN 다이오드에 대하여 매우 효과적인 분로(shunting)장치를 제공한다.
도 6은 의사-쇼트키 다이오드의 전압강하(VDROP)를 MOSFET의 몇몇 임계 전압(V)에 대한 전류(I)의 함수로 나타낸다. MOSFET가 높은 Vt를 가지면, 보디 효과는 MOSFET의 기생 다이오드가 도전하기 전에 채널을 통한 충분한 도전에 필요한 만큼 임계를 낮출수 없을 것이다. 낮은 Vt일 때, 보디 효과는 MOSFET의 임계를 기생 다이오드의 턴 온 전압보다 낮게 하여 기생 다이오드가 턴 온 되기 전에 채널 도전가 일어나게 한다. 중간의 Vt일 때, 채널 도전는 보다 낮은 정도로 일어난다. 임계 전압이 낮을수록, PN 다이오드 도전가 의사-쇼트키 (채널) 도전를 추월하기 전에 전류 밀도가 크게 된다.
도 7A는 스냅백 조건의 MOSFET의 IV 특성을 나타낸다. VG1,VG2, 및 VG3는 다른 레벨의 게이트 구동 전압을 나타낸다. 스냅백 동안, 전압강하가 MOSFET 내에 발생하게 되고, 이는 드레인이 높은 양전위일 때 소스가 보디에 포워드 바이어스되도록 한다. MOSFET의 기생 바이폴라 트랜지스터는 MOSFET의 항복전압보다 낮은 전압에서 도전하기 시작한다. 이 조건의 한 예는 이하에서 설명한다. 상대적으로 낮은 값의 드레인 전류일 때, 도 7A의 각 커브는 정상적인 MOSFET IV 특성을 나타낸다. 그러나 스냅백이 발생하면, 장치는 바이폴라 트랜지스터가 턴 온됨에 따라 음의 저항의 영역으로 들어가게 되고, 따라서 전류는 급격히 증가한다. 커브의 형상은 커브가 합쳐지는 전이영역에서 변화할 수 있다.
도 7B는 래치업되는 집적회로의 IV 특성을 나타낸다. 전류가 특정 지점(도 7B에서 "200"으로 표시된 지점)에 도달할 때, MOSFET는 래치업되고 거의 전압 강하없이(도 7B에서 "201"로 표시된 영역) 상당한 크기의 전류를 도전하기 시작한다. 장치가 래치업 전류를 견딘다면, 정상 동작을 복구하는 방법은 일시적으로 장치에서 동력을 제거하는 것이다.
도 8은 의사-쇼트키 동기식 정류기를 사용하여 스냅백 조건을 방지하는 것을 나타낸다. 단면으로 표시된 N-채널 MOSFET(800)은 MOSFET(800)의 드레인에 접속된 인덕터(830)를 포함하는 회로에 접속된다. 인덕터(830)는 회로내에 나타나는 인덕턴스를 표시한다. MOSFET(800)는 P-에피택셜 층(810)과 P+ 기판(820)에 단락된 N+ 소스(809)와, 드레인(811)을 포함한다. P-에피택셜 층(810) 및 P+기판(820)은 함께 MOSFET(800)의 보디를 형성한다. 인덕터(830)로부터의 음 전압 스파이크는 드레인(811)이 접지보다 아래가 되도록 하고, 기생 다이오드(802)가 순-바이어스 되도록 하고 전자(805) 형태의 소수 캐리어를 P-에피택셜 층(810) 및 P+기판(820)으로 주사한다. 이들 전자의 일부는 홀(807)과 재결합하거나, 소스(809)에 의해 수집되는 동안에, 순효과는 드레인(811)주변의 전체 영역이 소수 캐리어에 의해 충만하게 되는 것이다. 드레인(811)상의 전압이 (인덕터(830) 또는 다른 장치에 의해서) 갑자기 다시 양으로 올라가면, 이들 소수 캐리어는 그들이 제거되거나 또는 홀과 재결합할때까지 전압 증가를 방해한다. 소수 캐리어가 모두 소모되면, 전압은 급격히 증가하여 dv/dt가 크게 되도록 하고 변위전류가 크게 되도록 한다. 이 큰 변위전류는 충돌 이온화 전류와 함께 MOSFET(800)의 P-에피택셜 층(810)내의 전압 강하를 가져온다. P-에피택셜 층(810)이 N+ 소스(809) 보다 더 양으로 되면, 이는 전자를 주사하기 시작하여 바이폴라 도전를 시작하도록 한다. MOSFET(800)내의 바이폴라 트랜지스터를 턴 온하는 것은 도 7A에 도시된 스냅백 조건이 되도록 한다.
그러나, 만약 의사-쇼트키 동기식 정류기(850)가 MOSFET(800)에 그 "음극"단자(852)이 MOSFET(800)의 드레인(811)에 접속되고, 그 "양극"단자가 접지되는 P+기판(820)에 접속되도록 MOSFET(800)에 접속되면, 스냅백의 위험을 크게 감소한다. 전술한 예를 사용하면, 인덕터(830)가 의사-쇼트키 동기식 정류기(850)의 음극과 드레인(811)을 풀할 때, 정류기(850)는 기생 PN 다이오드(802) 이전에 (그 채널을 통해) 도전하기 시작한다. 따라서, 전류는 의사-쇼트키 동기식 정류기(850)에 의해 MOSFET(800)으로부터 우회하게 된다. 결론적으로, MOSFET(800)내에 존재하는 소수 캐리어는 크게 감소될 것이다. 또한, 의사-쇼트키 동기식 정류기(850)는 본 명세서의 후반에서 설명하는 바와같이 MOSFET(800)와 집적될 수 있으며, 다이오드(802)가 순-바이어스되었을 때 MOSFET(800)의 게이트가 N+ 소스(809)에 단락되는 한 MOSFET(800)와 동일할 수 있다.
도 9A는 IC(900)의 N-웰(910)내에 만들어진 P-채널 MOSFET(901)내의 스냅백을 나타낸다. P+ 소스(904)와 N+보디 접점(902)은 서로 단락되고 Vcc에 접속된다. P+드레인(906)은 접지에 연결된 스위치(935)와 인덕터(930)에 접속된다. 스위치(935)가 열리면, 인덕터(930) 및 드레인(906)에서의 전압은 Vcc보다 위로 뛰어오르게 된다. 이 상황에서, P+드레인(906) 및 N-웰(910) 사이의 접합에서의 PN 다이오드는 포워드 바이어스되고, 이는 홀(908) 형태의 소수 캐리어가 N-웰(910)내로 주사되도록 한다. 또한, 에미터로 작용하는 P+드레인(906)에 의해 형성된 기생 바이폴라 PNP 트랜지스터, 베이스로 작용하는 N-웰(910), 및 컬렉터로 작용하는 P+기판(914)은 Vcc와 동일한 베이스-투-컬렉터 전압을 갖는다. 따라서, 기생 PNP 트랜지스터는 턴온되고 도 7A에 도시된 스냅백 문제를 야기한다.
그러나, 드레인(906)에서의 전압이 Vcc로 고정되거나 그 이하이면, 기생 다이오드는 턴 온되지 않고; 기생 PNP 트랜지스터는 스냅백 문제를 야기하지 않는다. MOSFET(901)는 음극이 Vcc에 접속되고 양극이 P+ 드레인(906)에 접속된 형태의 N-채널 의사-쇼트키 동기식 정류기(940)와 클램프될 수 있다. 의사-쇼트키 동기식 정류기(940)가, 스위치(935)가 열리고 인덕터(930)가 드레인(906)을 Vcc보다 높이 끌어올리는 위치에 있으면, 의사-쇼트키 동기식 정류기(940)는 기생 PN 다이오드가 턴 온되고 드레인(906)을 Vcc에 고정하기 전에 전류를 흐르게 할 것이다. 이와 다르게, P-채널 의사-쇼트키 동기식 정류기는 MOSFET(901)과 병렬로 사용되거나, 또는 MOSFET(901)는 그 자신이 의사-쇼트키 효과를 나타내기 위하여 조절될 수 있다. 의사-쇼트키 동기식 정류기(940)의 게이트는 다이오드가 도전되는 동안 그 소스에 전기적으로 바이어스되는 한 독립적으로 제어될 수 있다.
도 10은 N-채널 MOSFET(1010)과 N-웰(1020)을 포함하는 집적회로(1000)에 일어날 수 있는 래첩 조건을 설명하고 있다. 인덕터(1040)는 MOSFET(1010)의 N+ 드레인에 연결된다. N+소스(1012)와 MOSFET(1010)의 P-에피택셜층(1013)은 그라운드에 연결된다. 어떤 경우에는 인덕터(1040)는 N+드레인(1011)을 그라운드 아래로 끌어당길 수 있어서 순-바이어스 기생 다이오드는 P-에피텍셜층(1013)과 N+드레인(1011)에 의해 형성된다. 그러므로, 드레인(1011)은 전자(1014)의 상태내의 소수 캐리어를 기판에 주입될 것이다. 그러나 홀(1016)은 P-타입의 물질을 통해 이동하고 있기 때문에, 홀은 저항(1015)과 만날 것이다. 그러므로, 홀(1016)의 이동으로 인한 전류는 P-에피택셜층(1013)과 P+기판내의 저항성의 전압 강하(V = IR)를 만들 것이다.
IR 강하는 차례로, 소스(1012)와 같이, 어떤 그라운드된 N+ 영역이 P 타입 물질로 둘러싸여 있는 것 보다 더 음이 되는 원인이 될 것이다. 그러므로 기생 다이오드(1017)는 소스(1012)와 P-에피택셜층(1013)에 의해 형성되고 순-바이어스가 되고 그것들의 전자(1018)의 상태내에 소수 캐리어가 주입된다. 이러한 전자(1018)는 어떤 N 타입 물질에 의해 모여지게 될 것이고 그들이 찾을 수 있는 가장 양의 전위인 곳으로 밀려갈 것이다. 예를 들어 전자(1018)는 N-웰(1020)내로 쓸려질 수 있고 VCC와 연결된 N+영역(1025)에 밀려갈 것이다. 그러나, 일단 전자(1018)가 N-웰로 들어가면, 그들은 다수 캐리어가 되고 따라서 N-웰(1020)과 P+영역(1027)에 의해 형성된 순방향 기생 다이오드(1028)가 IC 칩(PMOSFET와 연결된 P+영역과 같은)내에 어떤 P+영역을 대표할 수 있는 전압 강하를 만들 것이다. P+영역(1027)은 그 다음에 P+ 에피택셜층(1013)에 의해 모여질 수 있는 홀(1029)을 주입할 것이다. 홀(1029)의 존재는 전자(1018)의 주입의 원인인 기생 다이오드(1017)의 순-바이어스를 강화한다. 상기 언급한 바와 같이, 전자(1018)는 기생 다이오드(1028)의 순-바이어스의 원인이 된다. 그러므로, 인덕터(1040)가 그라운드 또는 높은 기생 다이오드(1017,1018)에 돌아오더라도 순-바이어스된 것은 남을 것이고 도전 전류에 매우 낮은 전압 강하로 이어지는데, 래첩 조건이 도 7B에서 나타나 있다.
래첩 조건의 초기 원인은 전자(1014)를 기판으로 주입하는 것이기 때문에 문제는 의사-쇼트키 동기식 정류기(1050)의 음극을 N+드레인(1011)에 연결하고 의사-쇼트키 동기식 정류기의 양극을 그라운드에 연결하므로써 방지할 수 있다. 이 경우에, 인덕터(1040)가 드레인(1011)을 그라운드 아래로 몰고 갈 때, 의사-쇼트키 동기식 정류기(1050)가 N+드레인(1011)과 P-에피택셜층(1013)의 접합에 의해 형성된 기생 PN 다이오드보다 낮은 전원 전압을 가지기 때문에, 의사-쇼트키 동기식 정류기(1050)는 전자를 그라운드에 옮길 것이다. 순-바이어스 기생 다이오드(1017)에 전자(1014)를 가지지 않고, 래첩 조건은 일어나지 않는다. 의사-쇼트키 동기식 정류기(1050)는 분리한 N-채널 MOSFET일 수 있거나 게이트가 다이오드 도전때문에 소스에 단락되는 동안에 MOSFET(1010)의 전부 또는 일부내에 몰입될 수 있다.
의사-쇼트키 동기식 정류기의 또하나의 중요한 사용은 전력 변환기내에서이다. 다양한 전력 변환기 토폴로지는 전원 소스, 인덕터, 로드 및 스위치와 다이오드간의 관계로 만들어진다. 그러한 토폴로지에서, 다이오드는 순방향과 역방향 바이어스 사이에 스위치된다. 상기에 언급한 바와 같이, PN 다이오드는 소수 캐리어 장치이고 그것이 순-바이어스일 때 소수 캐리어를 저장할 것이다. 다이오드가 역방향 바이어스에 스위치될 때, 저장된 전하는 오랜 복구 시간과 큰 dv/dt의 원인이 될 수 있다.
PN 다이오드가 전류를 순방향내에서 흐르게 하는 경우에, 그것이 턴-오프하는 방법은 전류기 흐르는 동안에 그것의 PN 접합에서 저장된 전하의 양에 의해 영향을 미치게 된다. 다이오드가 정상 상태 순방향 도전상태에서 동작하고 있을 때, 저장된 전하의 양은 순-바이어스된 도전 전류에 비례한다. 즉, 높은 순-바이어스, 큰 저장된 전하의 양은 턴-오프에서 소모된다. 그러므로, 저장된 전하의 양은 그것이 순방향내에서 전류를 도전하고 있을 때 전압 강하가 다이오드를 거치는 것을 제한하므로써 감소되어질 수 있다. 전압 강하가 도전 PN 다이오드를 거치는 것을 낮게 하는 것은 또한 다이오드에 의해 소모되는 전력과 발생된 열을 감소시킨다.
도 22A는 전류(I)의 선과 대비하여 종래의 PN 다이오드의 시간 t = 0에서 일어나는 턴-오프하는 동안에 시간(t)을 나타낸다. 곡선 P1은 전류가 t = 0에서 그것의 정상 상태 순방향 레벨(Iforward)에서 0까지 거의 일정하게 떨어지는 이상적인 것을 나타낸다. 두 개의 시나리오는 나타내어진다. 곡선 P2는 다이오드의 종단이 단락되었을 때 일어나는 것을 나타낸다. 이 상황에서, 저장된 전하는 턴-오프를 늦춘다. 곡선 P3은 다이오드를 지나는 전압의 극성이 전압 VDD를 적용하므로써 순간적으로 역으로 될 때 일어나는 것을 나타낸다. 턴-오프는 작용과 실행에 다소지만 패널티에서 가속되어진다. 첫 번째로 전류가 dI/dt의 기울기에서 0으로 되어지지만, 전류가 0에 도달했을 때 여전히 존재하는 약간의 저장된 전하 때문에 전류는 극성이 역으로 된다. 결과로써, 전류는 Iforward의 방향과 반대 방향에 끌어당겨진다. 실제적으로, 전류는 피크 역 값에 도달하고 그 다음에 그것은 0까지 지수적으로 감쇠한다. 따라서 이 턴-오프 시나리오는 확산에 의해 제한된다. 도 22A에서 점선으로 I = 0에 도달하는 곳은 실제 전류의 레벨에서 피크 역 전류의 약 10%와 같은 곳의 예상치를 알게된다. 이 시간은 trr을 나타내고 이 점에서 곡선 P3 아래 지역은 Qrr로 나타낸다. 그러므로 곡선 P3에 의해 나타낸 역 전류는 순방향 도전 동안에 PN 다이오드 접합에서 저장된 전하의 비이상적인 결과이다. 그것은 반대로 IC내에 다른 성분과 상호 작용할 수 있고 전력 변환기에서 손실을 더하는 원인일 수 있다.
저장된 전하의 또 다른 측면이 도 22B에 도시되어 있는데, 이 도는 전압(V)대 시간을 나타내고 있다. 곡선 P4는 순방향 도전(-VD)이 시간 t = 0에서 0으로 떨어지는 동안에 오직 그것의 저항과 소모 캐패시턴스에 의해 제한되는 다이오드를 지나는 전압 강하를 이상적으로 나타낸다. 실제로, 저장된 소수의 캐리어 때문에, 과정은더 길어진다. 곡선 P5는 도 22A에 곡선 P2와 대응하고 다이오드의 종단이 단락될 때 다이오드를 지나는 전압이 -VD부터 지수적으로 감쇠하는 것을 나타낸다. 곡선 P6은 도 22A에 곡선 P3과 대응하고 다이오드가 전압 VD로 역방향 바이어스될 때 다이오드를 지나는 전압이 저장된 전하의 대부분이 거의 제거되어질 때까지 약간(거의 곡선 P5와 같은 경로를 따라) 감쇠한다. 그 다음에 전압은 역 전압 VDD에 dV/dt의 비율로 매우 빠르게 올라간다. 변위 전류는 전력 손실을 증가시킬 것이고 IC내의 기생 상호작용을 유도하고 만일 턴-오프가 너무 빠르다면(즉,스냅피) 전압은 기생 인덕턴스의 결과로써 VDD를넘을 것이다. 이것은 상기 장치 또는 다른 장치에 고장을 가져올 수 있다. 도전 및 전자기 방출을 통한 잡음의 증가도 일어날 것이다.
정리하면, 순방향 도전 동안에 종래의 PN 다이오드의 접합 근처에 저장된 전하는 여러 바람직하지 않은 효과를 만든다. 이러한 효과는 PN 다이오드를 대체하여 의사-쇼트키 동기식 정류기를 사용하거나 PN 다이오드와 병렬로 의사-쇼트키 동기식 정류기를 사용함으로서 감소시킬 수 있다. 의사-쇼트키 동기식 정류기는 또한 MOSFET내의 어떤 고유의 PN 다이오드와 병렬로 사용될 수 있거나 MOSFET 자체는 의사-쇼트키 동기식 정류기로써 동작하도록 설계될 수 있다. 이러한 응용의 어디에서든 의사-쇼트키 동기식 정류기는 순 바이어스된 PN 접합을 지나는 전압 강하를 감소시키기 위해 작동한다. 이것은 차례로 PN 접합을 지나는 순방향 전류와 순방향 도전 주기 동안에 접합 근처에 저장된 전하의 양을 감소시킨다.
도 11A 내지 도 11F는 소수 캐리어가 최소가 되게 만드는 의사-쇼트키 동기식 정류기를 활용하는 몇 가지의 전력 변환기를 나타낸다. 도 11A는 의사-쇼트키 동기식 정류기(1108)와 병렬로 연결된 위쪽 스위치(1102), 인덕터(1104), PN 다이오드(1106)을 구비하는 벅(buck) 변환기(1100)을 나타낸다. 위쪽 스위치(1102)가 열릴 때마다, 인덕터(1104)(그것의 전류는 반복된 스위칭이 높은 주파수에서 일어나는 한 일정하다)가 다이오드(1106)와 병렬 의사-쇼트키 동기식 정류기(1108)를 통해 도전를 하게 한다. 재순환하는 전류를 조정하는 다이오드는 정류기로 알려져 있다. 얼마간의 간격 후에 의사-쇼트키 동기식 정류기(1108)의 게이트는 그것의 소스로부터 떨어질 수 있고 전력 소모를 더 감소하기 위해 그것의 MOSFET 상태로 바이어스될 수 있다. 만일 의사-쇼트키 동기식 정류기(1108)의 게이트가 충분한 전압으로 작동되고 의사-쇼트키 동기식 정류기(1108)가 가장 나쁜 조건하에서 전체 인덕터 전류를 조정하기 위해 충분히 크다면, 변환기는 동기식 벅 변환기로써 언급될 수 있다. 만일 다이오드(1106)가 제거된다면, 의사-쇼트키 동기식 정류기(1108)내의 다이오드는 하이-사이드 스위치(1102)와 의사-쇼트키 동기식 정류기(1108)가 꺼진 시간 동안에 충분한 전류를 운반해야한다. 만일 의사-쇼트키 효과가 결정된다면, 이 전류는 많은 양의 저장된 전하없이 도전될 수 있다.
도 11B는 의사-쇼트키 동기식 정류기(1128)와 병렬인 P-채널 MOSFET(1122), 인덕터(1126), 의사-쇼트키 동기식 정류기(1130)와 병렬인 정류기로써 작용하는 N-채널 MOSFET를 구비하는 동기식 벅 변환기(1120)를 나타낸다. 동기식 벅 변환기(1120)의 동작 동안에, P-채널 MOSFET(1122)와 N-채널 MOSFET(1124)는 둘 중 하나는 켜지고 하나는 꺼지고, MOSFET(1122)는 MOSFET(1124)가 켜지고 꺼질 때 꺼진다. 거기에는 짧은 "BBM" 간격이 있지만, MOSFET 둘다 꺼질 때, 즉, MOSFET의 하나는 Vdd와 그라운드 사이에 단락을 피하기위해 다른 하나가 켜지기 전에 꺼지게 된다. 이 간격 동안에, 인덕터(1126)의 스위칭은 순-바이어스가 될 두 개의 MOSFET의 기생 다이오드의 하나의 원인이 된다. 의사-쇼트키 동기식 정류기(1128)와 의사-쇼트키 동기식 정류기(1128)의 존재는 전류를 기생 다이오드 부근에 옮겨서 그들이 순-바이어스되는 동안에 만들어지는 어느 정도의 소수 캐리어를 최소화한다. 이상적으로, 의사-쇼트키 동기식 정류기(1128)는 어떤 다이오드 재생동안에 아래쪽 MOSFET(1124)의 턴-오프중에 지나침을 고정하기 위한 예외가 필요 없게 된다. 의사-쇼트키 동기식 정류기(1130)는 실제적으로 그것의 게이트가 극성이 뒤바뀌는 동안에 그것의 소스에 단락되는 것을 제공하는 MOSFET의 전부 또는 일부를 구성할 수 있다.
도 11C는 하이-사이드 스위치로써 작용하고 도 11B에서 나타낸 N-채널 의사-쇼트키 동기식 정류기(1128)를 대체하여 P-채널 의사-쇼트키 동기식 정류기(1142)와 병렬로 연결된 P-채널 MOSFET(1144)를 포함하는 벅 변환기를 나타내고 그것에 의해 회로의 통합을 용이하게 한다.
도 11D는 정류기 다이오드(1154)와 병렬인 의사-쇼트키 동기식 정류기(1152)가 있는 증폭 변환기(1150)을 나타낸다. 변환기(1150)의 동작에서, 아래쪽 스위치(1151)는 에너지를 인덕터(1156)에 저장하기 위해 켜지게 된다. 아래쪽 스위치(1151)은 그 다음에 꺼지고, 순방향 바이어싱 다이오드(1154)에 의해 스위치(1151)의 드레인에서 전압을 Vout위로 가기 위한 원인이 된다. 피드백은 Vout을 일정하게 유지하기 위해 스위치(1151)의 "on" 시간을 제어한다. 의사-쇼트키 동기식 정류기(1152)는 전류를 다이오드(1154)로부터 옮기고, 전력 손실을 감소시키고 다이오드 재생(즉, 이전의 순방향 도전로부터 저장된 전하를 가지는 다이오드에 역전압의 응용)을 하게 하는 것을 방지한다. 의사-쇼트키 동기식 정류기(1152)는 그것의 게이트가 적어도 브래이크-비포어-메이크 간격 다음의 Vout위의 3V를 바이어싱하므로써 충분히 켜질 것이다. 만일 P-채널 장치는 pseudo-Schottky 동기식 정류기(1152)를 위해 사용되고, PMOS 장치는 그것의 게이트를 그라운드에(MOSFET 모드) 가져오므로써 켜질 수 있다. 의사-쇼트키 효과를 최적화하므로써, 장치는 그것의 계이트를 그것의 소스에 되돌리므로써 의사-쇼트키 모드에서 간단하게 도전할 수 있다.
도 11E는 의사-쇼트키 동기식 정류기(1174)와 병렬인 동조 정류기로써 작용하는 MOSFET를 지닌 플라이백 변환기를 나타낸다. 도 11D에서 나타낸 증폭 변환기에서처럼, 로우 사이드 MOSFET(1171)은 제 1코일(1177)을 활동하게 하기 위해 켜진다. 제 1코일(1177)과 제 2코일(1178)내에서 회전은 MOSFET(1172)와 의사-쇼트키 동기식 정류기(1174)내에 고유의 반-병렬 다이오드가 역바이어스되고 전류를 도전하지 않는 조건과 같이 향하게 된다. MOSFET(1171, 1172)는 이것이 출력 캐패시터를 방전하는 통과 전류의 원인이 되기 때문에 동시에 스위치될 수 없다. 따라서, MOSFET(1171)의 턴-오프와 MOSFET(1172)의 턴-온 사이에 BBM 간격이 있다. 이 간격 동안에, 전류는 의사-쇼트키 동기식 정류기(1174)를 통해 MOSFET(1172)의 채널이 켜질때까지 순방향내에서 흐른다. 이 순방향 전류는 출력 캐패시터를 충전시킨다. 전력 손실은 의사-쇼트키 동기식 정류기(1174)를 통해 옮겨지는 것에 의한 BBM 간격 동안에 감소되어지고 전류는 MOSFET(1172)의 고유의 반-병렬 다이오드를 통해 다르게 흐를 것이다. 의사-쇼트키 동기식 정류기(1174)는 BBM 간격 또는 그것이 MOSFET(1172)로 통합될 수 있는 동안에 VSB= 0이 제공되는 독립적인 게이트 드라이브에 의해 제어될 수 있다.
도 11F는 이 발명의 더 구체화한 것에 따라서 사용된 의사-쇼트키 동기식 정류기(1182)를 포함하는 회로의 회로 도면을 나타낸다. 스위칭- 모드 증폭 변환기(1180)는 의사-쇼트키 동기식 정류기(1182)의 게이트와 의사-쇼트키 동기식 정류기(1182) 또는 전하 펌프(1186)에 의해 공급된 양의 전압 VCP을 선택적으로 연결하는 스위치(1184)를 포함한다. 아래쪽 MOSFET(1188)는 옮기는 스위치로써 작용한다. 아래쪽 MOSFET(1188)이 켜질 때, 의사-쇼트키 동기식 정류기(1182)는 그것의 의사-쇼트키 상태에 있고, 스위치(1184)는 의사-쇼트키 동기식 정류기(1182)의 게이트와 소스와 함께 결합한다. 이 시간에 노드 N에서 전압보다 Vout이 더 높기 때문에, 의사-쇼트키 동기식 정류기(1182)내의 채널은 꺼지고 의사-쇼트키 동기식 정류기(1182)내의 고유의 반-병렬 다이오드는 역바이어스 된다.
MOSFET(1188)의 턴-오프와 의사-쇼트키 동기식 정류기(1182)의 턴-온 사이에 BBM 간격에서, 노드 N에서 전압은 흐르기 시작한다. 이 간격 동안에, 의사-쇼트키 동기식 정류기(1182)의 게이트와 소스는 함께 결합되어 남아있기 때문에, 의사-쇼트키 동기식 정류기(1182)는 의사-쇼트키 효과를 나타내고 전류는 의사-쇼트키 동기식 정류기(1182)의 채널을 통해 흐르게 되는데, 그것은 의사-쇼트키 동기식 정류기(1182)의 반-병렬 다이오드를 통한 경로와 비교되는 만큼의 상대적으로 낮은 저항 경로를 구성한다. BBM 간격은 스위치(1184)가 의사-쇼트키 동기식 정류기(1182)의 게이트를 전하 펌프(1186)에 의해 공급된 포지티브 전압 VCP에 연결할 때 끝나는데, 그것에 의해 의사-쇼트키 동기식 정류기(1182)가 충분히 회전하고 전류가 N 노드부터 출력 종단(MOSFET 상태)로 흐르기 위한 경로를 제공한다. 이 배열로, 의사-쇼트키 동기식 정류기(1182)에서의 BBM 간격 동안에 IV 전력 손실은 만일 일어난다면, 예를 들어, 의사-쇼트키 동기식 정류기(1182)의 게이트가 그라운드되고 전류는 그것의 반-병렬 다이오드를 통해 전부 흐른다면, 상당히 적을 것이다.
비슷하게, 의사-쇼트키 동기식 정류기는 의사-쇼트키 다이오드가 순방향 도전 다이오드를 옮기거나 대체하기 위해 연결되는 순방향 변환기와 같은 변환기의 다른 타입에 사용될 수 있다.
도 12A 내지 도 12C는 빗금친 부분은 의사-쇼트키 동기식 정류기의 몇가지의 구현의 구성을 나타낸다. 도 12A는 빗금에 측면 배열내에 형성된 의사-쇼트키 동기식 정류기(1200)의 구현을 나타낸다. P-에피택셜층(1204)는 종래의 기술을 사용하여 P+ 기판(1202)에 성장시킨다. P+보디 접점(1206)과 N+ 소스(1208)는 금속 소스/보디 접점(1216)에 의해 단락된다. 게이트(1216)는 스위치(1215)를 통한 소스/보디 접점(1216)에 연결된다. 금속 드레인 접점(1214)는 N+ 드레인(1212)에 연결된다. N-이동 영역(1210)은 N+ 드레인(1212)와 이웃하여 위치된다. 스위치(1215)가 열렸을 때, 게이트(1216)는 의사-쇼트키 동기식 정류기(1200)이 MOSFET 상태로 바이어스되는 포지티브 전압 소스(나타내지 않은)에 연결되어진다.
도 12B는 수직으로 파인 게이트의 배열로 형성된 의사-쇼트키 동기식 정류기(1182)를 나타낸다. N+기판(1231)은 MOSFET의 드레인을 형성한다. N-에피택셜층은 N+기판(1231)위에 성장한다. N 소스 영역(1238)은 P-보디 영역(1238)으로 끼워진다. 트렌치(1239)는 그 다음에 소스와 보디 영역과 N-에피택셜층(1232) 내부로 에칭된다. 트렌치는 N+소스(1238), P-보디, 및 게이트 산소층(1240)에 의한 N-에피택셜층(1232)으로 분리된 게이트(1236)으로 채워진다. 금속층(1241)은 P-보디와 N+ 소스를 단락시키고, 또한 스위치(1235)를 통해 게이트(1236)에 연결된다. 스위치(1235)가 열릴 때, 게이트(1236)은 MOSFET 상태로 의사-쇼트키 동기식 정류기(1230)를 바이어스하는 포지티브 전압(나타내지 않은)에 연결된다.
도 12C는 수직 이중 분산된 (DMOS) 배열에 형성되는 의사-쇼트키 동기식 정류기(1250)를 나타낸다. N+기판(1251)은 MOSFET의 드레인으로써 작용한다. N-에피택셜층(1252)는 기판(1251)의 표면에 성장된다. P-보디 영역(1254)은 끼워지고 N-에피택셜층(1252)의 맨 위 표면으로 분산된다. P+보디 접점 영역(1256)과 N+ 소스 영역(1258)은 끼워지고 P-보디 영역(1254)으로 분산된다. 게이트(1260)은 P-보디 영역(1256)내에 채널 영역을 겹쳐 놓는다. P+보디 접점 영역(1256)과 N+ 소스 영역(1256)은 금속층(1262)에 의해 단락되고 스위치(1255)에 의해 게이트(1260)에 연결된다. 스위치(1255)가 열릴 때, 게이트(1260)는 MOSFET 상태로 의사-쇼트키 동기식 정류기(1250)를 바이어스하는 포지티브 전압 소스(나타내지 않은)와 연결된다.
도 12A 내지 도12C에 도시된 각 실시예에서, 도핑 밀도 및 산화 게이트의 두께는 의사-쇼트키 효과를 증폭하기 위해 선택된다. 임계 조정 임플란트은 정상적으로 요구되어질 것이다. 게이트는 독립적으로 구동되지만 의사-쇼트키 동기식 정류기가 의사-쇼트키 상태로 될 때, 즉, 도 11A 내지 도 11까지 나타낸 전력 변환기내의 BBM 간격이 될 때, 소스와 보디에 연결된다.
도 13은 MOSFET(1302)와 결합된 의사-쇼트키 동기식 정류기(1300)의 단면도를 나타낸다. N-에피택셜층(1312)은 기판(1302)에 성장된다. P-보디 영역(1314)은 N-에피택셜층(1312)으로 끼워진다. 트렌치(1324)는 그 다음에 N+소스 영역(1316)과 P-보디 영역(1314)과 N-에피택셜층(1312) 내부로 에칭된다. 트렌치(1324)는 산화층(1326)에 의한 N+소스 영역(1316)과 P-보디 영역(1314)과 N-에피택셜층(1312)으로 분리되고 제 1 게이트(1318) 또는 제 2 게이트(1320) 게이트로 채워진다. 금속층(1322)은 P-보디 영역(1314)과 N+ 소스 영역(1316)을 접촉시키고, 또한 스위치(1315)를 통해 게이트(1318)에 연결된다. 도 13에서 나타낸 구성으로, 만일 스위치(1315)가 닫히는 동안 N+ 소스 영역이 N+기판(드레인)에 관련하여 양으로 바이어스 되면, 의사-쇼트키 동기식 정류기(1300)는 도전되고 MOSFET(1302)의 보디-드레인 접합에서 전하의 저장을 최소화한다. 이 방법에서 클램프로써 의사-쇼트키 동기식 정류기가를 사용함으로서, 전류는 순간적으로 그것이 순-바이어스일 때 의사-쇼트키 동기식 정류기(1300)에 재분배된다. 그러나 이러한 구조에서는, 종래의 MOSFET는 의사-쇼트키 방법에 따라 만들어질 수 있거나 만들어질 수 없다. 더 큰 의사-쇼트키 효과를 나타내기 위해, MOSFET의 게이트는 P-보디 영역(1314)에 의해 형성된 PN 다이오드와 N-에피택셜층(1312)이 순-바이어스인 어느 주기 동안에 전기적으로 소스와 결합된다.
설계 기준
동일한 고려사항의 몇몇이 의사 쇼트키 다이오드와 의사 쇼트키 동기 정류기의 설계에 적용되므로, 의사 쇼트키 다이오드에 대한 설계 기준은 처음으로 기술될 것이다.
의사 쇼트키 다이오드의 설계에 있어서, 의사 쇼트키 다이오드의 턴-온 전압(VPS)은 단락되는 PN 다이오드의 턴-온 전압으로서 상대적으로 최소화될 것이다.
2단자 의사 쇼트키 다이오드는 기판 대 소스 전압인 Vbs, 드레인 대 소스 전압인 Vds및 게이트 대 소스 전압인 Vgs가 모두 같은, 즉 Vgs=Vbs=Vds인 MOSFET라는 특징을 갖는다. 포화된 MOSFET에서 드레인 전류 Id에 대한 식은 다음과 같이 주어진다.
여기서, μ는 캐리어 표면 이동도(㎠/Vsec), Cox는 산화 게이트의 용량(F/㎠), W와 L은 채널폭과 길이이다.
MOSFET의 임계전압 Vt는 다음과 같이 표현될 수 있다.
여기서, Vt0은 추정된 임계 전압(즉, MOSFET 전류가 0으로 추정될 때의 전압), γ는 본체 효과 인자 V-½, ΨB는 벌크전압(즉, 종종 페르미준위의 2배,
로 가정되지만, 실제로는 강한 반전(통상 0.65-0.8V)으로 보다 큰, 실리콘 기판 영역에서 에너지 밴드를 적당히 바꾸는데 필요한 전압)이며,
로 주어진다.
IDsat와 Vt에 대한 식을 조합하는 것에 의해 드레인 전류는 다음과 같이 주어진다.
의사 쇼트키 다이오드에서 Vgs=Vbs=Vds이므로, 의사 쇼트키 다이오드의 전류식을 얻기 위해 Vgs, Vbs및 Vds를 VPS로 대체할 수 있다.
이를 다시 쓰면,
이고, 산화물층의 용량 Cox는 εox가 Xox/εox의 관계로 표현되고, 여기서 Xox는 산화 게이트층의 두께이고, εox는 실리콘 이산화물의 유전율이다. 보디 효과 인자 γ는
이고, 여기서 NB는 기판 영역에서의 불순물 농도이고, εs는 실리콘의 유전율이다. 따라서,
이다.
Vt0은 또한 Xox와 NB를 포함하지만, 여기서 임계 조정 이온 주입이 Xox와 NB의 변화를 보상하기 위한 몇몇 목표값으로 임계전압을 조정하기 위해 사용된다고 가정된다. 따라서, Vt0은 독립변수로 간주될 수 있다.
ΨB가 0.65V의 범위내에 있으므로, VPS가 대략 0.3 내지 0.5V인 것을 실험 데이터는 보여주고 있다. 따라서, VPS식의 두번째 항은 양이지만, 식의 첫번째 항과 세번째 항으로부터 감산되므로 낮은 VPS로 된다. VPS가 식의 두번째 항에서 나타나기 때문에, 실질적으로 VPS를 결정하기 위해 식은 답이 수렴될 때까지 되풀이 과정을 거쳐 풀리게 된다. 그러나, 두번째 항에서 VPS의 존재는 VPS가 두번째 항에 역비례하는 관계를 변화시키지 않는다. 첫번째 항과 세번째 항은 높아지거나 낮아지는 상기 각 항의 값들이 VPS의 대응하는 변화들로 이끌어지도록 양이 된다. 상기한 바와 같이 비례하여 가능한 한 작은 것이 이상적이다. 다음으로 VPS에 대한 식에서 가장 용이하게 조정될 수 있는 2개의 변수는 Xox와 NB이다.
Xox의 증가는 두번째 항을 증가시키고, 이는 두번째 항에서 VPS를 감소시킨다. 그러나, Xox의 증가는 또한 VPS를 증가시키는 세번째 항을 증가시킬 것이다. 그러므로, VPS와 Xox의 관계는 반대로 작용하는 효과를 포함하고, 따라서 VPS를 제어하기 위해 단지 Xox만을 사용하는 것은 일반적으로 불충분하다. 게다가, Xox의 증가는 다이오드와 MOSFET 상태를 교대로 동작하는 의사 쇼트키 동기 정류기에서 문제가 된다.
NB의 증가는 낮은 VPS를 의도하는 VPS에 대한 방정식의 두번째 항을 증가시킨다. 그러나, Vt0은 또한 NB가 증가하면 증가한다. 다행히, 장치의 NB가 세트된 후 요구되는 레벨로 Vt0을 조정하기 위해 주입하는 "임계 조정"을 사용하는 기술들이 개발되어있다. 그러므로, 임계 전압 Vt는 이온 주입에 의해 0.6 및 0.7V 사이(보디 효과가 없는 범위)를 제외하고 0.45 내지 0.9V의 범위내에서 최종값으로 조정된다. 이러한 기술들은 1992년 3월 20일에 출원된 제07/855,373호 및 제07/854,162호에 기술되어 있는 것으로서, 전체적으로 본원 명세서에 포함되어 있다. 그러므로, VPS를 최소화하기 위해 NB는 항복전압과 같이 주어진 장치의 다른 요구되는 특성들의 가능한 한 높은 값으로 설정되어야 한다. 매우 높은 임계 조정 주입은 이동도 저하와 온 저항의 증가를 초래할 수 있다. VPS의 보다 양호한 개선은 주어진 NB값에 대해 Xox의 최적값을 찾는 것에 의해 얻을 수 있다. 의사 쇼트키 다이오드에 대한 산화 게이트은 상대적으로 두껍게 되며, Xox=400-1000Å 또는 그 이상이다. 한편, 장치가 의사 쇼트키 동기 정류기로 동작하면, 산화 게이트은 온저항을 최소화하기 위해 얇게 유지되어야 한다.
낮은 임계 전압과 동시에 높은 보디 효과(사분원 동작에 있어서 임계 전압을 저하시키는)는 장치가 바이어스 오프될 때 실질적으로 결핍되는 표면층이나 얇게 주사된 층에 의해 역도핑되는 게이트(변환 발생시)로부터의 최대 결핍 영역보다 큰 깊이의 고농도 영역이 존재하는 특정 방법에 의해 달성될 수 있다. 역도핑층으로 임계 전압의 편이 ΔVt가 발생한다.
N 채널 장치에 있어서, 임계 조정 주입은 실리콘 표면으로 주입되는 N 타입 불순물(비소 또는 인)이거나 산화 게이트로 주입되는 세슘과 같은 고정된 양이온일 것이다. 산화 게이트 전하의 선량은 전하가 산화 게이트과 실리콘 사이의 경계에 위치하지 않으면 증가할 것이고, 예를 들어 산화 게이트의 중간에 위치한 전하는 동일한 임계 전압 편이를 얻기 위해 2배의 선량이 필요하다.
임계 전압 식을 수정하면, 필요한 Vt조정 선량은
이고, 여기서 + 부호는 N 채널 장치, - 부호는 P 채널 장치들에 사용되며, 여기서,
및
이고, 여기서 Φm은 게이트 재료의 일함수, Φs는 VFB가 소위 "플랫 밴드" 조건(일반적으로 -0.5 내지 -1.5v)을 규정하도록 하는 실리콘의 일함수이다. kT/q는 열전압(실온에서 대략 26㎷)으로 주지되어 있고, 여기서 k는 볼츠만 상수이다. ni는 실온에서 대략 1.4x1010㎝-3의 값을 갖는 실리콘의 진성 캐리어 농도이다. Qf는 2x1010㎝-2정도의 고정된 산화물 전하이다.
도 16은 임의의 의사-쇼트키 다이오드 또는 동기식 정류기에 존재하는 의사-쇼트키 효과의 간단한 분해 모형을 개선하기 위한 시도를 나타내고 있다. 게이트폭 정규화 전류(I/W)는 강한 반전 모형 및 약한 반전 모형 모두를 가정할 때 의사-쇼트키 구성 및 임계 연결 구성(도 1b)에서의 Vgs함수로서 도면에 기입되어 있다. 곡선 P7 및 P8은 각각 의사-쇼트키 및 임계-연결 구성의 약한 반전 모형을 나타내고; 곡선 P9 및 P10은 각각 의사-쇼트키 및 임계-연결 구성의 강한 반전 모형을 나타낸다. 상기 수학식은 온-상태 MOSFET의 실리콘 표면이 강하게 변환된다는 가정하에서 얻어진다. 그러한 모형에서, 게이트폭 정규화 전류는 한계값 가까이까지 급격하게 떨어진다. 그렇다 하더라도, Ⅲ사분면에서인 경우 낮은 Vt에서의 보디 효과의 영향을 예측하기 위해 강한 반전 수학식이 사용될 수 있다. 또한, 도 16에서 곡선 P11은 (-Vgs와 동일한) Vsb함수로서 의사-쇼트키 다이오드에서의 Vt값을 도면에 나타내고 있다. 낮은 전류 및 전압에서, 드레인 전류는 게이트 전압에 따라 지수함수적으로 변화한다. 이러한 조작 영역은 약한 반전으로 알려져 있고, 이러한 경우 (드리프트보다는) 확산 전류가 우세하다. 전도는 보디 에너지 장벽까지 빌트-인 소스가 낮아진 게이트-유도 장벽으로 생각될 수 있다.
약한 반전 모형을 위한 정규화된 전류는 다음과 같이 정의된다:
여기서 γ는 앞서 정의된 보디 효과 인수이고, kT/q는 26㎷ 열전압이며, 이제 표면전위는 이 되도록 강한 반전에서보다 작아진다.
전류는 (Vgb= Vgs+ |Vsb|인 경우) 게이트전압에 따라 지수함수적으로 변화하여, MOSFET의 약한 반전 행위가 다이오드 수학식과 같이 단지 반 로그 모눈종이상의 직선 행위를 나타내도록 한다는 것을 주의해야 한다. 상기 수학식이 장벽-저하 효과를 기초로 하기 때문에, 약하게 변환된 MOSFET은 그것이 다수 캐리어 장치인 것을 제외하고 다이오드와 매우 유사하다. 쇼트키 다이오드는 전도를 위한 장벽-저하에 종속적인 다수 캐리어 장치이기 때문에 의사-쇼트키로서 이러한 MOSFET을 인용하는 것이 적절하다. 그러나, 약한 반전 수학식이 0.4V 이상으로 정상적인 MOSFET의 전류를 과대평가하는 반면(곡선 P7,P8 참조), 강한 반전 수학식은 1V이하로 전류를 과소평가한다(곡선 P9,P10 참조). 의사-쇼트키 다이오드에서, 약한 반전 수학식은 최대 0.3V까지 유효하고, 강한 반전 수학식은 최하 약 0.5V까지 유효하다. 이러한 값들은 도 16의 이론적인 곡선과 도 5b에 도시된 측정값을 비교하므로써 확인될 수 있다. 따라서, 0.5V 의사-쇼트키 전압은 강한 반전 수학식에 의해 어느 정도 예측된다. MOS 수학식 자체의 상세한 설명은 Y.Tsividis의 "MOS Transistor"(McGraw-Hill, New York(1987), ISBN# 0-07-065381-X), 특히 4장에 나타나 있지만, 의사-쇼트키 현상 또는 그 최적화의 어떠한 제안도 나타나 있지 않다. 상기 본문에 따르면, 강한 반전과 약한 반전 사이의 영역은 쉽게 모형화되지 않고, 복잡하고 수학적으로 어지러운 반복 해법에 따른다. 나쁘게도, 그것은 의사-쇼트키 효과가 가장 현저한 영역이 된다. 만일 Vds에 대향해 도 5b에서의 곡선 PS 및 PN에 의해 표시된 값의 비율로 표시되는 경우, 거의 800의 피크율은 약 0.4 내지 0.5V에서 뚜렷해진다. 그렇지만, 강한 반전 수학식은 의사-쇼트키 효과를 최적화하기 위해 사용될 수 있다.
도 17은 백그라운드 도핑(NB) 및 산화 게이트 두께의 함수로서의 의사-쇼트키 전류 I/W(㎂/㎛)를 나타내고 있다. 한계 전압(Vt)은 0.7V였고, 다이오드(Vps)에 걸친 전압은 0.5V였다. 나타낸 바와 같이, 세 개 곡선은 1000Å, 400Å, 및 175Å 산화 게이트 두께에 대한 것이다. 0.5V의 전압 하강 이하이고, 0.1㎂/㎛ 이상의 전류를 갖는 임의의 장치가 사용될 수 있는 반면, 최소한 1㎂/㎛의 목표전류가 범용 전력 장치에 요구된다. 예를 들어, 300mΩ의 온-저항을 갖는 L=2㎛ 20V 레이터럴 전력 NMOS는 120,000㎛ 채널폭을 가질 수 있고, 다수의 PN 다이오드 전류 또는 저장된 전하 없이 Ⅲ사분면에서 120㎃ 전류를 처리할 수 있다. 도 17로부터, 1000Å 두께 산화 게이트는 1㎂/㎛ 전류를 처리하기 위해 1016cm-3의 백그라운드 도핑을 필요로 하고, 400Å 두께 산화 게이트는 4×1015cm-3의 도핑을 필요로 하며, 175Å 두께 산화 게이트는 1.5×1017cm-3의 채널 도핑을 요구한다.
도 18은 X축이 보디 도핑 농도(NB)이고, Y축이 산화 게이트 두께(Xox)이며, 각각의 선이 10번째마다 0.1 내지 1까지, 단위 단계마다 1 내지 10까지 이론적으로 ㎂/㎛로 정해진 전류를 나타내는 경우의 응답 표면과 동일한 정보를 설명하고 있다. NB= 2×10-16cm-3에서의 도 17의 400Å 데이터를 비교하는 것은 도 4b의 Vdb= 0.5V에서의 곡선 PS로 표시된 측정 데이터와의 근접 동의된 값 0.3㎂/㎛의 전류를 예측한다.
도 19는 임계 전압 Vsb= 0.7V을 갖는 장치에서의 의사-쇼트키 강하에서 0.3㎂/㎛, 1㎂/㎛, 또는 3㎂/㎛의 전류 밀도를 성취하기 위해 보디 및 임계 조정 도핑 요구를 요약한다. 수평축을 따라 표시된 각각의 산화물 두께에서, Vt=0.7V 및 Vps=0.5V를 유지하기위해 요구된 임계 조정 주입 도우펀트 및 요구된 보디 도핑 농도(NB)는 각각 좌우 수직축상에 표시되어 있다. 레이터럴 장치에서, 보디 도핑내 증가는 장치 항복을 낮춘다는 것을 주의해야 한다. 대부분의 감소 확산이 기판(드레인)에서 발생하기 때문에, 이러한 제한은 수직 DMOS 장치에서는 조작가능하지 않다.
500Å 위의 산화 게이트 두께는 도 11F에 도시된 의사-쇼트키 유사 정류기(1182)와 같이, 의사-쇼트키 유사 정류기에서 유용하지 않다는 것을 주의해야 한다. 상기한 바와 같이, 산화 게이트 두께를 증가시키는 것은 의사-쇼트키 다이오드에서 일반적으로 바람직하고, 이러한 경우 게이트 및 보디는 소스상으로 영구적으로 배선된다. 이러한 상황에서, 전류를 최적화하는 것은 낮은 임계 전압에서의 최고의 보디 효과를 습득하는 것에 기초하고 있고, 산화 게이트이 두꺼워짐에 따라 전류가 증가된다는 것을 알 수 있다. 게이트 구동이 장치에 걸친 전압(Vps)에 제한되기 때문에, 장치는 항상 포화 상태(또는 적어도 포화 근방)에서 작동하고, 따라서 다른 장치 동향에서의 효과에 대한 많은 관심없이 산화 게이트을 두껍게 할 수 있다.
의사-쇼트키 동기식 정류기의 디자인에 일부 다른 기준이적용된다. 상기한 바와 같이 의사-쇼트키 동기식 정류기에서 게이트는 소스 및 보디로 배선되지 않는다. 또한, MOSFET 모드에서 일반적으로 게이트 구동의 과잉 공급이 있다. 도 11f에 도시한 바와 같이, 게이트는 동기식 정류기가 온되는 경우 충전 펌프의 출력(Vcp)과 연결된다. 이러한 조직에서, 두꺼운 산화 게이트는 온-저항(mCo×W/L)을 증가시키고, MOSFET의 드레인 전류를 감소시킨다. 따라서, 산화 게이트을 두껍게하는 작업 사이에 트레이드오프가 있고, 그것은 MOSFET이 두 개의 역장치로써 작동하고 산화 게이트의 두께를 감소시키는 동안 MOSFET의 성능을 개선하고, 게이트가 소스로부터 단절되고 외부 전압 소스에 의해 좀더 강하게 구동되는 경우 장치의 성능을 개선한다. 예를들어, 400-1000Å의 산화 게이트 두께(Xox)가 의사-쇼트키 다이오드를 위해 이상적일 수 있는 반면, 일반적으로 말하자면 Xox는 의사-쇼트키 동기식 정류기에서 400Å이하(예를들어, 175-300Å 범위)로 유지되어야 한다. 게이트 구동 전압 레벨은 더 두껍거나 더 얇은 게이트 산화층 사이에서 트레이드오프가 이루어지도록 하는 효과를 낳는다. 예를들어, 0.3V 또는 4.5V의 게이트 구동은 얇은 산화 게이트의 경우에 강하게 입증되는 반면, 만일 게이트 구동이 11.2V뿐인 경우 두꺼운 산화 게이트이 좀더 유력해진다.
또한, 드레인의 엔지니어링은 의사-쇼트키 동기식 정류기의 경우에서 훨씬 더 중요하다. 의사-쇼트키 다이오드에서의 게이트 구동이 매우 약하기 때문에(대략 0.4V), 채널을 통한 전류는 매우 작고, 드레인 저항은 비교적 중요하지 않게 간주된다. W/L을 최대화하는 것이 유용하지만, 본질적으로 드레인 엔지니어링은 최고의 중요성을 갖지 않는다. 의사-쇼트키 동기식 정류기가 그 MOSFET 상태로 스위치 온되지만 드레인 전류가 크기 조절가능하고, 임의의 기법이 드레인 저항을 감소시키는 경우, 저항은 눈에 띄게 더 좋은 장치를 만들어낸다. 드레인 도핑 증가, 고밀도 트렌치(미국 특허출원 제 08/533,814호) 또는 수직 트랜치 MOSFET(미국 특허출원 제 08/367,027호)의 드레인에 델타층을 형성하는 것을 포함하는 그러한 더 다양한 기법이 있다.
의사-쇼트키 다이오드가 다수 캐리어 장치라는 것을 증명하기 위해, 동일한 MOSFET내에 포함된 PN 다이오드와 바이어스 오프된 채널을 비교했다. 도 20은 t=0에서의 1.0A의 시작 전류에서 바이어스된 양쪽 장치의 측정된 역복구 시간을 표시하고 있다. 곡선 P12는 의사-쇼트키 다이오드내 전류를 나타내고; 곡선 P13은 다이오드내 전류를 나타낸다. 다이오드의 역방향 전류는 15A에서 피크가 되고, 그 피크값의 10%에 이르기가지 792nsec가 걸리는 반면, 의사-쇼트키 다이오드는 단지 0.5A에서 피크되기를 요구했고, 그 피크값의 10%에 이르기까지 154nsec만 요구했으며, 대략 Irr에서 3배 개선, trr에서 5배 개선된다. 도 21은 전류함수로써 각각 의사-쇼트키 다이오드 및 종래의 PN 다이오드에서의 Irr및 trr의 그래프이고, 의사-쇼트키 다이오드의 성능면에서의 최고 우선순위가 넓은 범위의 전류에 걸쳐 증명되는 것을 설명하고 있다. 좌측 수직축은 복구 시간 trr을 ns로 나타내고, 우측 수직축은 피크 역방향 전류 Irr를 mA로 나타내고 있다.
도 14A 내지 도 14E는 외부 MOSFET에 기초한 의사-쇼트키 동기식 정류기를 얻기 위해 사용될 수 있는 일련의 제조 단계를 나타내고 있다. 도 14A에 도시한 바와 같이 알맞는 도우펀트 농도(예를들어 1×1015내지 1×1018㎝-3)를 갖는 P-에피텍셜층(1412)은 P+기판(1410)상에서 성장된다. 의사-쇼트키 효과를 향상시키기 위해 요구되는 보디 도핑의 크기는 산화 게이트 두께와 관련된다. 후술되는 바와 같이, 1000Å의 두께 산화 게이트이 2×1015㎝-3이상의 도핑 농도에서 유용할 수 있는 반면, 400Å의 산화 게이트 두께는 최소 1.5×1016㎝-3의 도핑 농도를 필요로 한다. 175Å두께 산화 게이트는 적어도 7×10-6㎝-3의 유용한 보디 도핑 농도를 필요로 한다.
산화층(1414)은 장치의 활성 영역을 정의하기 위해 사용된다. N-타입 카운터 도우펀트(1416)(인 또는 비소)는 P-에피택셜층(1412)의 표면에 주입되어, 임계 조정 영역(1422)을 형성하고, P-타입 도우펀트의 네트 농도는 P-에피택시얼층(1412)의 나머지에서보다 낮다. 도 14B에서, 게이트 산화층(1417) 및 다규소 게이트(1418)는 종래 기법을 이용하여 카운터-도핑된 임계 조정 영역(1412)에 걸쳐 형성되었다. 게이트 산화층의 두께는 80Å 내지 2000Å 범위에 있을 수 있지만, 대개 175Å 내지 700Å 범위에 있다. 다규소 게이트 전극은 일반적으로 1500Å 내지 6000Å 두께이고, 일반적으로 N-채널 장치에서 인으로, P-채널 장치에서 붕소로 도핑된다. 티타늄 또는 텅스텐 규화물층에 의해 단절될 수 있다.
N-타입 도우펀트(1420)(인)은 N-드리프트 영역(1424) 및 N-영역(1425)을 형성하기 위해 P-에피택셜층(1412)의 배치부로 주입된다. 드리프트 주입은 2㎛ 또는 그 이하의 채널 길이를 갖는 5V 또는 그 이하의 장치에서 생략될 수 있지만, 0.25길이 정도의 측벽 스페이서 드리프트는 서브미크론 채널 길이를 갖는 장치에서 요구될 수 있다.
도 14C는 N+소스 영역(1426) 및 N+드레인 영역(1428)을 형성하는 제3의 N-타입 주입 결과를 나타내고 있다. N-영역 (1425)은 P-타입 도우펀트(1430)(붕소)를 주입함으로써 도 14D의 P-보디 접촉 영역(1432)으로 변환된다. 포토레지스트층(1434)은 붕소 주입이 장치의 다른 영역에 이르는 것을 방지한다. 도 14E는 소스/보디 금속 접촉층(1440) 및 드레인 금속 접촉층(1438)이 추가된 후의 결과적인 의사-쇼트키 동기식 정류기(1490)를 나타낸다. 게이트(1418)는(장치가 그 의사-쇼트키 상태에 있는 경우) 소스/보디 접촉층(1440) 또는 (장치가 그 MOSFET 상태에 있는 경우) 게이트 구동 전압의 소스와 스위치(1427)에 의해 전기적으로 연결된다.
도 14F는(도 14E의 밑줄선으로 도시된) 의사-쇼트키 다이오드(1490)의 채널을 통해 수직 단면을 따라 취해진 장치의 도우펀트 농도(NB)를 나타내는 그래프이다. 도 14F의 그래프의 가로좌표는 임계-조정 채널 영역의 표면 아래의 거리를 ㎛로 나타낸다. 영역(A)은 채널을 포함하고, P-타입 도우펀트의 농도는 임계 전압(Vt)을 낮추도록 임계 조정 주입물만큼 저하되었고, 따라서 의사-쇼트키 동기식 정류기(1490)의 온 특성을 개선한다. 상기 단면은 종래의 임계 조정 카운터 도핑의 일반적이 아닌 레벨만큼 향상된다. 영역(B)은 P-에피택시얼층(1412)을 나타내고, 영역(C)은 P+기판(1410)을 나타내며, 상기 기판은 최고의 도우펀트 농도를 갖는다.
의사-쇼트키 동기식 정류기(1490)는 도 14A에 도시된 카운터-도핑 주입없이 제조될 수 있고, 높은 에너지 주입 단계의 경우, 미국 특허출원 제07/855,373호 및 미국 특허출원 제07/854,162호에 개시된 바와 같이, 다규소 게이트를 통해 도우펀트를 구동하기 위해 사용된다. 에피택셜층 도핑에 대한 장치 특성의 민감도는 에피택셜층 자체와 동일한 도전 타입의 (카운터 도핑 임계 전압 조정에 추가하여) 제2 이온 주입을 수행함으로써 감소될 수 있다. 도 14G에 도시된 바와 같이, 1×1012내지 5×1014㎝-2의 범위의 선량에서의 역행 붕소 주입은 에피택셜층의 표면 아래로 0.2 내지 1.0㎛의 평균 깊이까지 200keV 또는 그 이상에서 주입되어, 표면 카운터 도핑이 덜 필요로 되도록 한다. P-에피택셜층의 주입되지 않은 부분은 얇게 되거나 존재하지 않을 수 있다(역행 층은 기판으로 확장될 수 있다). 에피택셜층만을 이용하는 대신, NB및 γ값을 설정하기 위해 이온 주입법을 이용하는 이점은 개선된 도우펀트 농도 제어 및 IC 내 MOSFET이 의사-쇼트키 향상을 위해 조정되도록 선택할 수 있는 능력을 포함한다.
도 15A 내지 도 15C는 수직 DMOSFET에 기초한 의사-쇼트키 동기식 정류기를 얻기 위해 사용될 수 있는 일련의 제조 단계를 나타내고 있다. 도 15A에 도시된 바와 같이, N-에피택셜층(1512)은 장치의 캐소드가 될 N+ 기판(1510)상에서 성장된다. 에피택셜층의 도핑 레벨은 장치의 요구된 항복전압에 의해 결정된다. 고전압 장치에서, 1×1014내지 1×1015cm-3의 농도가 사용될 수 있는 반면, 저전압 농도에서는 1×1015내지 1×1016cm-3가 사용될 수 있다. P-보디 영역(1514)은 종래의 기법을 사용하여 N-에피택셜층(1512)에 형성된다. 게이트 산화층(1516) 및 다규소 게이트(1518) 또한 종래의 주입 및 드라이브-인 기법을 이용하여 형성된다.
도 15B는 또한 종래 기법으로 형성된, P+ 보디 접촉 영역(1524) 및 N+ 소스 영역(1522)의 추가를 나타내고 있다. N-타입 도우펀트(인)(1520)은 게이트(1518)를 통해 300keV 내지 2MeV의 에너지 및 1×1011내지 1×1012cm-2의 선량으로 주입된다. 도우펀트(1520)는 장치의 임계 전압을 조정하기 위해 P-보디 영역(1514)의 표면에서 카운터-도핑 임계 조정 영역(1528)(도 15C)을 형성한다. 인 도우펀트은 N-에피택셜층(1512)상에 작은 효과만을 갖는데, 그것은 표면 근방에 위치되어야 하기 때문이다. 도 15C에서, 의사-쇼트키 동기식 정류기(1590)는 금속 소스/보디 접촉층(1526)을 추가하므로써 대개 완료된다. 게이트(1518)는 스위치(1527)에 의해 (장치가 그 의사-쇼트키 상태에 있는 경우) 소스/보디 접촉층(1526) 또는 (장치가 그 MOSFET 상태에 있는 경우) 게이트 구동 전압의 소스와 전기적으로 연결된다.
도 15D는 도 15C의 밑줄선을 따라 취해진 단면에서의 장치의 도우펀트 농도(NB)를 나타내고 있다. 영역(A)은 N+ 소스 영역(1522)을 나타낸다. 영역(B)은 P-보디 영역(1514)을 나타낸다. 도 15D의 밑줄선으로 도시된 보디 영역 표면 근방의 농도는 임계 전압(Vt)을 조정하기 위해 높은 에너지 카운터-도핑으로 인해 저하되었다. 영역(C)은 N-에피택셜층(1512)을 나타내고, 영역(D)은 N+ 기판(1510)을 나타낸다.
본 발명에 따른 특정한 실시예를 서술하였으나, 이러한 실시예는 설명을 위해 고려된 것이고 이것으로 제한되는 것은 아니다. 더 다른 많은 대안적인 실시예가 당 기술분야의 통상의 지식을 가진 자에게는 명백한 것이며, 그 모두는 본 발명의 범주내에 있는 것이다. 예를 들어, 본 발명의 개념은 사각형, 육각형, 또는 다른 형태의 셀을 갖는, 셀룰러 MOS 구조 및 외부 DMOS와 같은 다른 MOSFET 구조 및 N-채널 또는 P-채널 장치에 동일하게 적용가능하다.

Claims (8)

  1. 제1 도전성 타입의 소스 영역;
    상기 소스 영역에 인접하는 상기 제1 도전성 타입에 대향하는 제2 도전성 타입의 보디 영역;
    상기 보디 영역에 인접하는 상기 제1 도전성 타입의 드레인 영역;
    상기 보디 영역의 채널 영역으로부터 절연층에 의해 분리된 게이트; 및
    상기 게이트를 상기 소스 영역 또는 제3 전압과 선택적으로 연결하는 제1 스위치를 구비하고,
    상기 소스 영역 및 상기 보디 영역은 서로 연결되어 있고 제1 전압에서 바이어스 되어 있으며 상기 드레인 영역은 제2 전압에서 바이어스 되어 있고, 상기 제1 및 제2 전압은 상기 보디 및 상기 드레인 사이의 접합이 순-바이어스되도록 설정되는 것을 특징으로 하는 반도체 장치.
  2. 제 1 항에 있어서,
    상기 제3 전압의 절대값은 상기 제1 전압의 절대값보다 큰 것을 특징으로 하는 반도체 장치.
  3. 제 1 항의 반도체 장치;
    인덕터; 및
    상기 인덕터와 직렬로 연결된 제2 스위치를 구비하고,
    상기 반도체 장치는 상기 인덕터와 상기 제2 스위치 사이의 공통 노드에 연결되는 것을 특징으로 하는 전력 변환기.
  4. 제 3 항에 있어서,
    상기 제3 전압을 공급하는 전하 펌프를 더 구비하는 것을 특징으로 하는 전력 변환기.
  5. 제 3 항에 있어서,
    상기 제1 스위치는 상기 제2 스위치가 열린 직후 BBM 간격 동안 상기 게이트와 상기 소스 영역을 연결시키는 것을 특징으로 하는 전력 변환기.
  6. 제 5 항에 있어서,
    상기 제1 스위치는 상기 BBM 간격의 종단부에서 상기 게이트와 상기 제3 전압을 연결하는 것을 특징으로 하는 전력 변환기.
  7. 게이트와 소스 영역을 연결하는 제1 위치내에 제1 스위치를 유지하고 있는 동안 닫힌 상태에서 제2 스위치를 유지하는 단계;
    상기 제1 위치내의 상기 제1 스위치를 유지하고 있는 동안 상기 제2 스위치를 여는 단계; 및
    상기 제1 스위치를 상기 제2 위치로 이동시켜 상기 게이트와 상기 제3 전압을 연결시키는 단계를 구비하는 것을 특징으로 하는 제 3 항의 전력 변환기를 동작하는 방법.
  8. 제 7 항에 있어서,
    상기 제3 전압을 공급하기 위한 전하 펌프를 사용하는 단계를 더 구비하는 것을 특징으로 하는 방법.
KR1019980709364A 1996-05-15 1997-05-07 동기식정류기로사용되는3-단자전력mosfet스위치가있는전력변환기및그동작방법 Expired - Fee Related KR100334691B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/648,266 US5744994A (en) 1996-05-15 1996-05-15 Three-terminal power mosfet switch for use as synchronous rectifier or voltage clamp
US648,266 1996-05-15
PCT/US1997/007477 WO1997043823A1 (en) 1996-05-15 1997-05-07 Three-terminal power mosfet switch for use as synchronous rectifier or voltage clamp

Publications (2)

Publication Number Publication Date
KR20000011158A true KR20000011158A (ko) 2000-02-25
KR100334691B1 KR100334691B1 (ko) 2002-06-20

Family

ID=24600112

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980709364A Expired - Fee Related KR100334691B1 (ko) 1996-05-15 1997-05-07 동기식정류기로사용되는3-단자전력mosfet스위치가있는전력변환기및그동작방법

Country Status (6)

Country Link
US (2) US5744994A (ko)
EP (1) EP0898808A4 (ko)
JP (3) JP4330660B2 (ko)
KR (1) KR100334691B1 (ko)
AU (1) AU2931297A (ko)
WO (1) WO1997043823A1 (ko)

Families Citing this family (91)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5744994A (en) * 1996-05-15 1998-04-28 Siliconix Incorporated Three-terminal power mosfet switch for use as synchronous rectifier or voltage clamp
US6121666A (en) * 1997-06-27 2000-09-19 Sun Microsystems, Inc. Split gate oxide asymmetric MOS devices
US6093951A (en) * 1997-06-30 2000-07-25 Sun Microsystems, Inc. MOS devices with retrograde pocket regions
US6127857A (en) * 1997-07-02 2000-10-03 Canon Kabushiki Kaisha Output buffer or voltage hold for analog of multilevel processing
US6069503A (en) * 1998-03-11 2000-05-30 Intel Corporation High value FET resistors on a submicron MOS technology
US6249027B1 (en) 1998-06-08 2001-06-19 Sun Microsystems, Inc. Partially depleted SOI device having a dedicated single body bias means
US6249028B1 (en) * 1998-10-20 2001-06-19 International Business Machines Corporation Operable floating gate contact for SOI with high Vt well
US5998833A (en) * 1998-10-26 1999-12-07 North Carolina State University Power semiconductor devices having improved high frequency switching and breakdown characteristics
US6621121B2 (en) * 1998-10-26 2003-09-16 Silicon Semiconductor Corporation Vertical MOSFETs having trench-based gate electrodes within deeper trench-based source electrodes
US6052019A (en) * 1998-10-29 2000-04-18 Pericom Semiconductor Corp. Undershoot-isolating MOS bus switch
US6351018B1 (en) 1999-02-26 2002-02-26 Fairchild Semiconductor Corporation Monolithically integrated trench MOSFET and Schottky diode
US6421262B1 (en) * 2000-02-08 2002-07-16 Vlt Corporation Active rectifier
DE10008545A1 (de) 2000-02-24 2001-08-30 Bosch Gmbh Robert Monolithisch integriertes Halbleiterbauelement
US6301139B1 (en) 2000-04-06 2001-10-09 Power-One, Inc. Self-driven synchronous rectifier circuit for non-optimal reset secondary voltage
JP3416628B2 (ja) * 2000-04-27 2003-06-16 松下電器産業株式会社 半導体集積回路装置
US6509233B2 (en) 2000-10-13 2003-01-21 Siliconix Incorporated Method of making trench-gated MOSFET having cesium gate oxide layer
JP2002208691A (ja) * 2001-01-11 2002-07-26 Ngk Insulators Ltd 逆導通機能を有する電力用半導体スイッチングデバイス
US6462393B2 (en) 2001-03-20 2002-10-08 Fabtech, Inc. Schottky device
US6537921B2 (en) * 2001-05-23 2003-03-25 Vram Technologies, Llc Vertical metal oxide silicon field effect semiconductor diodes
EP1302987A1 (en) * 2001-10-16 2003-04-16 Siliconix, Inc. Trench-gated vertical MOSFET having gate oxide layer containing cesium and process of forming the same
US7078296B2 (en) 2002-01-16 2006-07-18 Fairchild Semiconductor Corporation Self-aligned trench MOSFETs and methods for making the same
US7015104B1 (en) * 2003-05-29 2006-03-21 Third Dimension Semiconductor, Inc. Technique for forming the deep doped columns in superjunction
FR2861916A1 (fr) * 2003-10-31 2005-05-06 St Microelectronics Sa Commande d'un transistor mos en element de redressement
US7023069B2 (en) * 2003-12-19 2006-04-04 Third Dimension (3D) Semiconductor, Inc. Method for forming thick dielectric regions using etched trenches
US7199006B2 (en) * 2003-12-19 2007-04-03 Third Dimension (3D) Semiconductor, Inc. Planarization method of manufacturing a superjunction device
EP1706900A4 (en) * 2003-12-19 2009-07-22 Third Dimension 3D Sc Inc METHOD FOR PRODUCING A SUPERJUNCTION COMPONENT WITH WIDE MESAS
KR20070038945A (ko) * 2003-12-19 2007-04-11 써드 디멘존 세미컨덕터, 인코포레이티드 수퍼 접합 장치의 제조 방법
US7041560B2 (en) * 2003-12-19 2006-05-09 Third Dimension (3D) Semiconductor, Inc. Method of manufacturing a superjunction device with conventional terminations
US6956429B1 (en) 2004-02-09 2005-10-18 Fairchild Semiconductor Corporation Low dropout regulator using gate modulated diode
US7142046B1 (en) 2004-05-14 2006-11-28 Fairchild Semiconductor Corporation Current sharing using gate modulated diodes
TWI401749B (zh) * 2004-12-27 2013-07-11 ３Ｄ半導體股份有限公司 用於高電壓超接面終止之方法
US7439583B2 (en) * 2004-12-27 2008-10-21 Third Dimension (3D) Semiconductor, Inc. Tungsten plug drain extension
EP1872396A4 (en) * 2005-04-22 2009-09-23 Icemos Technology Corp SUPERIOR CONSTRUCTION ELEMENT WITH OXIDICALLY DRIED GRATES AND METHOD FOR PRODUCING A SUPER TRANSITION ELEMENT WITH OXIDIDE-DRESSED GRATES
JP4815885B2 (ja) * 2005-06-09 2011-11-16 トヨタ自動車株式会社 半導体装置の制御方法
US7446018B2 (en) * 2005-08-22 2008-11-04 Icemos Technology Corporation Bonded-wafer superjunction semiconductor device
US7446374B2 (en) 2006-03-24 2008-11-04 Fairchild Semiconductor Corporation High density trench FET with integrated Schottky diode and method of manufacture
US8134329B2 (en) * 2006-04-13 2012-03-13 International Rectifier Corporation Buck converter with improved filter design
KR20090014402A (ko) 2006-05-29 2009-02-10 코닌클리케 필립스 일렉트로닉스 엔.브이. 스위칭 회로 장치
KR100924222B1 (ko) * 2006-06-29 2009-11-02 엘지디스플레이 주식회사 정전기 방전 회로 및 이를 구비한 액정표시장치
US8232829B2 (en) * 2006-12-11 2012-07-31 John Joseph Robinson Active rectifier
US7782027B2 (en) 2006-12-30 2010-08-24 Advanced Analogic Technologies, Inc. High-efficiency DC/DC voltage converter including down inductive switching pre-regulator and capacitive switching post-converter
US7723172B2 (en) * 2007-04-23 2010-05-25 Icemos Technology Ltd. Methods for manufacturing a trench type semiconductor device having a thermally sensitive refill material
US8580651B2 (en) * 2007-04-23 2013-11-12 Icemos Technology Ltd. Methods for manufacturing a trench type semiconductor device having a thermally sensitive refill material
US20080272429A1 (en) * 2007-05-04 2008-11-06 Icemos Technology Corporation Superjunction devices having narrow surface layout of terminal structures and methods of manufacturing the devices
EP3447803A3 (en) * 2007-09-26 2019-06-19 STMicroelectronics N.V. Adjustable field effect rectifier
US8148748B2 (en) * 2007-09-26 2012-04-03 Stmicroelectronics N.V. Adjustable field effect rectifier
US20090085148A1 (en) * 2007-09-28 2009-04-02 Icemos Technology Corporation Multi-directional trenching of a plurality of dies in manufacturing superjunction devices
JP2009164364A (ja) * 2008-01-08 2009-07-23 Renesas Technology Corp 半導体装置およびその製造方法
US7846821B2 (en) * 2008-02-13 2010-12-07 Icemos Technology Ltd. Multi-angle rotation for ion implantation of trenches in superjunction devices
US8030133B2 (en) * 2008-03-28 2011-10-04 Icemos Technology Ltd. Method of fabricating a bonded wafer substrate for use in MEMS structures
EP2274770A4 (en) * 2008-04-28 2012-12-26 St Microelectronics Nv MOSFET WITH INTEGRATED FIELD EFFECT RECTIFIER
EP2384518B1 (en) 2009-01-06 2019-09-04 STMicroelectronics N.V. Self-bootstrapping field effect diode structures and methods
WO2010125819A1 (ja) 2009-04-30 2010-11-04 パナソニック株式会社 半導体素子、半導体装置および電力変換器
JP2012104856A (ja) * 2009-04-30 2012-05-31 Panasonic Corp 半導体素子、半導体装置および電力変換器
JP4918626B2 (ja) * 2009-04-30 2012-04-18 パナソニック株式会社 半導体素子、半導体装置および電力変換器
WO2010127370A2 (en) * 2009-05-01 2010-11-04 Lakota Technologies, Inc. Series current limiting device
CN102473645B (zh) * 2009-08-19 2013-07-10 松下电器产业株式会社 半导体元件、半导体装置以及功率变换器
US20110148376A1 (en) * 2009-12-23 2011-06-23 Texas Instruments Incorporated Mosfet with gate pull-down
WO2011089861A1 (ja) * 2010-01-19 2011-07-28 パナソニック株式会社 半導体装置およびその製造方法
US9627524B2 (en) * 2010-03-02 2017-04-18 Richtek Technology Corporation, R.O.C. High voltage metal oxide semiconductor device and method for making same
US8242763B2 (en) * 2010-03-12 2012-08-14 Freescale Semiconductor, Inc. DC to DC converter having ability of switching between continuous and discontinuous modes and method of operation
US8026700B1 (en) * 2010-03-12 2011-09-27 Freescale Semiconductor, Inc. DC to DC converter having switch control and method of operation
JP5043990B2 (ja) * 2010-06-18 2012-10-10 シャープ株式会社 半導体装置およびその製造方法
CN102668094B (zh) * 2010-10-29 2015-02-25 松下电器产业株式会社 半导体元件以及半导体装置
EP2482315B1 (en) * 2010-10-29 2015-08-12 Panasonic Intellectual Property Management Co., Ltd. Semiconductor element
DE102010062677A1 (de) * 2010-12-09 2012-06-14 Robert Bosch Gmbh Generatorvorrichtung zur Spannungsversorgung eines Kraftfahrzeugs
WO2012127821A1 (ja) * 2011-03-23 2012-09-27 パナソニック株式会社 半導体装置およびその製造方法
JP5804494B2 (ja) * 2011-05-18 2015-11-04 国立大学法人九州工業大学 半導体装置及びその駆動方法
US8941264B2 (en) * 2011-06-20 2015-01-27 Bae Systems Information And Electronic Systems Integration Inc. Apparatus for bi-directional power switching in low voltage vehicle power distribution systems
US8878194B2 (en) * 2011-09-07 2014-11-04 Panasonic Corporation Semiconductor element, semiconductor device, and semiconductor element manufacturing method
US8737094B2 (en) * 2011-11-17 2014-05-27 Ixys Corporation Transformer drive for low conduction loss rectifier in flyback converter
US8946814B2 (en) 2012-04-05 2015-02-03 Icemos Technology Ltd. Superjunction devices having narrow surface layout of terminal structures, buried contact regions and trench gates
US10050557B2 (en) 2012-09-07 2018-08-14 Agency For Science, Technology And Research Energy harvesting apparatus and a method for operating an energy harvesting apparatus
US9029874B2 (en) 2012-09-13 2015-05-12 Panasonic Intellectual Property Management Co., Ltd. Semiconductor device having a first silicon carbide semiconductor layer and a second silicon carbide semiconductor layer
KR101444553B1 (ko) * 2012-12-21 2014-09-24 삼성전기주식회사 전원 공급 장치
JP5537683B2 (ja) * 2013-01-21 2014-07-02 株式会社東芝 半導体装置
DE112014001094B4 (de) 2013-03-01 2022-10-27 Fuji Electric Co., Ltd. Halbleitervorrichtung
CN104576360B (zh) * 2013-10-23 2017-08-08 无锡华润上华半导体有限公司 功率二极管的制备方法
US9525058B2 (en) * 2013-10-30 2016-12-20 Infineon Technologies Austria Ag Integrated circuit and method of manufacturing an integrated circuit
EP2882086A1 (en) 2013-12-03 2015-06-10 ams AG Voltage converter and method for voltage conversion
JP6376874B2 (ja) * 2014-01-21 2018-08-22 エイブリック株式会社 増幅回路
DE102014202030A1 (de) 2014-02-05 2015-08-06 Robert Bosch Gmbh Gleichrichterschaltung, elektronisches Bauelement, Generator und Verfahren zum Betreiben einer Gleichrichterschaltung
US9507897B2 (en) * 2014-06-14 2016-11-29 Taiwan Semiconductor Manufacturing Company Limited Circuit arrangement for modeling transistor layout characteristics
JP6651957B2 (ja) * 2016-04-06 2020-02-19 株式会社デンソー 半導体装置およびその製造方法
JP2018074817A (ja) * 2016-10-31 2018-05-10 旭化成エレクトロニクス株式会社 整流方法及び整流装置
US10680598B2 (en) 2016-12-07 2020-06-09 Infineon Technologies Americas Corp. Active gate bias driver
US10224918B2 (en) 2016-12-07 2019-03-05 Infineon Technologies Americas Corp. Active gate bias driver
US10644601B2 (en) * 2018-06-22 2020-05-05 Taiwan Semiconductor Manufacturing Co., Ltd. Dead-time conduction loss reduction for buck power converters
CN111585425B (zh) * 2019-08-21 2025-03-14 杰华特微电子股份有限公司 用于开关电路的功率器件驱动方法、驱动电路及开关电路
JP7232208B2 (ja) * 2020-03-19 2023-03-02 株式会社東芝 半導体装置
TWI866172B (zh) * 2022-12-05 2024-12-11 立錡科技股份有限公司 可耐高壓之高效率電源轉換電路

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5952632B2 (ja) * 1978-07-06 1984-12-20 日本電信電話株式会社 整流装置
JPS62185409A (ja) * 1986-02-10 1987-08-13 Hitachi Ltd 電圧比較回路
US4667144A (en) * 1986-06-03 1987-05-19 The United States Of America As Represented By The Secretary Of The Air Force High frequency, high voltage MOSFET isolation amplifier
US4903189A (en) * 1988-04-27 1990-02-20 General Electric Company Low noise, high frequency synchronous rectifier
JPH0291974A (ja) * 1988-09-29 1990-03-30 Nippon Telegr & Teleph Corp <Ntt> 半導体装置
JPH04304162A (ja) * 1991-03-29 1992-10-27 Matsushita Electric Ind Co Ltd Ｄｃ−ｄｃコンバータ装置
JPH05152526A (ja) * 1991-11-30 1993-06-18 Hitachi Ltd 半導体集積回路装置
US5248627A (en) * 1992-03-20 1993-09-28 Siliconix Incorporated Threshold adjustment in fabricating vertical dmos devices
US5510641A (en) * 1992-06-01 1996-04-23 University Of Washington Majority carrier power diode
US5510747A (en) * 1993-11-30 1996-04-23 Siliconix Incorporated Gate drive technique for a bidirectional blocking lateral MOSFET
JPH07231670A (ja) * 1994-02-14 1995-08-29 Amada Co Ltd 高周波インバータ装置
JP3163896B2 (ja) * 1994-04-28 2001-05-08 松下電器産業株式会社 ３相ｐｗｍインバータ
US5744994A (en) * 1996-05-15 1998-04-28 Siliconix Incorporated Three-terminal power mosfet switch for use as synchronous rectifier or voltage clamp

Also Published As

Publication number Publication date
JP2009065185A (ja) 2009-03-26
US5929690A (en) 1999-07-27
JP2000512805A (ja) 2000-09-26
JP2012169650A (ja) 2012-09-06
WO1997043823A1 (en) 1997-11-20
EP0898808A1 (en) 1999-03-03
JP5312896B2 (ja) 2013-10-09
EP0898808A4 (en) 2001-09-12
US5744994A (en) 1998-04-28
JP4330660B2 (ja) 2009-09-16
KR100334691B1 (ko) 2002-06-20
AU2931297A (en) 1997-12-05
JP5484508B2 (ja) 2014-05-07

Similar Documents

Publication Publication Date Title
KR100334691B1 (ko) 동기식정류기로사용되는3-단자전력mosfet스위치가있는전력변환기및그동작방법
US5818084A (en) Pseudo-Schottky diode
US7719053B2 (en) Semiconductor device having increased gate-source capacity provided by protruding electrode disposed between gate electrodes formed in a trench
US6545316B1 (en) MOSFET devices having linear transfer characteristics when operating in velocity saturation mode and methods of forming and operating same
US6764889B2 (en) Methods of forming vertical mosfets having trench-based gate electrodes within deeper trench-based source electrodes
US7863675B2 (en) MOSFET using gate work function engineering for switching applications
US6388286B1 (en) Power semiconductor devices having trench-based gate electrodes and field plates
US8933463B2 (en) Semiconductor element, semiconductor device, and power converter
US8283973B2 (en) Semiconductor element, semiconductor device, and electric power converter
US6331794B1 (en) Phase leg with depletion-mode device
US20110241113A1 (en) Dual Gate LDMOS Device with Reduced Capacitance
US20110241112A1 (en) LDMOS Device with P-Body for Reduced Capacitance
JP4995873B2 (ja) 半導体装置及び電源回路
CN111668216A (zh) 用于操作超结晶体管器件的方法
US10256236B2 (en) Forming switch circuit with controllable phase node ringing
US6940126B2 (en) Field-effect-controllable semiconductor component and method for producing the semiconductor component
US7071516B2 (en) Semiconductor device and driving circuit for semiconductor device
US20210367593A1 (en) Power transistor module and controlling method thereof

Legal Events

Date Code Title Description
PA0105 International application

St.27 status event code: A-0-1-A10-A15-nap-PA0105

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

A201 Request for examination
P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U12-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20050418

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20050418

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000