[go: up one dir, main page]

KR102813716B1 - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR102813716B1
KR102813716B1 KR1020190086408A KR20190086408A KR102813716B1 KR 102813716 B1 KR102813716 B1 KR 102813716B1 KR 1020190086408 A KR1020190086408 A KR 1020190086408A KR 20190086408 A KR20190086408 A KR 20190086408A KR 102813716 B1 KR102813716 B1 KR 102813716B1
Authority
KR
South Korea
Prior art keywords
layer
active layer
disposed
insulating film
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020190086408A
Other languages
English (en)
Other versions
KR20210010696A (ko
Inventor
박준석
구소영
김명화
김억수
김태상
김형준
문연건
박근철
임준형
전경진
최혜림
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020190086408A priority Critical patent/KR102813716B1/ko
Priority to US16/846,195 priority patent/US11521552B2/en
Priority to CN202010672870.9A priority patent/CN112242120B/zh
Publication of KR20210010696A publication Critical patent/KR20210010696A/ko
Application granted granted Critical
Publication of KR102813716B1 publication Critical patent/KR102813716B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H10D30/6739—Conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6758—Thin-film transistors [TFT] characterised by the insulating substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/471—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having different architectures, e.g. having both top-gate and bottom-gate TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/17—Passive-matrix OLED displays
    • H10K59/179—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

표시 장치가 제공된다. 표시 장치는 스캔 라인 및 상기 스캔 라인과 교차하는 데이터 라인에 접속되는 화소를 포함하고, 상기 화소는 발광 소자, 및 상기 데이터 라인으로부터 인가된 데이터 전압에 따라 상기 발광 소자에 공급되는 구동 전류를 제어하는 구동 트랜지스터 및 상기 스캔 라인에 인가되는 스캔 신호에 따라 상기 데이터 라인의 상기 데이터 전압을 상기 구동 트랜지스터에 인가하기 위한 제1 스위칭 트랜지스터를 포함하며, 상기 구동 트랜지스터는 산화물 반도체를 갖는 제1 활성층 및 상기 제1 활성층 상에 배치되고 산화물 반도체를 갖는 제1 산화물층을 포함하고, 상기 제1 스위칭 트랜지스터는 상기 제1 활성층의 상부에 배치되고 상기 제1 산화물층과 동일한 산화물 반도체를 갖는 제2 활성층을 포함한다.

Description

표시 장치 {Display device}
본 발명은 표시 장치 및 이의 제조 방법에 관한 것으로, 보다 상세하게는 산화물층을 포함하는 박막 트랜지스터를 포함하는 표시 장치에 관한 것이다.
표시 장치는 멀티미디어의 발달과 함께 그 중요성이 증대되고 있다. 이에 부응하여 유기발광 표시 장치(Organic Light Emitting Display, OLED), 액정 표시 장치(Liquid Crystal Display, LCD) 등과 같은 여러 종류의 표시 장치가 사용되고 있다.
표시 장치의 화상을 표시하는 장치로서 유기 발광 표시 패널이나 액정 표시 패널과 같은 표시 패널을 포함한다. 그 중, 발광 표시 패널로써, 발광 소자를 포함할 수 있는데, 예를 들어 발광 다이오드(Light Emitting Diode, LED)의 경우, 유기물을 형광 물질로 이용하는 유기 발광 다이오드(OLED), 무기물을 형광물질로 이용하는 무기 발광 다이오드 등이 있다.
이러한 표시 장치는 표시 패널, 게이트 구동회로, 데이터 구동회로, 및 타이밍 콘트롤러를 구비한다. 표시 패널은 데이터 라인들, 게이트 라인들, 데이터 라인들과 게이트 라인들의 교차부에 형성되는 화소들을 포함한다. 화소들 각각은 스위칭 소자로서 박층 트랜지스터를 이용하여 게이트 라인에 게이트 신호가 공급될 때 데이터 라인으로부터 데이터 전압을 공급받는다. 화소들 각각은 데이터 전압들에 따라 소정의 밝기로 발광한다.
최근에는 UHD(Ultra High Definition)의 고해상도로 화상을 표시할 수 있는 표시 장치가 출시되고 있으며, 8K UHD(8K Ultra High Definition)의 고해상도로 화상을 표시할 수 있는 표시 장치가 개발되고 있다. UHD는 3840×2160 해상도를 나타내며, 8K UHD는 7680×4320 해상도를 나타낸다.
고해상도의 표시 장치의 경우 화소들의 개수가 늘어남에 따라 화소들 각각의 구동 전류가 감소할 수 있으며, 이로 인해 화소들 각각의 구동 트랜지스터의 구동 전압 범위가 줄어들 수 있다.
본 발명이 해결하고자 하는 과제는 산화물 반도체를 갖는 산화물층을 더 포함하는 구동 트랜지스터와, 상기 산화물층과 동일한 산화물 반도체를 갖는 활성층을 포함하는 스위칭 트랜지스터를 포함한 표시 장치를 제공하는 것이다.
본 발명의 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 일 실시예에 따른 표시 장치는 스캔 라인 및 상기 스캔 라인과 교차하는 데이터 라인에 접속되는 화소를 포함하고, 상기 화소는 발광 소자, 및 상기 데이터 라인으로부터 인가된 데이터 전압에 따라 상기 발광 소자에 공급되는 구동 전류를 제어하는 구동 트랜지스터 및 상기 스캔 라인에 인가되는 스캔 신호에 따라 상기 데이터 라인의 상기 데이터 전압을 상기 구동 트랜지스터에 인가하기 위한 제1 스위칭 트랜지스터를 포함하며, 상기 구동 트랜지스터는 산화물 반도체를 갖는 제1 활성층 및 상기 제1 활성층 상에 배치되고 산화물 반도체를 갖는 제1 산화물층을 포함하고, 상기 제1 스위칭 트랜지스터는 상기 제1 활성층의 상부에 배치되고 상기 제1 산화물층과 동일한 산화물 반도체를 갖는 제2 활성층을 포함한다.
상기 제1 활성층의 산화물 반도체는 인듐(In), 갈륨(Ga), 아연(Zn), 주석(Sn) 및 하프늄(Hf) 중 적어도 어느 하나를 포함할 수 있다.
상기 제1 산화물층 및 상기 제2 활성층의 산화물 반도체는 인듐(In), 갈륨(Ga), 아연(Zn), 주석(Sn) 및 하프늄(Hf) 중 적어도 어느 하나를 포함할 수 있다.
상기 구동 트랜지스터는 상기 제1 활성층 상에 배치된 제1 게이트 절연막 및 상기 제1 게이트 절연막 상에 배치되고 상기 제1 활성층과 중첩하는 제1 게이트 전극을 포함하고, 상기 제1 산화물층은 상기 제1 게이트 전극과 상기 제1 게이트 절연막 사이에 배치될 수 있다.
상기 제1 활성층은 제1 도체화 영역, 제2 도체화 영역 및 상기 제1 도체화 영역과 상기 제2 도체화 영역 사이에 배치된 채널 영역을 포함하고, 상기 제1 산화물층은 적어도 일부 영역이 상기 제1 활성층의 채널 영역과 중첩할 수 있다.
상기 구동 트랜지스터는 상기 제1 활성층 상에 배치된 층간 절연막을 관통하는 제1 컨택홀을 통해 상기 제1 도체화 영역과 접촉하는 제1 소스 전극 및 상기 층간 절연막을 관통하는 제2 컨택홀을 통해 상기 제2 도체화 영역과 접촉하는 제1 드레인 전극을 포함할 수 있다.
상기 제2 활성층은 상기 제1 게이트 절연막 상에 배치되고, 상기 스위칭 트랜지스터는 상기 제2 활성층 하부에 배치된 제2 게이트 전극을 포함하며, 상기 제2 활성층의 폭은 상기 제2 게이트 전극의 폭보다 클 수 있다.
상기 스위칭 트랜지스터는 상기 제2 활성층의 일 측과 접촉하는 제2 소스 전극 및 상기 제2 활성층의 타 측과 접촉하는 제2 드레인 전극을 포함할 수 있다.
상기 스위칭 트랜지스터는 상기 제2 활성층 상에 배치된 층간 절연막을 관통하는 제4 컨택홀을 통해 상기 제2 소스 전극과 접촉하는 제1 도전 패턴, 및 상기 층간 절연막을 관통하는 제5 컨택홀을 통해 상기 제2 드레인 전극과 접촉하는 제2 도전 패턴을 더 포함할 수 있다.
상기 스캔 라인에 스캔 신호를 출력하는 스캔 구동부 더 구비하고, 상기 스캔 구동부는 산화물 반도체를 갖는 제3 활성층, 상기 제3 활성층 하부에 배치된 제3 게이트 전극을 포함하는 제2 스위칭 트랜지스터를 포함할 수 있다.
상기 스캔 구동부는 산화물 반도체를 갖는 제4 활성층, 상기 제4 활성층 상에 배치된 제4 게이트 전극을 포함하는 제3 스위칭 트랜지스터를 더 포함할 수 있다.
상기 과제를 해결하기 위한 다른 실시예에 따른 표시 장치는 표시 영역 및 비표시 영역을 포함하는 기판, 상기 기판 상에 배치되고, 상기 표시 영역에 배치된 차광층을 포함하는 제1 도전층, 상기 제1 도전층 상에 배치되고, 상기 차광층을 덮는 버퍼막, 상기 버퍼막 상에 배치되고 산화물 반도체를 포함하는 제1 반도체층으로서, 상기 표시 영역에 배치된 활성층을 포함하는 제1 반도체층, 상기 제1 반도체층 상에 배치되고 상기 활성층을 덮는 게이트 절연막, 상기 게이트 절연막 상에 배치되고 산화물 반도체를 포함하는 제2 반도체층으로서, 상기 표시 영역에 배치된 산화물층을 포함하는 제2 반도체층, 상기 제2 반도체층 상에 배치되고, 게이트 전극을 포함하는 제2 도전층, 상기 제2 도전층 상에 배치되고, 상기 게이트 전극을 덮는 층간 절연막 및 상기 층간 절연막 상에 배치되고 소스 전극 및 드레인 전극을 포함하는 제3 도전층을 포함한다.
상기 제1 반도체층 및 상기 제2 반도체층의 산화물 반도체는 각각 인듐(In), 갈륨(Ga), 아연(Zn), 주석(Sn) 및 하프늄(Hf) 중 적어도 어느 하나를 포함할 수 있다.
상기 제1 반도체층은 상기 차광층 상에 배치된 제1 활성층을 포함하고, 상기 제2 도전층은 상기 제1 활성층 상에 배치된 제1 게이트 전극을 포함하고, 상기 산화물층은 상기 제1 활성층과 상기 제1 게이트 전극 사이에 배치된 제1 산화물층을 포함할 수 있다.
상기 제3 도전층은 상기 층간 절연막을 관통하여 상기 제1 활성층의 일 측을 노출시키는 제1 컨택홀을 통해 상기 제1 활성층의 일 측에 접촉하는 제1 소스 전극 및 상기 층간 절연막을 관통하여 상기 제1 활성층의 타 측을 노출시키는 제2 컨택홀을 통해 상기 제1 활성층의 타 측에 접촉하는 제1 드레인 전극을 포함할 수 있다.
상기 제1 소스 전극은 상기 층간 절연막 및 상기 버퍼막을 관통하여 상기 차광층의 일부를 노출시키는 제3 컨택홀을 통해 상기 차광층에 접촉할 수 있다.
상기 제1 도전층은 제2 게이트 전극을 더 포함하고, 상기 제2 반도체층은 상기 제2 게이트 전극 상에 배치된 제2 활성층을 더 포함할 수 있다.
상기 제2 도전층은 상기 제2 활성층의 일 측에 접촉하는 제2 소스 전극 및 상기 제2 활성층의 타 측에 접촉하는 제2 드레인 전극을 더 포함할 수 있다.
상기 제3 도전층은 상기 층간 절연막을 관통하여 상기 제2 소스 전극의 일부를 노출하는 제4 컨택홀을 통해 상기 제2 소스 전극과 접촉하는 제1 도전 패턴 및 상기 층간 절연막을 관통하여 상기 제2 드레인 전극의 일부를 노출하는 제5 컨택홀을 통해 상기 제2 드레인 전극과 접촉하는 제2 도전 패턴을 더 포함할 수 있다.
상기 제1 도전층은 상기 비표시 영역에 배치된 제3 게이트 전극을 더 포함하고, 상기 제2 반도체층은 상기 제3 게이트 전극 상에 배치된 제3 활성층을 더 포함하고, 상기 제2 도전층은 상기 제3 활성층의 일 측에 접촉하는 제3 소스 전극 및 상기 제3 활성층의 타 측에 접촉하는 제3 드레인 전극을 더 포함할 수 있다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
일 실시예에 따른 표시 장치는 산화물 반도체를 각각 활성층과 산소 공급층으로 포함하는 구동 트랜지스터, 및 구동 트랜지스터의 산소 공급층과 동일한 산화물 반도체를 갖는 활성층을 포함하는 스위칭 트랜지스터를 포함할 수 있다. 구동 트랜지스터는 게이트 전극이 활성층 상부에 위치하는 상부 게이트 구조로 이들 사이에 산소 공급층이 배치되고, 스위칭 트랜지스터는 구동 트랜지스터의 산소 공급층과 동일한 층에 배치되는 활성층을 포함하여 그 하부에 게이트 전극이 배치되는 하부 게이트 구조를 가질 수 있다.
이에 따라, 표시 장치의 구동 트랜지스터와 스위칭 트랜지스터는 각각의 활성층이 산화물 반도체를 포함할 수 있다. 구동 트랜지스터는 산소 공급층의 산화물 반도체를 더 포함하여 구동 트랜지스터로써의 소자 특성을 확보하고, 각 화소의 구동을 위해 넓은 범위의 구동 전압을 확보할 수 있다.
실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 일 실시예에 따른 표시 장치를 나타내는 사시도이다.
도 2는 일 실시예에 따른 표시 장치의 개략적인 평면도이다.
도 3은 도 2의 일 화소를 나타내는 회로도이다.
도 4는 도 2의 일 화소를 나타내는 회로도이다.
도 5는 일 실시예에 따른 구동 트랜지스터를 나타내는 평면도이다.
도 6은 일 실시예에 따른 제1 스위칭 트랜지스터를 나타내는 평면도이다.
도 7은 도 5의 I-I'선 및 도 6의 Ⅱ-Ⅱ'선을 따라 자른 단면도이다.
도 8은 일 실시예에 따른 제2 스위칭 트랜지스터의 일 예를 나타내는 개략적인 단면도이다.
도 9 내지 도 22는 일 실시예에 따른 표시 장치의 제조 공정을 나타내는 단면도들이다.
도 23은 다른 실시예에 따른 제1 스위칭 트랜지스터를 나타내는 평면도이다.
도 24는 도 5의 I-I'선 및 도 23의 Ⅱ-Ⅱ'선을 따라 자른 단면도이다.
도 25 및 도 26은 도 24의 표시 장치의 제조 공정 중 일부를 나타내는 단면도들이다.
도 27 및 도 28은 다른 실시예에 따른 제2 스위칭 트랜지스터를 나타내는 단면도들이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
소자(elements) 또는 층이 다른 소자 또는 층의 "상(on)"으로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.
이하, 첨부된 도면을 참고로 하여 실시예들에 대해 설명한다.
도 1은 일 실시예에 따른 표시 장치를 나타내는 사시도이다.
도 1을 참조하면, 표시 장치(1)는 동영상이나 정지영상을 표시한다. 표시 장치(1)는 표시 화면을 제공하는 모든 전자 장치를 지칭할 수 있다. 예를 들어, 표시 화면을 제공하는 텔레비전, 노트북, 모니터, 광고판, 사물 인터넷, 모바일 폰, 스마트 폰, 태블릿 PC(Personal Computer), 전자 시계, 스마트 워치, 워치 폰, 헤드 마운트 디스플레이, 이동 통신 단말기, 전자 수첩, 전자 책, PMP(Portable Multimedia Player), 내비게이션, 게임기, 디지털 카메라, 캠코더 등이 표시 장치(1)에 포함될 수 있다.
표시 장치(1)는 표시 화면을 제공하는 표시 패널을 포함한다. 표시 패널의 예로는 LED 표시 패널, 유기발광 표시 패널, 양자점 발광 표시 패널, 플라즈마 표시 패널, 전계방출 표시 패널 등을 들 수 있다. 이하에서는 표시 패널의 일 예로서, LED 표시 패널이 적용된 경우를 예시하지만, 그에 제한되는 것은 아니며, 동일한 기술적 사상이 적용 가능하다면 다른 표시 패널에도 적용될 수 있다.
표시 장치(1)의 형상은 다양하게 변형될 수 있다. 예를 들어, 표시 장치(1)는 가로가 긴 직사각형, 세로가 긴 직사각형, 정사각형, 코너부(꼭지점)가 둥근 사각형, 기타 다각형, 원형 등의 형상을 가질 수 있다. 표시 장치(1)의 표시 영역(DA)의 형상 또한 표시 장치(1)의 전반적인 형상과 유사할 수 있다. 도 1에서는 가로가 긴 직사각형 형상의 표시 장치(1) 및 표시 영역(DA)이 예시되어 있다.
표시 장치(1)는 표시 영역(DA)과 비표시 영역(NDA)을 포함할 수 있다. 표시 영역(DA)은 화면이 표시될 수 있는 영역이고, 비표시 영역(NDA)은 화면이 표시되지 않는 영역이다. 표시 영역(DA)은 활성 영역으로, 비표시 영역(NDA)은 비활성 영역으로도 지칭될 수 있다.
표시 영역(DA)은 대체로 표시 장치(1)의 중앙을 차지할 수 있다. 표시 영역(DA)은 복수의 화소(PX)를 포함할 수 있다. 복수의 화소(PX)는 행렬 방향으로 배열될 수 있다. 각 화소(PX)의 형상은 평면상 직사각형 또는 정사각형일 수 있지만, 이에 제한되는 것은 아니고 각 변이 제1 방향(DR1)에 대해 기울어진 마름모 형상일 수도 있다.
도 2는 일 실시예에 따른 표시 장치의 개략적인 평면도이다.
도 2를 참조하면, 표시 장치(1)는 표시 패널(10), 통합 구동부(20) 및 스캔 구동부(SDR)를 포함한다. 통합 구동부(20)는 타이밍 제어부와 데이터 구동부를 포함할 수 있다.
표시 패널(10)은 화소(PX)들이 형성되어 영상을 표시하는 표시 영역(DA)과 표시 영역(DA)의 주변 영역인 비표시 영역(NDA)을 포함할 수 있다. 표시 패널(10)이 곡면부를 포함하는 경우, 표시 영역(DA)은 곡면부에 배치될 수 있다. 이 경우, 곡면부에서도 표시 패널(10)의 영상이 보일 수 있다.
표시 영역(DA)에는 화소(PX)들 뿐만 아니라, 화소(PX)들에 접속되는 스캔 라인(SCL1~SCLk, k는 2 이상의 정수)들, 데이터 라인(DTL1~DTLj, j는 2 이상의 정수)들, 및 전원 라인들이 배치될 수 있다. 스캔 라인(SCL)들은 제1 방향(DR1)으로 나란하게 형성되고, 데이터 라인(DTL)들은 제1 방향(DR1)과 교차하는 제2 방향(DR2)으로 나란하게 형성될 수 있다. 화소(PX)들 각각은 스캔 라인(SCL)들 중 적어도 어느 하나와 데이터 라인(DTL)들 중 어느 하나에 접속될 수 있다.
화소들 각각은 구동 트랜지스터, 적어도 하나의 스위칭 트랜지스터, 발광 소자, 및 커패시터를 포함할 수 있다. 스위칭 트랜지스터는 스캔 라인(SCL)으로부터 스캔 신호가 인가되는 경우 턴-온되므로, 데이터 라인(DTL)의 데이터 전압은 구동 트랜지스터의 게이트 전극에 인가될 수 있다. 구동 트랜지스터는 게이트 전극에 인가된 데이터 전압에 따라 발광 소자에 구동 전류를 공급함으로써 발광할 수 있다. 구동 트랜지스터와 적어도 하나의 스위칭 트랜지스터는 박막 트랜지스터(thin film transistor)일 수 있다. 발광 소자는 구동 트랜지스터의 구동 전류에 따라 발광할 수 있다. 발광 소자는 제1 전극, 유기 발광층, 및 제2 전극을 포함하는 유기 발광 다이오드(organic light emitting diode)일 수 있다. 커패시터는 구동 트랜지스터의 게이트 전극에 인가된 데이터 전압을 일정하게 유지하는 역할을 할 수 있다.
비표시 영역(NDA)은 표시 영역(DA)의 바깥쪽에서부터 표시 패널(10)의 가장자리까지의 영역으로 정의될 수 있다. 비표시 영역(NDA)에는 스캔 라인(SCL)들에 스캔 신호들을 인가하기 위한 스캔 구동부(SDR) 및 데이터 라인(DTL)들과 라우팅 라인(RL)들 사이에 접속되는 데이터 전압 분배 회로(DMUX)가 배치될 수 있다. 또한, 비표시 영역(NDA)에는 통합 구동부(20)와 전기적으로 연결되는 패드(DP)들이 배치될 수 있다. 이 경우, 통합 구동부(20)와 패드(DP)들은 표시 패널(10)의 일 측 가장자리에 배치될 수 있다.
통합 구동부(20)는 표시 패드(DP)들에 접속되어 디지털 비디오 데이터와 타이밍 신호들을 입력 받는다. 통합 구동부(20)는 디지털 비디오 데이터를 아날로그 정극성/부극성 데이터 전압들로 변환하여 라우팅 라인(RL)들과 데이터 전압 분배 회로(DMUX)를 통해 데이터 라인(DTL)들에 공급한다. 또한, 통합 구동부(20)는 스캔 제어 라인(SL)을 통해 스캔 구동부(SDR)를 제어하기 위한 스캔 제어 신호를 생성하여 공급한다. 스캔 구동부(SDR)의 스캔 신호들에 의해 데이터 전압들이 공급될 화소(PX)들이 선택되며, 선택된 화소(XP)들에 데이터 전압들이 공급된다. 또한, 통합 구동부(20)는 전원 라인들에 전원 전압들을 공급할 수 있다.
통합 구동부(20)는 집적회로(integrated circuit, IC)로 형성되어 COG(chip on glass) 방식, COP(chip on plastic) 방식, 또는 초음파 접합 방식으로 패드 영역에서 표시 패널(10) 상에 장착될 수 있으나, 이에 한정되지 않는다. 예를 들어, 통합 구동부(20)는 별도의 회로 보드 상에 장착될 수 있다.
패드(DP)들은 통합 구동부(20)에 전기적으로 연결될 수 있다. 도면에 도시하지 않았으나, 회로 보드는 이방성 도전 필름(anisotropic conductive film)을 이용하여 패드(DP)들 상에 부착될 수 있다. 이로 인해, 회로 보드의 리드 라인들은 패드(DP)들에 전기적으로 연결될 수 있다. 회로 보드는 연성 인쇄 회로 보드(flexible prinited circuit board), 인쇄 회로 보드(printed circuit board) 또는 칩온 필름(chip on film)과 같은 연성 필름(flexible film)일 수 있다. 회로 보드는 표시 패널(10)의 하부로 벤딩(bending)될 수 있다. 이 경우, 회로 보드의 일 측은 표시 패널(10)의 일 측 가장자리에 부착되며, 타 측은 표시 패널(10)의 하부에 배치되어 호스트 시스템이 장착되는 시스템 보드에 연결될 수 있다.
스캔 구동부(SDR)는 적어도 하나의 스캔 제어 라인(SL)을 통해 통합 구동부(20)에 연결되어 스캔 제어 신호를 입력 받을 수 있다. 스캔 구동부(SDR)는 스캔 제어 신호에 따라 스캔 신호들을 생성하고, 스캔 신호들을 스캔 라인(SCL)들에 순차적으로 출력할 수 있다. 도 2에서는 스캔 구동부(SDR)가 표시 영역(DA)의 일 측, 예를 들어 좌측의 비표시 영역(NDA)에 형성된 것을 예시하였으나, 이에 한정되지 않는다. 예를 들어, 스캔 구동부(SDR)는 표시 영역(DA)의 양 측, 예를 들어, 좌측과 우측의 비표시 영역(NDA)에 형성될 수 있다.
데이터 전압 분배 회로(DMUX)는 라우팅 라인(RL)들과 데이터 라인(DTL)들 사이에 연결될 수 있다. 데이터 전압 분배 회로(DMUX)에 접속된 라우팅 라인(RL)들의 개수와 데이터 라인(DTL)들의 개수는 1:q (q는 2 이상의 정수)일 수 있다. 데이터 전압 분배 회로(DMUX)는 하나의 라우팅 라인(RL)들에 인가되는 데이터 전압들을 복수의 데이터 라인(DTL)들로 분배하는 역할을 할 수 있다.
전원 공급 회로는 시스템 보드로부터 인가되는 메인 전원으로부터 표시 패널(10)의 구동에 필요한 전압들을 생성하여 표시 패널(10)에 공급할 수 있다. 예를 들어, 전원 공급 회로는 메인 전원으로부터 표시 패널(10)의 발광 소자(EL)들을 구동하기 위한 제1 전원 전압과 제2 전원 전압을 생성하여 표시 패널(10)의 제1 전압 라인(VDD, 도 3에 도시)과 제2 전압 라인(VSS, 도 3에 도시)에 공급할 수 있다. 또한, 전원 공급 회로는 메인 전원으로부터 통합 구동부(20)와 스캔 구동부(SDR)를 구동하기 위한 구동 전압들을 생성하여 공급할 수 있다.
전원 공급 회로는 집적 회로로 형성되어 회로 보드 상에 장착될 수 있으나, 이에 제한되지 않는다. 예를 들어, 전원 공급 회로는 통합 구동부(20)에 통합 형성될 수 있다.
도 3은 도 2의 일 화소를 나타내는 회로도이다.
도 3을 참조하면, 화소(PX)는 구동 트랜지스터(DRT), 제1 스위칭 트랜지스터(SCT), 발광 소자(EL), 및 커패시터(Cst)를 포함할 수 있다. 도 3에서는 각 화소(PX)가 하나의 구동 트랜지스터(DRT) 및 제1 스위칭 트랜지스터(SCT)와 하나의 커패시터(Cst)를 갖는 2T1C(2Transistor - 1Capacitor) 구조인 것을 도시하고 있으나, 이에 제한되는 것은 아니다. 각 화소(PX)는 더 많은 수의 트랜지스터들과 복수의 커패시터들을 포함할 수 있다.
구동 트랜지스터(DRT) 및 제1 스위칭 트랜지스터(SCT) 각각은 제1 전극, 제2 전극 및 게이트 전극을 포함할 수 있다. 제1 전극 및 제2 전극 중 하나는 소스 전극이고, 다른 하나는 드레인 전극일 수 있다.
구동 트랜지스터(DRT) 및 제1 스위칭 트랜지스터(SCT) 각각은 박막 트랜지스터(thin film transistor)로 형성될 수 있다. 또한, 도 3에서는 구동 트랜지스터(DRT) 및 제1 스위칭 트랜지스터(SCT) 각각이 N 타입 MOSFET(Metal Oxide Semiconductor Field Effect Transistor)으로 형성된 것으로 설명하였으나, 이에 제한되지 않는다. 구동 트랜지스터(DRT) 및 제1 스위칭 트랜지스터(SCT)는 P 타입 MOSFET으로 형성될 수도 있다. 이 경우, 구동 트랜지스터(DRT) 및 제1 스위칭 트랜지스터(SCT)들 각각의 소스 전극과 드레인 전극의 위치는 변경될 수 있다. 이하에서는, 구동 트랜지스터(DRT) 및 제1 스위칭 트랜지스터(SCT)가 N타입 MOSFET인 경우를 예시하여 설명한다.
구동 트랜지스터(DRT)는 게이트 전극에 인가된 데이터 전압에 따라 발광 소자(EL)에 구동 전류를 공급함으로써 발광할 수 있다. 즉, 구동 트랜지스터(DRT)는 구동 트랜지스터일 수 있다. 구동 트랜지스터(DRT)의 게이트 전극은 제1 스위칭 트랜지스터(SCT)의 소스 전극에 접속되고, 소스 전극은 발광 소자(EL)의 제1 전극에 접속되며, 드레인 전극은 제1 전원 전압이 인가되는 제1 전원 라인(VDD)에 접속될 수 있다.
제1 스위칭 트랜지스터(SCT)는 제k (k는 양의 정수) 스캔 라인(SCLk)으로부터 스캔 신호가 인가되는 경우 턴-온되어, 제j (j는 양의 정수) 데이터 라인(DTLj)의 데이터 전압은 구동 트랜지스터(DRT)의 게이트 전극에 인가될 수 있다. 즉, 제1 스위칭 트랜지스터(SCT)는 스위칭 트랜지스터일 수 있다. 제1 스위칭 트랜지스터(SCT)의 게이트 전극은 제k 스캔 라인(SCLk)에 접속되고, 소스 전극은 구동 트랜지스터(DRT)의 게이트 전극에 접속되며, 드레인 전극은 제j 데이터 라인(DTLj)에 접속될 수 있다.
커패시터(Cst)는 구동 트랜지스터(DRT)의 게이트 전극과 소스 전극 사이에 연결될 수 있다. 이로 인해, 커패시터(Cst)는 구동 트랜지스터(DRT)의 게이트 전극에 인가된 데이터 전압을 일정하게 유지하는 역할을 할 수 있다.
발광 소자(EL)는 구동 트랜지스터(DRT)의 구동 전류에 따라 발광할 수 있다. 발광 소자(EL)는 제1 전극, 유기 발광층, 및 제2 전극을 포함하는 유기 발광 다이오드(organic light emitting diode)일 수 있다. 발광 소자(EL)의 제1 전극은 구동 트랜지스터(DRT)의 소스 전극에 접속되고, 제2 전극은 제1 전원 전압보다 낮은 제2 전원 전압이 인가되는 제2 전원 라인(VSS)에 접속될 수 있다.
도 4는 도 2의 일 화소를 나타내는 회로도이다.
도 4를 참조하면, 화소(PX)는 구동 트랜지스터(DRT), 제1 스위칭 트랜지스터(SCT), 센싱 트랜지스터(SST), 발광 소자(EL), 및 커패시터(Cst)를 포함할 수 있다. 도 4에서는 각 화소(PX)가 하나의 구동 트랜지스터(DRT), 제1 스위칭 트랜지스터(SCT) 및 센싱 트랜지스터(SST)와 하나의 커패시터(Cst)를 갖는 3T1C(3Transistor - 1Capacitor) 구조인 것을 도시하고 있다. 도 4의 회로도는 도 3의 회로도에 비하여 센싱 트랜지스터(SST)와 레퍼런스 라인(Vref)을 더 포함하는 것을 제외하고는 동일하다.
도 4의 회로도는 센싱 트랜지스터(SST)와 레퍼런스 라인(Vref)을 포함하는 보상회로를 더 포함할 수 있다. 보상회로는 구동 트랜지스터인 구동 트랜지스터(DRT)의 문턱전압 등을 보상하기 위해, 각 화소(PX) 내에 추가된 회로이다.
센싱 트랜지스터(SST)는 구동 트랜지스터(DRT)의 소스 전극과 발광 소자(EL)의 제1 전극 사이에 접속될 수 있다. 센싱 트랜지스터(SST)의 게이트 전극은 제k 센싱신호 라인(SSLk)에 접속되고, 드레인 전극은 레퍼런스 라인(Vref)에 접속되고, 소스 전극은 커패시터(Cst)의 일 단에 접속될 수 있다. 센싱 트랜지스터(SST)는 제k 센싱신호 라인(SSLk)의 센싱 신호에 의해 턴-온되어 레퍼런스 라인(Vref)을 통해 전달되는 기준 전압을 구동 트랜지스터(DRT)의 소스 전극에 공급하거나 구동 트랜지스터(DRT)의 소스 전극의 전압 또는 전류를 감지할 수 있도록 동작한다.
레퍼런스 라인(Vref)은 스캔 구동부(SDR)에 연결될 수 있다. 이 경우, 스캔 구동부(SDR)는 실시간, 영상의 비표시기간 또는 N 프레임(N은 1 이상 정수) 기간 동안 각 화소(PX)의 구동 트랜지스터(DRT)의 소스 전극을 센싱하고, 센싱 결과를 생성할 수 있게 된다. 한편, 스위칭 트랜지스터인 제1 스위칭 트랜지스터(SCT)와 센싱 트랜지스터인 센싱 트랜지스터(SST)는 동일한 시간에 턴온될 수 있다. 이 경우, 스캔 구동부(SDR)의 시분할 방식에 따라 레퍼런스 라인(Vref)을 통한 센싱 동작과 데이터 신호를 출력하는 데이터 출력 동작은 상호 분리된다.
그 외에, 센싱 결과에 따른 보상 대상은 디지털 형태의 데이터 신호, 아날로그 형태의 데이터 신호 또는 감마 등이 될 수 있다. 또한, 센싱 결과를 기반으로 보상 신호 등을 생성하는 보상 회로는 스캔 구동부(SDR)의 내부, 타이밍 제어부의 내부 또는 별도의 회로로 구현될 수 있다.
다만, 이에 제한되지 않는다. 도 3 및 도 4에서는 2T1C 구조 및 3T1C 구조의 화소(PX)를 일 예로 설명하였으나, 더 많은 수의 트랜지스터 또는 커패시터 등을 포함할 수 있다. 이에 대한 설명은 생략하기로 한다.
이하에서는 각 화소(PX)에 배치되는 트랜지스터들의 구조 및 배치에 대하여 설명하기로 한다.
도 5는 일 실시예에 따른 구동 트랜지스터를 나타내는 평면도이다. 도 6은 일 실시예에 따른 스위칭 트랜지스터를 나타내는 평면도이다. 도 7은 도 5의 I-I'선 및 도 6의 Ⅱ-Ⅱ'선을 따라 자른 단면도이다.
도 5 내지 도 7을 참조하면, 표시 패널(10)은 복수의 도전층 및 복수의 반도체층을 포함할 수 있다. 표시 패널(10)은 제1 기판(110), 버퍼막(120), 제1 게이트 절연막(130), 구동 트랜지스터(DRT), 제1 스위칭 트랜지스터(SCT), 제1 층간 절연막(160), 제1 보호막(170), 제1 평탄화막(180), 제1 전극(191), 유기 발광층(192), 제2 전극(193), 화소 정의막(195) 및 봉지층(196)을 포함한다.
일 실시예에 따르면, 표시 장치(1)는 게이트 전극이 활성층의 상부에 형성된 상부 게이트(top-gate) 구조를 갖는 구동 트랜지스터(DRT)와, 게이트 전극이 활성층의 하부에 형성된 바텀 게이트(bottom-gate) 구조를 갖는 제1 스위칭 트랜지스터(SCT)를 포함할 수 있다. 구동 트랜지스터(DRT)는 게이트 전극과 활성층 사이에 배치된 산화물층을 더 포함하고, 제1 스위칭 트랜지스터(SCT)는 구동 트랜지스터(DRT)의 산화물층과 동일한 물질을 포함하는 활성층을 포함할 수 있다. 제1 스위칭 트랜지스터(SCT)는 활성층이 구동 트랜지스터(DRT)의 산화물층과 동일한 층에 배치되고, 게이트 전극은 활성층보다 하부에 배치되어 바텀 게이트(bottom-gate) 구조를 가질 수 있다. 이하, 구동 트랜지스터(DRT)와 제1 스위칭 트랜지스터(SCT)에 대하여 상세히 설명하기로 한다.
일 실시예에 따르면, 표시 장치(1)의 표시 영역(DA)에는 복수의 화소(PX)들이 배치되고, 각 화소(PX)는 구동 트랜지스터(DRT)와 제1 스위칭 트랜지스터(SCT)를 포함할 수 있다. 각 화소(PX)의 구동 트랜지스터(DRT)는 제1 활성층(350), 제1 산화물층(370), 제1 게이트 전극(310), 제1 소스 전극(330), 제1 드레인 전극(340) 및 제1 차광층(360)을 포함한다. 화소(PX)의 제1 스위칭 트랜지스터(SCT)는 제2 게이트 전극(410), 제2 활성층(450), 제2 소스 전극(430) 및 제2 드레인 전극(440)을 포함한다.
제1 기판(110)은 구동 트랜지스터(DRT)와 제1 스위칭 트랜지스터(SCT)가 형성되는 영역을 제공할 수 있다. 제1 기판(110)은 플라스틱(Plastic) 또는 유기(Glass)로 이루어질 수 있다.
제1 기판(110) 상에는 제1 도전층이 배치된다. 제1 도전층은 구동 트랜지스터(DRT)의 제1 차광층(360) 및 제1 스위칭 트랜지스터(SCT)의 제2 게이트 전극(410)을 포함한다.
제1 차광층(360)은 제1 기판(110) 상에 배치될 수 있다. 제1 차광층(360)은 제1 기판(110)으로부터 광이 제1 활성층(350)에 입사되는 것을 차단할 수 있다. 제1 차광층(360)은 제1 기판(110)으로부터의 광이 제1 활성층(350)에 입사되는 경우 제1 활성층(350)에 흐르는 누설 전류를 방지할 수 있다. 제1 차광층(360)의 일 방향으로 측정된 폭은 제1 활성층(350)의 일 방향으로 측정된 폭보다 길 수 있다. 다만, 이에 제한되지 않으며, 제1 차광층(360)은 제1 활성층(350)의 폭보다 짧되, 적어도 제1 활성층(350)의 채널 영역(350c)의 폭보다는 길 수 있다. 제1 차광층(360)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다.
제2 게이트 전극(410)은 제1 기판(110) 상에 배치된다. 제2 게이트 전극(410)은 후술하는 버퍼막(120) 및 제1 게이트 절연막(130)을 사이에 두고 제2 활성층(450)과 중첩할 수 있다. 제2 게이트 전극(410)은 일 방향으로 측정된 폭이 제2 활성층(450)의 일 방향으로 측정된 폭보다 짧을 수 있다. 다만, 이에 제한되지 않으며, 제2 게이트 전극(410)은 제2 활성층(450)의 채널 영역과 중첩할 수 있을 정도의 폭을 갖는다면 그 범위는 특별히 제한되지 않는다. 제2 게이트 전극(410)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다. 후술할 바와 같이, 제1 스위칭 트랜지스터(SCT)는 제2 활성층(450)이 구동 트랜지스터(DRT)의 제1 산화물층(370)과 동일한 층에 배치될 수 있고, 제2 게이트 전극(410)은 제2 활성층(450)의 하부에 배치되어 하부 게이트(bottom gate) 구조를 가질 수 있다.
버퍼막(120)은 제1 도전층 상에 배치된다. 버퍼막(120)은 제1 차광층(360) 및 제2 게이트 전극(410) 상에 배치될 수 있다. 버퍼막(120)은 제1 기판(110)을 통해 침투하는 수분으로부터 화소(PX)의 구동 트랜지스터(DRT)와 제1 스위칭 트랜지스터(SCT)를 보호할 수 있다. 버퍼막(120)은 교번하여 적층된 복수의 무기층들로 이루어질 수 있다. 예를 들어, 버퍼막(120)은 실리콘 산화층(SiOx), 실리콘 질화층(SiNx), 실리콘 산질화물(SiON) 중 하나 이상의 무기층이 교번하여 적층된 다중층으로 형성될 수 있다.
버퍼막(120) 상에는 산화물 반도체를 갖는 제1 반도체층이 배치된다. 제1 반도체층은 구동 트랜지스터(DRT)의 제1 활성층(350)을 포함할 수 있다.
제1 활성층(350)은 버퍼막(120) 상에서 제1 차광층(360)과 중첩하도록 배치될 수 있다. 일 실시예에 따르면, 제1 활성층(350)은 산화물 반도체를 포함할 수 있다. 예시적인 실시예에서, 제1 활성층(350)은 인듐(In), 갈륨(Ga), 아연(Zn), 주석(Sn) 및 하프늄(Hf) 중 적어도 어느 하나를 포함하는 산화물을 가질 수 있다. 몇몇 실시예에서, 제1 활성층(350)은 주석-아연 산화물(Tin-Zinc Oxide, TZO), 주석-갈륨 산화물(Tin-Gallium Oxide, TGO), 인듐-주석-아연 산화물(Indium-Tin-Zinc Oxide, ITZO), 인듐-주석-갈륨 산화물(Indium-Tin-Gallium Oxide, ITGO) 또는 인듐-주석-아연-갈륨 산화물(Indium-Tin-Zinc-Gallium Oxide, ITZGO)일 수 있다. 다만, 이에 제한되지 않다.
구동 트랜지스터(DRT)는 상부 게이트(top-gate) 구조를 갖고, 제1 활성층(350)이 제1 게이트 전극(310)의 하부에 배치될 수 있다. 각 화소(PX)의 구동 트랜지스터(DRT)와 제1 스위칭 트랜지스터(SCT)는 동일한 제1 기판(110) 상에 배치되되, 서로 다른 구조를 가짐으로써 제1 활성층(350)과 제2 활성층(450)은 서로 다른 층에 위치할 수 있다. 일 실시예에 따르면, 구동 트랜지스터(DRT)의 제1 활성층(350)은 제1 스위칭 트랜지스터(SCT)의 제2 활성층(450)보다 하부에 배치될 수 있다. 후술할 바와 같이, 제1 활성층(350) 상에는 제1 산화물층(370)이 배치되고, 제1 스위칭 트랜지스터(SCT)의 제2 활성층(450)은 제1 산화물층(370)과 동일한 층에 배치될 수 있다. 구동 트랜지스터(DRT)는 제1 산화물층(370) 상에 제1 게이트 전극(310)이 배치되고, 제1 산화물층(370)의 하부에 제1 활성층(350)이 배치되는 상부 게이트 구조를 가질 수 있다. 이에 따라 구동 트랜지스터(DRT)의 제1 활성층(350)은 제1 스위칭 트랜지스터(SCT)의 제2 활성층(450)이 배치되는 위치보다 하부에 배치될 수 있다.
한편, 제1 활성층(350)은 제1 도체화 영역(350a), 제2 도체화 영역(350b), 및 채널 영역(350c)을 포함할 수 있다. 채널 영역(350c)은 제1 도체화 영역(350a)과 제2 도체화 영역(350b) 사이에 배치될 수 있다. 제1 도체화 영역(350a)과 제2 도체화 영역(350b)은 후술하는 제1 소스 전극(330) 및 제1 드레인 전극(340)이 접촉될 수 있다.
제1 반도체층 상에는 제1 게이트 절연막(130)이 배치된다. 제1 게이트 절연막(130)은 제1 활성층(350)과 제2 게이트 전극(410) 상에 배치된다. 제1 게이트 절연막(130)은 제1 활성층(350) 상에 직접 배치되거나 버퍼막(120)을 사이에 두고 제2 게이트 전극(410) 상에 배치될 수 있다. 제1 게이트 절연막(130)은 무기물, 예컨대 실리콘 산화물(SiOx), 실리콘 질화물(SiNx) 또는 이들이 적층된 구조로 형성될 수 있다.
한편, 도면에서는 제1 게이트 절연막(130)이 제1 게이트 전극(310)과 제1 활성층(350) 사이와 제2 활성층(450) 하부에만 배치된 것을 예시하였으나, 이에 제한되지 않는다. 즉, 제1 게이트 절연막(130)은 제1 활성층(350)의 상면과 측면들 상에도 형성될 수 있고, 버퍼막(120) 상에서 전면적으로 배치될 수도 있다.
제1 게이트 절연막(130) 상에는 산화물 반도체를 포함하는 제2 반도체층이 배치될 수 있다. 일 실시예에 따르면, 제2 반도체층은 제1 활성층(350) 상에 배치된 제1 산화물층(370) 및 제2 게이트 전극(410) 상에 배치된 제2 산화물층, 또는 제2 활성층(450)을 포함할 수 있다.
구동 트랜지스터(DRT)는 산화물 반도체를 갖는 제1 활성층(350)과 제1 산화물층(370)을 포함할 수 있다. 구동 트랜지스터(DRT)의 제1 산화물층(370)은 제1 게이트 절연막(130) 상에 배치되어 제1 활성층(350)과 중첩하도록 배치될 수 있다. 제1 산화물층(370)은 적어도 제1 활성층(350)의 채널 영역(350c)과 중첩하도록 배치되고, 제1 활성층(350)의 채널 영역(350c)에 과잉 산소(O)를 주입할 수 있다. 제1 산화물층(370)은 일 방향으로 측정된 폭이 제1 활성층(350)의 일 방향으로 측정된 폭보다 짧되, 제1 활성층(350)의 채널 영역(350c)의 폭보다 길 수 있다. 도면에서는 제1 산화물층(370)의 폭이 실질적으로 제1 활성층(350)의 채널 영역(350c)과 동일한 것이 도시되어 있으나, 이에 제한되지 않는다.
산화물 반도체는 증착 공정에서 산소 분압에 따라 부분적으로 산소 결함 영역(Vo)이 형성될 수 있다. 산화물 반도체 상에 절연막이 증착될 때, 산소 결함 영역(Vo)으로 수소(H)가 주입될 수 있고, 이는 산화물 반도체의 이동도를 증가시킬 수 있다. 구동 트랜지스터(DRT)의 제1 활성층(350)은 높은 이동도를 가질 수 있도록 산소 결함 영역(Vo)의 수가 클 수 있다. 다만, 이는 과도한 캐리어(carrier) 수의 증가로 구동 트랜지스터(DRT)의 소자 특성을 저해하는 요인으로 작용될 수 있다.
산화물층은 인접한 다른 층, 예컨대 절연막에 과잉 산소(O)를 공급하는 산소 공급층의 기능을 수행할 수 있다. 절연막에 공급된 과잉 산소(O)는 산화물 반도체의 채널 영역으로 주입되고, 산소 결함 영역(Vo)에 침투된 수소(H)가 다시 절연막으로 배출될 수 있다. 이 경우, 산화물 반도체에 포함된 캐리어(carrier) 수가 감소하고, 구동 트랜지스터(DRT)로써의 소자 특성을 확보할 수 있다.
일 실시예에 따르면, 구동 트랜지스터(DRT)는 제1 활성층(350) 상에 배치된 제1 산화물층(370)을 포함할 수 있고, 제1 활성층(350)은 높은 이동도를 가짐과 동시에 구동 트랜지스터(DRT)의 소자 특성이 향상될 수 있다. 나아가, 제1 산화물층(370)을 포함하는 구동 트랜지스터(DRT)는 구동 전압-구동 전류 그래프에서 곡선의 기울기가 작아지고, 화소(PX)의 발광 소자(EL)를 구동하기 위해 넓은 범위의 구동 전압을 확보할 수 있다.
제1 산화물층(370)은 제1 활성층(350)의 채널 영역(350c)에 과잉 산소(O)를 주입할 수 있도록 적어도 제1 활성층(350)의 채널 영역(350c)과 중첩할 수 있도록 형성될 수 있다. 제1 게이트 절연막(130) 상에 배치되는 제1 산화물층(370)은 제1 활성층(350) 채널 영역(350c)의 폭보다 큰 폭을 가짐에 따라 채널 영역(350c)의 전 영역과 중첩하도록 배치될 수 있다. 다만, 이에 제한되지 않고, 도면에 도시된 바와 같이 제1 산화물층(370)의 폭은 제1 활성층(350)의 채널 영역(350c)의 폭과 실질적으로 동일할 수도 있다.
일 실시예에 따른 제1 산화물층(370)은 인듐(In), 갈륨(Ga), 아연(Zn), 주석(Sn) 및 하프늄(Hf) 중 적어도 어느 하나를 포함하는 산화물을 가질 수 있다. 몇몇 실시예에서, 제1 산화물층(370)은 주석-아연 산화물(Tin-Zinc Oxide, TZO), 주석-갈륨 산화물(Tin-Gallium Oxide, TGO), 인듐-주석-아연 산화물(Indium-Tin-Zinc Oxide, ITZO), 인듐-주석-갈륨 산화물(Indium-Tin-Gallium Oxide, ITGO) 또는 인듐-주석-아연-갈륨 산화물(Indium-Tin-Zinc-Gallium Oxide, ITZGO)일 수 있다. 다만, 이에 제한되지 않다.
제1 반도체층의 제1 활성층(350)은 제2 반도체층의 제1 산화물층(370)과 서로 동일한 종류의 산화물 반도체를 포함할 수 있다. 다만, 이에 제한되지 않으며, 이들은 서로 다른 종류의 산화물 반도체를 포함할 수도 있다. 이는 후술하는 제2 반도체층의 제2 활성층(450)의 경우에도 동일하게 적용될 수 있다. 즉, 제2 활성층(450)과 제1 활성층(350)은 서로 동일한 종류 또는 서로 다른 종류의 산화물 반도체를 포함할 수 있다. 다만, 제2 활성층(450)과 제1 산화물층(370)은 같은 제2 반도체층을 구성함으로써, 이들은 서로 동일한 종류의 산화물 반도체를 포함할 수 있다.
제2 반도체층은 제1 게이트 절연막(130) 상에서 제2 게이트 전극(410)과 중첩하도록 배치되는 제2 산화물층, 또는 제2 활성층(450)을 더 포함할 수 있다. 제1 산화물층(370)은 구동 트랜지스터(DRT)의 제1 활성층(350)에 과잉 산소(O) 공급하기 위한 산소 공급층의 기능을 수행할 수 있는 반면, 제2 산화물층, 또는 제2 활성층(450)은 제1 스위칭 트랜지스터(SCT)의 활성층을 형성할 수 있다.
제1 스위칭 트랜지스터(SCT)의 제2 활성층(450)은 구동 트랜지스터(DRT)의 제1 산화물층(370)과 동일한 층에 배치되고, 이와 동일한 재료를 포함할 수 있다. 즉, 제2 활성층(450)은 인듐(In), 갈륨(Ga), 아연(Zn), 주석(Sn) 및 하프늄(Hf) 중 적어도 어느 하나를 포함하는 산화물을 가질 수 있다. 제1 스위칭 트랜지스터(SCT)는 제1 산화물층(370)과 동일한 산화물 반도체를 갖는 제2 활성층(450)을 포함하여 구동 트랜지스터(DRT)가 제1 활성층(350)과 다른 산화물 반도체를 갖는 제1 산화물층(370)을 포함하더라도 표시 장치(1)의 제조 공정 수를 최소화할 수 있다.
일 실시예에 따르면 구동 트랜지스터(DRT)의 제1 활성층(350)은 제1 스위칭 트랜지스터(SCT)의 제2 활성층(450)과 다른 성분비를 가질 수도 있다. 구동 트랜지스터(DRT)는 복수의 반도체층을 포함하며, 산화물 반도체를 갖는 제1 활성층(350)과 제1 산화물층(370)을 포함할 수 있다. 반면에 제1 스위칭 트랜지스터(SCT)는 하나의 반도체층, 즉 제2 활성층(450)을 포함할 수 있다. 구동 트랜지스터(DRT)와 달리, 제1 스위칭 트랜지스터(SCT)는 별도의 산소 공급층을 포함하지 않더라도, 높은 이동도를 가질 수 있다. 다만, 이에 제한되지 않는다.
제1 스위칭 트랜지스터(SCT)는 제1 산화물층(370)과 동일한 재료를 포함하는 제2 활성층(450)과, 제2 활성층(450)의 하부에 배치된 제2 게이트 전극(410)을 포함하여 하부 게이트(bottom-gate) 구조를 가질 수 있다. 제2 활성층(450)은 후술하는 제2 소스 전극(430) 및 제2 드레인 전극(440)과 접촉할 수 있다.
제2 반도체층 상에는 제2 도전층이 배치될 수 있다. 제2 도전층은 제1 산화물층(370) 상에 배치된 제1 게이트 전극(310) 및 제2 활성층(450) 상에 배치된 제2 소스 전극(430) 및 제2 드레인 전극(440)을 포함할 수 있다.
제1 게이트 전극(310)은 제1 산화물층(370) 상에 배치된다. 제1 게이트 전극(310)은 제1 산화물층(370)을 사이에 두고 제1 활성층(350)과 중첩할 수 있다. 구체적으로, 제1 게이트 전극(310)은 제1 활성층(350)의 채널 영역(350c)과 중첩할 수 있다. 제1 게이트 전극(310)은 제2 게이트 전극(410)과 동일한 재료를 포함할 수 있다. 일 예로, 제1 게이트 전극(310)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다.
일 실시예에 따르면, 제1 게이트 전극(310)의 폭은 제1 산화물층(370)의 폭보다 좁을 수 있다. 제1 게이트 전극(310)과 제1 산화물층(370)은 서로 다른 식각 선택비를 갖기 때문에, 이들이 동일한 공정에서 식각되면 제1 산화물층(370)이 더 많이 식각될 수 있다. 이에 따라 제1 산화물층(370)은 측면이 제1 게이트 전극(310)의 측면보다 함몰될 수 있다. 제1 산화물층(370)의 측면이 함몰되는 경우, 후속 공정에서 형성되는 제1 층간 절연막(160)의 절연물질이 제1 산화물층(370)의 측면에는 증착되지 않아 결함(crack)이 발생할 수 있다. 이는 구동 트랜지스터(DRT)의 소자 특성 및 신뢰성을 저해하는 요인이 될 수 있다.
일 실시예에 따르면 제1 게이트 전극(310)과 제1 산화물층(370)은 서로 다른 식각 공정을 통해 형성되고, 제1 게이트 전극(310)이 제1 산화물층(370)보다 좁은 폭을 가질 수 있다. 이에 따라 제1 층간 절연막(160)의 결함 형성을 방지할 수 있고, 나아가 구동 트랜지스터(DRT)의 구조적 안정성을 확보하여 소자 특성 및 신뢰성을 향상시킬 수 있다. 제1 게이트 전극(310)은 제1 산화물층(370) 상에 배치되되, 더 좁은 폭을 가짐에 따라 제1 산화물층(370)의 상면 중 적어도 일부는 노출될 수 있다. 제1 산화물층(370)의 노출된 상면은 제1 층간 절연막(160)과 접촉할 수 있다.
제2 도전층의 제2 소스 전극(430) 및 제2 드레인 전극(440)은 제2 활성층(450) 상에 배치된다. 일 실시예에 따르면, 제2 소스 전극(430)은 제2 활성층(450)의 일 측에 접촉하고, 제2 드레인 전극(440)은 제2 활성층(450)의 타 측에 접촉할 수 있다. 도면에 도시된 바와 같이, 제2 소스 전극(430) 및 제2 드레인 전극(440)은 제2 활성층(450) 상에만 배치될 수 있으나, 이에 제한되지 않고 버퍼막(120) 상에도 배치될 수 있다. 즉, 제2 소스 전극(430)과 제2 드레인 전극(440)은 각각 제2 활성층(450)의 일 측과 타 측을 포함하여 버퍼막(120) 또는 제1 게이트 절연막(130) 상부에 배치될 수도 있다.
또한, 제1 스위칭 트랜지스터(SCT)의 제2 소스 전극(430) 및 제2 드레인 전극(440)은 반드시 제2 도전층에 포함되지 않을 수 있다. 몇몇 실시예에서, 제1 스위칭 트랜지스터(SCT)의 제2 소스 전극(430) 및 제2 드레인 전극(440)은 제1 층간 절연막(160) 상에 배치될 수 있고, 또는 제2 활성층(450) 상에 배치된 부분과 제1 층간 절연막(160) 상에 배치된 부분을 포함할 수도 있다.
제2 도전층 상에는 제1 층간 절연막(160)이 배치된다. 제1 층간 절연막(160)은 제1 게이트 전극(310)과 제2 소스 전극(430) 및 제2 드레인 전극(440) 상에 배치되고, 무기물, 예컨대 실리콘 산화물(SiOx), 실리콘 질화물(SiNx) 또는 이들이 적층된 구조로 형성될 수 있다.
제1 층간 절연막(160)에는 제1 층간 절연막(160)을 관통하여 제1 활성층(350)의 상면 일부를 노출시키는 제1 컨택홀(CT1)과 제1 층간 절연막(160)을 관통하여 제1 활성층(350)의 상면의 다른 일부를 노출시키는 제2 컨택홀(CT2)이 형성될 수 있다. 즉, 제1 컨택홀(CT1)은 제1 활성층(350)의 제1 도체화 영역(350a)을 노출하고, 제2 컨택홀(CT2)은 제1 활성층(350)의 제2 도체화 영역(350b)을 노출하도록 형성될 수 있다. 또한, 제1 층간 절연막(160)과 버퍼막(120)에는 제1 층간 절연막(160)과 버퍼막(120)을 관통하여 제1 차광층(360)을 노출시키는 제3 컨택홀(CT3)이 형성될 수 있다.
한편, 제1 층간 절연막(160)에 형성되는 컨택홀의 수는 이에 제한되지 않는다. 몇몇 실시예에서, 제1 층간 절연막(160)에는 더 많은 수의 컨택홀이 형성되어 제2 활성층(450)의 상면 일부를 노출시킬 수 있다. 이에 대한 설명은 후술하기로 한다.
제1 층간 절연막(160) 상에는 제3 도전층이 배치된다. 제3 도전층은 구동 트랜지스터(DRT)의 제1 소스 전극(330) 및 제1 드레인 전극(340)을 포함할 수 있다. 제1 소스 전극(330)은 제1 컨택홀(CT1)을 통해 제1 활성층(350) 일측에 형성된 제1 도체화 영역(350a)에 접촉된다. 제1 드레인 전극(340)은 제2 컨택홀(CT2)을 통해 제1 활성층(350)의 타측에 형성된 제2 도체화 영역(350b)에 접촉된다.
한편, 제3 도전층은 더 많은 수의 소스 전극 및 드레인 전극을 포함하거나, 복수의 도전 패턴을 포함할 수 있다. 몇몇 실시예에서, 제1 스위칭 트랜지스터(SCT)의 제2 소스 전극(430)과 제2 드레인 전극(440)은 제1 층간 절연막(160) 상에 배치되거나, 제3 도전층의 도전 패턴과 연결되어 하나의 소스 전극 및 드레인 전극을 이룰 수 있다. 이에 대한 설명은 후술하기로 한다.
제3 도전층 상에는 제1 보호막(170)이 배치된다. 제1 보호막(170)은 구동 트랜지스터(DRT)의 제1 소스 전극(330) 및 제1 드레인 전극(340) 상에 배치된다. 제1 보호막(170)은 무기물, 예컨대 실리콘 산화물(SiOx), 실리콘 질화물(SiNx) 또는 이들이 적층된 구조로 형성될 수 있다.
제1 평탄화막(180)은 제1 보호막(170) 상에 배치된다. 제1 평탄화막(180)은 구동 트랜지스터(DRT)와 제1 스위칭 트랜지스터(SCT)와 같은 박막 트랜지스터로 인한 단차를 평탄하게 할 수 있다. 제1 평탄화막(180)은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등의 유기막으로 형성될 수 있다.
제1 평탄화막(180) 상에는 제1 전극(191), 유기 발광층(192), 및 제2 전극(193)을 포함하는 발광 소자(EL)와 화소 정의막(195)이 형성될 수 있다.
제1 전극(191)은 제1 평탄화막(180) 상에 형성될 수 있다. 제1 전극(191)은 제1 보호막(170)과 제1 평탄화막(180)을 관통하는 전극 컨택홀(CNT)을 통해 구동 트랜지스터(DRT)의 소스 전극(330)에 접속될 수 있다.
화소 정의막(195)은 화소들을 구획하기 위해 제1 평탄화막(180) 상에서 제1 전극(191)의 가장자리를 덮도록 형성될 수 있다. 즉, 화소 정의막(195)은 화소들을 정의하는 화소 정의막으로서 역할을 한다. 여기서, 화소들 각각은 제1 전극(191), 유기 발광층(192), 및 제2 전극(193)이 순차적으로 적층되어 제1 전극(191)으로부터의 정공과 제2 전극(193)으로부터의 전자가 유기 발광층(192)에서 서로 결합되어 발광하는 영역을 나타낸다.
유기 발광층(192)은 제1 전극(191)과 화소 정의막(195) 상에 배치될 수 있다. 유기 발광층(192)은 정공 수송층(hole transporting layer), 발광층(light emitting layer), 및 전자 수송층(electron transporting layer)을 포함할 수 있다. 또한, 유기 발광층(192)은 2 스택(stack) 이상의 탠덤 구조로 형성될 수 있으며, 이 경우, 스택들 사이에는 전하 생성층이 형성될 수 있다.
제2 전극(193)은 유기 발광층(192) 상에 형성될 수 있다. 제2 전극(193)은 화소들에 공통적으로 형성되는 공통층일 수 있다.
발광 소자(EL)들은 상부 방향으로 발광하는 상부 발광(top emission) 방식으로 형성될 수 있다. 이 경우, 제1 전극(191)은 알루미늄과 티타늄의 적층 구조(Ti/Al/Ti), 알루미늄과 ITO의 적층 구조(ITO/Al/ITO), APC 합금, 및 APC 합금과 ITO의 적층 구조(ITO/APC/ITO)와 같은 반사율이 높은 금속물질로 형성될 수 있다. APC 합금은 은(Ag), 팔라듐(Pd), 및 구리(Cu)의 합금이다. 또한, 제2 전극(193)은 광을 투과시킬 수 있는 ITO, IZO와 같은 투명한 금속물질(TCO, Transparent Conductive Material), 또는 마그네슘(Mg), 은(Ag), 또는 마그네슘(Mg)과 은(Ag)의 합금과 같은 반투과 금속물질(Semi-transmissive Conductive Material)로 형성될 수 있다. 제2 전극(193)이 반투과 금속물질로 형성되는 경우, 미세 공진(micro cavity)에 의해 출광 효율이 높아질 수 있다.
제2 전극(193) 상에는 산소 또는 수분이 침투하는 것을 방지하기 위한 봉지층(196)이 형성될 수 있다. 봉지층(196)은 적어도 하나의 무기막을 포함할 수 있다. 무기막은 실리콘 질화물, 알루미늄 질화물, 지르코늄 질화물, 티타늄 질화물, 하프늄 질화물, 탄탈륨 질화물, 실리콘 산화물, 알루미늄 산화물, 또는 티타늄 산화물로 형성될 수 있다. 또한, 봉지층(196)은 이물들(particles)이 봉지층(196)을 뚫고 유기 발광층(192)과 제2 전극(193)에 투입되는 것을 방지하기 위해 적어도 하나의 유기막을 포함할 수 있다. 유기막은 에폭시, 아크릴레이트 또는 우레탄아크릴레이트로 형성될 수 있다.
일 실시예에 따른 표시 장치(1)는 복수의 산화물 반도체를 포함하는 구동 트랜지스터(DRT)와 하나의 산화물 반도체를 포함하는 제1 스위칭 트랜지스터(SCT)를 포함할 수 있다. 구동 트랜지스터(DRT)는 산화물 반도체를 갖는 제1 활성층(350)과 제1 산화물층(370)을 포함하고, 이들은 서로 중첩되어 배치될 수 있다. 제1 산화물층(370)은 제1 활성층(350)에 과잉 산소(O)를 공급하는 산소 공급층의 기능을 수행하여 구동 트랜지스터(DRT)는 높은 소자 특성을 확보할 수 있다. 제1 스위칭 트랜지스터(SCT)의 경우, 구동 트랜지스터(DRT)의 제1 산화물층(370)과 동일한 산화물 반도체를 갖는 제2 활성층(450)을 포함할 수 있다. 구동 트랜지스터(DRT)가 복수의 산화물 반도체를 포함하더라도, 제1 스위칭 트랜지스터(SCT)가 제2 활성층(450)을 포함하여 하부 게이트(bottom-gate) 구조를 가짐에 따라 제조 공정 수를 최소화할 수 있다.
한편, 스캔 구동부(SDR)도 복수의 트랜지스터들을 포함할 수 있고, 이들 각각은 각 화소(PX)의 제1 스위칭 트랜지스터(SCT)와 실질적으로 동일하게 형성될 수 있다.
도 8은 일 실시예에 따른 제2 스위칭 트랜지스터의 일 예를 나타내는 개략적인 단면도이다.
도 8을 참조하면, 표시 장치(1)의 비표시 영역(NDA)에는 스캔 구동부(SDR) 가 배치되고, 스캔 구동부(SDR) 및 데이터 분배회로(DMUX)는 적어도 하나의 제2 스위칭 트랜지스터(GPT)를 포함할 수 있다. 제2 스위칭 트랜지스터(GPT)는 제3 게이트 전극(510), 제3 활성층(550), 제3 소스 전극(530) 및 제3 드레인 전극(540)을 포함할 수 있다.
일 실시예에 따르면, 제2 스위칭 트랜지스터(GPT)는 각 화소(PX)의 제1 스위칭 트랜지스터(SCT)와 같이 하부 게이트(bottom-gate) 구조를 가질 수 있다. 제2 스위칭 트랜지스터(GPT)는 제3 게이트 전극(510) 상에 배치되는 제3 활성층(550)을 포함하고, 제3 활성층(550)은 제2 활성층(450)과 동일한 층에 배치될 수 있다.
제1 도전층은 제1 기판(110)의 비표시 영역(NDA) 상에도 배치될 수 있고, 제1 도전층은 비표시 영역(NDA)에 배치된 제3 게이트 전극(510)을 포함할 수 있다. 제3 게이트 전극(510)은 제2 게이트 전극(410)과 동일한 재료를 포함할 수 있다.
제3 게이트 전극(510) 상에는 버퍼막(120)이 배치되고, 버퍼막(120) 상에는 제1 게이트 절연막(130)이 배치될 수 있다. 버퍼막(120)과 제1 게이트 절연막(130)에 대한 설명은 도 7을 참조하여 상술한 바와 동일하다.
제2 반도체층은 비표시 영역(NDA)에 배치되고, 제1 게이트 절연막(130) 상에서 제3 게이트 전극(510)과 중첩하도록 배치된 제3 활성층(550)을 더 포함할 수 있다. 제3 활성층(550)은 제2 활성층(450)과 동일한 재료를 포함할 수 있다. 일 실시예에 따르면, 제3 활성층(550)은 인듐(In), 갈륨(Ga), 아연(Zn), 주석(Sn) 및 하프늄(Hf) 중 적어도 어느 하나를 포함하는 산화물을 가질 수 있다. 제3 활성층(550)은 제1 산화물층(370) 및 제2 활성층(450)과 동일한 제2 반도체층을 구성할 수 있고, 이들은 동일한 공정에서 형성될 수 있다. 즉, 구동 트랜지스터(DRT)가 복수의 산화물 반도체를 포함하더라도, 제조 공정 수의 증가 없이 스캔 구동부(SDR)의 제3 활성층(550)을 형성할 수 있다.
제3 활성층(550)은 버퍼막(120) 및 제1 게이트 절연막(130)을 사이에 두고 제3 게이트 전극(510)과 중첩하도록 배치된다. 예시적인 실시예에서, 제3 활성층(550)의 일 방향으로 측정된 폭은 제3 게이트 전극(510)의 일 방향으로 측정된 폭보다 클 수 있다. 다만, 이에 제한되지 않으며, 제3 게이트 전극(510)이 제3 활성층(550)의 채널 영역과 중첩할 수 있을 정도의 폭을 갖는다면 그 범위는 특별히 제한되지 않는다. 이에 대한 설명은 제1 스위칭 트랜지스터(SCT)에 대한 설명과 동일한 바, 자세한 설명은 생략하기로 한다.
제2 도전층은 제3 활성층(550) 상에 배치된 제3 소스 전극(530) 및 제3 드레인 전극(540)을 포함할 수 있다. 일 실시예에 따르면, 제3 소스 전극(530)은 제3 활성층(550)의 일 측에 접촉하고, 제3 드레인 전극(540)은 제3 활성층(550)의 타 측에 접촉할 수 있다. 도면에 도시된 바와 같이, 제3 소스 전극(530) 및 제3 드레인 전극(540)은 제3 활성층(550) 상에만 배치될 수 있으나, 이에 제한되지 않고 버퍼막(120) 상에도 배치될 수 있다.
또한, 제2 스위칭 트랜지스터(GPT)의 제3 소스 전극(530) 및 제3 드레인 전극(540)은 반드시 제2 도전층에 포함되지 않을 수 있다. 몇몇 실시예에서, 제2 스위칭 트랜지스터(GPT)의 제3 소스 전극(530) 및 제3 드레인 전극(540)은 제1 층간 절연막(160) 상에 배치될 수 있다.
제1 층간 절연막(160)은 제3 소스 전극(530) 및 제3 드레인 전극(540) 상에 배치될 수 있다. 제1 층간 절연막(160)에 대한 설명은 도 7을 참조하여 상술한 바와 동일하다. 제1 층간 절연막(160) 상에 배치되는 제1 보호막(170), 제1 평탄화막(180), 화소 정의막(195), 제2 전극(193) 및 봉지층(196)에 대한 설명은 상술한 바와 동일하다.
스캔 구동부(SDR)의 풀-업 트랜지스터(TU), 풀-다운 트랜지스터(TD), 및 노드 제어부(NC)의 복수의 트랜지스터들은 도 8을 참조하여 설명한 제2 스위칭 트랜지스터(GPT)와 동일한 구조를 가질 수 있다. 또한, 데이터 전압 분배 회로(DMUX)의 제1 분배 트랜지스터(MT1)들과 제2 분배 트랜지스터(MT2)들도 도 8을 참조하여 설명한 제2 스위칭 트랜지스터(GPT)와 동일한 구조를 가질 수 있다.
한편, 도 8에서는 비표시 영역(NDA)에 배치된 스캔 구동부(SDR)의 제2 스위칭 트랜지스터(GPT)가 하부 게이트(bottom-gate) 구조인 것을 예시하고 있으나, 이에 제한되지 않는다. 몇몇 실시예에서 스캔 구동부(SDR)의 제2 스위칭 트랜지스터(GPT)는 구동 트랜지스터(DRT)와 같이 상부 게이트(top gate) 구조를 갖거나, 제3 활성층(550)이 다결정 실리콘을 포함할 수도 있다. 이에 대한 설명은 다른 실시예가 참조된다.
이하에서는 상술한 구동 트랜지스터(DRT)와 제1 스위칭 트랜지스터(SCT)를 포함하는 표시 장치(1)의 제조 방법에 대하여 설명하기로 한다.
도 9 내지 도 22는 일 실시예에 따른 표시 장치의 제조 공정을 나타내는 단면도들이다.
먼저 도 9를 참조하면, 제1 기판(110) 상에 제1 도전층을 형성한다. 제1 도전층은 제1 차광층(360) 및 제2 게이트 전극(410)을 포함한다. 예시적인 실시예에서, 제1 차광층(360)과 제2 게이트 전극(410)은 제1 기판(110) 상에 스퍼터링(sputtering) 방식으로 형성된 금속층을 포토 레지스트 패턴을 이용한 식각 공정에 의해 패터닝함으로써 형성될 수 있다. 다만, 이에 제한되지 않는다. 본 실시예에서 복수의 도전층, 반도체층을 형성하기 위한 공정은 통상적으로 채용될 수 있는 공정이면 특별히 제한되지 않는다. 이하에서는 각 부재들의 형성 순서 및 구조에 대하여 상세히 설명하기로 하고, 이들을 형성하기 위한 공정에 대한 설명은 생략하기로 한다.
다음으로, 도 10을 참조하면 제1 도전층 상에 버퍼막(120)을 형성한다. 버퍼막(120)은 제1 차광층(360) 및 제2 게이트 전극(410) 상에 형성될 수 있으며, 이들을 포함하여 제1 기판(110) 상에 전면적으로 형성될 수 있다. 버퍼막(120)은 화학 기상 증착(chemical vapor deposition) 방식으로 형성될 수 있다. 다만, 이에 제한되지 않는다.
다음으로 도 11을 참조하면, 버퍼막(120) 상에 제1 반도체층을 형성한다. 제1 반도체층은 제1 활성층(350)을 포함하며, 제1 활성층(350)은 버퍼막(120) 상에서 제1 차광층(360)과 중첩하도록 배치될 수 있다. 제1 활성층(350)은 스퍼터링 방식으로 하나의 층을 형성한 뒤, 포토 레지스트를 이용한 패터닝 공정으로 형성될 수 있다. 다만, 이에 제한되지 않으며 경우에 따라서 원자층 증착법(Atomic layer deposition)으로 형성될 수도 있다.
다음으로, 도 12를 참조하면, 제1 반도체층 상에 제1 절연막(IL1)을 형성하고, 제1 절연막(IL1) 상에 산화물 반도체층(OXL)을 형성한다. 제1 절연막(IL1)과 산화물 반도체층(OXL)은 버퍼막(120) 상에 전면적으로 배치되며, 제1 반도체층의 제1 활성층(350)을 덮도록 배치될 수 있다. 제1 절연막(IL1)은 후속 공정에서 패터닝되어 제1 게이트 절연막(130)을 형성하고, 산화물 반도체층(OXL)은 제1 산화물층(370), 제2 활성층(450) 및 제3 활성층(550, 도 8에 도시)을 형성할 수 있다.
이어, 도 13을 참조하면, 산화물 반도체층(OXL) 상에 도전성 금속층(CML)을 형성한다. 도전성 금속층(CML)은 산화물 반도체층(OXL) 상에 전면적으로 형성되며, 후속 공정에서 제2 도전층을 형성할 수 있다. 즉, 도전성 금속층(CML)은 후속 공정에서 패터닝되어 제1 게이트 전극(310), 제2 소스 전극(430) 및 제2 드레인 전극(440)을 형성할 수 있다.
다음으로, 도 14를 참조하면, 도전성 금속층(CML) 상에 포토 레지스트층(PR1, PR2)을 형성하고, 산화물 반도체층(OXL)과 도전성 금속층(CML)을 패터닝한다. 포토 레지스트층(PR1, PR2)은 제1 활성층(350) 상부에 배치되는 제1 포토 레지스트(PR1) 및 제2 게이트 전극(410) 상부에 배치되는 제2 포토 레지스트(PR2)를 포함할 수 있다.
제1 포토 레지스트(PR1)는 제1 게이트 전극(310)과 제1 산화물층(370)을 형성하기 위한 마스크의 기능을 수행할 수 있다. 몇몇 실시예에서, 제1 포토 레지스트(PR1)의 폭은 제1 산화물층(370)의 폭과 동일할 수 있다. 또한, 상술한 바와 같이, 제1 게이트 전극(310)은 제1 산화물층(370)과 다른 공정에서 패터닝될 수 있다. 제1 포토 레지스트(PR1)는 제1 산화물층(370)이 형성된 후에, 더 좁은 폭을 갖도록 부분적으로 패터닝되고(도 18의 PR1'), 제1 게이트 전극(310)을 형성하기 위한 마스크가 될 수 있다.
제2 포토 레지스트(PR2)는 제2 소스 전극(430)과 제2 드레인 전극(440)을 형성하기 위한 마스크의 기능을 수행할 수 있다. 일 실시예에 따르면, 제2 포토 레지스트(PR2)는 하프톤 마스크(half-tone mask)로 노광하여 일부 영역이 함몰될 수 있다. 제2 포토 레지스트(PR2)의 함몰된 영역은 후속 공정에서 패터닝되어 제거되고(도 18의 PR2'), 도전성 금속층(CML) 상에 남는 제2 포토 레지스트(PR2)는 제2 소스 전극(430)과 제2 드레인 전극(440)을 형성하기 위한 마스크가 될 수 있다.
도 14에 도시된 바와 같이, 포토 레지스트층(PR1, PR2)을 따라 도전성 금속층(CML) 및 산화물 반도체층(OXL)을 식각하는 제1 식각 공정(1st etch)을 수행하면 산화물 반도체층(OXL)과 도전성 금속층(CML)이 동시에 패터닝되고, 산화물 반도체층(OXL)은 제1 산화물층(370)과 제2 활성층(450)을 형성할 수 있다.
도 15를 참조하면, 제1 포토 레지스트(PR1)의 하부에는 제1 산화물층(370)이 형성되고, 제2 포토 레지스트(PR2)의 하부에는 제2 활성층(450)이 형성될 수 있다. 도전성 금속층(CML)은 일부 영역이 제거되어 제1 산화물층(370)과 제1 포토 레지스트(PR1) 사이, 및 제2 활성층(450)과 제2 포토 레지스트(PR2) 사이에 형성될 수 있다(도 15의 CML'). 한편, 몇몇 실시예에서, 도전성 금속층(CML) 및 산화물 반도체층(OXL)은 제1 절연막(IL1)과 다른 식각 선택비를 가질 수 있다. 제1 절연막(IL1)은 후속 공정에서 패터닝되어 제1 게이트 절연막(130)을 형성할 수 있다.
도 16을 참조하면, 제1 포토 레지스트(PR1) 및 제2 포토 레지스트(PR2)를 따라 제1 절연막(IL1)을 식각하는 제2 식각 공정(2nd etch)을 수행하여 제1 게이트 절연막(130)을 형성한다. 제1 게이트 절연막(130)은 제1 활성층(350)과 제1 산화물층(370) 사이, 및 버퍼막(120)과 제2 활성층(450) 사이에 배치될 수 있다.
이어, 제1 포토 레지스트(PR1)와 제2 포토 레지스트(PR2)를 일부 식각한다. 도 17을 참조하면, 제1 포토 레지스트(PR1)는 일부 식각되어 폭이 좁아질 수 있다(도 17의 PR1'). 이에 따라 제1 산화물층(370) 상의 도전성 금속층(CML')은 부분적으로 노출될 수 있다. 식각된 제1 포토 레지스트(PR1')는 제1 산화물층(370)의 폭보다 좁은 폭을 갖고, 후속 공정에서 제1 게이트 전극(310)을 형성하기 위한 마스크가 될 수 있다. 제2 포토 레지스트(PR2)는 함몰된 영역이 제거되어 제2 활성층(450) 상의 도전성 금속층(CML')이 부분적으로 노출될 수 있다. 식각된 제2 포토 레지스트(PR2')는 제2 소스 전극(430) 및 제2 드레인 전극(440)을 형성하기 위한 마스크가 될 수 있다.
다음으로, 식각된 제1 포토 레지스트(PR1') 및 제2 포토 레지스트(PR2')를 따라 도전성 금속층(CML')을 패터닝하는 제3 식각 공정(3rd etch)을 수행하여 제2 도전층을 형성한다.
도 18을 참조하면, 도전성 금속층(CML')이 패터닝되어 제1 산화물층(370) 상에 제1 게이트 전극(310)이 형성되고, 제2 활성층(450) 상에는 제2 소스 전극(430)과 제2 드레인 전극(440)이 형성된다. 이들에 대한 설명은 상술한 바와 동일하다.
다음으로, 도 19를 참조하면, 식각된 제1 포토 레지스트(PR1') 및 제2 포토 레지스트(PR2')를 제거하고, 제2 도전층 상에 제2 절연막(IL2)을 형성한다. 제2 절연막(IL2)을 형성하기 전, 제1 활성층(350)의 일부 영역을 도체화 하여 제1 도체화 영역(350a), 제2 도체화 영역(350b) 및 채널 영역(350c)을 형성한다. 제2 절연막(IL2)은 후속 공정에서 일부 식각되어 제1 층간 절연막(160)을 형성할 수 있다.
도 20을 참조하면, 제2 절연막(IL2)에 복수의 컨택홀(CT1, CT2, CT3)을 형성하여 제1 층간 절연막(160)을 형성한다. 제1 층간 절연막(160)에는 제1 컨택홀(CT1), 제2 컨택홀(CT2) 및 제3 컨택홀(CT3)이 형성될 수 있다. 이에 대한 설명은 상술한 바와 동일하다.
다음으로 도 21을 참조하면, 제1 층간 절연막(160) 상에 제3 도전층을 형성한다. 제3 도전층은 제1 소스 전극(330) 및 제1 드레인 전극(340)을 포함할 수 있다. 제1 소스 전극(330)은 제1 컨택홀(CT1)을 통해 제1 도체화 영역(350a)과 접촉하며, 이와 동시에 제3 컨택홀(CT3)을 통해 제1 차광층(360)과도 접촉할 수 있다. 제1 드레인 전극(340)은 제2 컨택홀(CT2)을 통해 제2 도체화 영역(350b)과 접촉할 수 있다.
이어, 도 22를 참조하면, 제3 도전층 상에 배치되는 제1 보호막(170), 제1 보호막(170) 상에 배치되는 제1 평탄화막(180)을 형성하고, 제1 평탄화막(180) 상에 제1 소스 전극(330)을 노출하는 전극 컨택홀(CNT) 및 제1 전극(191)을 형성한다. 이들의 구조에 대한 설명은 상술한 바와 동일한 바, 자세한 설명은 생략하기로 한다.
이어, 도면으로 도시하지 않았으나, 제1 전극(191) 상에 유기 발광층(192), 화소 정의막(195), 제2 전극(193) 및 봉지층(196)을 형성하여, 표시 장치(1)를 제조한다.
이하에서는 다른 실시예에 따른 제1 스위칭 트랜지스터(SCT)의 구조에 대하여 설명하기로 한다.
도 23은 다른 실시예에 따른 스위칭 트랜지스터를 나타내는 평면도이다. 도 24는 도 5의 I-I'선 및 도 23의 Ⅱ-Ⅱ'선을 따라 자른 단면도이다.
일 실시예에 따르면, 표시 장치(1)의 제1 스위칭 트랜지스터(SCT_1)는 제2 소스 전극(430_1) 및 제2 드레인 전극(440_1)이 각각 제2 도전층에 배치된 도전 패턴과 제3 도전층에 배치된 도전 패턴을 포함할 수 있다. 즉, 제1 스위칭 트랜지스터(SCT_1)의 제2 소스 전극(430_1) 및 제2 드레인 전극(440_1)은 제1 층간 절연막(160) 상에 배치된 도전 패턴을 더 포함할 수 있다.
도 23 및 도 24를 참조하면, 제3 도전층은 제1 소스 전극(330) 및 제1 드레인 전극(340)에 더하여 제2 소스 전극(430_1) 및 제2 드레인 전극(440_1)을 포함할 수 있다. 본 실시예의 표시 장치(1)는 제1 스위칭 트랜지스터(SCT_1)의 제2 소스 전극(430_1) 및 제2 드레인 전극(440_1)이 복수의 도전 패턴이 하나의 소스 전극 및 드레인 전극을 형성하는 점에서 도 7의 실시예와 차이가 있다. 이하, 중복되는 설명은 생략하고 차이점을 중심으로 설명하기로 한다.
도 23 및 도 24의 표시 장치(1)는 제2 도전층에 포함된 제1 도전 패턴(431_1) 및 제2 도전 패턴(441_1)과, 제3 도전층에 포함된 제3 도전 패턴(432_1) 및 제4 도전 패턴(442_1)을 포함할 수 있다. 제1 도전 패턴(431_1) 및 제3 도전 패턴(432_1)은 제1 스위칭 트랜지스터(SCT_1)의 제2 소스 전극(430_1)을 구성하고, 제2 도전 패턴(441_1) 및 제4 도전 패턴(442_1)은 제1 스위칭 트랜지스터(SCT_1)의 제2 드레인 전극(440_1)을 구성할 수 있다.
제2 도전층의 제1 도전 패턴(431_1) 및 제2 도전 패턴(441_1)은 각각 제2 활성층(450)의 일 측과 타 측에 접촉할 수 있다. 제1 도전 패턴(431_1) 및 제2 도전 패턴(441_1)은 실질적으로 도 7의 실시예에서 제2 소스 전극(430) 및 제2 드레인 전극(440)과 동일할 수 있다.
제1 층간 절연막(160)에는 제1 층간 절연막(160)을 관통하여 제2 활성층(450)의 상면 일부를 노출시키는 제4 컨택홀(CT4)과 제1 층간 절연막(160)을 관통하여 제2 활성층(450)의 상면의 다른 일부를 노출시키는 제5 컨택홀(CT5)이 형성될 수 있다.
제3 도전층의 제3 도전 패턴(432_1) 및 제4 도전 패턴(442_1)은 각각 제1 도전 패턴(431_1) 및 제2 도전 패턴(441_1)에 접촉할 수 있다. 제3 도전 패턴(432_1)은 제1 층간 절연막(160)을 관통하여 제1 도전 패턴(431_1)의 상면 일부를 노출시키는 제4 컨택홀(CT4)을 통해 제1 도전 패턴(431_1)에 접촉할 수 있다. 제4 도전 패턴(442_1)은 제1 층간 절연막(160)을 관통하여 제2 도전 패턴(441_1)의 상면 일부를 노출시키는 제5 컨택홀(CT5)을 통해 제2 도전 패턴(441_1)에 접촉할 수 있다.
일 실시예에 따르면, 제2 소스 전극(430_1)은 제2 활성층(450_1)의 일 측에 접촉하는 제1 도전 패턴(431_1) 및 제4 컨택홀(CT4)을 통해 제1 도전 패턴(431_1)과 접촉하는 제3 도전 패턴(432_1)을 포함할 수 있다. 제2 드레인 전극(440_1)은 제2 활성층(450_1)의 타 측에 접촉하는 제2 도전 패턴(441_1) 및 제5 컨택홀(CT5)을 통해 제2 도전 패턴(441_1)과 접촉하는 제4 도전 패턴(442_1)을 포함할 수 있다.
도면에 도시되지 않았으나, 제2 활성층(450)의 경우에도 제1 도체화 영역, 제2 도체화 영역 및 이들 사이의 채널 영역이 형성될 수 있다. 예를 들어, 제2 소스 전극(430_1)은 제2 활성층(450)의 일 측에 형성된 제1 도체화 영역에 접촉하고, 제2 드레인 전극(440_1)은 제2 활성층(450)의 타 측에 형성된 제2 도체화 영역에 접촉할 수 있다.
한편, 상술한 바와 같이, 제2 활성층(450_1) 상에 배치되는 제1 도전 패턴(431_1)과 제2 도전 패턴(441_1)은 반드시 제2 활성층(450_1) 상에만 배치되지 않을 수 있다. 제1 도전 패턴(431_1)과 제2 도전 패턴(441_1)은 각각 제2 활성층(450_1)의 일 측과 타 측을 포함하여 버퍼막(120) 또는 제1 게이트 절연막(130) 상에도 배치될 수 있다. 제3 도전 패턴(432_1)과 제4 도전 패턴(442_1)은 반드시 제2 활성층(450_1)의 상부에서 각각 제1 도전 패턴(431_1) 및 제2 도전 패턴(441_1)에 접촉하지 않고, 버퍼막(120) 또는 제1 게이트 절연막(130) 상에 배치되는 제1 도전 패턴(431_1)과 제2 도전 패턴(441_1)에 각각 접촉할 수도 있다.
이와 같은 제1 스위칭 트랜지스터(SCT_1)는 도 7의 실시예의 제조 공정 중 제3 도전층을 형성하는 공정에서 제3 도전 패턴(432_1) 및 제4 도전 패턴(442_1)을 더 형성하여 제조될 수 있다. 도 23 및 도 24의 제1 스위칭 트랜지스터(SCT_1)는 제2 소스 전극(430_1) 및 제2 드레인 전극(440_1) 중 일부가 제1 게이트 전극(310)과 다른 공정에서 형성된 것일 수 있다. 제1 게이트 전극(310)을 형성하는 공정에서, 제2 활성층(450_1) 상에 제1 도전 패턴(431_1)과 제2 도전 패턴(441_1)이 형성되고, 이후 제3 도전층을 형성하는 공정에서, 제3 도전 패턴(432_1) 및 제4 도전 패턴(442_1)이 제1 소스 전극(330) 및 제1 드레인 전극(340)과 동시에 형성될 수 있다. 제1 층간 절연막(160)은 제4 컨택홀(CT4) 및 제5 컨택홀(CT5)이 더 형성되고, 제2 소스 전극(430_1) 및 제2 드레인 전극(440_1)은 제2 활성층(450_1)에 접촉할 수 있다.
도 25 및 도 26은 도 24의 표시 장치의 제조 공정 중 일부를 나타내는 단면도들이다.
먼저, 도 25를 참조하면, 제1 층간 절연막(160)에 복수의 컨택홀을 형성하는 공정에서, 제1 도전 패턴(431_1) 및 제2 도전 패턴(441_1)의 상면 일부를 노출시키는 제4 컨택홀(CT4) 및 제5 컨택홀(CT5)을 형성한다.
이어, 도 26을 참조하면, 제3 도전층을 형성하는 공정에서, 제4 컨택홀(CT4)을 통해 제1 도전 패턴(431_1)에 접촉하는 제3 도전 패턴(432_1) 및 제5 컨택홀(CT5)을 통해 제2 도전 패턴(441_1)에 접촉하는 제4 도전 패턴(442_1)을 형성한다. 제2 도전층과 제3 도전층의 복수의 도전 패턴들은 각각 제1 스위칭 트랜지스터(SCT_1)의 제2 소스 전극(430_1) 및 제2 드레인 전극(440_1)을 구성할 수 있다.
일 실시예에 따른 표시 장치(1)는 동일한 열에 배열된 각 화소(PX)들에 복수개의 데이터 라인(DTL)이 배치될 수 있다. 각 화소(PX)의 제1 스위칭 트랜지스터(SCT)들은 서로 다른 데이터 라인(DTL)에 소스 전극이 접속될 수 있다. 도면에 도시되지 않았으나, 각 화소(PX)에는 2개의 데이터 라인(DTL)이 배치되고, 각 화소(PX)에 배치된 제1 스위칭 트랜지스터(SCT)들 중 일부는 임의의 제1 데이터 라인(DTL)에 접속되고, 다른 일부는 임의의 제2 데이터 라인(DTL)에 접속될 수 있다. 즉, 표시 장치(1)는 상기 제1 데이터 라인에 제1 스위칭 트랜지스터(SCT)가 접속된 제1 화소와, 제2 데이터 라인에 제1 스위칭 트랜지스터(SCT)가 접속된 제2 화소를 포함할 수 있다. 다만, 이에 제한되지 않는다.
표시 장치(1)의 표시 영역(DA)에는 많은 수의 화소(PX)들이 배치되고, 이들 각각에 배치되는 데이터 라인(DTL)은 비표시 영역(NDA)의 데이터 분배회로(DMUX)와 연결된다. 데이터 분배회로(DMUX)의 라우팅 라인(RL)은 하나의 배선이 2개의 데이터 라인(DTL)으로 분지되어 각각 복수의 화소(PX)들에 배치될 수 있다. 데이터 분배회로(DMUX)는 적은 수의 라우팅 라인(RL)이 연결되더라도, 많은 수의 화소(PX)들에 데이터 라인(DTL)들이 배치될 수 있고, 데이터 분배회로(DMUX)가 배치되는 공간이 좁아질 수 있다. 즉, 표시 장치(1)의 비표시 영역(NDA)을 최소화할 수 있다.
한편, 상술한 바와 같이, 비표시 영역(NDA)의 스캔 구동부(SDR) 및 데이터 분배회로(DMUX)에 포함된 제2 스위칭 트랜지스터(GPT)들 중 일부는 도 8의 실시예와 달리 상부 게이트(top gate) 구조를 갖거나, 제3 활성층(550)이 다결정 실리콘을 포함할 수도 있다.
도 27 및 도 28은 다른 실시예에 따른 제2 스위칭 트랜지스터를 나타내는 단면도들이다.
도 27을 참조하면, 일 실시예에 따른 제2 스위칭 트랜지스터(GPT_2)는 제3 활성층(550_2)이 제3 게이트 전극(510_2) 하부에 배치될 수 있다. 도 27의 제2 스위칭 트랜지스터(GPT_3)는 상부 게이트(top gate) 구조를 갖는 점에서 도 8의 실시예와 차이가 있다. 이하, 중복되는 설명은 생략하고 차이점을 중심으로 설명하기로 한다.
도 27의 제2 스위칭 트랜지스터(GPT_2)는 제3 활성층(550_2), 제3 게이트 전극(510_2), 제3 소스 전극(530_2) 및 제3 드레인 전극(540_2)을 포함한다.
일 실시예에 따른 표시 장치(1)는 비표시 영역(NDA)에 배치되는 스캔 구동부(SDR)와 데이터 분배회로(DMUX)의 제2 스위칭 트랜지스터(GPT)가 도 8의 실시예와 같이 제3 게이트 전극(510)이 제3 활성층(550)의 하부에 배치된 하부 게이트(bottom gate) 구조를 갖거나, 도 27의 실시예와 같이 제3 게이트 전극(510_2)이 제3 활성층(550_2)의 상부에 배치된 상부 게이트(top gate) 구조를 가질 수 있다. 제2 스위칭 트랜지스터(GPT)가 반드시 이들 중 하나의 구조만을 갖도록 제한되는 것은 아니며, 비표시 영역(NDA)에는 하부 게이트 구조의 제2 스위칭 트랜지스터(GPT)와 상부 게이트 구조의 제2 스위칭 트랜지스터(GPT_2)들이 혼합되어 배치될 수 있다. 도 8의 제2 스위칭 트랜지스터(GPT)는 제3 활성층(550)이 표시 영역(DA)에 배치된 구동 트랜지스터(DRT)의 제1 산화물층(370) 및 제1 스위칭 트랜지스터(SCT)의 제2 활성층(450)과 동일한 산화물 반도체를 포함할 수 있다. 반면에 도 27의 제2 스위칭 트랜지스터(GPT_2)는 제3 활성층(550_2)이 표시 영역(DA)에 배치된 구동 트랜지스터(DRT)의 제1 활성층(350)과 동일한 산화물 반도체를 포함할 수 있다.
제1 반도체층은 제2 스위칭 트랜지스터(GPT_2)의 제3 활성층(550_2)을 포함할 수 있다. 제3 활성층(550_2)은 도 8의 실시예와 달리 구동 트랜지스터(DRT)의 제1 활성층(350)과 동일한 산화물 반도체를 포함할 수 있다. 제3 활성층(550_2)은 버퍼막(120) 상에 배치될 수 있다. 제3 활성층(550_2)은 제3 도체화 영역(550a_2), 제4 도체화 영역(550b_2), 및 채널 영역(550c_2)을 포함할 수 있다. 채널 영역(550c_2)은 제3 도체화 영역(550a_2)과 제4 도체화 영역(550b_2) 사이에 배치될 수 있다. 제3 도체화 영역(550a_2)과 제4 도체화 영역(550b_2)은 제3 소스 전극(530_2) 및 제3 드레인 전극(540_2)이 접촉될 수 있다.
제1 게이트 절연막(130)은 제3 활성층(550_2) 상에 배치된다. 제1 게이트 절연막(130)에 대한 설명은 도 8을 참조하여 상술한 바와 동일하다.
제3 게이트 전극(510_2)은 제1 게이트 절연막(130) 상에 배치된다. 제3 게이트 전극(510_2)은 제1 게이트 절연막(130)을 사이에 두고 제3 활성층(550_2)과 중첩할 수 있다. 구체적으로, 제3 게이트 전극(510_2)은 제3 활성층(550_2)의 채널 영역(550c_2)과 중첩할 수 있다. 그 외에, 제3 게이트 전극(510_2)에 대한 설명은 제1 게이트 전극(310)을 참조하여 상술한 바와 동일하다.
제1 층간 절연막(160)은 제3 게이트 전극(510_2) 상에 배치된다. 제1 층간 절연막(160)에는 제1 층간 절연막(160)을 관통하여 제3 활성층(550_2)의 상면 일부를 노출시키는 제7 컨택홀(CT7)과 제1 층간 절연막(160)을 관통하여 제3 활성층(550_2)의 상면의 다른 일부를 노출시키는 제8 컨택홀(CT8)이 형성될 수 있다. 제7 컨택홀(CT7)은 제3 활성층(550_2)의 제3 도체화 영역(550a_2)을 노출하고, 제8 컨택홀(CT8)은 제3 활성층(550_2)의 제4 도체화 영역(550b_2)을 노출하도록 형성될 수 있다.
제3 도전층은 제3 소스 전극(530_2)과 제3 드레인 전극(540_2)을 포함할 수 있다. 제3 소스 전극(530_2)은 제7 컨택홀(CT7)을 통해 제3 활성층(550_2) 일측에 형성된 제3 도체화 영역(550a_2)에 접촉된다. 제3 드레인 전극(540_2)은 제8 컨택홀(CT8)을 통해 제3 활성층(550_2)의 타측에 형성된 제4 도체화 영역(550b_2)에 접촉된다.
제1 보호막(170)은 제3 소스 전극(530_2) 및 제3 드레인 전극(540_2) 상에 배치된다. 제1 보호막(170) 상에는 제2 스위칭 트랜지스터(GPT_2)와 같은 박막 트랜지스터로 인한 단차를 평탄하게 하기 위한 제1 평탄화막(180)이 형성될 수 있다.
스캔 구동부(SDR)의 풀-업 트랜지스터(TU) 및 풀-다운 트랜지스터(TD)와 노드 제어부(NC)의 복수의 트랜지스터들 각각은 도 27에 도시된 풀-업 트랜지스터(TU)와 실질적으로 동일하게 형성될 수 있다. 또한, 데이터 전압 분배 회로(DMUX)의 제1 분배 트랜지스터(MT1)들과 제2 분배 트랜지스터(MT2)들 각각은 도 27에 도시된 풀-업 트랜지스터(TU)와 실질적으로 동일하게 형성될 수 있다. 이들에 대한 자세한 설명은 생략한다.
도 28을 참조하면, 일 실시예에 따른 제2 스위칭 트랜지스터(GPT_3)는 제3 활성층(550_3)이 다결정 실리콘(poly silicon)을 포함할 수 있다. 도 28의 실시예는 제3 활성층(550_3)이 다결정 실리콘을 포함하는 점에서 도 27의 실시예와 차이가 있다. 이하, 중복되는 설명은 생략하고 차이점을 중심으로 설명하기로 한다.
도 28의 제2 스위칭 트랜지스터(GPT_3)는 제3 활성층(550_3)이 다결정 실리콘을 포함하고, 제1 고농도 도핑 영역(550a_3), 제2 고농도 도핑 영역(550b_3), 채널 영역(550c_3), 제1 저농도 도핑 영역(550d_3), 및 제2 저농도 도핑 영역(550e_3)을 포함할 수 있다. 채널 영역(550c_3)은 불순물이 도핑되지 않은 다결정 실리콘으로 이루어지며, 제1 고농도 도핑 영역(550a_3)과 제2 고농도 도핑 영역(550b_3)은 고농도 불순물이 도핑된 다결정 실리콘으로 이루어지고, 제1 저농도 도핑 영역(550d_3)과 제2 저농도 도핑 영역(550e_3)은 저농도 불순물이 도핑된 다결정 실리콘으로 이루어질 수 있다.
제1 층간 절연막(160)의 제7 컨택홀(CT7)은 제3 활성층(550_2)의 제1 고농도 도핑 영역(550a_3)을 노출하고, 제8 컨택홀(CT8)은 제3 활성층(550_2)의 제2 고농도 도핑 영역(550b_3)을 노출하도록 형성될 수 있다. 제3 소스 전극(530_3)은 제7 컨택홀(CT7)을 통해 제3 활성층(550_3) 일측에 형성된 제1 고농도 도핑 영역(550a_3)에 접촉된다. 제3 드레인 전극(540_3)은 제8 컨택홀(CT8)을 통해 제3 활성층(550_3)의 타측에 형성된 제2 고농도 도핑 영역(550b_3)에 접촉된다.
제2 스위칭 트랜지스터(GPT_3)의 제3 활성층(550_3)이 다결정 실리콘을 포함하는 경우, 제3 활성층(550_3)은 높은 이동도를 가질 수 있으므로 제2 스위칭 트랜지스터(GPT_3)의 소자 특성이 향상될 수 있다. 또한, 제3 활성층(550_3)은 좁은 폭의 채널 영역(550c_3)을 갖더라도 우수한 이동도를 가질 수 있으므로, 표시 장치(1)의 비표시 영역(NDA)의 면적을 최소화할 수도 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
1: 표시 장치
10: 표시 패널
110: 제1 기판 120: 버퍼막
130: 제1 게이트 절연막 160: 제1 층간 절연막
170: 제1 보호막 180: 제1 평탄화막
191: 제1 전극 192: 유기 발광막 193: 제2 전극
195: 화소 정의막 196: 봉지층
310: 제1 게이트 전극
330: 제1 소스 전극 340: 제1 드레인 전극
350: 제1 활성층 370: 제1 산화물층
410: 제2 게이트 전극
430: 제2 소스 전극 440: 제2 드레인 전극
450: 제2 활성층

Claims (20)

  1. 스캔 라인 및 상기 스캔 라인과 교차하는 데이터 라인에 접속되는 화소를 포함하고,
    상기 화소는 발광 소자, 및 상기 데이터 라인으로부터 인가된 데이터 전압에 따라 상기 발광 소자에 공급되는 구동 전류를 제어하는 구동 트랜지스터 및
    상기 스캔 라인에 인가되는 스캔 신호에 따라 상기 데이터 라인의 상기 데이터 전압을 상기 구동 트랜지스터에 인가하기 위한 제1 스위칭 트랜지스터를 포함하며,
    상기 구동 트랜지스터는 산화물 반도체를 갖는 제1 활성층 및 상기 제1 활성층 상에 배치되고 산화물 반도체를 갖는 제1 산화물층을 포함하고,
    상기 제1 스위칭 트랜지스터는 상기 제1 활성층의 상부에 배치되고 상기 제1 산화물층과 동일한 산화물 반도체를 갖는 제2 활성층을 포함하며,
    상기 구동 트랜지스터는 상기 제1 활성층 상에 배치된 제1 게이트 절연막 및 상기 제1 게이트 절연막 상에 배치되고 상기 제1 활성층과 중첩하는 제1 게이트 전극을 포함하고,
    상기 제1 산화물층은 상기 제1 게이트 전극과 상기 제1 게이트 절연막 사이에 배치된 표시 장치.
  2. 제1 항에 있어서,
    상기 제1 활성층의 산화물 반도체는 인듐(In), 갈륨(Ga), 아연(Zn), 주석(Sn) 및 하프늄(Hf) 중 적어도 어느 하나를 포함하는 표시 장치.
  3. 제2 항에 있어서,
    상기 제1 산화물층 및 상기 제2 활성층의 산화물 반도체는 인듐(In), 갈륨(Ga), 아연(Zn), 주석(Sn) 및 하프늄(Hf) 중 적어도 어느 하나를 포함하는 표시 장치.
  4. 삭제
  5. 제1 항에 있어서,
    상기 제1 활성층은 제1 도체화 영역, 제2 도체화 영역 및 상기 제1 도체화 영역과 상기 제2 도체화 영역 사이에 배치된 채널 영역을 포함하고,
    상기 제1 산화물층은 적어도 일부 영역이 상기 제1 활성층의 채널 영역과 중첩하는 표시 장치.
  6. 제5 항에 있어서,
    상기 구동 트랜지스터는 상기 제1 활성층 상에 배치된 층간 절연막을 관통하는 제1 컨택홀을 통해 상기 제1 도체화 영역과 접촉하는 제1 소스 전극 및
    상기 층간 절연막을 관통하는 제2 컨택홀을 통해 상기 제2 도체화 영역과 접촉하는 제1 드레인 전극을 포함하는 표시 장치.
  7. 제1 항에 있어서,
    상기 제2 활성층은 상기 제1 게이트 절연막 상에 배치되고, 상기 제1 스위칭 트랜지스터는 상기 제2 활성층 하부에 배치된 제2 게이트 전극을 포함하며,
    상기 제2 활성층의 폭은 상기 제2 게이트 전극의 폭보다 큰 표시 장치.
  8. 제7 항에 있어서,
    상기 제1 스위칭 트랜지스터는 상기 제2 활성층의 일 측과 접촉하는 제2 소스 전극 및 상기 제2 활성층의 타 측과 접촉하는 제2 드레인 전극을 포함하는 표시 장치.
  9. 제8 항에 있어서,
    상기 제1 스위칭 트랜지스터는 상기 제2 활성층 상에 배치된 층간 절연막을 관통하는 제4 컨택홀을 통해 상기 제2 소스 전극과 접촉하는 제1 도전 패턴, 및 상기 층간 절연막을 관통하는 제5 컨택홀을 통해 상기 제2 드레인 전극과 접촉하는 제2 도전 패턴을 더 포함하는 표시 장치.
  10. 제1 항에 있어서,
    상기 스캔 라인에 스캔 신호를 출력하는 스캔 구동부를 더 구비하고,
    상기 스캔 구동부는 산화물 반도체를 갖는 제3 활성층, 상기 제3 활성층 하부에 배치된 제3 게이트 전극을 포함하는 제2 스위칭 트랜지스터를 포함하는 표시 장치.
  11. 제10 항에 있어서,
    상기 스캔 구동부는 산화물 반도체를 갖는 제4 활성층, 상기 제4 활성층 상에 배치된 제4 게이트 전극을 포함하는 제3 스위칭 트랜지스터를 더 포함하는 표시 장치.
  12. 표시 영역 및 비표시 영역을 포함하는 기판;
    상기 기판 상에 배치되고, 상기 표시 영역에 배치된 차광층을 포함하는 제1 도전층;
    상기 제1 도전층 상에 배치되고, 상기 차광층을 덮는 버퍼막;
    상기 버퍼막 상에 배치되고 산화물 반도체를 포함하는 제1 반도체층으로서, 상기 표시 영역에 배치된 활성층을 포함하는 제1 반도체층;
    상기 제1 반도체층 상에 배치되고 상기 활성층을 덮는 게이트 절연막;
    상기 게이트 절연막 상에 배치되고 산화물 반도체를 포함하는 제2 반도체층으로서, 상기 표시 영역에 배치된 산화물층을 포함하는 제2 반도체층;
    상기 제2 반도체층 상에 배치되고, 게이트 전극을 포함하는 제2 도전층;
    상기 제2 도전층 상에 배치되고, 상기 게이트 전극을 덮는 층간 절연막; 및
    상기 층간 절연막 상에 배치되고 소스 전극 및 드레인 전극을 포함하는 제3 도전층을 포함하며,
    상기 제1 도전층은 제2 게이트 전극을 더 포함하고,
    상기 제2 반도체층은 상기 제2 게이트 전극 상에 배치된 제2 활성층을 더 포함하는 표시 장치.
  13. 제12 항에 있어서,
    상기 제1 반도체층 및 상기 제2 반도체층의 산화물 반도체는 각각 인듐(In), 갈륨(Ga), 아연(Zn), 주석(Sn) 및 하프늄(Hf) 중 적어도 어느 하나를 포함하는 표시 장치.
  14. 제12 항에 있어서,
    상기 제1 반도체층은 상기 차광층 상에 배치된 제1 활성층을 포함하고,
    상기 제2 도전층은 상기 제1 활성층 상에 배치된 제1 게이트 전극을 포함하고,
    상기 산화물층은 상기 제1 활성층과 상기 제1 게이트 전극 사이에 배치된 제1 산화물층을 포함하는 표시 장치.
  15. 제14 항에 있어서,
    상기 제3 도전층은,
    상기 층간 절연막을 관통하여 상기 제1 활성층의 일 측을 노출시키는 제1 컨택홀을 통해 상기 제1 활성층의 일 측에 접촉하는 제1 소스 전극 및
    상기 층간 절연막을 관통하여 상기 제1 활성층의 타 측을 노출시키는 제2 컨택홀을 통해 상기 제1 활성층의 타 측에 접촉하는 제1 드레인 전극을 포함하는 표시 장치.
  16. 제15 항에 있어서,
    상기 제1 소스 전극은 상기 층간 절연막 및 상기 버퍼막을 관통하여 상기 차광층의 일부를 노출시키는 제3 컨택홀을 통해 상기 차광층에 접촉하는 표시 장치.
  17. 삭제
  18. 제12 항에 있어서,
    상기 제2 도전층은 상기 제2 활성층의 일 측에 접촉하는 제2 소스 전극 및 상기 제2 활성층의 타 측에 접촉하는 제2 드레인 전극을 더 포함하는 표시 장치.
  19. 제18 항에 있어서,
    상기 제3 도전층은,
    상기 층간 절연막을 관통하여 상기 제2 소스 전극의 일부를 노출하는 제4 컨택홀을 통해 상기 제2 소스 전극과 접촉하는 제1 도전 패턴 및
    상기 층간 절연막을 관통하여 상기 제2 드레인 전극의 일부를 노출하는 제5 컨택홀을 통해 상기 제2 드레인 전극과 접촉하는 제2 도전 패턴을 더 포함하는 표시 장치.
  20. 표시 영역 및 비표시 영역을 포함하는 기판;
    상기 기판 상에 배치되고, 상기 표시 영역에 배치된 차광층을 포함하는 제1 도전층;
    상기 제1 도전층 상에 배치되고, 상기 차광층을 덮는 버퍼막;
    상기 버퍼막 상에 배치되고 산화물 반도체를 포함하는 제1 반도체층으로서, 상기 표시 영역에 배치된 활성층을 포함하는 제1 반도체층;
    상기 제1 반도체층 상에 배치되고 상기 활성층을 덮는 게이트 절연막;
    상기 게이트 절연막 상에 배치되고 산화물 반도체를 포함하는 제2 반도체층으로서, 상기 표시 영역에 배치된 산화물층을 포함하는 제2 반도체층;
    상기 제2 반도체층 상에 배치되고, 게이트 전극을 포함하는 제2 도전층;
    상기 제2 도전층 상에 배치되고, 상기 게이트 전극을 덮는 층간 절연막; 및
    상기 층간 절연막 상에 배치되고 소스 전극 및 드레인 전극을 포함하는 제3 도전층을 포함하되,
    상기 제1 도전층은 상기 비표시 영역에 배치된 제3 게이트 전극을 더 포함하고,
    상기 제2 반도체층은 상기 제3 게이트 전극 상에 배치된 제3 활성층을 더 포함하고,
    상기 제2 도전층은 상기 제3 활성층의 일 측에 접촉하는 제3 소스 전극 및 상기 제3 활성층의 타 측에 접촉하는 제3 드레인 전극을 더 포함하는 표시 장치.
KR1020190086408A 2019-07-17 2019-07-17 표시 장치 Active KR102813716B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020190086408A KR102813716B1 (ko) 2019-07-17 2019-07-17 표시 장치
US16/846,195 US11521552B2 (en) 2019-07-17 2020-04-10 Display device
CN202010672870.9A CN112242120B (zh) 2019-07-17 2020-07-14 显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190086408A KR102813716B1 (ko) 2019-07-17 2019-07-17 표시 장치

Publications (2)

Publication Number Publication Date
KR20210010696A KR20210010696A (ko) 2021-01-28
KR102813716B1 true KR102813716B1 (ko) 2025-05-28

Family

ID=74170906

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190086408A Active KR102813716B1 (ko) 2019-07-17 2019-07-17 표시 장치

Country Status (3)

Country Link
US (1) US11521552B2 (ko)
KR (1) KR102813716B1 (ko)
CN (1) CN112242120B (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210081749A (ko) * 2019-12-24 2021-07-02 엘지디스플레이 주식회사 서로 다른 타입의 박막 트랜지스터들을 포함하는 표시장치 및 그 제조방법
US11482170B2 (en) * 2020-05-09 2022-10-25 Boe Technology Group Co., Ltd. Display panel and display device
KR20220010622A (ko) 2020-07-16 2022-01-26 삼성디스플레이 주식회사 표시 장치
KR20230017391A (ko) * 2021-07-27 2023-02-06 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
US12490470B2 (en) 2021-11-19 2025-12-02 Samsung Display Co., Ltd. Thin-film transistor, thin-film transistor array substrate, and method for manufacturing thin-film transistor

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018106165A (ja) * 2016-12-22 2018-07-05 株式会社半導体エネルギー研究所 表示装置および表示方法
JP2018170326A (ja) * 2017-03-29 2018-11-01 株式会社ジャパンディスプレイ 表示装置

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101034686B1 (ko) * 2009-01-12 2011-05-16 삼성모바일디스플레이주식회사 유기전계발광 표시 장치 및 그의 제조 방법
KR101717232B1 (ko) * 2010-08-19 2017-03-17 삼성디스플레이 주식회사 유기 발광 표시 장치
JP5615744B2 (ja) * 2011-03-14 2014-10-29 富士フイルム株式会社 電界効果型トランジスタ、表示装置、センサ及び電界効果型トランジスタの製造方法
KR101810608B1 (ko) * 2011-06-22 2017-12-21 삼성전자주식회사 광센싱 장치 및 그 구동 방법, 광센싱 장치를 포함하는 광터치 스크린 장치
KR102162794B1 (ko) * 2013-05-30 2020-10-08 삼성디스플레이 주식회사 평판표시장치용 백플레인 및 그의 제조 방법
CN103715203B (zh) * 2013-12-26 2016-06-22 合肥京东方光电科技有限公司 阵列基板及其制造方法和显示装置
KR102235597B1 (ko) * 2014-02-19 2021-04-05 삼성디스플레이 주식회사 유기 발광 디스플레이 장치 및 이의 제조 방법
KR102251840B1 (ko) * 2014-08-14 2021-05-13 엘지디스플레이 주식회사 저반사 패널을 포함하는 유기발광 표시장치
KR102226236B1 (ko) * 2014-10-13 2021-03-11 엘지디스플레이 주식회사 유기 발광 표시 장치
KR102289934B1 (ko) * 2014-11-28 2021-08-13 삼성디스플레이 주식회사 터치 감지 센서를 포함하는 표시 장치
KR20160084923A (ko) * 2015-01-06 2016-07-15 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
KR102407521B1 (ko) * 2015-01-28 2022-06-10 엘지디스플레이 주식회사 유기전계발광 표시소자
US10559639B2 (en) * 2016-08-31 2020-02-11 Shenzhen China Star Optoelectronics Technology Co., Ltd. Organic light-emitting display device and method for manufacturing the same
KR102583770B1 (ko) * 2016-09-12 2023-10-06 삼성디스플레이 주식회사 메모리 트랜지스터 및 이를 갖는 표시장치
JP7126823B2 (ja) 2016-12-23 2022-08-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN107170784A (zh) * 2017-05-25 2017-09-15 京东方科技集团股份有限公司 一种oled阵列基板及其制备方法和oled显示装置
CN107978610B (zh) * 2017-11-30 2020-04-24 上海天马微电子有限公司 一种阵列基板、显示面板、显示装置及阵列基板的制造方法
CN109872998A (zh) * 2017-12-04 2019-06-11 京东方科技集团股份有限公司 一种阵列基板、其制备方法、显示面板及显示装置
CN108231795B (zh) * 2018-01-02 2020-06-30 京东方科技集团股份有限公司 阵列基板、制作方法、显示面板及显示装置
CN109309122B (zh) * 2018-09-17 2022-02-01 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
CN109509775A (zh) * 2018-11-19 2019-03-22 云谷（固安）科技有限公司 一种有机电致发光显示面板及制作方法、显示装置
KR102854478B1 (ko) 2019-03-05 2025-09-03 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018106165A (ja) * 2016-12-22 2018-07-05 株式会社半導体エネルギー研究所 表示装置および表示方法
JP2018170326A (ja) * 2017-03-29 2018-11-01 株式会社ジャパンディスプレイ 表示装置

Also Published As

Publication number Publication date
CN112242120B (zh) 2024-10-18
KR20210010696A (ko) 2021-01-28
CN112242120A (zh) 2021-01-19
US20210020110A1 (en) 2021-01-21
US11521552B2 (en) 2022-12-06

Similar Documents

Publication Publication Date Title
KR102814920B1 (ko) 표시 장치
KR102813697B1 (ko) 표시 장치
KR102837373B1 (ko) 표시 장치
KR102813716B1 (ko) 표시 장치
KR102814989B1 (ko) 표시 장치
KR102805156B1 (ko) 표시 장치
KR102814905B1 (ko) 표시 장치 및 이의 제조 방법
KR102854478B1 (ko) 표시 장치 및 그 제조 방법
US10665820B2 (en) Display device
KR102839061B1 (ko) 표시 장치와 그의 제조 방법
KR20220149879A (ko) 표시 장치
CN114628465A (zh) 有机发光显示设备
US20240074265A1 (en) Light emitting display apparatus
US20240389433A1 (en) Display device
US20250279038A1 (en) Display Device
US20250143080A1 (en) Display device
US20250143098A1 (en) Display device and method of fabricating the same
US20250089530A1 (en) Display device and method of fabricating the same
US20250241157A1 (en) Flexible display device
US11289563B2 (en) Electrode contact structure, display control driver, and display device
KR20260001562A (ko) 표시 장치, 전자 장치 및 표시 장치의 제조 방법
KR20240169857A (ko) 표시 장치
KR20250120770A (ko) 표시 장치
KR20250027416A (ko) 표시 장치

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20190717

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20220609

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20190717

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20240706

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20250301

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20250523

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20250523

End annual number: 3

Start annual number: 1

PG1601 Publication of registration