KR102810908B1

KR102810908B1 - 라디오 주파수 전력 증폭기 시스템 및 그의 출력 신호를 선형화하는 방법

Info

Publication number: KR102810908B1
Application number: KR1020217035452A
Authority: KR
Inventors: 매츠 칼슨
Original assignee: 콴탈알에프 아게
Priority date: 2019-04-02
Filing date: 2020-03-31
Publication date: 2025-05-20
Anticipated expiration: 2040-03-31
Also published as: US20220190796A1; KR20250073546A; KR20220030923A; IL286855B1; JP2022528276A; US12052004B2; JP2025013697A; EP3719993A1; JP7724713B2; JP7763320B2; IL286855B2; EP3719993B1; WO2020201298A1; IL286855A; CN113966579B; CN113966579A; FI3719993T3; JP2026004519A

Abstract

본 개시내용은 제1(114) 및 제2 입력 포트(121)를 포함하는 라디오 주파수 전력 증폭기 시스템(200)에 관한 것이다. 라디오 주파수 전력 증폭기 시스템(200)은 입력(107) 및 출력(108)을 갖는 메인 증폭기(101) 및 개개의 입력들(109, 129) 및 출력들(110, 128)을 갖는 제1 보조 증폭기(102) 및 제2 보조 증폭기(122)를 포함한다. 라디오 주파수 전력 증폭기 시스템(200)은 제1 보조 증폭기(102)의 출력(110)에 연결된 내부 로드(103), 제1 보조 증폭기(102)의 출력(110)에 연결된 입력 단부(111) 및 제1 보조 증폭기(102)의 입력(109)에 연결된 출력 단부(112)를 갖는 피드백 네트워크(104)를 포함한다. 라디오 주파수 전력 증폭기 시스템(200)은 또한 입력(124) 및 출력(130)을 갖는 피드포워드 증폭기(123)를 포함한다. 메인 증폭기 및 보조 증폭기들의 입력들(107, 129, 109)은 공통 입력 노드(113)에서 제1 입력 포트(114)와 상호연결되고, 제2 보조 증폭기(122)의 출력(128) 및 제2 입력 포트(121)는 공통 노드(127)에서 피드포워드 증폭기(123)의 입력(124)과 상호연결되고, 피드포워드 증폭기(123) 및 메인 증폭기(101)의 출력들(130, 108)은 공통 출력 노드(125)에서 상호연결된다. 메인 증폭기(101)는 증가된 이득을 갖는 제1 보조 증폭기(102)의 복제물이고, 제2 보조 증폭기(122)는 제1 보조 증폭기(102)의 복제물이다.

Description

라디오 주파수 전력 증폭기 시스템 및 그의 출력 신호를 선형화하는 방법

본 발명의 개념은 라디오 주파수 전력 증폭기 시스템들의 분야에 관한 것이다. 특히, 본 발명의 개념은 그의 입력과 출력 신호 간의 관계의 선형화(linearization)를 가능하게 하는 디바이스 및 이러한 선형화를 수행하기 위한 방법에 관한 것이다.

라디오 주파수 전력 증폭기로부터의 출력 신호는 전치 왜곡, 피드포워드 오류 보정 및 피드백과 같은 다양한 기술들에 의해 선형화될 수 있다는 것은 잘 알려져 있다. 이러한 기술들은 교과서들뿐만 아니라 다양한 과학 및 백서 예컨대, Linear Technology Inc, Allen Katz에 의한 Linearing High Power Amplifiers란 명칭의 백서에 잘 설명되어 있고 다음과 같이 요약될 수 있다:

전치 왜곡 기술은 아날로그 또는 디지털 전치 왜곡으로 구현될 수 있다. 두 방법 모두에서, 전력 증폭기의 거동이 특성화되고 전력 증폭기를 구동하는 신호를 의도적으로 왜곡함으로써 그의 응답이 보상된다. 입력 신호 상의 적용된 왜곡이 신중하게 선택되는 경우, 전력 증폭기로부터의 출력 신호가 보다 선형이 될 수 있다. 그러나 이러한 기술과 관련된 메인 이슈는, 초기 교정 및 트레이닝이 종종 필요하고 사전 왜곡 시스템들이 종종 드리프트(drift) 예컨대, 온도의 드리프트에 민감하다는 사실에 있다.

다른 알려진 기술은 소위 데카르트 피드백을 사용함으로써 설명될 수 있는 피드백 방법이다. 데카르트 피드백 시스템에서, 전력 증폭기로부터의 응답은 하향 변환되고 기저대역 IQ 신호들과 비교된다. 이 접근법은 전력 증폭기 전달 함수의 드리프트 및 상세한 특성화와 관련된 문제를 제거한다. 데카르트(Cartesian) 피드백 시스템이 갖는 메인 단점은 안정성 문제들 및 안정적인 동작을 여전히 유지하면서 그것이 처리할 수 있는 제한된 대역폭이다. 따라서 데카르트 피드백은 신호 대역폭이 수백 MHz로 증가되는 시스템들(예컨대, 최대 대역폭이 160MHz인 무선 통신 표준 802.11ac)에 대해 적합하지 않다. 데카르트 피드백은 또한 회로 복잡성 및 전력 소산을 추가한다.

선형 피드백은 또한 전력 증폭기들을 선형화하는 데 사용된다. 이러한 기술은 전력 증폭기 출력으로부터 그의 입력으로의 피드백 네트워크를 수반한다. 이 방법은 우수한 성능을 제공하지만 모든 상이한 로드 조건들에서 안정적이 되기가 매우 어렵다.

위에서 언급된 기술들은 특정 레벨의 선형화를 허용하지만, 전력 증폭기 신호들의 선형화가 개선될 수 있게 하는 기술에 대한 필요성이 존재한다.

본 발명의 개념의 목적은 위의 문제들 중 적어도 일부를 해결하는 기술을 제공하는 것이다. 이하에서 명백해질 이런 및 다른 목적들은 독립 청구항들에서 정의된 바와 같은 방법 및 디바이스에 의해 달성된다. 바람직한 실시예들은 종속 청구항들에서 정의된다.

본 발명의 개념의 제1 양상에 따르면, 제1 및 제2 입력 신호를 각각 수신하도록 배열된 제1 및 제2 입력 포트를 포함하는 라디오 주파수 전력 증폭기 시스템이 제공된다. 라디오 주파수 전력 증폭기 시스템은 입력 및 출력을 갖는 메인 증폭기 및 개개의 입력들 및 출력들을 갖는 제1 및 제2 보조 증폭기를 포함한다. 라디오 주파수 전력 증폭기 시스템은 제1 보조 증폭기의 출력에 연결된 내부 로드, 제1 입력 신호를 선형화하도록 배열되고 제1 보조 증폭기의 출력에 연결된 입력 단부 및 제1 보조 증폭기의 입력에 연결된 출력 단부를 갖는 피드백 네트워크를 포함한다. 라디오 주파수 전력 증폭기 시스템은 또한 입력 및 출력을 갖는 피드포워드 증폭기를 포함한다.

메인 증폭기 및 보조 증폭기들의 입력들은 공통 입력 노드에서 제1 입력 포트와 상호연결되고, 제2 보조 증폭기의 출력 및 제2 입력 포트는 공통 노드에서 피드포워드 증폭기의 입력과 상호연결되고, 피드포워드 증폭기 및 메인 증폭기의 출력들은 공통 출력 노드에서 상호연결된다.

메인 증폭기는 증가된 이득을 갖는 제1 및 제2 보조 증폭기들의 복제물이고, 제2 보조 증폭기는 제1 보조 증폭기의 복제물이다.

제1 입력 신호 입력에 대한 제2 입력 신호의 비는 제1 보조 증폭기에 의해 제공되는 이득에 대한 제2 보조 증폭기에 의해 제공되는 이득의 비와 동일하다.

제2 보조 증폭기, 제2 입력 포트 및 피드포워드 증폭기는 메인 증폭기의 출력으로부터의 편차를 적어도 부분적으로 제거하도록 배열된 피드포워드 네트워크를 함께 형성한다.

본 발명의 개념의 제2 양상에 따르면, 제1 양상에 따른 라디오 주파수 전력 증폭기 시스템의 출력 신호의 선형화 방법이 제공된다. 이 방법은,

피드백 네트워크에 의해 제1 보조 증폭기의 이상적인 응답으로부터의 편차를 획득하는 단계, 제2 보조 증폭기의 출력으로부터 제2 입력 신호를 제거함으로써 상기 편차를 격리하는 단계, 피드포워드 증폭기에 의해 격리된 편차를 증폭하는 단계 및 메인 증폭기의 출력에 상기 증폭된 편차를 추가하는 단계를 포함한다.

따라서, 본 발명의 개념의 제1 양상에서 정의된 라디오 주파수 전력 증폭기 시스템은 제2 양상의 방법을 수행하는데 사용될 수 있다.

본 발명의 개념은 (i) 메인 증폭기에 대한 간접 피드백이 메인 증폭기의 출력에 대한 (ii) 피드 포워딩된 편차와 결합되도록 허용하여 라디오 주파수 전력 증폭기 시스템의 입력 신호와 출력 신호 사이의 전달 함수가 개선될 수 있게 하는 것이다.

간접 피드백 (i)과 관련하여, 제1 보조 증폭기 주위에 배열된 피드백 네트워크는 로드 조건들이 알려져 있고 안정적인 내부 로드에 연결된다. 이러한 로드 조건들은 피드백 경로의 안정화를 허용하고 따라서 제1 보조 증폭기에 의해 프로세싱되는 신호의 선형화를 허용한다. 또한 안정적인 피드백 경로는 추가로, 신호에 대한 제1 보조 증폭기로부터의 이상적인 응답이 획득되도록 허용한다. 피드백 루프의 루프 이득은 통상적으로 무한하지 않기 때문에, 상기 이상적인 응답으로부터의 편차가 또한 획득된다. 또한, 공통 입력 노드에서의 상호연결은 메인 증폭기의 입력 신호가 제1 보조 증폭기의 입력 신호와 동일하도록 허용한다. 메인 증폭기는 제1 보조 증폭기의 복제물을 표현하기 때문에, 입력 신호에 대한 메인 증폭기의 응답이 동일한 입력 신호에 대한 제1 보조 증폭기 응답의 복제물이 되도록 허용한다. 따라서 간접 피드백은 메인 증폭기의 출력 신호가 선형화(즉, 덜 왜곡됨)될 수 있게 하지만 피드백 루프의 유한 루프 이득에 의존하는 제1 보조 증폭기의 이상적인 응답으로부터 증폭된 편차를 포함(carry)하게 한다.

피드 포워딩된 편차 (ii)와 관련하여, 공통 입력 노드에서의 상호연결은 또한 제2 보조 증폭기의 입력 신호가 제1 보조 증폭기의 입력 신호와 동일하도록 허용한다. 제2 보조 증폭기는 제1 보조 증폭기의 복제물이므로, 제2 보조 증폭기의 출력 신호가 제1 보조 증폭기의 출력 신호와 유사하거나 그로부터 증가되거나 감소되도록 허용하는데, 즉, 선형화된 출력 신호는 피드백 루프의 유한 루프 이득으로 인해 제1 보조 증폭기의 이상적인 응답과 유사하거나 그로부터 증가되거나 감소된 편차를 포함한다. 메인 증폭기에 병렬로 연결된, 제2 보조 증폭기, 공통 노드 및 피드포워드 증폭기로 구성된 피드포워드 네트워크는 추가로, 상기 포함된 편차가 제2 보조 증폭기의 전체 출력 신호로부터 격리되고 피드포워드 증폭기에 의해 증폭되도록 허용한다. 편차의 격리는 피드포워드 네트워크의 공통 노드를 통해 제2 보조 증폭기의 출력 신호로부터 제2 입력 포트에 의해 제공되는 신호의 감산에 의해 가능해진다. 그 후, 피드포워드 네트워크는 증폭된 편차가 메인 증폭기의 출력 신호에 추가되도록 허용하여, 피드백 루프의 유한 루프 이득에 의존하는 이상적인 응답으로부터의 편차의 완전한, 또는 적어도 상당한 제거를 초래한다.

따라서, 본 발명의 개념은 라디오 주파수 전력 증폭기들에서 입력 신호와 출력 신호 사이의 관계의 개선을 허용한다. 이러한 개념은 입력 신호를 증폭할 때 생성된 왜곡들의 제거를 개선하고 피드백 루프의 유한 루프 이득에 의존하는 편차들의 완전한 또는 적어도 상당한 제거에 의해 더 넓은 동작 주파수 범위에 걸친 상기 관계의 비선형성들의 억제를 가능하게 한다. 더욱이, 간접 피드백과 피드포워딩된 편차의 조합은 본 발명의 개념이 종래 기술에서 언급된 다른 선형화 기술들과 비교하여 드리프트들에 대한 그의 감도를 감소시키는 것을 허용한다. 본 발명의 개념은 전력 소산 손실들의 감소를 허용하고, CMOS 및 바이폴라 기술들 둘 모두에서 칩 집적화에 매우 적합하며, 이에 대한 구현 예는 실시예들의 상세한 설명에서 추가로 설명될 것이다.

본 출원에서, 메인 증폭기 및 보조 증폭기들은 트랜스컨덕턴스 증폭기들, 전압 증폭기들, 전류 증폭기들, 트랜스임피던스 증폭기들 및/또는 전력 증폭기들을 표현하는 것으로 이해될 수 있다.

피드포워드 증폭기는 전류 증폭기, 전압 증폭기, 트랜스컨덕턴스 증폭기, 트랜스임피던스 증폭기 및/또는 전력 증폭기를 표현하는 것으로 이해될 수 있다.

증폭기의 이득은 신호가 상기 증폭기의 입력으로부터 출력까지 증가되는 팩터로서 이해될 수 있다. 증폭기의 이득은 그의 입력 신호에 대한 그의 출력 신호의 신호 비 또는 진폭 비를 표현한다. 예컨대, 메인 증폭기가 nA의 이득을 갖는 경우, 그의 출력 신호는 그의 입력 신호가 nA의 팩터만큼 증가됨을 표현할 것이다.

루프 이득은 피드백 네트워크에 의해 제공되는 이득에 순방향 증폭기 경로의 이득을 곱한 것으로 이해될 수 있다. 예컨대, β의 이득을 제공하는 피드백 경로에 연결된 증폭기(순방향 증폭기)가 A 이득을 제공하는 경우, 피드백 루프의 루프 이득은 Aβ가 될 것이다.

입력 신호에 대한 증폭기의 이상적인 응답 또는 이상적인 경우는 증폭기의 완전한 선형 거동으로서 이해될 수 있다. 이러한 이상적인 응답은 증폭기의 입력 신호와 출력 신호 사이에 왜곡 및 다른 비선형성들의 부재를 표시한다.

증폭기의 복제물은 동일한 입력 신호에 대해 유사하게 응답하지만 상기 신호에 대해 상이한 이득을 제공하는 증폭기를 정의하는 것으로 이해될 수 있다. 따라서 증폭기의 복제물은 입력 신호에 대해 하나의 증폭기에 의해 제공되는 이득과 다른 증폭기에 의해 제공되는 이득 간의 관계를 정의할 수 있다. 예컨대, 본 발명의 개념의 메인 증폭기는 제1 보조 증폭기의 스케일 업된 복제물(scaled up replica)을 표현하며, 여기서 상기 증폭기들의 이득들 간의 관계는 팩터 n:1을 따르는데, 즉, 제1 보조 증폭기의 이득이 A인 경우, 메인 증폭기에 의해 제공되는 이득은 nA가 될 것이다.

노드 또는 공통 노드는 증폭기의 입력과 출력 중 적어도 2개 사이의 상호연결로서 이해될 수 있으며 합산기, 감산기 또는 도체들의 일반적인 상호연결 중 적어도 하나에 의해 표현될 수 있다.

일 실시예에 따르면, 메인 증폭기 및 보조 증폭기들은 입력 신호에 대해 동일한 응답을 제공하도록 구성될 수 있다. 제2 보조 증폭기는 제1 보조 증폭기의 복제물이고 메인 증폭기는 또한 제1 보조 증폭기의 복제물이므로, 동일한 입력 신호에 대해 모든 증폭기들이 갖는 응답은 선형성과 관련하여 유사할 수 있다. 이러한 선형성은 모든 증폭기의 입력들이 상기 피드백 루프 내부의 공통 입력 노드에서 상호연결되기 때문에 피드백 루프에 의해 개선될 수 있다. 제1 보조 증폭기의 이상적인 응답으로부터의 편차는 또한 제2 보조 증폭기 및 메인 증폭기를 통해 전달되는데, 그 이유는 이들 모두가 피드백 루프의 유한 루프 이득에 의존하는 동일한 입력 신호에 의해 구동되기 때문이다. 그러나 메인 증폭기는 제1 보조 증폭기의 스케일 업된 복제물이고 이에 따라 더 큰 이득을 제공하기 때문에, 메인 증폭기와 보조 증폭기 사이의 이득은 상이하다. 제2 보조 증폭기는 또한 제1 보조 증폭기와 비교하여 상이한 이득을 제공할 수 있다.

일 실시예에 따르면, 라디오 주파수 전력 증폭기 시스템의 제1 입력 포트와 피드백 네트워크 출력 단부는 감산기를 통해 공통 입력 노드에 연결될 수 있다. 그러한 감산기는 제1 보조 증폭기의 입력 신호와 출력 신호 사이의 비선형성들을 억제하기 위해 피드백 신호가 제1 입력 포트의 신호로부터 감산되도록 허용한다. 이러한 감산기는 별개의 물리적 회로일 필요는 없으며, 이는 제1 입력 포트의 입력 신호로부터 감산된 상태로 피드백 신호가 공급되는 연결 노드일 수 있다.

일 실시예에 따르면, 제2 보조 증폭기의 출력들 및 제2 입력 포트가 피드포워드 증폭기의 입력과 상호연결되는 공통 노드는 감산기일 수 있다. 이러한 감산기는 제2 입력 포트의 입력 신호가 제2 보조 증폭기의 출력 신호로부터 감산되도록 허용한다. 그러한 감산은 제1 보조 증폭기의 피드백 루프의 유한 루프 이득에 의존하는 편차가 제2 보조 증폭기의 총 출력 신호로부터 격리되도록 허용한다. 따라서 이러한 감산기는 피드포워드 증폭기의 입력 신호가, 증폭되고 메인 증폭기의 출력으로 피드포워딩되는 편차만을 표현하도록 허용한다.

일 실시예에 따르면, 제1 입력 포트에 의해 제공되는 입력 신호에 대한 제2 입력 포트에 의해 제공되는 입력 신호의 비는 제1 보조 증폭기에 의해 제공되는 이득에 대한 제2 보조 증폭기에 의해 제공되는 이득의 비와 동일할 수 있다. 본 실시예는, 제2 보조 증폭기의 출력 신호에 포함된 편차가 나머지 출력 신호와 격리될 수 있다는 점에서 유리하다. 실제로, 제2 보조 증폭기의 입력 신호는 제1 보조 증폭기의 입력 신호와 동일하므로, 제2 입력 포트에 의해 제공되는 신호 ― 이는 제2 보조 증폭기의 출력 신호로부터 감산됨 ― 는 제1 보조 증폭기에 대한 제2 보조 증폭기의 스케일링으로서 제1 입력 포트에 의해 제공되는 신호와 관련하여 유사하게 스케일링되어야 한다. 즉, 제2 보조 증폭기가 제1 보조 증폭기에 대해 1:m의 이득 비를 갖는 경우, 제2 입력 포트에 의해 제공되는 입력 신호는 제1 입력 포트에 의해 제공되는 입력 신호에 대해 1:m의 신호 비를 가져야 한다. 예컨대, 제2 보조 증폭기가 그의 입력 신호에 대해 0.5의 이득을 제공하는 경우, 제2 입력 포트에 의해 제공되는 입력 신호는 제1 입력 포트에 의해 제공되는 입력 신호의 절반을 표현해야 한다.

일 실시예에 따르면, 피드포워드 증폭기는 그의 출력 신호가 메인 증폭기의 출력 신호와 동일한 진폭을 갖지만 반대 위상을 갖도록 하는 이득을 제공하도록 구성될 수 있다. 본 실시예는, 피드포워드 증폭기의 출력 신호가, 유한 루프 이득에 의존하는 상기 편차의 완전한 또는 적어도 상당한 제거를 초래하도록 메인 증폭기의 출력 신호에 포함된 편차와 동일한 진폭을 갖지만 반대 위상을 갖는 제1 보조 증폭기의 피드백 네트워크의 유한 루프 이득에 의해 생성된 편차의 증폭을 표현하도록 허용된다는 점에서 유리하다. 또한, 피드포워드 증폭기에 의해 제공되는 이득은 제2 보조 증폭기에 의해 제공되는 이득에 의존할 수 있다. 예컨대, 제2 보조 증폭기에 의해 제공되는 이득이 0.5이고 메인 증폭기에 의해 제공되는 이득이 4인 경우, 피드포워드 증폭기에 의해 제공되는 이득은 8이어야 한다. 메인 증폭기의 출력 신호의 진폭보다 낮은 진폭을 갖는 피드포워드 증폭기로부터의 출력 신호는 상기 출력 신호에 포함된 편차의 부분적인 제거를 허용하고 이에 따라 개선된 선형화를 여전히 초래한다는 것이 주의될 것이다.

일 실시예에 따르면, 피드포워드 증폭기 및 메인 증폭기의 출력들이 상호연결되는 공통 출력 노드는 합산기일 수 있다. 이러한 합산기는 피드포워드 증폭기의 출력 신호를 표현하는 증폭된 편차가 메인 증폭기의 출력에 추가(즉, 피드포워딩)되도록 허용한다. 따라서 이러한 합산은 메인 증폭기의 출력 신호로부터 피드백 루프의 유한 루프 이득에 의존하는 편차의 완전한 또는 적어도 상당한 제거를 허용한다.

일 실시예에 따르면, 보조 증폭기들 각각의 것은 직렬로 연결된 제1 트랜지스터 및 제2 트랜지스터를 포함할 수 있다. 본 발명의 개념에서 사용되는 트랜지스터의 유형은 MOSFET(metal-oxide semiconductor field effect transistor)들 및/또는 BJT(bipolar junction transistor)들을 포함(그러나 이에 제한되지 않음)할 수 있다. 이러한 트랜지스터들은 증폭된 출력 신호로의 입력 신호의 변조를 허용한다. 더욱이, 그러한 트랜지스터들은 전력 신호들, 전압 및/또는 전류 신호들의 변조를 허용할 수 있다.

일 실시예에 따르면, 메인 증폭기는 직렬로 연결된 제1 트랜지스터 및 제2 트랜지스터를 포함할 수 있다. 메인 증폭기는 제1 보조 증폭기의 복제물을 표현하므로, 이는 입력 신호의 더 큰 증폭을 가능하게 하도록, 즉 더 큰 이득을 제공하도록 더 큰 크기를 갖지만, 상기 제1 보조 증폭기(예컨대, MOSFET, BJT 등)와 유사한 제1 및 제2 트랜지스터들을 포함한다.

일 실시예에 따르면, 피드포워드 증폭기는 간접 피드백 증폭기를 표현할 수 있다. 이러한 간접 피드백 증폭기는 제1 보조 증폭기 주위에 배열된 피드백 네트워크와 동일한 목적을 수행할 수 있는, 즉 피드포워드 증폭기의 출력 신호와 입력 신호 사이의 비선형성들을 감소시키는 피드백 네트워크를 포함할 수 있다. 이러한 피드백은 로드 조건들이 알려져 있고 안정적인 제2 내부 로드에 연결될 수 있고 이에 따라 피드백의 안정성을 허용한다. 따라서 피드포워드 증폭기의 피드백 네트워크는 피드포워드 증폭기에 의해 잠재적으로 생성되는 임의의 눈에 띄는 왜곡 없이, 제1 보조 증폭기로부터의 편차가 증폭되고 메인 증폭기의 출력으로 피드포워딩되도록 허용한다.

일 실시예에 따르면, 라디오 주파수 전력 증폭기 시스템은 시스템에 선행하는 드라이버 회로로부터 제공될 수 있는 입력 신호를 제1 및 제2 입력 포트들에서 수신하도록 구성될 수 있다. 본 실시예에 대한 대안은 라디오 주파수 전력 증폭기 시스템이 단 하나의 입력 포트만을 포함하는 것일 수 있다. 시스템에 선행하는 드라이버 회로로부터 상기 단일 입력 포트에서 수신된 입력 신호는 그 후 공통 입력 노드 및 공통 노드에 동일하게 공급될 수 있다.

일 실시예에 따르면, 라디오 주파수 전력 증폭기 시스템의 출력 신호는 로드에 공급될 수 있다. 로드 및 그의 조건들은 라디오 주파수 전력 증폭기 시스템으로부터 요구되는 로드 능력, 즉 로드에 전력을 공급하기 위해 시스템의 입력 신호와 출력 신호 사이에 필요한 증폭을 지시할 수 있다. 이러한 로드는 기능을 위해 증폭된 입력 신호를 필요로 하는 임의의 적합한 전자 디바이스 예컨대, 안테나, 필터, 외부 전력 증폭기, 라우드스피커 등에 의해 표현될 수 있다.

일 실시예에 따르면, 피드포워드 증폭기, 메인 증폭기 및 보조 증폭기들은 동일한 집적 회로 상에 포함될 수 있다. "집적 회로"란, 여기서 상당히 작은 조각의 반도체 재료(예컨대, 실리콘) 상에 형성된 전자 회로를 의미한다. 본 실시예는 라디오 주파수 전력 증폭기 시스템의 회로의 구성이 상당히 작은 크기를 갖도록 허용하여 칩 집적 애플리케이션 등에 효율적이 되도록 허용한다는 점에서 유리하다.

본 발명의 위의 그리고 부가적인 목적들, 특징들 및 이점들은 본 발명의 실시예들에 대한 다음의 예시적이고 비-제한적인 상세한 설명을 통해 더 잘 이해될 것이다. 첨부 도면들에 대한 참조가 이루어질 것이다.
도 1은 간접 피드백을 갖는 라디오 주파수 전력 증폭기 시스템의 블록도를 예시한다.
도 2는 간접 피드백이 피드포워드 편차와 결합되는, 본 발명에 따른 라디오 주파수 전력 증폭기 시스템의 실시예의 블록도를 예시한다.
도 3은 도 2의 라디오 주파수 전력 증폭기의 CMOS 기반 구현의 예시적인 회로를 예시한다.
도 4는 피드포워드 증폭기의 예시적인 회로가 도시된 도 3의 라디오 주파수 전력 증폭기의 예시적인 회로를 예시한다.
도 5는 도 1에 도시된 바와 같은 시스템의 선형성 성능과 도 3 및 4에 도시된 바와 같은 본 발명의 구현의 비교를 예시한다.

도 1은 간접 피드백 선형화 기술을 구현하는 라디오 주파수 전력 증폭기 시스템의 블록도를 예시한다. 도 1의 블록도는 입력(107) 및 출력(108)을 갖는 메인 증폭기(101), 입력(109) 및 출력(110)을 갖는 제1 보조 증폭기(102), 제1 보조 증폭기의 출력(110)에 연결된 내부 로드(103), 및 제1 보조 증폭기(102)의 출력(110)에 연결된 입력 단부(111) 및 감산기(115)를 통해 제1 보조 증폭기(102)의 입력(109)에 연결된 출력 단부(112)를 갖는 피드백 네트워크(104)를 도시한다. 메인 및 제1 보조 증폭기들(101, 102)의 입력들(107, 109)은 공통 입력 노드(113)에서 상호연결된다. 전력 증폭기 시스템(100)은 감산기(115)를 통해 공통 입력 노드(113)에 연결된 제1 입력 포트(114)를 갖는다. 라디오 주파수 전력 증폭기 시스템(100)은 도 1에서 안테나에 의해 표현된 외부 로드(105)에 연결된다.

메인 증폭기(101)는 제1 보조 증폭기(102)의 복제물을 구성한다. 다수의 애플리케이션들에서, 메인 증폭기(101)와 제1 보조 증폭기(102) 사이의 스케일링 팩터는 대략 2:1로부터 8:1까지의 범위에 있을 수 있지만, 다른 관계들이 또한 제공될 수 있다. 이러한 스케일링 팩터는 메인 증폭기(101)의 입력 신호와 출력 신호 사이의 이득과 제1 보조 증폭기(102)의 대응하는 이득 사이의 관계를 정의한다. 따라서, 예컨대, 4:1의 스케일링 팩터의 경우, 메인 증폭기(101)의 이득은 제1 보조 증폭기(102)의 이득의 4배와 동일하다.

도 1의 라디오 주파수 전력 증폭기 시스템(100)은 다음과 같이 동작한다: 입력 신호는 제1 입력 포트(114)로부터 시스템에 공급되며, 제1 입력 포트(114)로부터 감산기(115)에서 피드백 신호, 즉 피드백 네트워크(104)의 출력이 감산된다. 피드백 네트워크(104)가 제1 보조 증폭기(102) 주위에 연결되기 때문에, 피드백 네트워크(104)는 제1 보조 증폭기(102)를 선형화하고 그의 출력(106)에서의 출력 신호를 덜 왜곡되게 만든다. 제1 보조 증폭기(102) 주위의 피드백 네트워크(104)의 동작은 내부 로드(103)가 알려져 있고 외부로부터 액세스 가능하지 않기 때문에 안정적이 될 수 있다. 즉, 로드 조건들은 알려져 있고 변동되지 않는다. 따라서 제1 보조 증폭기(102)의 비선형성들은 피드백 네트워크(104)로 인해 억제된다. 메인 증폭기(101)는 그 후, 제1 보조 증폭기(102)와 동일한 입력 신호에 의해 구동되는데, 그 이유는 그의 두 입력들이 공통 입력 노드(113)에서 상호연결되기 때문이다. 메인 증폭기(101)는 제1 보조 증폭기(102)의 복제물이기 때문에, 이는 상기 동일한 입력 신호에 대해 제1 보조 증폭기(102)와 동일한 방식으로 응답하여, 메인 증폭기(101)의 입력 및 출력 신호들 사이에 또한 비선형성들이 억제되게 한다. 메인 증폭기(101)의 출력 신호는 그 후 증가된 선형성으로 로드(105)에 공급된다.

그러나, 제1 보조 증폭기(102) 및 피드백 네트워크(104)를 포함하는 피드백 루프에 의해 제공되는 유한 루프 이득은 신호가 제1 보조 증폭기의 이상적인 응답으로부터의 편차가 생기게 할 수 있으며, 이는 본 실시예에서 보상되지 않을 수 있다. 이러한 편차는 메인 증폭기(101)를 통해 전달될 수 있고 이에 따라 선형화된 신호의 나머지로 증폭될 수 있다.

도 2는 피드포워드 네트워크(120)가 추가된, 도 1의 라디오 주파수 전력 증폭기 시스템(100)을 포함하는 라디오 주파수 전력 증폭기 시스템(200)의 블록도를 도시한다. 따라서 도 1에 설명된 컴포넌트들 및 그의 기능들은 도 2에서 동일하게 표현된다. 도 2의 피드포워드 네트워크(120)는 입력(129) 및 출력(128)을 갖는 제2 보조 증폭기(122)를 포함한다. 제2 보조 증폭기(122)는 제1 보조 증폭기(102)의 복제물이다. 따라서, 양 보조 증폭기들(102, 122)은 입력 신호에 대해 동일한 방식으로 응답한다. 피드포워드 네트워크(120)는 입력(124) 및 출력(130)을 갖는 피드포워드 증폭기(123)를 더 포함한다. 제2 보조 증폭기(122)의 입력(129)은 공통 입력 노드(113)에서 메인 증폭기(101) 및 제1 보조 증폭기(102)의 입력들(107, 109)과 상호연결된다. 제2 보조 증폭기(122)의 출력(128) 및 제2 입력 포트(121)는 감산기(127)에서 피드포워드 증폭기(123)의 입력(124)과 상호연결되고, 피드포워드 증폭기(123)의 출력(130) 및 메인 증폭기(101)의 출력(108)은 합산기에 의해 표현되는 공통 출력 노드(125)에서 상호연결된다. 따라서 피드포워드 네트워크(120)는 메인 증폭기(101)와 병렬로 연결된다.

제1 보조 증폭기(102) 주위에 배열된 피드백 네트워크(104)에 의해 메인 증폭기(101)에 제공되는 간접 피드백은 도 1을 참조하여 위에서 설명된 라디오 주파수 전력 증폭기 시스템(100)의 동작들에 따라 기능한다. 간접 피드백에 더하여, 라디오 주파수 전력 증폭기 시스템(200)의 피드포워드 네트워크(120)는 다음과 같이 동작한다: 제2 보조 증폭기(122)의 입력 신호는 피드백 루프의 유한 루프 이득에 의해 생성된 편차를 포함하는 선형화된 신호를 표현하는 제1 보조 증폭기(102)의 입력 신호와 동일하다. 제2보조 증폭기(122)는 제1보조 증폭기(102)의 복제물이기 때문에, 제2 보조 증폭기(122)의 출력 신호는 제1 보조 증폭기(102)의 출력 신호와 유사하거나, 그로부터 증가되거나 감소된다. 또한, 제2 입력 포트(121)에서 제공되는 입력 신호는 제1 입력 포트(114)에서 제공되는 입력 신호에 대해 제1 보조 증폭기(102)의 이득에 대한 제2 보조 증폭기(122)의 이득의 비와 동일한 비로 스케일링된다. 제2 입력 포트(121)의 입력 신호는 감산기(127)에서 제2 보조 증폭기(122)의 출력 신호로부터 감산되고, 이에 따라 출력(128)의 나머지 출력 신호로부터 제1 보조 증폭기(102)의 이상적인 응답으로부터의 편차를 격리시킨다. 따라서 피드포워드 증폭기(123)의 입력 신호(124)는 상기 편차만을 표현하며, 이는 그 후, 180° 위상 시프트, 즉 반대 위상으로 메인 증폭기의 출력(108)에 의해 전달되는 편차와 동일한 진폭을 포함하는 방식으로 피드포워드 증폭기(123)에 의해 증폭된다. 그 후, 합산기(125)는 증폭된 편차를 메인 증폭기(101)의 출력(108)에 추가하여, 선형화되고 전력 증폭기의 이상적인 응답으로부터의 편차가 완전히 또는 적어도 상당히 제거되는 출력 신호(126)를 초래한다. 출력 신호(126)는 그 후 로드(105)에 공급된다.

라디오 주파수 전력 증폭기 시스템(200)의 다른 예시들은, 피드포워드 증폭기(123)에 의한 격리된 편차의 증폭이 메인 증폭기(101)의 출력(108)에 의해 전달된 편차와 동일한 위상을 갖지만, 공통 출력 노드(125)는 감산기로 표현되도록 이루어진다는 것이 인지될 것이다. 라디오 주파수 전력 증폭기(200)의 다른 예시는, 제2 입력 포트(121)의 입력 신호가 제1 입력 포트(114)의 입력 신호와 비교하여 180° 위상 시프트를 갖지만, 공통 노드(127)는 합산기에 의해 표현되도록 이루어진다는 것이 추가로 인지될 것이다.

도 2에 설명된 라디오 주파수 전력 증폭기(200)의 동작은 수학적 표현으로 추가로 설명될 수 있다. 제1 및 제2 보조 증폭기들(102, 122)에 의해 제공되는 이득이 동일하고 A와 같고 메인 증폭기(101)에 의해 제공되는 이득은 nA(즉, 보조 증폭기들(102, 122)의 이득보다 n배 더 큼)이고, 피드포워드 증폭기(123)에 의해 제공되는 이득은 -n(즉, 180° 위상 시프트를 갖는 n의 이득)이고 피드백 네트워크(104)에 의해 제공되는 이득은 β라는 것을 고려하면, 감산기(115) 이후의 신호 S₁₁₃은 다음과 같이 표현될 수 있다:

(1)

(2)

S_in은 제1 입력 포트(114)의 입력 신호를 표현하고, Aβ는 여기서 항 에 의해 표현되는 제1 보조 증폭기(102)의 이상적인 응답으로부터의 편차를 생성하는 피드백 루프의 유한 루프 이득을 표현한다. 유사하게, 메인 증폭기(101)의 출력 신호 및 제2 보조 증폭기(122)의 출력 신호는 다음과 같이 표현될 수 있다:

(3)

(4)

그리고 감산기(127)로부터의 출력 신호는 다음과 같이 표현될 수 있다:

(5)

감산기(127)의 출력 신호(S₁₂₄)는 그 후 피드포워드 증폭기(123)에 의해 증폭되고, 메인 증폭기(101)의 출력 신호(S₁₀₈)에 가산되어, 다음 수학식에서 표현된 바와 같은 출력 신호(126)를 초래한다.

(6)

위의 수학식은 루프 이득(Aβ)의 의존성, 즉 라디오 주파수 전력 증폭기 시스템(200)의 출력과 입력 사이의 관계에서 증폭기의 이상적인 응답으로부터의 편차가 제거되었음을 보여준다.

따라서, 종래 기술의 선형화 기술들과 대조적으로, 추가된 피드포워드 네트워크(120)로 수행된 신호 프로세싱은 출력 신호와 입력 신호 사이에 더 잘 정의된 관계를 초래하여, 개선된 선형성을 초래한다.

도 3은 본 발명의 개념의 CMOS 기반 구현의 예를 도시한다. 도 3은 상반부(301) 및 하반부(302)로 구성되는 차동 구현을 도시하며, 여기서 2개의 반부들은 동일하다. 각각의 반부(301, 302)는 개개의 제1 및 제2 입력 포트들 ― 상반부(301)의 경우 IN1+ 및 IN2+, 하반부(302)의 경우 IN1- 및 IN2- ― 에 연결된 입력 신호에 의해 구동된다. 두 입력 포트들은 위상이 반대이지만 동일한 전류들(i_s)(304, 305)에 의해 공급되며, 이 전류들은 라디오 주파수 전력 증폭기 시스템에 선행하는 드라이버 회로로부터 생성된다. 차동 출력 포트들(OUT+ 및 OUT-)은 각각, 차동 출력 신호를 로드(307)에 공급되는 단일 종단 출력 신호(OUT)로 변환하는 변압기(306)에 연결된다. 도 2에 예시된 라디오 주파수 전력 증폭기 시스템(200)의 상이한 블록들은 CMOS 기반 구현의 상반부(301)에 대해 아래에서 설명된다.

메인 증폭기는 커패시턴스(C2) 및 2개의 트랜지스터 디바이스들(n 채널 MOSFET 또는 NMOS(N3 및 N4))을 각각 포함할 수 있다. 제1 보조 증폭기는 커패시턴스(C1) 및 2개의 트랜지스터 디바이스들(NMOS(N1 및 N2))로 각각 구현되며, 이들은 병렬 공진 회로(308)로 구성된 내부 로드에 연결된다. 제1 보조 증폭기는 메인 증폭기와 유사한 방식으로 구현되는데, 즉, 2개의 증폭기들은 입력 신호들에 대해 동일한 응답을 제공한다. 피드백 네트워크는 트랜지스터(N1)의 드레인으로부터 입력 포트(IN1+)까지의 단락 회로(309)를 포함할 수 있다. 2개의 커패시턴스들(C1, C2)은 동작 주파수에서 단락 회로들로서 간주될 수 있고 라디오 주파수 전력 증폭기 시스템의 거동에 필수적인 것은 아니다. 제2 보조 증폭기는 커패시턴스(C3) 및 2개의 트랜지스터 디바이스들(NMOS(N5, N6))로 구현된다.

제2 보조 증폭기는 메인 증폭기와 병렬로 연결되지만 본 구현에서 이득을 제공하도록 스케일링되지 않는데, 즉, 제2 보조 증폭기에 의해 제공되는 이득은 제1 보조 증폭기에서의 이득과 동일하다. 이 구현에서 보조 증폭기들은 동일한 복제물들이므로, 트랜지스터 디바이스들(N5 및 N6)은 각각 트랜지스터 디바이스들(N1 및 N2)과 크기와 동일해야 한다. 이러한 방식으로, 트랜지스터 디바이스들(N5, N6)의 전류(i_d2)는 간접 피드백으로 인해 트랜지스터 디바이스들(N1, N2)의 전류(i_d1)와 동일하게 된다. 더욱이, 피드포워드 증폭기(303)는 전류 증폭기에 의해 표현될 수 있고, 그의 출력 신호가 메인 증폭기의 출력 신호와 동일한 진폭을 갖지만 반대 위상을 가질 수 있도록 하는 이득을 제공한다.

본 발명의 라디오 주파수 전력 증폭기의 CMOS 구현의 동작은 다음과 같은 수학적 표현으로 설명될 수 있다: 제1 입력 포트(IN1+)에 공급되는 입력 신호(전류(i_s)(304))는 제1 입력 포트(IN1+)에서 전압 및 그리하여 트랜지스터 디바이스(N2)의 게이트에서 전압을 생성한다. 트랜지스터 디바이스(N2)의 게이트에서의 전압은 트랜지스터 디바이스들(N1, N2)을 통해 전류(i_d1)를 생성한다. 도 2의 수학식(2)과 유사하게, 전류(i_d1)와 입력 전류(i_s)(304) 사이의 관계는 다음 수학식에 의해 표현될 수 있다:

(7)

통상적인 고주파수 구현에서, 루프 이득(Aβ)은 -10 정도일 수 있고, 이는 전류(i_d1)가 입력 전류(304)의 단 약 90%라는 사실을 초래한다. 따라서 전류(i_d1)가 입력 전류(i_s)(304)와 동일한 제1 보조 증폭기의 이상적인 응답으로부터의 편차()는, 무한 루프 이득(Aβ)을 가정하면, 제1 보조 증폭기의 로드 임피던스에 걸리는 전압으로부터 생성된 전류에 의해 표현된다. 이러한 관계는 다음과 같이 표현할 수 있다:

(8)

본 구현의 제2 보조 증폭기는 제1 보조 증폭기의 동일한 복제물이고 양 증폭기들이 동일한 입력 신호를 갖기 때문에, 유한 피드백 루프에 의해 생성된 편차는 제2 보조 증폭기를 통해 전달되어, 트랜지스터 디바이스들(N5, N6)의 전류가 다음과 같이 표현되게 할 수 있다:

(9)

이로부터, 편차는 다음과 같이 표현될 수 있다:

(10)

제2 보조 증폭기는 현재 구현(i_d1 = i_d2)에서 어떠한 이득도 제공하지 않고 입력 포트들(IN1+, IN2+)의 입력 전류가 동일하므로, 제2 보조 증폭기의 이상적인 응답으로부터의 편차는 제1 보조 증폭기의 이상적인 응답으로부터의 편차와 같다:

(11)

그 후, 편차()는 메인 증폭기의 출력에 추가되기 전에 -n의 이득으로 피드포워드 증폭기(303)에 의해 증폭된다. 따라서 출력 포트(OUT-)에서 출력 신호의 표현은 다음과 같이 작성될 수 있다:

(12)

여기서 i_d3은 메인 증폭기의 트랜지스터 디바이스들(N3, N4)에서의 전류를 표현한다. 메인 증폭기는 제1 보조 증폭기의 복제물이고 메인 증폭기의 전류 이득은 피드포워드 증폭기의 이득과 동일하기 때문에, 전류(i_d3)는 다음과 같이 표현될 수 있다:

(13)

따라서 출력 포트(OUT-)의 출력 신호는 다음과 같이 재작성될 수 있다:

(14)

(15)

따라서 CMOS 기반 애플리케이션에서 구현되는 본 발명의 개념은 유한 루프 이득에 의해 야기되는, 증폭기의 이상적인 응답으로부터의 편차를 제거한다.

도 4는 피드포워드 증폭기(303)의 회로에 관한 세부사항들이 추가된, 도 3의 라디오 주파수 전력 증폭기의 CMOS 구현의 예시적인 회로를 도시한다. 도 4에서, 피드포워드 증폭기(303)는 전류 증폭기에 의해 표현될 수 있고 커패시턴스(C11) 및 트랜지스터 디바이스들(NMOS(N11 및 N12))로 각각 구현되며, 이들은 병렬 공진 회로(310)로 구성된 내부 로드를 포함할 수 있다. 따라서 피드포워드 증폭기(303)는 트랜지스터(N11)의 드레인으로부터 전류 증폭기(303)의 입력까지의 단락 회로(311)로 구성된 피드백 네트워크를 갖는다. 피드포워드 증폭기(303)는 제2 커패시턴스(C12) 및 트랜지스터 디바이스들(NMOS)(N13 및 N14)의 제2 쌍을 각각 더 포함한다. 증폭기(303)의 예시적인 회로는 피드포워드 증폭기(303)의 입력 신호와 출력 신호 사이의 관계를 선형화하기 위해 간접 피드백 기술로 동작한다. 여기서 제시된 피드백 루프는 또한 그의 유한 루프 이득으로 인해 이상적인 경우로부터의 편차를 생성한다. 그러나 피드포워드 증폭기에 대한 입력 신호 레벨이 피드포워드 증폭기가 처리할 수 있는 최대 신호에 비해 작기 때문에 이 편차는 눈에 띄지 않을 것이다. 본 구현에서, 피드포워드 증폭기에 대한 입력 신호는 메인 증폭기(101)에 대한 입력 신호보다 훨씬 약한 신호를 표현할 수 있다. 따라서 그의 편차는 무시할 수 있다.

도 5는 도 1에 도시된 시스템의 선형성 성능과 도 3 및 4에 도시된 바와 같은 본 발명의 구현의 비교를 도시한다. 예에 따르면, 선형성 성능들은 80MHz 802.11ac 입력 신호로 시뮬레이팅되었다. 양 시뮬레이션들에서의 출력 전력 레벨은 +20dBm이고 도 1의 라디오 주파수 전력 증폭기의 응답은 출력 스펙트럼(501)에서 보여지고 구현된 발명의 응답은 출력 스펙트럼(502)에서 보여진다. 이들 결과들로부터 알 수 있는 바와 같이, 구현된 발명의 EVM(Error Vector Magnitude) 성능은 -10의 루프 이득에 의해 생성되는 통상적인 편차를 표현하는 종래 기술에 비해 약 15dB 만큼 개선된다. 개선된 EVM에 더하여, 본 발명은 종래 기술과 비교하여 대략 0.7dB만큼 이득을 증가시킨다.

본 발명은 도면들 및 위의 설명에서 상세히 예시되고 설명되었지만, 그러한 예시 및 설명은 제한적이 아니라 예시적 또는 설명적인 것으로 간주될 것이다. 본 발명은 개시된 실시예들로 제한되지 않는다.

개시된 실시예들에 대한 다른 변형들은 도면, 개시 및 첨부된 청구항들의 연구로부터, 청구된 발명을 실시하는데 있어 당업자들에 의해 이해되고 달성될 수 있다. 청구항들에서, "포함하는"이라는 단어는 다른 엘리먼트들 또는 단계들을 배제하지 않으며, 단수 표현(부정관사 "a" 또는 "an")은 복수를 배제하지 않는다. 특정 측정들이 서로 상이한 종속 청구항들에서 인용된다는 단순한 사실만으로 이 측정들의 결합이 유리하게 사용될 수 없다는 것을 나타내는 것은 아니다. 청구항들 내의 임의의 참조 부호들은 범위를 제한하는 것으로 해석되어서는 안 된다.

Claims

라디오 주파수 전력 증폭기 시스템(200)으로서,
제1 및 제2 입력 신호를 각각 수신하도록 배열된 제1 입력 포트(114) 및 제2 입력 포트(121);
입력(107) 및 출력(108)을 갖는 메인 증폭기(101);
개개의 입력들(109, 129) 및 출력들(110, 128)을 갖는 제1 보조 증폭기(102) 및 제2 보조 증폭기(122);
상기 제1 보조 증폭기(102)의 출력(110)에 연결된 내부 로드(103);
상기 제1 입력 신호를 선형화하도록 배열되고 상기 제1 보조 증폭기(102)의 출력(110)에 연결된 입력 단부(111) 및 상기 제1 보조 증폭기(102)의 입력(109)에 연결된 출력 단부(112)를 갖는 피드백 네트워크(104); 및
입력(124) 및 출력(130)을 갖는 피드포워드 증폭기(123)
를 포함하며,
상기 메인 증폭기(101) 및 상기 보조 증폭기들(102, 122)의 입력들(107, 109, 129)은 공통 입력 노드(113)에서 상기 제1 입력 포트(114)와 상호연결되고;
상기 제2 보조 증폭기(122)의 출력(128) 및 상기 제2 입력 포트(121)는 공통 노드(127)에서 상기 피드포워드 증폭기(123)의 입력(124)과 상호연결되며;
상기 피드포워드 증폭기(123) 및 상기 메인 증폭기(101)의 출력들(130, 108)은 공통 출력 노드(125)에서 상호연결되고;
상기 메인 증폭기(101)는 상기 제1 및 제2 보조 증폭기들(102, 122)의 복제물이며 상기 제1 및 제2 보조 증폭가들(102, 122)에 비해 증가된 이득을 갖고;
상기 제2 보조 증폭기(122)는 상기 제1 보조 증폭기(102)의 복제물이고;
상기 제1 입력 신호 입력에 대한 상기 제2 입력 신호의 비는, 상기 제1 보조 증폭기(102)에 의해 제공되는 이득에 대한 상기 제2 보조 증폭기(122)에 의해 제공되는 이득의 비와 동일하며; 그리고
상기 제2 보조 증폭기(122), 상기 제2 입력 포트(121) 및 상기 피드포워드 증폭기(123)는 상기 메인 증폭기(101)의 출력(108)으로부터의 편차를 적어도 부분적으로 제거하도록 배열된 피드포워드 네트워크(120)를 함께 형성하는,
라디오 주파수 전력 증폭기 시스템.
제1 항에 있어서,
상기 메인 증폭기 및 상기 보조 증폭기들은 입력 신호에 대해 동일한 응답을 제공하도록 구성되는,
라디오 주파수 전력 증폭기 시스템.
제1 항 또는 제2 항에 있어서,
상기 제1 입력 포트 및 상기 피드백 네트워크 출력 단부는 감산기(115)를 통해 상기 공통 입력 노드에 연결되는,
라디오 주파수 전력 증폭기 시스템.
제1 항 또는 제2 항에 있어서,
상기 공통 노드는 감산기인,
라디오 주파수 전력 증폭기 시스템.
제1 항 또는 제2 항에 있어서,
상기 피드포워드 증폭기(123)는 상기 피드포워드 증폭기(123)의 출력 신호(130)가 상기 메인 증폭기(101)의 출력 신호(108)와 동일한 진폭을 갖지만 반대 위상을 갖도록 하는 이득을 제공하도록 구성되는,
라디오 주파수 전력 증폭기 시스템.
제1 항 또는 제2 항에 있어서,
상기 공통 출력 노드는 합산기인,
라디오 주파수 전력 증폭기 시스템.
제1 항 또는 제2 항에 있어서,
상기 보조 증폭기들 각각의 것은 직렬로 연결된 제1 트랜지스터(N1, N5) 및 제2 트랜지스터(N2, N6)를 포함하는,
라디오 주파수 전력 증폭기 시스템.
제1 항 또는 제2 항에 있어서,
상기 메인 증폭기는 직렬로 연결된 제1 트랜지스터(N3) 및 제2 트랜지스터(N4)를 포함하는,
라디오 주파수 전력 증폭기 시스템.
제1 항 또는 제2 항에 있어서,
상기 피드포워드 증폭기는 간접 피드백 증폭기를 표현하는,
라디오 주파수 전력 증폭기 시스템.
제2 항에 있어서,
상기 라디오 주파수 전력 증폭기 시스템에 선행하는 드라이버 회로로부터 상기 제1 및 제2 입력 포트들에서 입력 신호를 수신하도록 구성되는,
라디오 주파수 전력 증폭기 시스템.
제1 항 또는 제2 항에 있어서,
상기 시스템의 출력 신호를 로드(105)에 공급하도록 구성되는,
라디오 주파수 전력 증폭기 시스템.
제1 항 또는 제2 항에 있어서,
상기 피드포워드 증폭기, 상기 메인 증폭기 및 상기 보조 증폭기들은 동일한 집적 회로 상에 포함되는,
라디오 주파수 전력 증폭기 시스템.
라디오 주파수 전력 증폭기 시스템의 출력 신호의 선형화 방법으로서,
상기 라디오 주파수 전력 증폭기 시스템은,
제1 및 제2 입력 신호를 각각 수신하도록 배열된 제1 및 제2 입력 포트;
입력 및 출력을 갖는 메인 증폭기;
개개의 입력들 및 출력들을 갖는 제1 및 제2 보조 증폭기;
상기 제1 보조 증폭기의 출력에 연결된 내부 로드;
상기 제1 입력 신호를 선형화하도록 배열되고 상기 제1 보조 증폭기의 출력에 연결된 입력 단부 및 상기 제1 보조 증폭기의 입력에 연결된 출력 단부를 갖는 피드백 네트워크; 및
입력 및 출력을 갖는 피드포워드 증폭기
를 포함하며,
상기 메인 증폭기 및 상기 보조 증폭기들의 입력들은 공통 입력 노드에서 상기 제1 입력 포트와 상호연결되고;
상기 제2 보조 증폭기의 출력 및 상기 제2 입력 포트는 공통 노드에서 상기 피드포워드 증폭기의 입력과 상호연결되며;
상기 피드포워드 증폭기 및 메인 증폭기의 출력들은 공통 출력 노드에서 상호연결되고;
상기 메인 증폭기는 상기 제1 및 제2 보조 증폭기들의 복제물이며 상기 제1 및 제2 보조 증폭기들에 비해 증가된 이득을 갖고;
상기 제2 보조 증폭기는 상기 제1 보조 증폭기의 복제물이며;
상기 제1 입력 신호 입력에 대한 상기 제2 입력 신호의 비는, 상기 제1 보조 증폭기(102)에 의해 제공되는 이득에 대한 상기 제2 보조 증폭기(122)에 의해 제공되는 이득의 비와 동일하고;
상기 방법은,
상기 피드백 네트워크에 의해 상기 제1 보조 증폭기 상에서 이상적인 응답으로부터의 편차를 획득하는 단계;
상기 제2 보조 증폭기의 출력으로부터 상기 제2 입력 신호를 제거함으로써 상기 편차를 격리하는 단계;
상기 피드포워드 증폭기에 의해 상기 격리된 편차를 증폭하는 단계; 및
상기 메인 증폭기의 출력에 상기 증폭된 편차를 추가하는 단계
를 포함하는,
라디오 주파수 전력 증폭기 시스템의 출력 신호의 선형화 방법.