JP6310045B1

JP6310045B1 - 増幅回路

Info

Publication number: JP6310045B1
Application number: JP2016239343A
Authority: JP
Inventors: 貴幸宮島
Original assignee: アキュフェーズ株式会社
Priority date: 2016-12-09
Filing date: 2016-12-09
Publication date: 2018-04-11
Anticipated expiration: 2036-12-09
Also published as: JP2018098565A

Abstract

【課題】歪性能を向上させた増幅回路を提供する。【解決手段】増幅する信号Ｓを入力する主増幅器反転入力端子１２ａと、接地に接続した主増幅器非反転入力端子１２ｂ、および増幅された信号を出力する主増幅器増幅出力端子１２ｃを有し、前記主増幅器増幅出力端子１２ｃの信号を前記主増幅器非反転入力端子１２ｂにフィードバックする主増幅器帰還回路１２１を有する主増幅器１２と、主増幅器１２の主増幅器反転入力端子１２ａと主増幅器非反転入力端子１２ｂに現れる電位との差分を増幅して副増幅器増幅出力として出力する副増幅器１４と、主増幅器１２の主増幅器増幅出力端子１２ｃに接続されて、当該主増幅器１２の主増幅器増幅出力から前記副増幅器１４の副増幅器増幅出力を減算する出力合成回路１５を具備し、合成回路１５の出力を回路の出力とした。【選択図】図１

Description

本発明は、増幅回路に係り、特にフィードフォワードを用いた反転増幅回路の出力における歪成分等を低減した増幅回路に関する。

オーディオ機器や測定器などの増幅回路の出力に残留する歪成分は、当該オーディオ機器や測定器などの商品価値を著しく低下させる。この種の増幅回路には、演算増幅器（オペアンプ）を用いるのが一般的である。演算増幅器はＦＥＴなどの増幅素子を含む複数素子で構成され、これら素子が有する非直線性が増幅出力に歪成分として現れる。この歪成分を減少させるため、従来から所謂、フィードフォワードやフィードバックなどの利得制御が行われている。この種の従来技術を開示したものとしては、例えば、特許文献１を挙げることができる。

図６は、従来のフィードフォワードを用いたオーディオ信号増幅回路の基本構成例を説明する回路図で、特許文献１に開示された回路である。図６において、信号入力端子１０の入力信号Ｓは、入力側合成回路１１の一方の入力端子（第１入力端子）と差動増幅器１４の一方の入力に接続される。入力側合成回路１１の出力は増幅器（主増幅器）１２の第１入力端子に入力され、増幅されて出力側合成器１５の一方の入力となる。また、主増幅器１２の出力は帰還率β₁の帰還回路１３を経由して入力側合成回路１１の一方の入力に印加されると共に、差動増幅回路１４の他方の入力に接続される。そして、差動増幅回路１４の出力は出力側合成器１５の他方の入力に接続される。

以下、図６に示した従来技術における歪成分の低減メカニズムについて説明する。主増幅器１２は利得（裸利得）Ａ₁で、その出力に歪成分Ｎを含む。帰還回路１３によって帰還率β₁のフィードバックがかけられている。これにより、主増幅器１２の歪は、略々［Ｎ／（１＋β₁・Ａ₁）］となる。帰還率β₁の帰還回路１３を経由して戻った信号には出力のβ₁倍の歪が含まれているので、差動増幅回路１４で入力信号と帰還信号の差をとり、逆相の歪成分を増幅し、出力側合成器１５で主増幅器１２の出力と加算することで歪成分を打ち消している。

差動増幅回路１４の利得をＡ₂とし、出力側合成器１５の出力における歪レベルは、
［Ｎ／（１＋β₁・Ａ₁）］−β₁［Ｎ／（１＋β₁・Ａ₁）］・Ａ₂
＝（１−β₁・Ａ₂）・［Ｎ／（１＋β₁・Ａ₁）］
となって、Ａ₂≒１／β₁のときに歪は大幅に低減する。

一方、入力信号をＳとしたとき、
主増幅器１２の出力＝Ａ₁／（１＋β₁・Ａ₁）・Ｓ
帰還回路１３の出力＝［β₁・Ａ₁／（１＋β₁・Ａ₁）］・Ｓ
差動増幅回路１４の出力＝｛Ｓ−β₁・［Ａ₁／（１＋β₁・Ａ₁）］・Ｓ｝・Ａ₂＝［Ａ₂／（１＋β₁・Ａ₁）］・Ｓ
であり、
出力側合成器１５の出力＝｛［Ａ₁／（１＋β₁・Ａ₁）］・Ｓ｝＋｛［Ａ₂／（１＋β₁・Ａ₁）］・Ｓ｝＝［（Ａ₁＋Ａ₂）／（１＋β₁・Ａ₁）］・Ｓ
となる。

特公平０４−６１２９号公報

図７は、図６に示したオーディオ増幅回路の具体例を説明する回路図である。図７中、図６と同じ参照符号は同一機能部分を示し、１７は第１の副増幅器、１８は第２の副増幅器で、これら第１の副増幅器１７、第２の副増幅器１８および抵抗Ｒ３乃至Ｒ６、可変抵抗Ｒ７で差動増幅回路１４を構成している。主増幅器１２の非反転入力には信号入力端子１０に印加される外部からの入力信号（オーディオ信号等）が印加される。そして、反転入力端子には帰還回路１３を経由した負帰還信号が印加される。

非反転増幅器である主増幅器１２の入力信号電圧と出力信号電圧との電位差を取り出すために差動増幅回路１４（比較器）が設けられている。ここで、差動増幅回路１４を構成する第１の副増幅器１７、第２の副増幅器１８には、主増幅器１２よりも低歪の増幅器を用いなければ歪の低減効果が得られない。第１の副増幅器１７の入力は主増幅器１２の出力電圧にその帰還率を掛け合わせた電圧である。一方、差動増幅回路１４の増幅率はその帰還率の逆数に設定する必要がある。従って、第１の副増幅器１７、第２の副増幅器１８の歪が出力端子１６に現れる。

上記したように、この種の従来技術の増幅回路では、以下に列挙するような課題を有している。すなわち、
（１）主増幅器の入力端子間電位差の取り出しに差動増幅回路１４（比較器）が必要であり、第１の副増幅器１７、第２の副増幅器１８として主増幅器１２よりも低歪の増幅器を用いる必要がある。
（２）従来の回路構成では歪の置き換えをしていることに過ぎず、歪性能の改善限界は個々の増幅器の持つ歪性能と同等であり、これを超える歪性能の改善は得られない。
（３）また、当該回路構成では、差動増幅器１４を構成する第１の副増幅器１７と第２の副増幅器１８の二基分のノイズが足し込まれるため、ノイズ低減の点において不利である。
（４）さらに、差動増幅回路として二基の増幅器（第１の副増幅器１７、第２の副増幅器１８）を追加する必要があり、実装基板の面積とフットプリントの増加をもたらし、製造コストが増す。

本発明の目的は、前記従来技術が持つ諸課題を解決して歪性能を向上させた増幅回路を提供することにある。

上記目的を達成するため、本発明は、主増幅器として用いる反転増幅器の非反転入力端子を接地して使用する。すなわち、反転増幅器の入力端子と出力端子の間の差分信号は反転入力端子に現れる信号そのものであることから、前記した従来の回路構成における比較器１４を不要とし、追加する副増幅器をフィードフォワード用の一基のみで構成した。本発明の代表的な構成を記述すれば、以下のようになる。なお、構成の説明を明確にするため、後述する実施例の図面に付した参照符号を参考として併記する。

（一）主増幅器の増幅出力における信号歪と雑音を低減して高品質の増幅信号を得るための増幅回路であって、
増幅する信号（Ｓ）を入力する主増幅器反転入力端子（１２ａ）と、前記増幅回路の共通電位に接続した主増幅器非反転入力端子（１２ｂ）、および増幅された信号を出力する主増幅器増幅出力端子（１２ｃ）を有し、前記主増幅器増幅出力端子（１２ｃ）の信号を前記主増幅器反転入力端子（１２ａ）にフィードバックする主増幅器帰還回路（１２１）を有する主増幅器（１２）と、
前記主増幅器（１２）の主増幅器反転入力端子（１２ａ）と前記主増幅器非反転入力端子（１２ｂ）に現れる電位との差分を増幅して副増幅器増幅出力として出力する副増幅器（１４）と、
前記主増幅器（１２）の主増幅器増幅出力端子（１２ｃ）に接続されて、当該主増幅器（１２）の主増幅器増幅出力から前記副増幅器（１４）の副増幅器増幅出力を減算する出力合成回路（１５）を具備し、
前記合成回路（１５）の出力を回路の出力としたことを特徴とする。

（二）前記副増幅器（１４）は、副増幅器反転入力端子（１４ａ）と副増幅器非反転入力端子（１４ｂ）および副増幅器増幅出力端子（１４ｃ）を有し、
前記副増幅器増幅出力端子（１４ｃ）を前記副増幅器反転入力端子（１４ａ）にフィードバックする副増幅器帰還回路（１４１）を有し、
前記副増幅器反転入力端子（１４ａ）を抵抗を介して前記増幅回路の共通電位に接続してなり、
前記主増幅器（１２）の前記主増幅器反転入力端子（１２ａ）に入力する前記主増幅器帰還回路（１２１）の帰還信号を前記副増幅器非反転入力端子（１４ｂ）に接続してなることを特徴とする。

本発明は上記の構成及び後述する実施の形態に記載した構成に限定されるものではなく、本発明の技術思想の範囲内種々の変更が可能であることは言うまでもない。

本発明によれば、増幅回路の共通電位を基準として主増幅器反転入力端子と非反転入力端子の差分を取り出す構成としたことで、従来の比較器が不要となる。すなわち、副増幅器の歪率が主増幅器のそれよりも低歪である必要がなく、採用する増幅器（オペアンプ）の歪特性に特別な配慮をする必要がないため、全体として低コスト化を図ることができる。

本発明に係る増幅回路では、その副増幅器に入力される電圧は主増幅器の歪やノイズなどの誤差信号のみであり、副増幅器の歪が影響を及ぼすのはこれらの誤差要因に対してである。主増幅器の歪は出力に比較して小さいが、副増幅器による歪の影響も又小さいため、結果として歪は極小化されて全体に与える影響は小さい。

従来の技術では、個々の増幅器の歪性能を超える歪性能を得ることはできなかったが、本発明に係る回路構成によれば、個々の増幅器の歪性能を超える歪性能を得ることが可能である。

そして、主増幅器のノイズは、副増幅器から出力され、減算器により逆相で足し込まれるノイズにより打ち消される為、出力信号に現れるノイズは副増幅器一基分のノイズのみである。さらに、前記したように、増幅器が一基で足りる回路構成であるため、基板の面積を低減でき、全体としてのコスト低減を図ることができる。

本発明に係る増幅回路の実施例１を説明する回路図である。図１に示した本発明に係る増幅回路の歪低減の機能と動作を詳細に説明するための回路図である。図１に示した本発明に係る増幅回路のノイズ低減の機能と動作を詳細に説明するための回路図である。本発明に係る増幅回路の応用例１の説明図である。本発明に係る増幅回路の応用例２の説明図である。従来のフィードフォワードを用いたオーディオ信号増幅回路の基本構成例を説明する回路図である。図６に示したオーディオ増幅回路の具体例を説明する回路図である。

以下、本発明に係る増幅回路の実施の形態について、実施例の図面を参照して詳細に説明する。

図１は、本発明に係る増幅回路の実施例１を説明する回路図である。図１において、この増幅回路は、増幅する信号Ｖｉ（Ｓ）を入力する主増幅器反転入力端子１２ａと、接地に接続した主増幅器非反転入力端子１２ｂ、および増幅された信号を出力する主増幅器増幅出力端子１２ｃを有する主増幅器１２を具備する。主増幅器１２は、その主増幅器出力端子１２ｃの信号を前記主増幅器反転入力端子１２ａにフィードバックする主増幅器帰還回路１２１を有する。なお、図１乃至図５における主増幅器帰還回路１２１は、図６および図７で説明した帰還率β₁の帰還回路１３に対応する。

そして、主増幅器１２の主増幅器反転入力端子１２ａと主増幅器非反転入力端子１２ｂに現れる電位との差分を増幅して副増幅器増幅出力として出力する副増幅器１４を備える。また、主増幅器１２の主増幅器増幅出力端子１２ｃに接続されて、当該主増幅器１２の主増幅器増幅出力から前記副増幅器１４の副増幅器増幅出力を減算する出力合成回路１５を具備し、合成回路１５の出力を増幅回路の出力としている。

図２は、図１に示した本発明に係る増幅回路の歪低減の機能と動作を詳細に説明するための回路図である。図１と同一符号は同一機能部分に対応する。図２において、参照符号２０で示した“Ｘ”は主増幅器１２で発生する歪成分を、参照符号２１で示した“Ｙ”は副増幅器１４で発生する歪成分をそれぞれ模式的に示したものである。

主増幅器１２は反転増幅器で、この増幅器が理想的な増幅器であるとすると、入力Ｖiに対するその出力Ｖ₀は（１）式で表わされる。ただし、帰還率βは（２）式とする。
Ｖ₀＝（１−β）Ｖｉ／β……（１）
β＝Ｒ₁／（Ｒ₁＋Ｒ₂）……（２）
ただし、現実には主増幅器１２が理想的な特性を持たないため、出力に歪が発生する。この歪は理想的な出力Ｖoに対し“Ｘ”の割合で発生するものとして表わせるので、歪成分をＶo・Ｘと示すことができる。したがって、実際の出力は理想的な出力にＶo・Ｘを加算して（３）式で表される。
Ｖ₀＋Ｖ₀・Ｘ……（３）

主増幅器１２の主増幅器反転入力端子の電圧Ｖ_-は、帰還率βを用いて（４）式で表される。
Ｖ_-＝（Ｖ₀＋Ｖ₀・Ｘ）・β＋（１−β）・Ｖi
＝−（１−β）・Ｖi＋Ｖo・Ｘ・β＋（１−β）・Ｖi
＝Ｖ₀・Ｘ・β……（４）

一方、副増幅器１４は非反転増幅器であり、その入力は主増幅器１２の主増幅器反転入力端子１２ａの電圧Ｖ_-である。主増幅器１２と同様に、副増幅器１４を理想的な増幅器とした出力をＶ_Eとし、このＶ_Eに対して“Ｙ”の割合で歪が発生するものとすると、その出力は（５）式で表される。また、帰還率β_Eを（７）として、増幅器１４の出力は（６）式で表される。
Ｖ_E＋Ｖ_E・Ｙ……（５）
Ｖ_E＝（１／β_E）・Ｖ_-……（６）
β_E＝Ｒ₃／（Ｒ₃＋Ｒ₄）……（７）

β_E＝βと設定し、（５）式に（６）式および（４）式を代入して纏めると、副増幅器１４の増幅出力は（８）式と求まる。回路全体の出力Ｖ_Sは主増幅器１２の増幅出力から副増幅器の増幅出力を差し引いたものであるから、（３）式から（８）式を減算して（９）式で表わされる。
Ｖ_E＋Ｖ_E・Ｙ＝Ｖ₀・Ｘ＋Ｖ₀・Ｘ・Ｙ……（８）
Ｖ_S＝Ｖ₀＋Ｖ₀・Ｘ−（Ｖ₀・Ｘ＋Ｖ₀・Ｘ・Ｙ）
＝Ｖ₀−Ｖ₀・Ｘ・Ｙ……（９）

（９）式より、回路全体の出力（増幅回路の出力）Ｖ_Sについて、第一項は主増幅器１２の理想的な増幅出力を表している。第二項は出力の歪を示す。主増幅器１２の歪に対し、副増幅器ｌ４の歪の割合が掛け合わされている。通常、増幅器の出力に対する歪の割合は１を大きく下回る値であるから、主増幅器１２の歪と副増幅器１４の歪が掛け合わされることで、回路全体の出力Ｖ_Sに現れる歪は主増幅器１２のみの場合より大幅に低減される。歪の低減効果は副増幅器１４の歪の割合が１未満の時に現れる。これは十分容易に実現可能である。

従来技術の増幅回路について上記と同様の機能と動作を前記図７８を参照して説明する。主増幅器１２の出力は、その理想的な出力Ｖ₀に、当該理想的な出力に対しＸの割合で発生する歪“Ｘ”を加え、前記（３）式で示される。第１の副増幅器１７の入力信号はＶ_-であり、これは主増幅器１２の帰還信号であるから、（１０）式で表わされる。
Ｖ_-＝β（Ｖ₀＋Ｖ₀・Ｘ）……（１０） β＝Ｒ₁／（Ｒ₁＋Ｒ₂）

ここで、歪の打ち消し効果を最大とするには、特許文献１に記載され図７で説明したように比較器の増幅率を[１／β]に設定する必要がある。比較器として同相入力除去作用を最大としつつ[１／β]の増幅率とするために、非反転増幅器である第１の副増幅器１７の仕上がり利得を（１１）式、反転増幅器である第２の副増幅器１８の仕上がり利得を（１２）式とする。
１／（１−β）……（１１）
（１−β）／β……（１２）

第１の副増幅器１７の出力は、入力信号がＶ_-、利得が（１１）式のとおりであり、加えて当該第１の副増幅器１７自身の出力に対しＹの割合で歪が発生するから、
Ｖ₁＋Ｖ₁・Ｙ＝[１／（１−β）]・Ｖ_-＋[１／（１−β）]・Ｖ_-・Ｙ
＝[β／（１−β）]・（Ｖ₀＋Ｖ₀・Ｘ）
＋[β・Ｙ／（１−β）]・（Ｖ₀＋Ｖ₀・Ｘ）……（１３）
である。

同様に、第２の副増幅器１８の出力は、非反転入力がＶiであることに注目して、歪の割合をＺとすると、
Ｖ₂＋Ｖ₂・Ｚ＝（１／β）・Ｖi−（１−β）／β［（Ｖ₁＋Ｖ₁・Ｙ）
＋（Ｖ₁＋Ｖ₁・Ｙ）・Ｚ］
＝Ｖ₀−（１−β）／β｛［β／（１−β）]・（Ｖ₀＋Ｖ₀・Ｘ）
＋[β・Ｙ／（１−β）]・（Ｖ₀＋Ｖ₀・Ｘ）
＋[β・Ｚ／（１−β）]・（Ｖ₀＋Ｖ₀・Ｘ）
＋[β・Ｙ・Ｚ／（１−β）]・（Ｖ₀＋Ｖ₀・Ｘ）｝
＝Ｖ₀−Ｖ₀−Ｖ₀・Ｘ−Ｖ₀・Ｙ−Ｖ₀・Ｚ−Ｖ₀・Ｘ・Ｙ
−Ｖ₀・Ｘ・Ｚ−Ｖ₀・Ｙ・Ｚ−Ｖ₀・Ｘ・Ｙ・Ｚ
……（１４）
である。

したがって、出力Ｖ_Sは（１５）式のとおりの、
Ｖ_S＝Ｖ₀−Ｖ₀・Ｙ-Ｖ₀・Ｚ−Ｖ₀・Ｘ・Ｙ−Ｖ₀・Ｘ・Ｚ
−Ｖ₀・Ｙ・Ｚ−Ｖ₀・Ｘ・Ｙ・Ｚ……（１５）

上記（１５）式において、第一項が回路の理想的な出力である。第二項以降は歪を示している。特に問題となるのが第二項及び第三項であり、理想的な出力に対し第１の副増幅器１７の歪が直接掛け合わされている。即ち、出力Ｖ_Sには第１の副増幅器１７及び第２の副増幅器１８による歪がそのまま現れることを示している。つまり、第１の副増幅器１７及び第２の副増幅器１８には少なくとも主増幅器１２よりも歪性能の良い増幅器を用いなければ歪の低減効果が得られないことを示している。

つまり、従来の技術では、主増幅器１２の歪を差動増幅器１４の歪に置き換えているに過ぎず、個々の増幅器の性能を上回る歪性能を得ることはできない。

上記の説明から明らかなように、図２に示した本発明に係る増幅回路の構成とすることにより、個々の増幅器の歪性能を上回る歪低減効果を得ることができる。

図３は、図１に示した本発明に係る増幅回路のノイズ低減の機能と動作を詳細に説明するための回路図である。図１と同一符号は同一機能部分に対応する。図中に各点の電圧を付記してある。Ｖ_N、Ｖ_NEはノイズ成分を模式的に示す。ノイズは回路の各点の電圧に関係なく現れるものであるから、主増幅器１２のノイズをＶ_N、副増幅器１４のノイズをＶ_NEとし、それぞれの増幅器の出力に加算されるものと考える。

これを解析すると当該増幅回路の出力Ｖ_Sは（１６）式で示される。
Ｖ_S＝Ｖ₀＋Ｖ_N−（Ｖ_N＋Ｖ_NE）
＝Ｖ₀＋Ｖ_NE……（１６）
つまり、Ｖ_Sに現れるノイズは副増幅器１４のノイズのみであり、主増幅器１４のノイｎズについては打ち消されて出力には現れない。したがって、Ｖ_NE＜Ｖ_Nの場合、ノイズが低減される。

ところで、副増幅器１４の出力に現れるのは、主増幅器１２の歪、ノイズなどの誤差成分である。これらは主増幅器１２の出力に比較して振幅が非常に小さい。つまり、副増幅器１４の許容出力は主増幅器１２のそれに比べて非常に小さくてよい。

さらに、（９）式に示されたとおり、副増幅器１４の歪性能がそれほど良くなくても出力の歪が改善されることが分かっている。このことから、本発明に係る回路構成における副増幅器１４の出力振幅、出力電流、歪、の各特性にはそれほど高性能であることが要求されない。

このように、副増幅器１４として低ノイズ性能に特化した増幅器を用いることで歪およびノイズの改善効果を同時に得ることができる。通常は、両立が困難である歪とノイズの改善を同時に、かつ容易に実現できることが本発明に係る増幅回路の利点である。

応用例１

図４は、本発明に係る増幅回路の応用例１の説明図である。前記実施例１で説明した本発明に係る主増幅器１２が接地電位を基準として出力を取り出す場合、出力合成回路１５として第３の増幅器（差動増幅器）１９で構成した減算回路とする。主増幅器１２と副増幅器１４の増幅出力を合成する第３の増幅器１９で構成した出力合成回路１５は、主増幅器１２の主増幅器増幅出力を入力とする第３の増幅器反転入力端子１９ａと、副増幅器１４の副増幅器増幅出力を入力とする第３の増幅器非反転入力１９ｂと、第３の増幅器帰還回路１９１、および回路出力となる第３の増幅器増幅出力端子１９ｃを有する減算回路である。減算器である第３の増幅器１９はフィルタや他の入力信号の加減算器を兼ねることができるため、後段にこのような機能を必要とする回路設計の応用に有効である。

応用例２

図５は、本発明に係る増幅回路の応用例２の説明図である。この回路は電流―電圧変換増幅器に本発明に係る増幅回路を応用したものである。本発明に係る増幅回路の基本構成である主増幅器非反転入力端子１２ｂが接地された主増幅器１２の主増幅器反転入力端子１２ａに入力した電流信号Ｉ_iは、主増幅器１２の主増幅器増幅出力端子１２cと副増幅器１４の副増幅器増幅出力端子１４ｃ間の電位差Ｖｓとして出力される。すなわち、電流―電圧変換増幅器（Ｉ／Ｖ増幅器）として動作する。

このように、本発明に係る増幅回路は、オーディオ信号の増幅回路のみでなく、応用例１、応用例２で説明される回路以外にも多種の回路に応用できる。

１０・・信号入力端子
１１・・入力側合成回路
１２・・主増幅器（反転増幅器）
１３・・帰還率β₁の帰還回路
１４・・副増幅器（差動増幅器回路）
１５・・出力合成回路
１６・・信号出力端子
１７・・第１の副増幅器
１８・・第２の副増幅器
１９・・合成回路（減算回路）
２０・・主増幅器の増幅誤差成分（歪、又はノイズ）
２１・・副増幅器の増幅誤差成分（歪、又はノイズ）

Claims

主増幅器の増幅出力における信号歪と雑音を低減して高品質の増幅信号を得るための増幅回路であって、
増幅する信号を入力する主増幅器反転入力端子と、増幅回路の共通電位に接続した主増幅器非反転入力端子、および増幅された信号を出力する主増幅器増幅出力端子を有し、前記主増幅器増幅出力端子の信号を前記主増幅器反転入力端子にフィードバックする主増幅器帰還回路を有する主増幅器と、
前記主増幅器の主増幅器反転入力端子と前記主増幅器非反転入力端子に現れる電位との差分を増幅して副増幅器増幅出力として出力する副増幅器と、
前記主増幅器の主増幅器増幅出力端子に接続されて、当該主増幅器の主増幅器増幅出力から前記副増幅器の副増幅器増幅出力を減算する出力合成回路を具備し、
前記合成回路の出力を回路の出力としたことを特徴とする増幅回路。
前記副増幅器は、副増幅器反転入力端子と副増幅器非反転入力端子および副増幅器増幅出力端子を有し、
前記副増幅器増幅出力端子を前記副増幅器反転入力端子にフィードバックする副増幅器帰還回路を有し、
前記副増幅器反転入力端子を抵抗を介して前記増幅回路の共通電位に接続してなり、
前記主増幅器の前記主増幅器反転入力端子に入力する前記主増幅器帰還回路の帰還信号を前記副増幅器非反転入力端子に接続してなることを特徴とする請求項１に記載の増幅回路。