[go: up one dir, main page]

KR102165978B1 - 반도체 장치 및 그 제작 방법 - Google Patents

반도체 장치 및 그 제작 방법 Download PDF

Info

Publication number
KR102165978B1
KR102165978B1 KR1020180017741A KR20180017741A KR102165978B1 KR 102165978 B1 KR102165978 B1 KR 102165978B1 KR 1020180017741 A KR1020180017741 A KR 1020180017741A KR 20180017741 A KR20180017741 A KR 20180017741A KR 102165978 B1 KR102165978 B1 KR 102165978B1
Authority
KR
South Korea
Prior art keywords
conductive layer
layer
semiconductor layer
wiring
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020180017741A
Other languages
English (en)
Other versions
KR20180021033A (ko
Inventor
슌페이 야마자키
šœ페이 야마자키
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20180021033A publication Critical patent/KR20180021033A/ko
Priority to KR1020200128619A priority Critical patent/KR102303320B1/ko
Application granted granted Critical
Publication of KR102165978B1 publication Critical patent/KR102165978B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H01L27/124—
    • H01L27/1214—
    • H01L27/1225—
    • H01L27/1288—
    • H01L29/41733—
    • H01L29/42384—
    • H01L29/66765—
    • H01L29/7869—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
    • H10D30/0316—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral bottom-gate TFTs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0231—Manufacture or treatment of multiple TFTs using masks, e.g. half-tone masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/451—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by the compositions or shapes of the interlayer dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass

Landscapes

  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Electroluminescent Light Sources (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrochromic Elements, Electrophoresis, Or Variable Reflection Or Absorption Elements (AREA)

Abstract

액티브 매트릭스형 표시 장치 등의 반도체 장치에 있어서, 트랜지스터의 구동 능력을 저하시키지 않고 기생 용량의 용량값을 저감하는 것을 과제의 하나로 한다. 또는, 기생 용량의 용량값을 저감한 반도체 장치를 낮은 비용으로 제공하는 것을 과제의 하나로 한다.
트랜지스터의 게이트 전극과 동일한 재료층으로 형성되는 배선과, 소스 전극 또는 드레인 전극과 동일한 재료층으로 형성되는 배선 사이에, 게이트 절연층 이외의 절연층을 형성한다.

Description

반도체 장치 및 그 제작 방법{SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD THEREOF}
본 발명은, 반도체 장치, 및 그 제작 방법에 관한 것이다.
액정 표시 장치를 비롯한, 소위 플랫 패널 디스플레이(FPD)는, 박형, 저소비 전력이라 하는 특징을 갖고, 다양한 분야에 있어서 널리 사용된다. 그 중에서도 화소마다 박막 트랜지스터(TFT)를 갖는 액티브 매트릭스형의 액정 표시 장치는, 그 높은 표시 성능에 의하여, 시장 규모의 확대가 현저하다.
액티브 매트릭스형 표시 장치에 사용되는 액티브 매트릭스 기판 위에는, 복수의 주사선과, 복수의 신호선이 형성되어, 이들 배선은, 절연층을 통하여 서로 교차한다. 박막 트랜지스터는, 주사선과 신호선의 교차부 근방에 형성되어, 각 화소를 스위칭한다(예를 들어, 특허 문헌 1 참조).
[특허 문헌1]특개평04-220627호 공보
여기서, 주사선과 신호선의 교차부에는, 그 구조에 기인하여, 정전 용량(“기생 용량”이라고도 부름)이 형성된다. 기생 용량은, 신호 지연 등을 일으켜, 표시 품위 저하의 원인이 되기 때문에, 그 용량값은 작은 것이 바람직하다.
주사선과 신호선의 교차부에 생성되는 기생 용량을 저감하는 수법으로서는, 예를 들어, 주사선을 덮는 절연막을 두껍게 하는 방법이 있지만, 보텀 게이트형 트랜지스터에 있어서는, 주사선과 신호선 사이에는 게이트 절연막이 형성되기 때문에, 상기 게이트 절연층을 단순히 두껍게 하는 경우에는 트랜지스터의 구동 능력이 저하되어 버린다.
상기와 같은 문제점을 감안하여, 액티브 매트릭스형 표시 장치 등의 반도체 장치에 있어서, 트랜지스터의 구동 능력을 저하시키지 않고 기생 용량의 용량값을 저감하는 것을 과제의 하나로 한다. 또한, 기생 용량의 용량값을 저감한 반도체 장치를 저비용으로 제공하는 것을 과제의 하나로 한다.
개시하는 발명에 있어서는, 트랜지스터의 게이트 전극과 동일한 재료층으로 형성되는 배선과, 소스 전극 및 드레인 전극과 동일한 재료층으로 형성되는 배선 사이에, 게이트 절연층 이외의 절연층을 형성한다.
본 명세서에 있어서 개시하는 발명의 일 형태는, 기판 위에 제 1 도전층을 형성하고, 제 1 도전층 위에, 복수의 두께를 갖는 레지스트 마스크를 선택적으로 형성하고, 레지스트 마스크를 사용하여 제 1 도전층을 에칭하여, 게이트 전극 및 제 1 배선을 형성하고, 레지스트 마스크를 후퇴시켜, 게이트 전극 위의 레지스트 마스크를 제거하는 것과 함께, 제 1 배선 위의 레지스트 마스크의 일부를 잔존시켜, 게이트 전극, 제 1 배선 및 잔존시킨 레지스트 마스크를 덮도록 게이트 절연층을 형성하고, 게이트 절연층 위에 제 2 도전층을 형성하고, 제 2 도전층을 선택적으로 에칭하여, 소스 전극 및 드레인 전극을 형성하는 것과 함께, 잔존시킨 레지스트 마스크와 겹치는 영역에 있어서 제 1 배선을 넘는 제 2 배선을 형성하고, 게이트 전극과 겹치는 영역에 소스 전극 및 드레인 전극과 접하는 반도체층을 형성하는 것을 특징으로 하는 반도체 장치의 제작 방법이다.
상기에 있어서, 반도체층으로서, 인듐, 갈륨 및 아연을 포함하는 산화물 반도체층을 형성하여도 좋다.
또한, 상기에 있어서, 잔존시킨 레지스트 마스크와 겹치는 영역에 있어서의 제 1 배선의 폭이, 다른 영역에 있어서의 제 1 배선의 폭보다 작게 되도록, 제 1 배선을 형성하는 것이 바람직하다. 또한, 잔존시킨 레지스트 마스크와 겹치는 영역에 있어서의 제 2 배선의 폭이, 다른 영역에 있어서의 제 2 배선의 폭보다 작게 되도록, 제 2 배선을 형성하는 것이 바람직하다.
또한, 상기에 있어서, 잔존시킨 레지스트 마스크와 겹치는 영역에 있어서의 제 1 배선의 두께가 다른 영역에 있어서의 제 1 배선의 두께보다 두껍게 되도록, 제 1 배선을 형성하는 것이 바람직하다. 또한, 잔존시킨 레지스트 마스크와 겹치는 영역에 있어서의 제 2 배선의 두께가, 다른 영역에 있어서의 제 2 배선의 두께보다 두껍게 되도록, 제 2 배선을 형성하는 것이 바람직하다. 예를 들어, 제 2 배선 위에는, 다른 도전층을 형성하면 좋다. 또한, 제 1 배선 및 제 2 배선은, 단층 구조로 하여도 좋고, 적층 구조로 하여도 좋다.
또한, 본 명세서에 있어서 반도체 장치란, 반도체 특성을 이용함으로써 기능할 수 있는 장치 전반을 가리키며, 표시 장치, 반도체 회로 및 전자 기기는 모두 반도체 장치에 포함된다.
개시하는 발명의 일 형태에 있어서는 제 1 배선을 형성할 때에 사용되는 레지스트 마스크를 일부 잔존시킴으로써, 제 1 배선과 제 2 배선에 의하여 형성되는 기생 용량의 용량값을 저감시킨다. 따라서, 공정수의 증가를 억제하면서, 기생 용량의 용량값을 저감한 반도체 장치를 제공할 수 있다.
또한, 제 1 배선의 폭 또는 제 2 배선의 폭을, 이들이 겹치는 영역에 있어서 작게 하는 경우에는, 기생 용량의 용량값을 저감할 수 있다.
한편, 상술한 것처럼 배선의 폭을 국소적으로 작게 하는 경우에는, 상기 영역에 있어서의 배선 저항이 증대하게 된다. 이것을 해소하기 위해서는, 상기 영역에 있어서의 배선의 두께를 증대시키면 좋다. 따라서, 배선의 두께를 증대시키는 경우에는, 국소적인 배선 저항의 증대를 억제하여, 반도체 장치의 특성을 유지할 수 있다. 또, 개시하는 설명에 있어서는, 공정수의 증가를 억제하면서, 배선의 두께를 증대시킬 수 있다.
이상과 같이, 개시하는 발명의 일 형태에 의하여, 기생 용량의 용량값이 저감된 고성능의 반도체 장치를 저비용으로 제공할 수 있다.
도 1a 내지 도 1d는 실시형태 1에 따른 반도체 장치의 제작 방법을 설명하는 단면도.
도 2a 내지 도 2c는 실시형태 1에 따른 반도체 장치의 제작 방법을 설명하는 단면도.
도 3a 내지 도 3d는 실시형태 2에 따른 반도체 장치의 제작 방법을 설명하는 단면도.
도 4a 내지 도 4d는 실시형태 2에 따른 반도체 장치의 제작 방법을 설명하는 단면도.
도 5a 내지 도 5e는 실시형태 3에 따른 반도체 장치의 제작 방법을 설명하는 단면도.
도 6a 내지 6c는 실시형태 4에 따른 반도체 장치의 제작 방법을 설명하는 단면도.
도 7a 내지 도 7c는 실시형태 4에 따른 반도체 장치의 제작 방법을 설명하는 단면도.
도 8은 실시형태 4에 따른 반도체 장치의 평면도.
도 9a 내지 도 9c는 실시형태 5에 따른 반도체 장치의 제작 방법을 설명하는 단면도.
도 10은 실시형태 5에 따른 반도체 장치의 평면도.
도 11a1 및 도 11a2, 11b는 실시형태 6에 따른 반도체 장치를 설명하는 도면.
도 12은 실시형태 6에 따른 반도체 장치를 설명하는 도면.
도 13은 실시형태 7에 따른 반도체 장치를 설명하는 도면.
도 14a 내지 도 14c는 실시형태 8에 따른 반도체 장치를 설명하는 도면.
도 15a 및 도 15b는 실시형태 8에 따른 반도체 장치를 설명하는 도면.
도 16a 및 도 16b는 전자 페이퍼의 사용 형태의 예를 설명하는 도면.
도 17은 전자 서적의 일례를 도시하는 외관도.
도 18a 및 도 18b는 텔레비전 장치 및 디지털 포토 프레임의 예를 도시하는 외관도.
도 19a 및 도 19b는 유기기(遊技機)의 예를 도시하는 외관도.
도 20a 및 도 20b는 휴대 전화기의 일례를 도시하는 외관도.
도 21a 내지 도 21d는 실시형태 11에 따른 반도체 장치의 제작 방법을 설명하는 단면도.
도 22a 내지 도 22d는 실시형태 12에 따른 반도체 장치의 제작 방법을 설명하는 단면도.
도 23a 내지 도 23d는 실시형태 13에 따른 반도체 장치의 제작 방법을 설명하는 단면도.
도 24a 및 도 24b는 실시예 1에 따른 트랜지스터의 구성을 도시하는 단면도.
도 25a 및 도 25b는 실시예 1에 따른 트랜지스터의 전기적 특성을 도시하는 도면.
<도면의 주요 부분에 대한 부호의 설명>
100: 기판 102: 도전층
104: 레지스트 마스크 106: 레지스트 마스크
108: 게이트 전극 110: 제 1 배선
112: 레지스트 마스크 114: 게이트 절연층
실시형태에 대하여 도면을 사용하여 자세히 설명한다. 다만, 본 발명은 이하에 나타내는 실시형태의 기재 내용에 한정되지 않고, 발명의 취지에서 벗어남이 없이 형태 및 상세한 내용을 다양하게 변경할 수 있다는 것은 당업자라면 용이하게 이해할 수 있다. 또한, 다른 실시형태에 따른 구성은, 적절히 조합하여 실시할 수 있다. 또한, 이하에 설명하는 발명의 구성에 있어서, 동일부분 또는 같은 기능을 갖는 부분에는 동일한 부호를 붙이고, 그 반복 설명은 생략한다.
(실시형태 1)
본 실시형태에서는, 반도체 장치의 제작 방법의 일례에 대하여, 도면을 참조하여 설명한다.
우선, 기판(100) 위에 도전층(102)을 형성하여, 상기 도전층(102) 위에 선택적으로 레지스트 마스크(104) 및 레지스트 마스크(106)를 형성한다(도 1a 참조). 또한, 본 실시형태에 있어서는, 레지스트 마스크(106)는 레지스트 마스크(104)보다 두껍게 형성한다.
기판(100)은, 절연 표면을 갖는 기판이라면 좋고, 예를 들어, 유리 기판으로 할 수 있다. 유리 기판에는, 무 알칼리 유리 기판인 것이 바람직하다. 무 알칼리 유리 기판에는, 예를 들어, 알루미노 실리케이트 유리, 알루미노 보로실리케이트 유리, 바륨 보로실리케이트 유리 등의 유리 재료가 사용된다. 이외에도, 기판(100)으로서, 세라믹 기판, 석영 기판이나 사파이어 기판 등의 절연체로 되는 절연성 기판, 실리콘 등의 반도체 재료로 이루어지는 반도체 기판의 표면을 절연 재료로 피복한 것, 금속이나 스테인리스 등의 도전체로 이루어지는 도전성 기판의 표면을 절연 재료로 피복한 것을 사용할 수 있다. 또한, 제작 공정의 열 처리에 견딜 수 있으면, 플라스틱 기판을 사용할 수도 있다.
도전층(102)은, 알루미늄(Al), 구리(Cu), 몰리브덴(Mo), 텅스텐(W), 티타늄(Ti) 등의 도전성 재료로 형성하는 것이 바람직하다. 형성 방법으로서는, 스퍼터법이나 진공 증착법, CVD법 등이 있다. 또한, 도전층(102)에 알루미늄(또는 구리)을 사용하는 경우, 알루미늄 단체(또는 구리 단체)로는 내열성이 낮고, 부식(腐食)하기 쉽다 등의 문제점이 있기 때문에, 내열성 도전성 재료와 조합하여 형성하는 것이 바람직하다.
내열성 도전성 재료로서는, 티타늄(Ti), 탄탈(Ta), 텅스텐(W), 몰리브덴(Mo), 크롬(Cr), 네오디뮴(Nd), 스칸듐(Sc)으로부터 선택된 원소를 포함하는 금속, 상술한 금속을 성분으로 하는 합금, 상술한 원소를 조합한 합금, 또는 상술한 원소를 성분으로 하는 질화물 등을 사용할 수 있다. 이들의 내열성 도전성 재료와 알루미늄(또는 구리)을 적층시켜, 도전층(102)을 형성하면 좋다.
레지스트 마스크(104) 및 레지스트 마스크(106)는, 다계조 마스크를 사용하여 형성할 수 있다. 여기서, 다계조 마스크란, 다단계의 광량으로 노광을 행할 수 있는 마스크를 가리킨다. 이것을 사용함으로써, 한번의 노광 및 현상 공정에 의하여, 복수(대표적으로는 2종류)의 두께의 레지스트 마스크를 형성할 수 있다. 즉, 다계조 마스크를 사용함으로써, 공정수의 증가를 억제할 수 있다.
예를 들어, 2종류의 두께의 레지스트 마스크를 형성하기 위해서는, 노광 영역, 반노광 영역 및 미노광 영역의 3단계의 광량이 조사되는 다계조 마스크를 사용하여 노광을 행하면 좋다.
다계조 마스크에는 소위 그레이 톤 마스크나 하프 톤 마스크가 있다. 그레이 톤 마스크는, 예를 들어, 광 투과성을 갖는 기판 위에, 차광막을 사용하여 형성된 차광부, 차광막을 소정의 패턴으로 형성한 슬릿부, 이들이 형성되지 않는 투과부를 갖는 구성으로 할 수 있다. 또한, 하프 톤 마스크는, 예를 들어, 광 투과성을 갖는 기판 위에, 차광막을 사용하여 형성된 차광부, 반투과막에 의하여 형성된 반투과부, 이들이 형성되지 않는 투과부를 갖는 구성으로 할 수 있다.
상기에 있어서, 차광부나 슬릿부를 구성하는 차광막은, 금속 재료를 사용하여 형성하면 좋고, 예를 들어, 크롬이나 산화 크롬 등을 사용하여 형성하면 바람직하다.
또한, 슬릿부는, 노광에 사용하는 광의 회절 한계(해상 한계라고도 함)이하의 치수로 형성된 슬릿(도트나 메시 등도 포함)을 가짐으로써, 광의 투과율이 제어된다. 또한, 슬릿부(413)에 형성되는 슬릿은 주기적인 것이라도 좋고, 비주기적인 것이라도 좋다.
또한, 반투과부는, MoSiN, MoSi, MoSiO, MoSiON, CrSi 등의 광 투과성을 갖는 재료를 갖는 재료를 사용하여 형성할 수 있다.
이러한 다계조 마스크를 사용하고 노광하여, 현상을 행함으로써, 막 두께가 다른 레지스트 마스크(104) 및 레지스트 마스크(106)를 형성할 수 있다.
또한, 레지스트 마스크(104) 및 레지스트 마스크(106)의 제작 방법은 상기에 한정되지 않는다. 잉크젯 법 등 두께가 다른 막을 선택적으로 형성할 수 있는 방법을 사용하여, 상기 레지스트 마스크를 형성하여도 좋다.
다음에, 상기 레지스트 마스크(104) 및 레지스트 마스크(106)를 사용하여 도전층(102)을 에칭하여, 게이트 전극(108) 및 제 1 배선(110)을 형성한다(도 1b 참조).
상기 에칭 처리에는, 드라이 에칭을 사용하여도 좋고, 웨트 에칭을 사용하여도 좋다. 또한, 후에 형성되는 게이트 절연층 등의 피복성을 향상하여, 단절을 방지하기 위해서, 게이트 전극(108)이나 제 1 배선(110)의 단부가 테이퍼 형상이 되도록 에칭하면 좋다. 예를 들어, 테이퍼 각이 20° 이상 90° 미만이 되는 형상으로 하는 것이 바람직하다. 여기서, “테이퍼 각”이란 테이퍼 형상을 갖는 층을 단면 방향으로부터 관찰할 때에, 상기 층의 측면과 저면이 이룬 각을 가리킨다.
다음에, 레지스트 마스크(104) 및 레지스트 마스크(106)를 후퇴시켜, 게이트 전극(108)의 표면을 노출시키면서, 제 1 배선(110) 위에 레지스트 마스크(112)를 형성한다(도 1c 참조). 레지스트 마스크(104) 및 레지스트 마스크(106)를 후퇴시키는 수법으로서는, 예를 들어, 산소 플라즈마를 사용한 애싱 처리 등이 있지만, 개시되는 발명은 상기 수법에 한정하여 해석되지 않는다.
다음에, 게이트 전극(108), 제 1 배선(110), 레지스트 마스크(112)를 덮도록, 게이트 절연층(114)을 형성한다(도 1d 참조). 게이트 절연층(114)은, 산화실리콘, 신화질화실리콘, 질화실리콘, 질화산화실리콘, 산화알루미늄, 산화탄탈 등의 재료를 사용하여 형성할 수 있다. 또한, 이들 재료로 이루어진 막을 적층시켜 형성하여도 좋다. 이들의 막은, 스퍼터법 등을 사용하여 두께가 5nm 이상 250nm 이하가 되도록 형성하는 것이 바람직하다. 예를 들어, 게이트 절연층(114)으로서, 스퍼터법을 사용하여, 산화실리콘막을 100nm의 두께로 형성할 수 있다.
또한, 스퍼터법과 CVD법(플라즈마 CVD법 등)을 조합하여, 적층 구조인 게이트 절연층(114)을 형성하여도 좋다. 예를 들어, 게이트 절연층(114)의 하층(게이트 전극(108)과 접하는 영역)을 플라즈마 CVD법에 의해 형성하여, 게이트 절연층(114)의 상층을 스퍼터법에 의하여 형성한다. 플라즈마 CVD법은, 단차 피복성이 좋은 막을 형성하는 것이 용이하기 때문에, 게이트 전극(108)의 바로 위에 형성하는 막을 형성하는 방법으로서 적합하다. 또한, 스퍼터법을 사용하는 경우에는, 플라즈마 CVD법을 사용하는 경우와 비교하여, 막 중의 수소 농도를 저감하는 것이 용이하기 때문에, 스퍼터법에 의한 막을 반도체막과 접하는 영역에 형성함으로써, 게이트 절연층(114) 중의 수소가 반도체층 중에 확산하는 것을 방지할 수 있다. 특히, 산화물 반도체 재료를 사용하여 반도체층을 형성하는 경우에는, 수소가 특성에 주는 영향은 매우 크다고 생각할 수 있기 때문에, 이러한 구성을 채용하는 것은 효과적이다.
또한, 본 명세서에 있어서, 산화질화물이란, 그 조성에 있어서, 질소보다도 산소의 함유량(원자수)이 많은 것을 나타내고, 예를 들어, 산화질화실리콘이란, 산소가 50at.%이상 70at.% 이하, 질소가 0.5at.% 이상 15at.% 이하, 실리콘이 25at.% 이상 35at.% 이하, 수소가 0.1at.% 이상 10at.% 이하의 범위로 포함되는 것을 가리킨다. 또한, 질화산화물이란, 그 조성에 있어서, 산소보다도 질소의 함유량(원자수)이 많은 것을 나타내고, 예를 들어, 질화산화실리콘이란, 산소가 5at.% 이상 30 at.% 이하, 질소가 20at.% 이상 55at.% 이하, 실리콘이 25at.% 이상 35at.% 이하, 수소가 10at.% 이상 25at.% 이하의 범위로 포함되는 것을 가리킨다. 다만, 상기 범위는, 러더퍼드 후방 산란법(RBS: RutherfordBackscattering Spectrometry)이나, 수소 전방 산란법(HFS: Hydrogen Forward scattering Spectrometry)을 사용하여 측정한 경우의 것이다. 또한, 구성 원소의 함유 비율의 합계는 100at.%를 넘지 않는다.
다음에, 게이트 절연층(114) 위에 도전층(116)을 형성한다(도 2a 참조). 도전층(116)은, 도전층(102)과 같은 재료, 방법에 의하여 형성할 수 있다. 예를 들어, 도전층(116)을, 몰리브덴막이나 티타늄막의 단층 구조로 형성할 수 있다. 또한, 도전층(116)을 적층 구조로 형성하여도 좋고, 예를 들어, 알루미늄막과 티타늄막의 적층 구조로 할 수 있다. 또한, 티타늄막과 알루미늄막과 티타늄막을 순차로 적층한 3층 구조로 하여도 좋다. 또한, 몰리브덴막과 알루미늄막과 몰리브덴막을 순서대로 적층한 3층 구조로 하여도 좋다. 또한, 이들의 적층 구조에 사용하는 알루미늄막으로서, 네오디뮴을 포함하는 알루미늄(Al-Nd)막을 사용하여도 좋다. 또한, 도전층(116)을, 실리콘을 포함하는 알루미늄막의 단층 구조로 하여도 좋다.
다음에, 도전층(116)을 선택적으로 에칭하여, 소스 전극(118), 드레인 전극(120), 제 2 배선(122)을 형성한다(도 2b 참조).
또한, 트랜지스터의 구동 방법에 따라서는, 소스 전극(118)이 드레인 전극으로서 기능하고, 드레인 전극(120)이 소스 전극으로서 기능하는 경우도 있을 수 있다. 따라서, 소스와 드레인의 호칭(呼稱)은, 기능, 상황에 따라 교체할 수 있다. 또한, 이들의 호칭은 편의적인 것에 불과하고, 그 기능을 확정시키는 것이 아니다.
본 실시형태에서는 도시하지 않지만, 상기 공정 후에, 게이트 절연층(114), 소스 전극(118), 드레인 전극(120)에 표면 처리를 실시하여도 좋다. 표면 처리로서는, 불활성 가스 및/또는 반응성 가스를 사용한 플라즈마 처리 등을 적용할 수 있다.
플라즈마 처리는, 예를 들어, 진공 상태의 챔버에 아르곤(Ar) 가스 등의 불활성 가스를 도입하여, 피처리물에 바이어스 전압을 인가하여 플라즈마 상태로 함으로써 행할 수 있다. 챔버 내에 Ar가스를 도입한 경우, 플라즈마 중에는 전자와 Ar의 양이온이 존재하여, 음극 방향으로 Ar의 양이온이 가속된다. 가속된 Ar의 양이온이 기판(100) 위에 형성된 게이트 절연층(114), 소스 전극(118), 드레인 전극(120)의 표면에 충돌함으로써, 상기 표면이 스퍼터 에칭되어, 게이트 절연층(114), 소스 전극(118), 드레인 전극(120)의 표면을 개질할 수 있다. 또한, 이러한 플라즈마 처리를 “역 스퍼터”라 부르기도 한다.
기판(100)측에 바이어스 전압을 인가하여 플라즈마 처리를 행함으로써, 게이트 절연층(114), 소스 전극(118), 드레인 전극(120)의 표면의 스퍼터 에칭을 효과적으로 행할 수 있다. 또한, 게이트 절연층(114)의 표면에 요철이 형성되는 경우에는, 플라즈마 처리를 행함으로써, 게이트 절연층(114)의 볼록부로부터 우선적으로 스퍼터 에칭되어, 상기 게이트 절연층(114)의 표면의 평탄성을 향상시킬 수 있다.
상기 플라즈마 처리에는, 아르곤 가스 이외에 헬륨 가스를 사용할 수 있다. 또한, 아르곤 가스나 헬륨 가스에, 산소, 수소, 질소 등을 가한 분위기에서 행하여도 좋다. 또한, 아르곤 가스나 헬륨 가스에 Cl2, CF4 등을 가한 분위기에서 행하여도 좋다.
다음에, 게이트 절연층(114), 소스 전극(118), 드레인 전극(120)을 덮도록 반도체층을 형성한 후에, 상기 반도체층을 선택적으로 에칭하여, 적어도 그 일부가 소스 전극(118) 및 드레인 전극(120)과 접하는 섬 형상의 반도체층(124)을 형성한다(도 2c 참조). 섬 형상의 반도체층(124)에 사용하는 재료는 특히 한정되지 않는다. 예를 들어, 단결정실리콘, 다결정실리콘, 비정질실리콘 등의 실리콘계의 반도체 재료나, 게르마늄계의 반도체 재료 등을 사용하여 섬 형상의 반도체층(124)을 형성할 수 있다. 또한, 실리콘 게르마늄이나 탄화실리콘, 갈륨비소, 인듐 인 등의 화합물 반도체 재료를 사용하여도 좋다. 특히 산화물 반도체 재료(금속 산화물 반도체 재료)를 사용함으로써, 특성이 우수한 반도체 장치를 제공할 수 있다. 본 실시형태에 있어서는, 섬 형상의 반도체층(124)으로서 산화물 반도체 재료를 사용하는 경우에 대하여 설명한다.
또한, 상기 산화물 반도체 재료의 일례로서는, InMO3(ZnO)m(m>0)로 표기되는 것이 있다. 여기서는, M은, 갈륨(Ga), 철(Fe), 니켈(Ni), 망간(Mn), 코발트(Co)로부터 선택된 하나의 금속 원소 또는 복수의 금속 원소를 나타낸다. 예를 들어, M으로서 Ga가 선택되는 경우에는, Ga뿐인 경우 이외에, Ga와 Ni나, Ga와 Fe 등, Ga 이외의 상기 금속 원소가 선택되는 경우를 포함한다. 또한, 상기 산화물 반도체에 있어서, M으로서 포함되는 금속 원소 이외에, 불순물 원소로서 Fe, Ni 그 이외의 천이 금속 원소, 또한 상기 천이 금속의 산화물이 포함되는 것이 있다. 물론, 산화물 반도체 재료는 상기 재료에 한정되지 않고, 산화아연이나 산화인듐을 비롯한 각종 산화물 반도체 재료를 사용할 수 있다.
산화물 반도체에는, 절연성의 불순물을 포함시켜도 좋다. 상기 불순물로서, 산화실리콘, 산화게르마늄, 산화알루미늄 등으로 대표되는 절연성 산화물, 질화실리콘, 질화알루미늄 등으로 대표되는 절연성 질화물, 혹은 산질화실리콘, 산질화 알루미늄 등의 절연성 질화물이 적용된다.
이들의 절연성 산화물 또는 절연성 질화물은, 산화물 반도체의 전기 도전성을 상실하지 않는 농도로 첨가된다.
산화물 반도체에 절연성의 불순물을 포함시킴으로써, 상기 산화물 반도체의 결정화를 억제할 수 있다. 산화물 반도체의 결정화를 억제함으로써, 박막 트랜지스터의 특성을 안정화할 수 있다. 예를 들어, In-Ga-Zn-O계 산화물 반도체에 산화실리콘 등의 불순물을 포함시킴으로써, 300℃ 내지 600℃의 열 처리를 행하여도, 상기 산화물 반도체의 결정화나 미결정립의 생성을 막을 수 있다.
In-Ga-Zn-O계 산화물 반도체층을 채널 형성 영역으로 하는 박막 트랜지스터의 제조 과정에서는, 열 처리를 행함으로써 S값(subthreshold swing value)이나 전계 효과 이동도를 향상시킬 수 있지만, 그러한 경우에도, 상술한 것처럼 결정화나 미결정립의 생성을 막을 수 있기 때문에, 박막 트렌지스터가 노멀리 온이 되어 버리는 것을 막을 수 있다. 또한, 상기 박막 트랜지스터에 열 스트레스, 바이어스 스트레스가 가해진 경우라도, 임계값 전압의 변동을 막을 수 있다.
산화물 반도체 재료로서 In-Ga-Zn-O계 산화물 반도체를 사용하여 섬 형상의 반도체층(124)을 형성하는 경우에는, 예를 들어, In, Ga, Zn을 포함하는 산화물 반도체 타깃(In2O3: Ga2O3: ZnO=1: 1: 1)을 사용한 스퍼터법으로 형성할 수 있다. 상기 스퍼터는, 예를 들어, 기판(100)과 타깃의 거리를 30mm 내지 500mm, 압력을 0.1Pa 내지 2.0Pa, 직류(DC) 전원을 0.25kW 내지 5.0kW, 온도를 20℃ 내지 100℃, 분위기를 아르곤 등의 희 가스 분위기, 산소 분위기, 또는 아르곤 등의 희 가스와 산소의 혼합 분위기로 하는 조건으로 행할 수 있다.
또한, 스퍼터법에 의해 In-Ga-Zn-O계 산화물 반도체를 사용하여 섬 형상의 반도체층(124)을 형성하는 경우에 있어서, In, Ga, 및 Zn을 포함하는 산화물 반도체 타깃에, 절연성의 불순물을 포함시켜도 좋다. 상기 불순물은, 산화실리콘, 산화게르마늄, 산화알루미늄 등으로 대표되는 절연성 산화물, 질화실리콘, 질화알루미늄 등으로 대표되는 절연성 질화물, 산질화실리콘, 산질화알루미늄 등의 절연성 산질화물 등이다. 예를 들어, 산화물 반도체층 타깃에, SiO2를 0.1중량％ 이상 10중량％ 이하, 바람직하게는 1중량％ 이상 6중량％ 이하의 비율로 포함시켜 두는 것이 바람직하다. 산화물 반도체에 절연성의 불순물을 포함시킴으로써, 성막되는 산화물 반도체를 아모퍼스화하는 것이 용이해진다. 또한, 산화물 반도체막을 열 처리한 경우에, 결정화되어 버리는 것을 억제할 수 있다.
본 실시형태에 있어서는, 산화물 반도체 재료를 사용한 섬 형상의 반도체층(124)을 단층으로 형성하는 경우에 대하여 나타내지만, 섬 형상의 반도체층(124)은, 적층 구조로 하여도 좋다. 예를 들어, 도전층(116) 위에, 상기 반도체층(124)과 구성 원소가 같고 그 구성 비율이 다른 반도체층(이하, “도전성이 높은 반도체층”이라 부름)을 형성하여, 소스 전극 및 드레인 전극을 형성하는 에칭시에 상기 반도체층을 에칭하여, 그 후 상기 반도체층(124)과 같은 조성의 반도체층(이하 “통상의 도전성의 반도체층”이라 부름)을 형성하여, 상기 구성을 대신할 수 있다. 이 경우, 도전성이 높은 반도체층을 소스 전극(또는 드레인 전극)과 통상의 도전성의 반도체층 사이에 형성하기 때문에, 소자 특성의 향상으로 이어진다.
도전성이 높은 반도체층과, 통상의 도전성의 반도체층의 성막 조건은 다르게 하는 것이 바람직하다. 예를 들어, 도전성이 높은 반도체층의 성막 조건은, 통상의 도전성의 반도체층의 성막 조건보다, 아르곤 가스의 유량에 대한 산소 가스의 유량을 작게 한다. 구체적으로는, 도전성이 높은 반도체층의 성막 조건은, 희 가스 90％(아르곤, 또는 헬륨 등)분위기하, 또는, 산소 가스 10％ 이하, 희 가스 90％ 이상의 분위기하로 하고, 통상의 도전성의 반도체층의 성막 조건은, 산소 분위기하, 또는 희 가스에 대한 산소 가스의 유량비가 1 이상의 분위기하로 한다. 이렇게 함으로써, 도전성이 다른 2종류의 반도체층을 형성할 수 있다.
또한, 펄스 직류(DC) 전원을 사용하면, 먼지를 경감할 수 있고, 막 두께 분포도 균일하게 되기 때문에 바람직하다. 또한, 상술한 플라즈마 처리를 행한 후, 대기로 노출시키지 않고 섬 형상의 반도체층(124)을 형성하는 경우에는, 게이트 절연층(114)과 섬 형상의 반도체층(124)의 계면에 먼지나 수분이 부착하는 것을 억제할 수 있다. 또한, 소스 전극(118) 및 드레인 전극(120)의 표면에의 불순물의 부착이나, 표면의 산화 등도 억제할 수 있다. 또한, 섬 형상의 반도체층(124)의 막 두께는, 5nm 내지 200nm 정도로 하면 좋다.
상기 스퍼터법으로서는, 스퍼터용 전원에 고주파 전원을 사용하는 RF스퍼터법이나, 직류 전원을 사용하는 DC 스퍼터법, 펄스적으로 직류 바이어스를 가하는 펄스 DC 스퍼터법 등을 사용할 수 있다.
이상에 의해, 섬 형상의 반도체층(124)을 채널 형성 영역으로서 사용하는 트랜지스터(150)를 형성할 수 있다. 또한, 제 2 배선(122)이 제 1 배선(110)을 넘는 영역(제 1 배선(110)과 제 2 배선(122)이 교차하는 영역)에 있어서, 제 1 배선(110), 레지스트 마스크(112), 게이트 절연층(114), 제 2 배선(122)의 적층 구조(152)를 형성할 수 있다. 따라서, 공정수의 증가를 억제하면서, 기생 용량의 용량값을 저감할 수 있다.
또한, 산화물 반도체 재료를 사용한 섬 형상의 반도체층(124)을 형성한 후에는, 100℃ 내지 800℃, 대표적으로는 200℃ 내지 400℃의 열 처리를 행하면 좋다. 예를 들어, 질소 분위기하에서 350℃, 1시간의 열 처리를 행할 수 있다. 이 열 처리에 의하여 섬 형상의 반도체층(124)을 구성하는 In-Ga-Zn-O계 산화물 반도체의 원자레벨의 재배열이 행해진다. 이 열 처리(광 어닐 등도 포함함)는, 섬 형상의 반도체층(124) 중에 있어서의 캐리어 이동을 저해(阻害)하는 변형을 해방할 수 있는 점에서 중요하다. 또한, 상기 열 처리를 행하는 타이밍은, 섬 형상의 반도체층(124)(또는 에칭하기 전의 반도체층)의 형성 후라면 특히 한정되지 않는다.
또한, 산화물 반도체 재료를 사용한 섬 형상의 반도체층(124)에 대해서는, 산소 라디칼 처리를 행하여도 좋다. 산소 라디칼 처리를 행함으로써, 트랜지스터(150)의 노멀리 오프화가 용이해진다. 또한, 라디칼 처리를 행함으로써, 섬 형상의 반도체층(124)의 에칭에 의한 대미지를 회복할 수 있다. 라디칼 처리는, O2, N2O, 산소를 포함하는 N2, He, Ar 등의 분위기하에서 행할 수 있다. 또한, 상기 분위기에 Cl2, CF4을 가한 분위기하에서 행하여도 좋다. 또한, 라디칼 처리는, 기판(100)측에 바이어스 전압을 인가하지 않고 행하는 것이 바람직하다.
그 후, 트랜지스터(150) 및 적층 구조(152)를 덮도록, 보호 절연층을 형성한다(도시하지 않음). 보호 절연층은, CVD법이나 스퍼터법 등을 사용하여, 산화실리콘, 질화실리콘, 산화질화실리콘, 질화산화실리콘, 산화알루미늄, 질화알루미늄, 산화질화알루미늄, 질화산화알루미늄 등의 재료로 이루어지는 막을 단층, 또는 적층으로 형성하면 좋다. 또는, 스핀코팅법, 액적 토출법(잉크젯법, 스크린 인쇄, 오프 셋 인쇄 등) 등을 사용하여, 폴리이미드, 아크릴, 벤조사이클로부텐, 폴리아미드, 에폭시 등의, 내열성을 갖는 유기 재료로 이루어지는 막을 형성하여도 좋다. 또한, 상기 재료 이외에, 저유전율 재료(low-k재료), 실록산계 수지, PSG(인 유리), BPSG(붕소 인 유리) 등을 사용할 수도 있다. 또한, 실록산계 수지란, 실록산계 재료를 출발 재료로 하여 형성된 Si-O-Si 결합을 포함하는 수지에 상당한다. 치환기로서는 유기기(예를 들어 알킬기나 아릴기)나 플루오로기를 사용하여도 좋다. 또한, 유기기는 플루오로기를 가져도 좋다.
그 후, 각종 전극이나 배선을 형성함으로써 트랜지스터(150)를 구비하는 반도체 장치가 완성된다.
본 실시형태에 있어서 나타내는 바와 같이, 다계조 마스크를 사용하여 형성한 레지스트 마스크의 일부를 제 1 배선과 제 2 배선 사이에 형성함으로써, 공정수의 증가를 억제하면서, 기생 용량의 용량값을 저감할 수 있다.
또한, 본 실시형태는, 다른 실시형태 또는 실시예와 적절히 조합하여 형성할 수 있다.
(실시형태 2)
본 실시형태에서는, 반도체 장치의 제작 방법에 대하여, 상기 실시형태와 다른 일례에 대하여 도면을 참조하여 설명한다. 또한, 본 실시형태에 있어서의 반도체 장치의 제작 공정은, 많은 부분이 다른 실시형태와 공통한다. 따라서, 이하에 있어서는, 중복하는 부분의 설명은 생략하고, 다른 점에 대하여 상세하게 설명한다.
우선, 기판(100) 위에 도전층(102)을 형성하여, 상기 도전층(102) 위에 선택적으로 레지스트 마스크(104) 및 레지스트 마스크(105)를 형성한다(도 3a 참조). 또한, 본 실시형태에 있어서, 레지스트 마스크(104)와 레지스트 마스크(105)는, 대략 같은 두께이다.
기판(100), 도전층(102)의 상세한 내용에 대해서는, 실시형태 1을 참조할 수 있기 때문에, 여기서는 생략한다.
레지스트 마스크(104) 및 레지스트 마스크(105)는, 특별한 방법을 사용하지 않고 제작할 수 있다. 물론, 다계조 마스크를 사용하여 형성하여도 좋고, 잉크젯법 등을 사용하여 형성하여도 좋다.
다음에, 상기 레지스트 마스크(104) 및 레지스트 마스크(105)를 사용하여 도전층(102)을 에칭하여, 게이트 전극(108) 및 제 1 배선(109)을 형성한다(도 3b 참조).
상기 에칭 처리의 상세한 내용에 대해서도, 실시형태 1을 참조할 수 있다. 또한, 상기 에칭 처리 종료 후에, 레지스트 마스크(104)와 레지스트 마스크(105)는 제거한다.
다음에, 게이트 전극(108), 제 1 배선(109)을 덮도록, 절연층(111)을 형성한다(도 3c 참조). 절연층(111)은, 산화실리콘, 산화질화실리콘, 질화실리콘, 질화산화실리콘, 산화알루미늄, 산화탄탈 등의 재료를 사용하여 형성할 수 있다. 또는, 폴리이미드, 아크릴, 벤조사이클로부텐, 폴리아미드, 에폭시 등의, 내열성을 갖는 유기 재료를 사용할 수 있다. 또한, 상기 재료 이외에, 저유전율 재료(low-k재료), 실록산계 수지, PSG(인 유리), BPSG(붕소 인 유리) 등을 사용할 수 있다. 또한, 이들의 재료로 이루어지는 막을 적층시켜서 형성하여도 좋다. 특히, 저유전율 재료를 사용하는 경우에는, 기생 용량을 효과적으로 저감시킬 수 있기 때문에 바람직하다. 이들의 막은, 스퍼터법 등을 사용하여, 두께가 50nm 이상, 바람직하게는 200nm 이상, 보다 바람직하게는 500nm 이상이 되도록 형성한다. 예를 들어, 절연층(111)으로서, 스퍼터법을 사용하여, 산화실리콘막을 250nm의 두께로 형성할 수 있다.
다음에, 상기 절연층(111)을 선택적으로 에칭하여, 제 1 배선(109)을 덮는 절연층(113)을 형성한다(도 3d 참조). 상기 에칭 처리에는, 드라이 에칭을 사용하여도 좋고, 웨트 에칭을 사용하여도 좋다. 상기 에칭 처리에 의하여, 게이트 전극(108)의 표면이 노출된다.
다음에, 게이트 전극(108), 절연층(113) 등을 덮도록, 게이트 절연층(114)을 형성한다(도 4a 참조). 게이트 절연층(114)의 상세한 내용에 대해서는, 실시형태 1을 참조할 수 있다.
다음에, 게이트 절연층(114) 위에 도전층(116)을 형성한다(도 4b 참조). 도전층(116)은, 도전층(102)과 같은 재료, 방법에 의하여 형성할 수 있다. 예를 들어, 도전막(116)을, 몰리브덴막이나 티타늄막의 단층 구조로 형성할 수 있다. 또한, 도전층(116)을 적층 구조로 형성하여도 좋고, 예를 들어, 알루미늄막이나 티타늄막의 적층 구조로 할 수 있다. 또한, 티타늄막과, 알루미늄막과 몰리브덴막을 순서대로 적층한 3층 구조로 하여도 좋다. 또한, 몰리브덴막과 알루미늄막과 몰리브덴막을 순서대로 적층한 3층 구조로 하여도 좋다. 또한, 이들의 적층 구조에 사용하는 알루미늄막으로서, 네오디뮴을 포함하는 알루미늄(Al-Nd)막을 사용하여도 좋다. 또한, 도전층(116)을, 실리콘을 포함하는 알루미늄막의 단층 구조로 하여도 좋다.
다음에, 도전층(116)을 선택적으로 에칭하여, 소스 전극(118), 드레인 전극(120), 제 2 배선(122)을 형성한다(도 4c 참조).
본 실시형태에 있어서는 도시하지 않지만, 상기 공정 후에, 게이트 절연층(114), 소스 전극(118), 드레인 전극(120)에 표면 처리를 실시하여도 좋다. 표면 처리로서는, 불활성 가스 및/또는 반응성 가스를 사용한 플라즈마 처리 등을 행할 수 있다. 플라즈마 처리의 상세한 내용에 대해서는 실시형태 1을 참조할 수 있다.
다음에, 게이트 절연층(114), 소스 전극(118), 드레인 전극(120)을 덮도록 반도체층을 형성한 후, 상기 반도체층을 선택적으로 에칭하여, 적어도 그 일부가 소스 전극(118) 및 드레인 전극(120)과 접하는 섬 형상의 반도체층(124)을 형성한다(도 4d 참조). 섬 형상의 반도체층(124)의 상세한 내용에 대해서는, 실시형태 1을 참조하면 좋다. 또한, 본 실시형태에 있어서는, 섬 형상의 반도체층(124)으로서 산화물 반도체 재료를 사용하는 경우에 대하여 나타낸다.
또한, 실시형태 1에 있어서 언급한 바와 같이, 본 실시형태에 있어서도 반도체층을 적층 구조로 할 수 있다. 도전성이 높은 반도체층을 소스 전극(또는 드레인 전극)과 접하는 부분에 형성함으로써, 소자 특성을 향상시킬 수 있다.
그 외에, 섬 형상의 반도체층(124)의 형성에 관한 상세한 내용은, 실시형태 1을 참조할 수 있다. 또한, 섬 형상의 반도체층(124)에 대한 각종 처리에 대해서도, 실시형태 1을 참조하면 좋다.
이상에 의해, 섬 형상의 반도체층(124)을 채널 형성 영역으로서 사용하는 트랜지스터(160)를 형성할 수 있다. 또한, 제 2 배선(122)이 제 1 배선(109)을 넘는 영역(제 1 배선(109)과 제 2 배선(122)이 교차하는 영역)에 있어서, 제 1 배선(109), 절연층(113), 게이트 절연층(114), 제 2 배선(122)의 적층 구조(162)를 형성할 수 있다. 따라서, 기생 용량의 용량값을 저감할 수 있다.
그 후, 트랜지스터(160) 및 적층 구조(162)를 덮도록, 보호 절연층을 형성한다(도시하지 않음). 상세한 내용에 대해서는, 실시형태 1을 참조할 수 있다. 그 후, 각종 전극이나 배선을 형성하는 트랜지스터(160)를 구비하는 반도체 장치가 완성된다.
본 실시형태에 있어서 나타내는 바와 같이, 제 1 배선과 제 2 배선 사이에, 게이트 절연층 이외의 절연층을 형성함으로써, 게이트 절연층의 두께를 증대시키지 않고, 기생 용량의 용량값을 저감할 수 있다. 즉, 소자 특성을 악화시키지 않아도, 기생 용량의 용량값을 저감할 수 있다.
또한, 본 실시형태는, 다른 실시형태 또는 실시예와 적절히 조합하여 사용할 수 있다.
(실시형태 3)
본 실시형태에서는, 반도체 장치의 제작 방법에 대하여, 상기 실시형태와 다른 일례에 대하여 도면을 참조하여 설명한다. 또한, 본 실시형태에 있어서의 반도체 장치의 제작 공정은, 많은 부분에서 다른 실시형태와 공통한다. 따라서, 이하에 있어서는, 공통하는 부분의 설명은 생략하고, 다른 점에 대하여 자세히 설명한다.
우선, 기판(100) 위에 도전층(102)을 형성하여, 상기 도전층(102) 위에 선택적으로 레지스트 마스크(104), 및 레지스트 마스크(105)를 형성한다(도 5a 참조). 또한, 본 실시형태에 있어서, 레지스트 마스크(104)와 레지스트 마스크(105)는, 대략 같은 두께이다.
기판(100), 도전층(102)의 상세한 내용에 대해서는, 실시형태 1을 참조할 수 있기 때문에, 여기서는 생략한다.
레지스트 마스크(104) 및 레지스트 마스크(105)는, 특별한 방법을 사용하지 않고 제작할 수 있다. 물론, 다계조 마스크를 사용하여 형성하여도 좋고, 잉크젯법 등을 사용하여 형성하여도 좋다.
다음에, 상기 레지스트 마스크(104) 및 레지스트 마스크(105)를 사용하여 도전층(102)을 에칭하여, 게이트 전극(108) 및 제 1 배선(109)을 형성한다(도 5b 참조).
상기 에칭 처리의 상세한 내용에 대해서도, 실시형태 1을 참조할 수 있다. 또한, 상기 에칭 처리의 종료 후에는, 레지스트 마스크(104)와 레지스트 마스크(105)는 제거한다.
다음에, 게이트 전극(108), 제 1 배선(109)을 덮도록, 게이트 절연층(114), 절연층(115), 도전층(116), 도전성이 높은 반도체층(117)을 순서대로 적층하여 형성한다(도 5c 참조).
게이트 절연층(114), 도전층(116)의 상세한 내용에 대해서는 실시형태 1 등을 참조하면 좋다. 절연층(115)에 대해서는, 실시형태 2에 있어서의 절연층(111)의 상세한 내용을 참조할 수 있다. 또한, 도전성이 높은 반도체층(117)은, 실시형태 1 등에 있어서의 "도전성이 높은 반도체층"에 대응한다.
게이트 절연층(114)과 절연층(115)의 조합에 대해서는, 후의 에칭시의 선택비를 얻을 수 있는 조합으로 하는 것이 바람직하다. 예를 들어, 산화실리콘과 질화실리콘의 조합이라면, 에칭을 할 때의 선택비를 양호하게 얻을 수 있다. 본 실시형태에 있어서는, 게이트 절연층(114)을 산화실리콘으로 형성하여, 절연층(115)을 질화실리콘으로 형성하는 경우에 대해서 설명한다.
도전성이 높은 반도체층(117)은, 예를 들어, In, Ga, 및 Zn을 포함하는 산화물 반도체를 타깃(In2O3: Ga2O3: ZnO=1: 1: 1)을 사용한 스퍼터법으로 형성할 수 있다. 상기 스퍼터는, 예를 들어, 기판(100)과 타깃의 거리를 30mm 내지 500mm, 압력을 0.1Pa 내지 2.0Pa, 직류(DC) 전원을 0.25kW 내지 5.0kW, 온도를 20℃ 내지 100℃, 분위기를 아르곤 등의 희 가스 분위기, 또는 아르곤 등의 희 가스와 산소의 혼합 분위기로 하는 조건으로 행할 수 있다.
보다 구체적으로는, 상기 도전성이 높은 반도체층(117)은, 산소의 유량이 작은 조건으로 형성하는 것이 바람직하다. 예를 들어, 희 가스(아르곤, 또는 헬륨 등) 분위기하, 또는, 산소 가스 10% 이하, 희 가스 90％ 이상의 분위기하로 할 수 있다. 이와 같이 성막 분위기의 산소 농도를 저감시킴으로써, 도전성이 높은 반도체층을 얻을 수 있다.
상기에 있어서는, 트렌지스터의 반도체층에 산화물 반도체 재료를 사용하는 경우를 예로 들어 설명하지만, 실리콘, 게르마늄, 실리콘 게르마늄, 탄화실리콘, 갈륨 비소, 인듐 인 등의 반도체 재료를 사용하여도 좋다. 예를 들어, 트랜지스터의 반도체층에 실리콘을 사용하는 경우에는, 실리콘에 인(P)이나 붕소(B) 등을 첨가한 재료를 사용하여 도전성이 높은 반도체층(117)을 형성할 수 있다.
또한, 도전성이 높은 반도체층(117)을 형성함으로써, 소자 특성을 향상시킬 수 있지만, 도전성이 높은 반도체층(117)은 필수의 구성 요소가 아니고, 적절히 생략할 수 있다.
다음에, 상기 절연층(115), 도전층(116), 도전성이 높은 반도체층(117)을 선택적으로 에칭하여, 소스 전극(118), 도전성이 높은 반도체층(119), 드레인 전극(120), 도전성이 높은 반도체층(121), 제 2 배선(122), 도전성이 높은 반도체층(123)을 형성한다(도 5d 참조).
앞에서 상술한 바와 같이, 상기 에칭 처리는, 절연층(115)이 게이트 절연층(114)보다도 에칭되기 쉬운 조건으로 행하는 것이 바람직하다. 여기서, 상기 에칭 처리를 절연층(115)이 게이트 절연층(114)보다도 에칭되기 쉬운 조건으로 행하는 것은 매우 중요하다. 왜냐하면, 게이트 절연층(114)의 두께와 비교하여 절연층(115)의 두께는 두껍고, 절연층(115)이 게이트 절연층(114)보다도 에칭되기 어려운 조건으로 에칭 처리를 행하는 경우에는, 게이트 절연층(114)의 에칭에 의하여 게이트 절연층(114)의 두께에 격차가 생기기 때문에, 소자 특성이 악화될 우려가 있기 때문이다. 또한, 상기 조건 이외에 대해서는, 상기 에칭 처리에 특히 한정되지 않는다.
다음에, 게이트 절연층(114), 소스 전극(118), 도전성이 높은 반도체층(119), 드레인 전극(120), 도전성이 높은 반도체층(121)을 덮도록 반도체층을 형성한 후, 상기 반도체층을 선택적으로 에칭하여, 적어도 그 일부가 도전성이 높은 반도체층(119) 및 도전성이 높은 반도체층(121)과 접하는 섬 형상의 반도체층(124)을 형성한다(도 5e 참조). 섬 형상의 반도체층(124)의 상세한 내용에 대해서는, 실시형태 1을 참조하면 좋다.
그 외에, 섬 형상의 반도체층(124)의 형성에 관한 상세한 내용은, 실시형태 1을 참조할 수 있다. 또한, 섬 형상의 반도체층(124)에 대한 각종 처리에 대해서도, 실시형태 1을 참조하면 좋다.
이상에 의해, 섬 형상의 반도체층(124)을 채널 형성 영역으로서 사용하는 트랜지스터(170)를 형성할 수 있다. 또한, 제 2 배선(122)이 제 1 배선(109)을 넘는 영역(제 1 배선(109)과 제 2 배선(122)이 교차하는 영역)에 있어서, 제 1 배선(109), 게이트 절연층(114), 절연층(115), 제 2 배선(122), 도전성이 높은 반도체층(123)의 적층 구조(172)를 형성할 수 있다. 따라서, 기생 용량의 용량값을 저감할 수 있다.
그 후, 트랜지스터(170) 및 적층 구조(172)를 덮도록, 보호 절연층을 형성한다(도시하지 않음). 상세한 내용에 대해서는, 실시형태 1을 참조할 수 있다. 그 후, 각종 전극이나 배선을 형성함으로써 트랜지스터(170)를 구비하는 반도체 장치가 완성된다.
본 실시형태에 있어서 도시하는 바와 같이, 제 1 배선과 제 2 배선 사이에, 게이트 절연층 이외의 절연층을 형성함으로써, 게이트 절연층의 두께를 증대시키지 않고, 기생 용량의 용량값을 저감할 수 있다. 즉, 소자 특성을 악화시키지 않고, 기생 용량의 용량값을 저감할 수 있다. 또한, 선택비를 얻을 수 있는 조건으로, 절연층 및 게이트 절연층의 에칭 처리를 행함으로써, 소자 특성의 격차를 억제한 반도체 장치를 제공할 수 있다.
또한, 본 실시형태는, 다른 실시형태 또는 실시예와 적절히 조합하여 사용할 수 있다.
(실시형태 4)
본 실시형태에서는, 반도체 장치의 사용 형태의 일례인 액티브 매트릭스 기판의 제작 공정에 대해서, 도면을 사용하여 설명한다. 또한, 본 실시형태에서 나타내는 제작 공정은, 많은 부분에서 실시형태 1 내지 실시형태 3과 공통한다. 따라서, 이하에 있어서는, 공통하는 부분의 설명은 생략하고, 다른 부분에 대해서 자세히 설명한다. 또한, 이하의 설명에 있어서, 도 6a 내지 도 6c, 및 도 7a 내지 도 7c는 단면도를 도시하고, 도 8은 평면도를 도시한다. 또한, 도 6a 내지 도 6c 및 도 7a 내지 도 7c의 A1-A2, B1-B2, C1-C2는, 각각, 도 8의 A1-A2, B1-B2, C1-C2에 대응하는 영역을 도시한다.
우선, 절연 표면을 갖는 기판(200) 위에 배선 및 전극(게이트 전극(202), 용량 배선(204), 제 1 배선(206), 제 1 단자(208))을 형성한다(도 6a 참조). 또한, 도면 중에 있어서는, 배선의 교차 부분을 명확하게 도시하기 위해서, 편의적으로 게이트 전극(202)과 제 1 배선(206)을 구별하여 표현하지만, 게이트 전극(202)과 제 1 배선(206)을 일체의 구성으로 하여도 좋다는 것은 물론이다.
본 실시형태에 있어서는, 실시형태 1에 있어서 도시한 방법, 즉, 다계조 마스크를 사용하여 상기 배선 및 전극을 형성하는 경우에 대해서 설명한다. 구체적으로는, 상기 배선 및 전극을 형성한 후에, 레지스트 마스크를 후퇴시켜, 제 1 배선(206) 위의 일부에만 레지스트 마스크(210)를 잔존시킨다(도 6a 참조). 레지스트 마스크의 형성 방법이나 레지스트 마스크를 후퇴시키는 수단 등에 대해서는 실시형태 1을 참조하면 좋다.
또한, 용량 배선(204), 제 1 단자(208)에 대해서는, 게이트 전극(202)과 동일한 재료 및 제작 방법을 사용하여, 동시에 형성할 수 있다. 게이트 전극(202)의 재료나 제작 방법의 상세한 내용에 대해서는, 실시형태 1을 참조할 수 있다.
다음에, 게이트 전극(202) 위에 게이트 절연층(212)을 형성하여, 제 1 단자(208)를 노출시키도록 게이트 절연층(212)을 선택적으로 에칭하여, 콘택트 홀을 형성한다(도 6b 참조). 상기 에칭 처리에 대해서는 특히 한정되지 않고, 웨트 에칭을 사용하여도 좋고, 드라이 에칭을 사용하여도 좋다.
다음에, 게이트 절연층(212)이나 제 1 단자(208)를 덮는 도전막을 형성한 후, 상기 도전층을 선택적으로 에칭함으로써, 소스 전극(214)(또는 드레인 전극), 드레인 전극(216)(또는 소스 전극), 제 2 배선(218), 접속 전극(220), 제 2 단자(222)를 형성한다(도 6c 참조). 또한, 도면 중에 있어서는, 배선의 교차 부분을 명확하게 도시하기 위해서, 편의적으로 소스 전극(214)과 제 2 배선(218)을 구별하여 도시하지만, 소스 전극(214)이 제 2 배선(218)을 일체의 구성으로 하여도 좋다는 것은 물론이다.
상기 도전층의 재료나 제작 방법에 대해서는, 실시형태 1의 도전층(102)의 상세한 내용 등을 참조할 수 있다. 에칭 처리에 대해서는 특히 한정되지 않지만, 드라이 에칭 처리를 사용하는 경우에는, 웨트 에칭 처리를 사용하는 경우와 비교하여 배선 구조를 미세화할 수 있다는 장점이 있다.
예를 들어, 접속 전극(220)은, 게이트 절연층(212)에 형성된 콘택트 홀을 통하여 제 1 단자(208)와 직접 접속할 수 있는 구성으로 할 수 있다. 또한, 제 2 단자(222)는, 제 2 배선(218)(소스 전극(214)을 포함함)과 전기적으로 접속하는 구성으로 할 수 있다.
다음에, 적어도 소스 전극(214) 및 드레인 전극(216)을 덮도록 반도체층을 형성한 후, 상기 반도체층을 선택적으로 에칭하여 섬 형상의 반도체층(224)을 형성한다(도 7a 참조). 여기서, 섬 형상의 반도체층(224)은, 소스 전극(214) 및 드레인 전극(216)의 일부와 접한다. 섬 형상의 반도체층(224)의 상세한 내용에 대해서도, 실시형태 1을 참조할 수 있다. 또한, 본 실시형태에 있어서도, 산화물 반도체 재료를 사용한 섬 형상의 반도체층(124)을 단층 구조로 형성하는 경우에 대해서 설명한다.
또한, 산화물 반도체 재료를 사용한 섬 형상의 반도체층(224)을 형성한 후에는, 100℃ 내지 800℃, 대표적으로는 200℃ 내지 400℃의 열 처리를 행하면 좋다. 예를 들어, 질소 분위기하에서 350℃, 1시간의 열 처리를 행할 수 있다. 이 열 처리를 행하는 타이밍은, 섬 형상의 반도체층(224)(또는 에칭을 행하기 전의 반도체층)의 형성 후라면 특히 한정되지 않는다. 그 이외의 처리의 상세한 내용에 대해서도, 실시형태 1 등을 참조할 수 있다.
이상의 공정에 의하여, 트랜지스터(250)가 완성된다.
다음에, 트랜지스터(250)를 덮는 보호 절연층(226)을 형성하여, 상기 보호 절연층(226)을 선택적으로 에칭하여 드레인 전극(216), 접속 전극(220), 및 제 2 단자(222)에 도달하는 콘택트 홀을 형성한다(도 7b 참조).
다음에, 드레인 전극(216)과 전기적으로 접속하는 투명 도전층(228), 접속 전극(220)과 전기적으로 접속하는 투명 도전층(230) 및 제 2 단자(222)와 전기적으로 접속하는 투명 도전층(232)을 형성한다(도 7c, 도 8 참조).
투명 도전층(228)은 화소 전극으로서 기능하여, 투명 도전층(230) 및 투명 도전층(232)은, FPC(Flexible Printed Circuits)의 접속에 사용되는 전극 또는 배선으로서 기능한다. 보다 구체적으로는, 접속 전극(220) 위에 형성된 투명 도전층(230)을 게이트 배선(본 실시형태에 있어서의 제 1 배선(206))의 입력 단자로서 기능하는 접속용의 단자 전극으로서 사용하여, 제 2 단자(222) 위에 형성된 투명 도전층(232)을 소스 배선(본 실시형태에 있어서의 제 2 배선(218))의 입력 단자로서 기능하는 접속용의 단자 전극으로서 사용할 수 있다.
또한, 용량 배선(204), 게이트 절연층(212), 및 투명 도전층(228)에 의하여 저장 용량을 형성할 수 있다.
투명 도전층(228), 투명 도전층(230), 투명 도전층(232)은, 산화인듐(In2O3), 상화인듐 산화주석합금(In2O3-SnO2, ITO라 약기함), 산화인듐 산화아연합금(In2O3-ZnO) 등의 재료를 사용하여 형성할 수 있다. 예를 들어, 상기 재료를 함유하는 막을 스퍼터법이나 진공 증착법 등을 사용하여 형성한 후, 에칭에 의하여 불필요한 부분을 제거함으로써 형성하면 좋다.
이상의 공정에 의하여, 보텀 게이트 형의 트랜지스터나 저장 용량 등의 소자를 갖는 액티브 매트릭스 기판을 완성시킬 수 있다. 예를 들어, 이것을 사용하여 액티브 매트릭스형의 액정 표시 장치를 제작하는 경우에는, 액티브 매트릭스 기판과, 대향 전극이 형성된 대향 기판 사이에 액정층을 형성하여, 액티브 매트릭스 기판과 대향 기판을 고정하면 좋다.
본 실시형태에 있어서 나타내는 바와 같이, 다계조 마스크를 사용하여 형성한 레지스트 마스크의 일부를 제 1 배선과 제 2 배선 사이에 형성함으로써, 공정수의 증가를 억제하면서, 기생 용량의 용량값을 저감할 수 있다.
또한, 본 실시형태에 있어서는, 실시형태 1에 나타내는 방법에 따라 액티브 매트릭스 기판을 제작하는 방법에 대하여 설명했지만, 개시되는 발명은 이것에 한정되지 않는다. 실시형태 2나, 실시형태 3에 나타내는 방법에 따라 액티브 매트릭스 기판을 제작하여도 좋다. 또한, 본 실시형태는, 다른 실시형태 또는 실시예와 적절히 조합하여 사용할 수 있다.
(실시형태 5)
본 실시형태에서는, 액티브 매트릭스 기판의 제작 공정의 다른 일례에 대하여, 도면을 사용하여 설명한다. 또한, 본 실시형태에서 나타내는 제작 공정은, 많은 부분이 실시형태 1 내지 실시형태 4와 공통한다. 따라서, 이하에 있어서는, 중복하는 부분의 설명은 생략하고, 다른 점에 대하여 자세히 설명한다. 또한, 이하의 설명에 있어서, 도 9a 내지 도 9c는 단면도를 도시하고, 도 10은 평면도를 도시한다. 또한, 도 9a 내지 도 9c의 A1-A2, B1-B2, C1-C2는, 각각, 도 10의 A1-A2, B1-B2, C1-C2에 대응하는 영역을 도시한다.
우선, 절연 표면을 갖는 기판(200) 위에 도전층을 형성하여, 상기 도전층 위에 다계조 마스크를 사용하여 레지스트 마스크(209)를 형성한다. 그리고, 레지스트 마스크(209)를 사용하여 상기 도전층을 에칭하여, 도전층(201, 203, 205, 207)을 형성한다(도 9a 참조).
도전층이나 레지스트 마스크의 상세한 내용에 대해서는, 실시형태 1 내지 실시형태 4를 참조할 수 있다. 또한, 상기 에칭에서는, 도전층(201, 203, 207)은, 최종적으로 형성되는 전극 등보다 두껍게 형성된다. 또한, C1-C2에 있어서의 도전층(205)의 폭은, 다른 영역에 있어서의 도전층(205)의 폭보다 작게 된다.
다음에, 레지스트 마스크(209)를 후퇴시켜, 도전층(201), 도전층(203), 도전층(207)의 표면은 노출시킨 후, 박막화 처리를 행하여, 게이트 전극(202), 용량 배선(204), 제 1 배선(206), 제 1 단자(208)를 형성한다(도 9b 참조). 또한, 레지스트 마스크(209)를 후퇴시킨 단계에서, 도전층(205)의 일부 상방에는, 레지스트 마스크(210)가 잔존한다. 이에 따라, 레지스트 마스크(210)가 잔존하지 않는 영역만이 박막화된다.
박막화 처리로서는, 각종 에칭 처리를 사용할 수 있다. 또한, 에칭 처리의 영향에 의해, 제 1 배선(206)의 폭은, 도전층(205)의 폭보다 약간 작게 된다.
그 후, 게이트 절연층(212), 소스 전극(214), 드레인 전극(216), 제 2 배선(218), 접속 전극(220), 제 2 단자(222), 섬 형상의 반도체층(224), 보호 절연층(226), 투명 도전층(228), 투명 도전층(230), 투명 도전층(232), 투명 도전층(234) 등을 형성함으로써, 액티브 매트릭스 기판이 완성된다(도 9c, 도 10 참조). 게이트 절연층(212)의 형성 공정 이후에 대해서는, 실시형태 4 등을 참조하면 좋다. 또한, 본 실시형태에 있어서는, 투명 도전층(228) 등을 형성할 때에, 제 2 배선(218) 위의 제 1 배선(206)과 겹치는 영역에도 투명 도전층(234)을 형성한다.
본 실시형태에 있어서는, 제 1 배선(206)과 제 2 배선(218)이 교차하는 영역에 있어서, 제 1 배선(206) 및 제 2 배선(218)의 폭을 작게 한다. 이에 따라, 배선의 교차 영역에 있어서 형성되는 기생 용량의 용량값을 더 작게 할 수 있다. 또한, 제 1 배선(206)과 제 2 배선(218)이 교차하는 영역에 있어서, 제 1 배선(206)을 두껍게 형성하고, 또한, 제 2 배선(218) 위에 투명 도전층(234)을 형성한다. 따라서, 배선 폭의 감소에 기인하는 배선 저항의 증대를 방지하여, 반도체 장치의 성능 저하를 억제할 수 있다.
또한, 본 실시형태에 있어서는, 제 1 배선(206)과 제 2 배선(218)이 교차하는 영역에 있어서, 배선의 폭과 두께를 다른 영역과 다른 구성으로 하지만, 개시되는 발명은 이것에 한정되지 않는다. 용량 배선(204)과 제 2 배선(218)의 교차 영역에 있어서도 같은 구성을 채용할 수 있다. 이 경우, 용량 배선(204)과 제 2 배선(218)의 교차 영역에 있어서 생기는 기생 용량의 용량값도 저감할 수 있다.
본 실시형태는, 다른 실시형태 또는 실시예와 적절히 조합하여 형성할 수 있다.
(실시형태 6)
본 실시형태에서는, 박막 트랜지스터를 제작하여, 상기 박막 트랜지스터를 화소부나 구동 회로로 사용하여 표시 기능을 갖는 반도체 장치(표시 장치라고도 함)를 제작하는 경우에 대해서 설명한다. 또한, 구동 회로의 일부 또는 전체를, 화소부와 같은 기판 위에 일체 형성하여, 시스템 온 패널을 형성할 수 있다.
표시 장치는 표시 소자를 포함한다. 표시 소자로서는 액정 소자(액정 표시 소자라고도 함)나, 발광 소자(발광 표시 소자라고도 함) 등을 사용할 수 있다. 발광 소자는, 전류 또는 전압에 의하여 휘도가 제어되는 소자를 그 범주에 포함하며, 구체적으로는 무기 EL(Electro Luminescence),유기 EL 등이 포함된다. 또한, 전자 잉크 등, 전기적 작용에 의하여 콘트라스트가 변화하는 표시 매체를 적용하여도 좋다.
또한, 표시 장치는, 표시 소자가 밀봉된 상태에 있는 패널과, 상기 패널에 컨트롤러를 포함하는 IC 등을 실장한 상태에 있는 모듈을 포함한다. 따라서, 표시 장치를 구성하는 소자 기판은, 전류를 표시 소자에 공급하기 위한 수단을 각 화소부에 구비한다. 소자 기판은, 구체적으로는, 표시 소자의 화소 전극만이 형성된 상태라도 좋고, 화소 전극이 되는 도전막의 성막 후, 에칭하기 전의 상태라도 좋다.
또한, 본 명세서 중에 있어서의 표시 장치란, 화소 표시 디바이스, 표시 디바이스, 광원(조명 장치 포함함) 등을 가리킨다. 또한, FPC(Flexible Printed Circuit), TAB(Tape AutomatedBonding) 테이프, TCP(Tape Carrier Package) 등의 커넥터가 장착된 모듈, TAB 테이프나 TCP 끝에 프린트 배선판이 형성된 모듈, 표시 소자에 COG(Chip On Glass) 방식에 의하여 IC(집적 회로)가 직접 실장된 모듈 등도 모두 표시 장치에 포함하는 것으로 한다.
이하, 본 실시형태에서는, 액정 표시 장치의 일례에 대해서 설명한다. 도 11a1, 도 11a2 및 도 11b는, 제 1 기판(401) 위에 형성된 박막 트랜지스터(4010), 박막 트랜지스터(4011) 및 액정 소자(4013)를, 제 2 기판(4006)과 씰재(4005)에 의하여 밀봉한, 패널의 평면도 및 단면도이다. 여기서, 도 11a1 및 도 11a2는 평면도를 도시하고, 도 11b는, 도 11a1 및 도 11a2의 M-N에 있어서의 단면도에 상당한다.
제 1 기판(4001) 위에 형성된 화소부(4002) 및 주사선 구동 회로(4004)를 둘러싸도록, 씰재(4005)가 형성된다. 또한, 화소부(4002)와 주사선 구동 회로(4004) 위에, 제 2 기판(4006)이 형성된다. 즉, 화소부(4002)와 주사선 구동 회로(4004)는, 제 1 기판(4001)과 씰재(4005)와 제 2 기판(4006)에 의하여, 액정층(4008)과 함께 밀봉된다. 또한, 제 1 기판(4001) 위의 씰재(4005)에 의하여 둘러싸이는 영역과는 다른 영역에, 별도로 준비된 기판 위에 단결정 반도체막 또는 다결정 반도체막으로 형성된 신호선 구동 회로(4003)가 실장된다.
또한, 별도로 형성된 구동 회로의 접속 방법은, 특히 한정되지 않고, COG법, 와이어 본딩법, TAB법 등을 적절히 사용할 수 있다. 도 11a1은, COG법에 의하여 신호선 구동 회로(4003)를 실장하는 예이며, 도 11a2는, TAB법에 의하여 신호선 구동 회로(4003)를 실장하는 예이다.
또한, 제 1 기판(4001) 위에 형성된 화소부(4002)와 주사선 구동 회로(4004)는, 박막 트랜지스터를 복수 갖고, 도 11b에서는, 화소부(4002)에 포함되는 박막 트랜지스터(4010)와, 주사선 구동 회로(4004)에 포함되는 박막 트랜지스터(4011)를 예시한다. 박막 트랜지스터(4010), 박막 트랜지스터(4011) 위에는 절연층(4020), 절연층(4021)이 형성된다.
박막 트랜지스터(4010), 박막 트랜지스터(4011)에는, 실시형태 1 내지 실시형태 5 등으로 나타내는 박막 트랜지스터를 적용할 수 있다. 또한, 본 실시형태에 있어서, 박막 트랜지스터(4010), 박막 트랜지스터(4011)는 n채널형 박막 트랜지스터로 한다.
또한, 액정 소자(4013)가 갖는 화소 전극층(4030)은, 박막 트랜지스터(4010)와 전기적으로 접속된다. 그리고, 액정 소자(4013)의 대향 전극층(4031)은 제 2 기판(4006) 위에 형성된다. 상기 화소 전극층(4030)과 대향 전극층(4031), 액정층(4008)에 의하여, 액정 소자(4013)가 형성된다. 또한, 화소 전극층(4030), 대향 전극층(4031)에는, 각각 배향막으로서 기능하는 절연층(4032), 절연층(4033)이 형성되어, 화소 전극층(4030) 및 대향 전극층(4031)은, 이들을 통하여 액정층(4008)을 협지한다.
또한, 제 1 기판(4001), 제 2 기판(4006)으로서는, 유리, 금속(대표적으로는 스테인리스), 세라믹스, 플라스틱 등을 사용할 수 있다. 플라스틱으로서는, FRP(Fiberglass-Reinforced Plastics) 기판, PVF(폴리비닐 플루오라이드) 필름, 폴리에스테르 필름, 아크릴 수지 필름 등을 사용할 수 있다. 또한, 알루미늄박을 PVF 필름이나 폴리에스테르 필름으로 끼운 구조의 시트를 사용할 수도 있다.
또한, 화소 전극층(4030)과 대향 전극층(4031)의 사이의 거리(셀 갭)를 제어하기 위해서, 주(柱) 형상의 스페이서(4035)가 형성된다. 주 형상의 스페이서(4035)는, 절연막을 선택적으로 에칭함으로써 얻을 수 있다. 또한, 주 형상의 스페이서를 대신하여 구(球) 형상의 스페이서를 사용하여도 좋다. 또한, 대향 전극층(4031)은, 박막 트랜지스터(4010)와 동일한 기판 위에 형성되는 공통 전위선과 전기적으로 접속된다. 예를 들어, 한 쌍의 기판 사이에 배치되는 도전성 입자를 통하여, 대향 전극층(4031)과 공통 전위선을 전기적으로 접속할 수 있다. 또한, 도전성 입자는 씰재(4005)로 함유시키면 좋다.
또한, 배향막이 불필요한 블루상(Blue Phase)을 나타내는 액정을 사용하여도 좋다. 블루상은 액정상의 하나이고, 승온에 의하여 콜레스테릭(cholesteric)상으로부터 등방상으로 전이하는 직전에 발현하는 상이다. 블루상은 좁은 온도 범위에서만 발현하기 때문에, 5중량％ 이상의 키랄제를 혼합시킨 액정 조성물을 사용하면 좋다. 따라서, 온도 범위를 개선할 수 있다. 블루상을 나타내는 액정과 키랄제를 포함하는 액정 조성물은, 응답 시간이 10㎲ 내지 100㎲로 짧고, 광학적 등방성을 갖기 위한 배향 처리가 불필요하고, 시야각 의존성이 작다는 특징을 갖는다.
또한, 본 실시형태에서는 투과형 액정 표시 장치의 일례를 나타내지만, 이것에 한정되지 않고, 반사형 액정 표시 장치로 하여도 좋고, 반투과형 액정 표시 장치로 하여도 좋다.
또한, 본 실시형태로 나타내는 액정 표시 장치에서는, 기판의 외측(시인측)에 편광판을 형성하여, 내측에 착색층, 표시 소자로 사용하는 전극층이라는 순서대로 형성하는 예를 나타내지만, 편광판은 기판의 내측에 형성하여도 좋다. 또한, 편광판과 착색층의 적층 구조도 본 실시형태에 한정되지 않고, 편광판 및 착색층의 재료나 제작 공정 조건에 따라 적절히 설정하면 좋다. 또한, 블랙 매트릭스로서 기능하는 차광막을 형성하여도 좋다.
또한, 본 실시형태에서는, 박막 트랜지스터의 표면의 요철을 저감하기 위해서, 실시형태 1 내지 실시형태 5로 얻어진 박막 트랜지스터를 절연층(4021)으로 덮는 구성을 채용한다. 또한, 절연층(4020)은 실시형태 1 내지 실시형태 5에 있어서의 보호 절연층에 대응하는 것이다.
절연층(4021)으로서는, 폴리이미드, 아크릴, 벤조사이클로부텐, 폴리아미드, 에폭시 등의 내열성을 갖는 유기 재료를 사용할 수 있다. 또한, 상기 유기 재료 이외에, 저유전율 재료(low-k 재료), 실록산계 수지, PSG(인 유리), BPSG(붕소 인 유리) 등을 사용할 수 있다. 또한, 이들의 재료로 형성되는 절연막을 복수 적층시켜, 절연층(4021)을 형성하여도 좋다.
여기서, 실록산계 수지란, 실록산계 재료를 출발 재료로 하여 형성된 Si-O-Si결합을 포함하는 수지에 상당한다. 치환기로서는, 유기기(예를 들어 알킬기나 아릴기)나 플루오로기를 사용하여도 좋다. 또한, 유기기는 플루오로기를 가져도 좋다.
절연층(4021)의 형성법은, 특히 한정되지 않고, 그 재료에 따라, 스퍼터법, SOG법, 스핀코팅, 딥, 스프레이 도포, 액적 토출법(잉크젯법, 스크린 인쇄, 오프셋 인쇄 등), 닥터 나이프, 롤 코터, 커튼 코터, 나이프 코터 등을 사용할 수 있다.
화소 전극층(4030), 대향 전극층(4031)은, 산화텅스텐을 포함하는 인듐 산화물, 산화텅스텐을 포함하는 인듐아연산화물, 산화티타늄을 포함하는 인듐산화물, 산화티타늄을 포함하는 인듐주석산화물, 인듐주석산화물(이하, ITO라 나타냄), 인듐아연산화물, 산화실리콘을 첨가한 인듐주석산화물 등의 투광성을 갖는 도전성 재료를 사용할 수 있다.
또한, 화소 전극층(4030), 대향 전극층(4031)에, 도전성 고분자(도전성 폴리머라고도 함)를 포함하는 도전성 조성물을 사용하여도 좋다. 도전성 조성물을 사용하여 형성한 화소 전극은, 시트 저항이 1.0×104sq. 이하, 파장 550nm에 있어서의 투광율이 70％ 이상인 것이 바람직하다. 또한, 도전성 조성물에 포함되는 도전성 고분자의 저항율은 0.1Ω·cm 이하인 것이 바람직하다.
도전성 고분자로서는, 소위 π 전자 공액계 도전성 고분자를 사용할 수 있다. 예를 들어, 폴리아닐링 또는 그 유도체, 폴리피롤 또는 그 유도체, 폴리티오펜 또는 그 유도체, 혹은 이들의 2개 이상의 공중합체 등을 들 수 있다.
신호선 구동 회로(4003), 주사선 구동 회로(4004), 화소부(4002) 등에 주어지는 각종 신호는, FPC(4018)로부터 공급된다.
또한, 접속 단자 전극(4015)은, 액정 소자(4013)가 갖는 화소 전극층(4030)과 같은 도전막으로 형성되어, 단자 전극(4016)은, 박막 트랜지스터(4010), 박막 트랜지스터(4011)의 소스 전극층 및 드레인 전극층과 같은 도전막으로 형성된다.
접속 단자 전극(4015)은, FPC(4018)가 갖는 단자와, 이방성 도전막(4019)을 통하여 전기적으로 접속된다.
또한, 도 11a1, 도 11a2, 및 도 11b에 있어서는, 신호선 구동 회로(4003)를 별도로 형성하여, 제 1 기판(4001)에 실장하는 예를 도시하지만, 개시하는 발명은 이 구성에 한정되지 않는다. 주사선 구동 회로를 별도로 형성하여 실장하여도 좋고, 신호선 구동 회로의 일부 또는 주사선 구동 회로의 일부만을 별도로 형성하여 실장하여도 좋다.
도 12는, 반도체 장치의 일 형태에 상당하는 액정 표시 모듈에, TFT 기판(2600)을 사용하여 구성하는 일례를 도시한다.
도 12에서는, TFT 기판(2600)과 대향 기판(2601)이 씰재(2602)에 의하여 고착되어, 그 사이에 TFT 등을 포함하는 소자층(2603), 배향막이나 액정층을 포함하는 액정층(2604), 착색층(2605), 편광판(2606) 등이 형성됨으로써 표시 영역이 형성된다. 착색층(2605)은 컬러 표시를 행하는 경우에 필요하고, RGB방식의 경우는, 적, 녹, 청의 각 색깔에 대응하는 착색층이, 각 화소에 대응하여 형성된다. TFT 기판(2600)과 대향 기판(2601)의 외측에는 편광판(2606), 편광판(2607), 확산판(2613)이 배치된다. 또한, 광원은 냉음극관(2610)과, 반사판(2611)에 의하여 구성된다. 회로 기판(2612)은, 플렉시블 배선 기판(2609)에 의하여 TFT 기판(2600)의 배선 회로부(2608)와 접속되어, 이에 따라, 컨트롤 회로나 전원 회로 등의 외부 회로가 액정 모듈로 내장된다. 또한, 편광판과 액정층 사이에는, 위상차판을 형성하여도 좋다.
액정의 구동 방식으로서는, TN(Twisted Nematic)모드, IPS(In-Plane-Switching)모드, FFS(Fringe Field Switching)모드, MVA(Multi-domain-Vertical Alignment)모드, PVA(Patterned Vertical Alignment)모드, ASM(Axially Symmetric aligned Micro-cell)모드, OCB(Optical Compensated Birefringence)모드, FLC(Ferroelectric Liquid Crystal)모드, AFLC(AntiFerroelectric Liquid Crystal)모드 등을 사용할 수 있다.
이상의 공정에 의하여, 고성능의 액정 표시 장치를 제작할 수 있다. 본 실시형태는, 다른 실시형태 또는 실시예와 적절히 조합하여 사용할 수 있다.
(실시형태 7)
본 실시형태에서는, 도 13을 참조하여 반도체 장치의 일례인 액티브 매트릭스형의 전자 페이퍼에 대해서 설명한다. 반도체 장치에 사용되는 박막 트랜지스터(650)는, 상기 실시형태 1 내지 상기 실시형태 5로 나타내는 박막 트랜지스터와 같이 제작할 수 있다.
도 13에 도시하는 전자 페이퍼는, 트위스트볼 표시 방식을 사용한 것의 일례이다. 트위스트볼 표시 방식이란, 백색과 흑색으로 나누어 칠해진 구형 입자를 제 1 전극층 및 제 2 전극층의 사이에 배치하고, 제 1 전극층 및 제 2 전극층에 전위차를 발생시킴으로써 구형 입자의 방향을 제어하여, 표시를 행하는 방법이다.
기판(600) 위에 형성된 박막 트랜지스터(650)는 개시하는 발명의 박막 트랜지스터이고, 산화물 반도체층이, 그 상방의 소스 전극층 또는 드레인 전극층과, 그 하방의 소스 전극층 또는 드레인 전극층에 의하여 끼워진 구성을 갖는다. 또한, 소스 전극층 또는 드레인 전극층은, 보호 절연층에 형성된 콘택트 홀을 통하여, 제 1 전극층(660)과 전기적으로 접속한다. 기판(602)에는 제 2 전극층(670)이 형성되어, 제 1 전극층(660)과 제 2 전극층(670) 사이에는, 흑색 영역(680a) 및 백색 영역(680b)을 갖는 구형 입자(680)가 형성된다. 또한, 구형 입자(680)의 주위는 수지 등의 충전재(682)로 채워진다(도 13 참조). 도 13에 있어서, 제 1 도전층(660)이 화소 전극에 상당하고, 제 2 전극층(670)이 공통 전극에 상당한다. 제 2 전극층(670)은, 박막 트랜지스터(650)와 동일한 기판 위에 형성되는 공통 전위선과 전기적으로 접속된다.
트위스트볼을 대신하여, 전기 영동 표시 소자를 사용할 수도 있다. 그 경우, 예를 들어, 투명한 액체와, 양(正)으로 대전한 흰 미립자와 음(負)으로 대전한 검은 미립자를 봉입한 직경 10㎛ 내지 200㎛ 정도의 마이크로 캡슐을 사용한다. 제 1 전극층과 제 2 전극층에 의해서, 전장(電場)이 주어지면, 흰 미립자와, 검은 미립자가 서로 반대 방향으로 이동하고, 백색 또는 흑색이 표시된다. 전기 영동 표시 소자는, 액정 표시 소자와 비교하여 반사율이 높기 때문에, 보조 라이트는 불필요하고, 또한, 충분히 밝지 않는 장소에서도 표시부를 인식할 수 있다. 또한, 표시부에 전원이 공급되지 않은 경우라도, 한번 표시한 상을 유지할 수 있다는 이점도 갖는다.
이상과 같이, 개시하는 발명을 사용함으로써 고성능의 전자 페이퍼를 제작할 수 있다. 또한, 본 실시형태는, 다른 실시형태 또는 실시예와 적절히 조합하여 사용할 수 있다.
(실시형태 8)
본 실시형태에서는, 반도체 장치로서 발광 표시 장치의 예를 나타낸다. 표시 장치가 갖는 표시 소자로서는, 여기서는 일렉트로루미네선스를 이용하는 발광 소자를 사용하여 나타낸다. 일렉트로루미네선스를 이용하는 발광 소자는, 발광 재료가 유기 화합물인지, 무기화합물인지에 따라 구별되고, 일반적으로, 전자는 유기 EL 소자, 후자는 무기 EL 소자라고 불린다.
유기 EL 소자는, 발광 소자에 전압을 인가함으로써, 한 쌍의 전극으로부터 전자 및 정공이 각각 발광성의 유기 화합물을 포함하는 층에 주입되고, 전류가 흐른다. 그리고, 이들 캐리어(전자 및 정공)가 재결합함으로써, 발광한다. 이러한 메카니즘으로부터, 상기 발광 소자는, 전류 여기형의 발광 소자라고 불린다.
무기 EL 소자는, 그 소자 구성에 따라, 분산형 무기 EL 소자와 박막형 무기 EL 소자로 분류된다. 분산형 무기 EL 소자는, 발광 재료의 입자를 바인더 중에 분산시킨 발광층을 갖는 것이며, 발광 메카니즘은 도너 준위와 억셉터 준위를 이용하는 도너-억셉터 재결합형 발광이다. 박막형 무기 EL 소자는, 발광층을 유전체층으로 끼우고, 또한 그것을 전극으로 끼운 구조이고, 발광 메카니즘은 금속 이온의 내각 전자천이를 이용하는 국재형 발광이다. 또한, 여기에서는, 발광 소자로서 유기 EL 소자를 사용하여 설명한다.
발광 소자의 구성에 대해서, 도 14a 내지 도 14c를 사용하여 설명한다. 여기서는, 구동용 TFT가 n형의 경우를 예로 들어, 화소의 단면 구조에 대해서 설명한다. 도 14a 내지 도 14c의 반도체 장치에 사용되는 TFT(701, 711, 721)는, 실시형태 1 내지 실시형태 5에서 나타내는 박막 트랜지스터와 마찬가지로 제작할 수 있다.
발광 소자는, 광을 추출하기 위해서 양극 또는 음극의 적어도 한쪽이 투명하다. 여기서 투명이란, 적어도 발광 파장에 있어서의, 투과율이 충분히 높은 것을 의미한다. 광을 추출하기 위한 방법으로서는, 기판 위에 박막 트랜지스터 및 발광 소자를 형성하고, 상기 기판과 반대 측의 면으로부터 광을 추출하는 상면 사출 방식(상면 추출 방식)이나 기판 측의 면으로부터 광을 추출하는 하면 사출 방식(하면 추출 방식)이나, 기판 측 및 그 반대 측의 면으로부터 광을 추출하는 양면 사출 방식(양면 추출 방식) 등이 있다.
상면 사출 방식의 발광 소자에 대해서 도 14a를 참조하여 설명한다.
도 14a는 발광 소자(702)로부터 방출되는 광이 양극(705) 측으로 통과되는 경우의, 화소의 단면도를 도시한다. 여기서는, 발광 소자(702)의 음극(703)과 구동용 TFT인 TFT(701)가 전기적으로 접속되어, 음극(703) 위에 발광층(704), 양극(705)이 순서대로 적층된다. 음극(703)으로서는 일 함수가 작고 광을 반사하는 도전막을 사용할 수 있다. 예를 들어, Ca, Al, CaF, MgAg, AlLi 등의 재료를 사용하여 음극(703)을 형성하는 것이 바람직하다. 발광층(704)은 단층으로 구성되어도 좋고, 복수의 층이 적층되도록 구성되어도 좋다. 복수의 층으로 구성되는 경우, 음극(703) 위에 전자 주입층, 전자 수송층, 발광층, 홀 수송층, 홀 주입층의 순서로 적층하면 좋지만, 물론, 이들의 층을 모두 형성할 필요는 없다. 양극(705)은 광을 투과하는 도전성 재료를 사용하여 형성한다. 예를 들어, 산화텅스텐을 포함하는 인듐산화물, 산화텅스텐을 포함하는 인듐아연산화물, 산화티타늄을 포함하는 인듐산화물, 산화티타늄을 포함하는 인듐주석산화물, 인듐주석산화물(이하, ITO라고 나타낸다), 인듐아연산화물, 산화실리콘을 첨가한 인듐주석산화물 등의, 투광성을 갖는 도전막 재료를 사용하면 좋다.
음극(703) 및 양극(705)에 발광층(704)을 끼운 구조를 발광 소자(702)라 부를 수 있다. 도 14a에 도시한 화소의 경우, 발광 소자(702)로부터 방출되는 광은 화살표로 나타내는 바와 같이, 양극(705) 측으로 사출된다.
다음에, 하면 사출 방식의 발광 소자에 대하여 도 14b를 참조하여 설명한다.
도 14b는, 발광 소자(712)로부터 방출되는 광이 음극(713) 측에 통과하는 경우의, 화소의 단면도를 도시한다. 여기서는, 구동용 TFT(711)와 전기적으로 접속된 투광성을 갖는 도전막(717) 위에, 발광 소자(712)의 음극(713)이 형성되고, 음극(713) 위에 발광층(714), 양극(715)이 순서대로 적층된다. 또한, 양극(715)이 투광성을 갖는 경우, 상기 양극(715) 위를 덮도록 차폐막(716)을 형성하여도 좋다. 음극(713)은, 도 14a의 경우와 마찬가지로, 일 함수가 작은 도전성 재료를 사용할 수 있다. 다만 그 막 두께는, 광을 투과하는 정도(바람직하게는, 5nm 내지 30nm 정도)로 한다. 예를 들어 20nm 정도의 막 두께를 갖는 알루미늄막을, 음극(713)으로서 사용할 수 있다. 발광층(714)은, 도 14a와 마찬가지로, 단층으로 구성되어도 좋고, 복수의 층이 적층되도록 구성되어도 좋다. 양극(715)은 광을 투과할 필요는 없지만, 도 14a와 마찬가지로, 투광성을 갖는 도전성 재료를 사용하여 형성하여도 좋다. 차폐막(716)에는, 광을 반사하는 금속 등을 사용할 수 있지만, 이것에 한정되지 않는다. 예를 들어, 흑색 안료를 첨가한 수지 등을 사용할 수도 있다.
음극(713) 및 양극(715)에 발광층(713)을 끼운 구조를 발광 소자(712)라 부를 수 있다. 도 14b에 도시한 화소의 경우, 발광 소자(712)로부터 사출되는 광은 화살표로 도시하는 바와 같이, 양극(713)측에 사출된다.
다음에, 양면 사출 방식의 발광 소자에 대해서, 도 14c를 참조하여 설명한다.
도 14c에서는, 구동용 TFT(721)와 전기적으로 접속된 투광성을 갖는 도전막(727) 위에, 발광 소자(722)의 음극(723)이 형성되고, 음극(723) 위에 발광층(724), 양극(725)이 순서대로 적층된다. 음극(723)은, 도 14a의 경우와 마찬가지로, 일 함수가 작은 도전성 재료를 사용할 수 있다. 다만, 그 막 두께는, 광을 투과하는 정도로 한다. 예를 들어, 20nm의 막 두께를 갖는 Al을, 음극(723)으로서 사용할 수 있다. 발광층(724)은, 도 14a와 마찬가지로, 단층으로 구성되어도 좋고, 복수의 층이 적층되도록 구성되어도 좋다. 양극(725)은 도 14a와 마찬가지로, 투광성을 갖는 도전성 재료를 사용하여 형성할 수 있다.
음극(723)과, 발광층(724)과, 양극(725)이 겹치는 구조를 발광 소자(722)라 부를 수 있다. 도 14c에 도시한 화소의 경우, 발광 소자(722)로부터 발출되는 광은 화살표로 도시하는 바와 같이, 양극(725) 측과 음극(723) 측의 양쪽으로 사출된다.
또한, 여기서는, 발광 소자로서 유기 EL 소자에 대하여 설명하였지만, 발광 소자로서 무기 EL 소자를 형성할 수도 있다. 또한, 여기서는, 발광 소자의 구동을 제어하는 박막 트랜지스터(구동용 TFT)와 발광 소자가 전기적으로 접속되는 예를 나타내지만, 구동용 TFT와 발광 소자 사이에 전류 제어용 TFT가 접속되는 구성이라도 좋다.
또한, 본 실시형태에서 나타내는 반도체 장치는, 도 14a 내지 도 14c에 도시한 구성에 한정되지 않고, 각종 변형이 가능하다.
다음에, 반도체 장치의 일 형태에 상당하는 발광 표시 패널(발광 패널이라고도 함)의 외관 및 단면에 대해서 도 15a 및 15b를 참조하여 설명한다. 도 15a 및 15b는, 제 1 기판(4051) 위에 형성된 박막 트랜지스터(4509), 박막 트랜지스터(4510) 및 발광 소자(4511)를, 제 2 기판(4506)과 씰재(4505)에 의하여 밀봉한 패널의 평면도 및 단면도이다. 여기서, 도 15a는 평면도를 도시하고, 도 15b는, 도 15a의 H-I에 있어서의 단면도에 상당한다.
제 1 기판(4501) 위에 형성된 화소부(4502), 신호선 구동 회로(4503a, 4503b), 주사선 구동 회로(4504a, 4504b)를 둘러싸도록, 씰재(4505)가 형성된다. 또한, 화소부(4502), 신호선 구동 회로(4503a, 4503b), 주사선 구동 회로(4504a, 4504b) 위에 제 2 기판(4506)이 형성된다. 즉, 화소부(4502), 신호선 구동 회로(4503a, 4503b), 주사선 구동 회로(4504a, 4504b)는, 제 1 기판(4501)과 씰재(4505)와 제 2 기판(4506)에 의하여, 충전재(4507)와 함께 밀봉된다. 이와 같이, 기밀성이 높고, 탈 가스가 적은 보호 필름(접합 필름, 자외선 경화 수지 필름 등)이나 커버재 등을 사용하여 패키징(밀봉)하는 것이 바람직하다.
또한, 제 1 기판(4501) 위에 형성된 화소부(4502), 신호선 구동 회로(4503a, 4503b), 주사선 구동 회로(4504a, 4504b)는 박막 트랜지스터를 복수 갖고, 도 15b에서는 화소부(4502)에 포함되는 박막 트랜지스터(4510)와 신호선 구동 회로(4503a)에 포함되는 박막 트랜지스터(4509)를 예시한다.
박막 트랜지스터(4509, 4510)는, 실시형태 1 내지 실시형태 5에 있어서 나타내는 박막 트랜지스터를 적용할 수 있다. 또한, 본 실시형태에 있어서, 박막 트랜지스터(4509, 4510)는, n채널형 박막 트랜지스터이다.
또한, 4511은 발광 소자에 상당하고, 발광 소자(4511)가 갖는 화소 전극인 제 1 전극층(4517)은, 박막 트랜지스터(4510)의 소스 전극층 또는 드레인 전극층과 전기적으로 접속된다. 또한, 발광 소자(4511)의 구성은 제 1 전극층(4517), 전계 발광층(4512), 제 2 전극층(4513)의 적층 구조이지만, 본 실시형태에서 나타낸 구성에 한정되지 않는다. 발광 소자(4511)로부터 추출하는 광의 방향 등에 맞추어 발광 소자(4511)의 구성은 적절히 변화시킬 수 있다.
격벽(4520)은 유기 수지막, 무기 절연막, 유기 폴리실록산 등을 사용하여 형성한다. 특히 감광성을 갖는 재료를 사용하여, 제 1 전극층(4517) 위에 개구부를 형성하여, 그 개구부의 측벽이 연속된 곡률을 갖는 경사면이 되도록 하는 것이 바람직하다.
전계 발광층(4512)은 단층으로 구성되어도 좋고, 복수의 층이 적층되도록 구성되어도 좋다.
발광 소자(4511)에 산소, 수소, 수분, 이산화 탄소 등이 침입하지 않도록, 제 2 전극층(4513) 및 격벽(4520) 위에 보호막을 형성하여도 좋다. 보호막으로서는, 질화실리콘막, 질화산화실리콘막, DLC막 등을 형성할 수 있다.
또한, 신호선 구동 회로(4503a, 4503b), 주사선 구동 회로(4504a, 4504b), 화소부(4502) 등에 주어지는 각종 신호는 FPC(4518a, 4518b)로부터 공급된다.
본 실시형태에서는, 접속 단자 전극(4515)이, 발광 소자(4511)의 제 1 전극층(4517)과 같은 도전막으로 형성되고, 단자 전극(4516)은, 박막 트랜지스터(4509)나 박막 트랜지스터(4510)의 소스 전극층 및 드레인 전극층과 같은 도전막으로 형성되는 예에 대해서 설명한다.
접속 단자 전극(4515)은 FPC(4518a)가 갖는 단자와 이방성 도전막(4519)을 통하여 전기적으로 접속된다.
발광 소자(4511)로부터의 광의 추출 방향으로 위치하는 기판은 투광성을 가져야 한다. 투광성을 갖는 기판으로서는, 유리 기판, 플라스틱판, 폴리에스테르 필름, 아크릴 필름 등이 있다.
충전재(4507)로서는 질소나 아르곤 등의 불활성 기체 이외에, 자외선 경화 수지나 열 경화 수지 등을 사용할 수 있다. 예를 들어, PVC(폴리비닐 클로라이드), 아크릴, 폴리이미드, 에폭시 수지, 실리콘(silicone) 수지, PVB(폴리비닐 부티랄) EVA(에틸렌비닐 아세테이트) 등을 사용할 수 있다. 본 실시형태에서는 충전재로서 질소를 사용하는 예에 대해서 설명한다.
필요하다면, 발광 소자의 사출면에 편광판, 원형 편광판(타원 편광판을 포함함), 위상차판(λ/4판, λ/2판), 컬러 필터 등의 광학 필름을 형성하여도 좋다. 또한, 표면에는 반사 방지 처리를 시행하여도 좋다. 예를 들어, 표면의 요철에 따라 반사광을 확산하여 글레어를 저감할 수 있는 안티-글레어(anti-glare) 처리를 실행할 수 있다.
신호선 구동 회로(4503a, 4503b), 주사선 구동 회로(4504a, 4504b)는, 별도로 준비된 기판 위에 단결정 반도체막 또는 다결정 반도체막에 의하여 형성되어도 좋다. 또한, 신호선 구동 회로만, 혹은 그 일부, 또는 주사선 구동 회로만, 혹은 그 일부만을 별도로 형성하여 실장하여도 좋고, 본 실시형태는 도 15a 및 도 15b의 구성에 한정되지 않는다.
상술한 공정에 의하여, 고성능의 발광 표시 장치(표시 패널)를 제작할 수 있다. 또한, 본 실시형태는, 다른 실시형태 또는 실시예와 적절히 조합하여 사용할 수 있다.
(실시형태 9)
반도체 장치는, 전자 페이퍼로서 적용할 수 있다. 전자 페이퍼는, 정보를 표시하는 것이라면 다양한 분야의 전자 기기에 사용할 수 있다. 예를 들어, 전자 페이퍼를 사용하여 전자 서적(전자 북), 포스터, 전차 등의 탈 것류의 차내 광고, 신용 카드 등의 각종 카드에 있어서의 표시 등에 적용할 수 있다. 전자 기기의 일례를 도 16a 및 도 16b, 도 17에 도시한다.
도 16a는 전자 페이퍼로 제작된 포스터(2631)를 도시한다. 광고 매체가 종이의 인쇄물인 경우는, 광고의 교환은 사람들이 행하지만, 전자 페이퍼를 사용하면, 단시간에 광고의 표시를 바꿀 수 있다. 또한, 표시도 흐트러지지 않고, 안정한 화상을 얻을 수 있다. 또한, 포스터는 무선으로 정보를 송수신할 수 있는 구성으로 하여도 좋다.
또한, 도 16b는, 전차 등의 탈 것류의 차내 광고(2632)를 도시한다. 광고 매체가 종이인 인쇄물의 경우는, 광고의 교환은 사람들이 행하지만, 전자 페이퍼를 사용하면, 사람들을 많이 필요로 하지 않고, 단시간에 광고의 표시를 바꿀 수 있다. 또한, 표시도 흐트러지지 않고, 안정한 화상을 얻을 수 있다. 또한, 차내 광고는 무선으로 정보를 송수신할 수 있는 구성으로 하여도 좋다.
또한, 도 17은 전자 서적(2700)의 일례를 도시한다. 예를 들어, 전자 서적(2700)은 케이스(2701) 및 케이스(2703)의 2개의 케이스로 구성된다. 케이스(2701) 및 케이스(2703)는 축(軸)부(2711)에 의하여 일체로 되어, 상기 축부(2711)를 축으로 하여 개폐(開閉) 동작을 행할 수 있다. 이러한 구성에 의하여 종이의 서적과 같은 동작을 행할 수 있다.
케이스(2701)에는 표시부(2705)가 내장되어, 케이스(2703)에는 표시부(2707)가 내장된다. 표시부(2705) 및 표시부(2707)는 연속되는 화면을 표시하는 구성으로 하여도 좋고, 다른 화면을 표시하는 구성으로 하여도 좋다. 다른 화면을 표시하는 구성으로 함으로써, 예를 들어, 오른쪽의 표시부(도 17에서는 표시부(2705))에 문장을 표시하여 왼쪽의 표시부(도 17에서는 표시부(2707))에 화상을 표시할 수 있다.
또한, 도 17에서는, 케이스(2701)에 조작부 등을 구비한 예를 도시한다. 예를 들어, 케이스(2701)에 있어서, 전원(2721), 조작키(2723), 스피커(2725) 등을 구비한다. 조작키(2723)에 의하여 페이지를 넘길 수 있다. 또한, 케이스의 표시부와 동일면에 키보드나 포인팅 디바이스 등을 구비하는 구성으로 하여도 좋다. 또한, 케이스의 이면이나 측면에 외부 접속용 단자(이어폰 단자, USB 단자, 또는 AC 어댑터 및 USB 케이블 등의 각종 케이블과 접속할 수 있는 단자 등), 기록 매체 삽입부 등을 구비하는 구성으로 하여도 좋다. 또한, 전자 서적(2700)은 전자 사전으로서의 기능을 갖는 구성으로 하여도 좋다.
또한, 전자 서적(2700)은 무선으로 정보를 송수신할 수 있는 구성으로 하여도 좋다. 무선에 의하여 전자 서적 서버로부터 원하는 서적 데이터 등을 구입하여, 다운로드하는 구성으로 할 수도 있다.
본 실시형태는, 다른 실시형태 또는 실시예와 적절히 조합하여 사용할 수 있다.
(실시형태 10)
반도체 장치는, 다양한 전자 기기(유기기(遊技機)도 포함함)에 적용할 수 있다. 전자 기기로서는 예를 들어, 텔레비전 장치(텔레비전, 또는 텔레비전 수신기라고도 함), 컴퓨터용 등의 모니터, 디지털 카메라, 디지털 비디오 카메라 등의 카메라, 디지털 포토 프레임, 휴대 전화기(휴대 전화, 휴대 전화 장치라고도 함), 휴대형 게임기, 휴대 정보 단말, 음향 재생 장치, 파친코(pachinko)기 등의 대형 게임기 등을 들 수 있다.
도 18a는 텔레비전 장치(9600)의 일례를 도시한다. 텔레비전 장치(9600)는 케이스(9601)에 표시부(9603)가 내장된다. 표시부(9603)에 의하여 영상을 표시할 수 있다. 또한, 여기서는 스탠드(9605)에 의하여 케이스(9601)를 지지한 구성을 도시한다.
텔레비전 장치(9600)의 조작은 케이스(9601)가 구비하는 조작 스위치나, 별체의 리모트 컨트롤러(9610)에 의하여 행할 수 있다. 리모트 컨트롤러(9610)가 구비하는 조작 키(9609)에 의하여 채널이나 음량을 조작할 수 있어 표시부(9603)에 표시되는 영상을 조작할 수 있다. 또한, 리모트 컨트롤러(9610)에 상기 리모트 컨트롤러(9610)로부터 출력하는 정보를 표시하는 표시부(9607)를 형성하는 구성으로 하여도 좋다.
또한, 텔레비전 장치(9600)는 수신기나 모뎀 등을 구비한 구성으로 한다. 수신기에 의하여 일반의 텔레비전 방송을 수신할 수 있고, 또 모뎀을 통하여 유선 또는 무선에 의한 통신 네트워크에 접속함으로써, 일 방향(송신자로부터 수신자) 또는 쌍방향(송신자와 수신자간, 또는 수신자끼리 등)의 정보 통신을 행할 수도 있다.
도 18b는 디지털 포토 프레임(9700)의 일례를 도시한다. 예를 들어, 디지털 포토 프레임(9700)은 케이스(9701)에 표시부(9703)가 내장된다. 표시부(9703)는 각종 화상을 표시할 수 있고, 예를 들어, 디지털 카메라 등으로 촬영한 화상 데이터를 표시시킴으로써, 통상의 포토 프레임과 같이 기능시킬 수 있다.
또한, 디지털 포토 프레임(9700)은, 조작부, 외부 접속용 단자(USB 단자, USB 케이블 등의 각종 케이블과 접속할 수 있는 단자 등), 기록 매체 삽입부 등을 구비하는 구성으로 한다. 이들의 구성은 표시부와 동일면에 내장되어도 좋지만, 측면이나 이면에 구비하면 디자인성이 향상하기 때문에 바람직하다. 예를 들어, 디지털 포토 프레임의 기록 매체 삽입부에 디지털 카메라를 사용하여 촬영한 화상 데이터를 기억한 메모리를 삽입하여 화상 데이터를 취득하여 취득한 화상 데이터를 표시부(9703)에 표시시킬 수 있다.
또한, 디지털 포토 프레임(9700)은, 무선으로 정보를 송수신할 수 있는 구성으로 하여도 좋다. 이 경우, 원하는 화상의 데이터를 무선으로 취득하여 표시시킬 수 있다.
도 19a는, 케이스(9881)와 케이스(9891)의 2개의 케이스로 구성되는 휴대형 유기기이다. 케이스(9881)와 케이스(9891)는, 연결부(9893)에 의하여 개폐할 수 있도록 연결된다. 케이스(9881)에는 표시부(9882)가 내장되고, 케이스(9891)에는 표시부(9883)가 내장된다. 또한, 도 19a에 도시하는 휴대형 유기기는, 스피커부(9884), 기록 매체 삽입부(9886), LED 램프(9890), 입력 수단(조작키(9885)), 접속 단자(9887), 센서(9888)(힘, 변위, 위치, 속도, 가속도, 각속도, 회전수, 거리, 광, 액, 자기, 온도, 화학물질, 음성, 시간, 경도, 전장, 전류, 전압, 전력, 방사선, 유량, 습도, 경도, 진동, 냄새 또는 적외선을 측정하는 기능을 포함한 것), 마이크로폰(9889)) 등을 구비한다. 또한, 휴대형 유기기는, 적어도 반도체 장치를 구비한 구성이라면 좋고, 상술한 구성에 한정되지 않고 그 이외에 구성을 가져도 좋다. 도 19a에 도시하는 휴대형 유기기는 기록 매체에 기록되는 프로그램 또는 데이터를 판독하여 표시부에 표시하는 기능이나, 다른 휴대형 유기기와 무선 통신을 행하여 정보를 공유하는 기능을 갖는다. 또한, 도 19a에 도시하는 휴대형 유기기가 갖는 기능은 이것에 한정되지 않고, 그 이외의 다양한 기능을 가져도 좋다.
도 19b는 대형 유기기인 슬롯머신(9900)의 일례를 도시한다. 슬롯머신(9900)의 케이스(9901)에 표시부(9903)가 내장된다. 또한, 슬롯머신(9900)은, 그 이외에 스타트 레버(lever)나 스톱 스위치 등의 조작 수단, 코인 투입구, 스피커 등을 구비한다. 또한, 슬롯머신(9900)은, 적어도 반도체 장치를 구비한 구성이라면, 상술한 구성에 한정되지 않고 그 이외의 구성을 가져도 좋다.
도 20a는, 휴대 전화기(1000)의 일례를 도시한다. 휴대 전화기(1000)는, 케이스(1001)에 내장된 표시부(1002) 외에 조작 버튼(1003), 외부 접속 포트(1004), 스피커(1005), 마이크(1006) 등을 구비한다.
도 20a에 도시하는 휴대 전화기(1000)는 표시부(1002)를 손가락 등으로 터치(touch)함으로써, 정보를 입력할 수 있다. 또한, 전화를 거는 조작, 또는 메일을 작성하는 등의 조작은 표시부(1002)를 손가락 등에 의하여 터치함으로써 행할 수 있다.
표시부(1002)의 화면은 주로 3개의 모드가 있다. 제 1 모드는 화상의 표시가 주된 표시 모드이며, 제 2 모드는 문자 등의 정보의 입력이 주된 입력 모드이다. 제 3 모드는 표시 모드와 입력 모드의 2개의 모드가 혼합한 표시+입력 모드이다.
예를 들어, 전화를 거는 경우, 또는 메일을 작성하는 경우는, 표시부(1002)를 문자의 입력이 주된 문자 입력 모드로 하여 화면에 표시시킨 문자의 입력 조작을 행하면 좋다. 이 경우, 표시부(1002)의 화면의 대부분에 키보드 또는 번호 버튼을 표시시키는 것이 바람직하다.
또한, 휴대 전화기(1000) 내부에 자이로스코프(gyroscope), 가속도 센서 등의 기울기를 검출하는 센서를 갖는 검출 장치를 설치함으로써, 휴대 전화기(1000)의 방향(세로인지 가로인지)을 판단하여, 표시부(1002)의 화면 표시를 자동적으로 전환하도록 할 수 있다.
또한, 화면 모드의 전환은 표시부(1002)를 터치하는 것, 또는 케이스(1001)의 조작 버튼(1003)을 조작 등으로써 행해진다. 또한, 표시부(1002)에 표시되는 화상의 종류에 따라 전환하도록 할 수도 있다. 예를 들어, 표시부에 표시하는 화상 신호가 동화의 데이터이라면, 표시 모드, 텍스트 데이터이라면 입력 모드로 전환한다.
또한, 입력 모드에 있어서, 표시부(1002)의 광 센서에 의하여 검출되는 신호를 검지하여 표시부(1002)의 터치 조작에 의한 입력이 일정 기간 없는 경우에는, 화면의 모드를 입력 모드로부터 표시 모드로 전환하도록 제어하여도 좋다.
표시부(1002)는, 이미지 센서로서 기능시킬 수도 있다. 예를 들어, 표시부(1002)에 손바닥이나 손가락으로 터치하여 장문(掌紋)이나 지문(指紋) 등을 촬상함으로써, 본인 인증을 행할 수 있다. 또한, 표시부에 근적외광(近赤外光)을 발광하는 백 라이트 또는 근적외광을 발광하는 검출용 광원을 사용하면, 손가락 정맥(靜脈), 손바닥 정맥 등을 촬상할 수도 있다.
도 20b도 휴대 전화기의 일례이다. 도 20b의 휴대 전화기는, 표시 장치(9410)와, 통신 장치(9400)를 갖는다. 표시 장치(9410)는, 케이스(9411), 표시부(9412), 및 조작 버튼(9413)을 포함한다. 또한, 통신 장치(9400)는, 조작 버튼(9402), 외부 입력 단자(9403), 마이크(9404), 스피커(9405), 및 착신시에 발광하는 발광부(9406)를 포함한다. 표시 장치(9410)는 전화 기능을 갖는 통신 장치(9400)와 화살표의 2방향으로 탈착할 수 있다. 따라서, 표시 장치(9410)와 통신 장치(9400)의 단축끼리 장착하는 것도, 표시 장치(9410)와 통신 장치(9400)의 장축끼리 장착할 수 있다. 또한, 표시 기능만을 필요로 하는 경우, 통신 장치(9400)로부터 표시 장치(9410)를 떼어 내어, 표시 장치(9410)만을 단독으로 사용할 수도 있다. 통신 장치(9400)와 표시 장치(9410)와는, 각각 충전 가능한 배터리를 갖고, 무선 통신 또는 유선 통신에 의하여 화상 또는 입력 정보의 수수(授受)가 행해진다.
또한, 본 실시형태는, 다른 실시형태 또는 실시예와 적절히 조합하여 사용할 수 있다.
(실시형태 11)
본 실시형태에서는, 반도체 장치의 제작 방법에 대해서, 상기 실시형태와 다른 일례에 대해서 도면을 참조하여 설명한다. 또한, 본 실시형태에 있어서의 반도체 장치의 제작 공정은, 많은 부분에서 다른 실시형태와 공통한다. 따라서, 이하에 있어서는, 중복하는 부분의 설명은 생략하고, 다른 부분에 대해서 자세히 설명한다.
우선, 기판(100) 위에 도전층(102)을 형성하여, 상기 도전층(102) 위에 선택적으로 레지스트 마스크(104) 및 레지스트 마스크(106)를 형성한다(도 21a 참조). 상기 공정은, 실시형태 1에 나타내는 공정과 같다.
다음에, 상기 레지스트 마스크(104) 및 레지스트 마스크(106)를 사용하여 도전층(102)을 에칭하여, 게이트 전극(108) 및 제 1 배선(110)을 형성한 후, 레지스트 마스크(104) 및 레지스트 마스크(106)를 후퇴시켜 제 1 배선(110) 위에 레지스트 마스크(112)를 형성하여, 형성된 레지스트 마스크(112), 게이트 전극(108), 제 1 배선(110)을 덮도록, 게이트 절연층(114)을 형성한다(도 21b 참조). 상기 공정에 대해서도 실시형태 1과 같기 때문에 상세한 내용은 생략한다.
다음에, 게이트 절연층(114) 위에 도전층(116) 및 도전성이 높은 반도체층(180)을 순서대로 적층하여 형성한다(도 21c 참조). 도전층(116)은, 예를 들어, 몰리브덴막이나 티타늄막의 단층 구조로 형성할 수 있다. 또한, 도전층(116)을 적층 구조로 형성하여도 좋고, 예를 들어, 알루미늄막이나 티타늄막의 적층 구조로 할 수 있다. 또한, 티타늄막과 알루미늄막과 티타늄막을 순서대로 적층한 3층 구조로 하여도 좋다. 또한, 몰리브덴막과 알루미늄막과 몰리브덴막을 순서대로 적층한 3층 구조로 하여도 좋다. 또한, 이들의 적층 구조에 사용하는 알루미늄막으로서, 네오디뮴을 포함하는 알루미늄(Al-Nd)막을 사용하여도 좋다. 또한, 도전층(116)을, 실리콘을 포함하는 알루미늄막의 단층 구조로 하여도 좋다. 도전층(116)의 상세한 내용에 대해서는, 실시형태 1에 있어서의 도전층(102)의 상세한 내용 등을 참조할 수 있다.
도전성이 높은 반도체층(180)은, 후에 형성되는 섬 형상의 반도체층보다 도전성이 높은 것이라면 특히 한정되지 않는다. 예를 들어, 후에 형성되는 섬 형상의 반도체층이 산화물 반도체 재료를 사용하여 형성되는 경우에는, 같은 산화물 반도체 재료로 이루어지는 막을, 형성 조건을 다르게 하여 형성할 수 있다. 물론, 후의 섬 형상의 반도체층과 다른 재료를 사용하여 도전성이 높은 반도체층(180)을 형성하여도 좋다. 본 실시형태에 있어서는, 도전성이 높은 반도체층(180)과 후의 섬 형상의 반도체층을 같은 재료로 형성하는 경우에 대해서 설명한다.
본 실시형태에 있어서, 도전성이 높은 반도체층(180)은, In, Ga, Zn을 포함하는 산화물 반도체 타깃(In2O3: Ga2O3: ZnO=1: 1: 1)을 사용한 스퍼터법으로 형성한다. 상기 스퍼터는, 예를 들어, 기판(100)과 타깃의 거리를 30mm 내지 500mm, 압력을 0.1Pa 내지 2.0Pa, 직류(DC) 전원을 0.25kW 내지 5.0kW, 온도를 20℃ 내지 100℃, 분위기를 아르곤 등의 희 가스 분위기, 산소 분위기, 또는 아르곤 등의 희 가스와 산소의 혼합 분위기로 하는 조건으로 행할 수 있다.
다음에, 도전층(116) 및 도전성이 높은 반도체층(180)을 선택적으로 에칭하여, 소스 전극(118), 드레인 전극(120), 제 2 배선(122), 도전성이 높은 반도체층(182), 도전성이 높은 반도체층(184), 도전성이 높은 반도체층(186)을 형성한 후, 게이트 전극(108)과 중첩하는 영역에 있어서, 소스 전극(118), 드레인 전극(120), 도전성이 높은 반도체층(182), 도전성이 높은 반도체층(184)의 일부가 접하도록 섬 형상의 반도체층(124)을 형성한다(도 21d 참조).
여기서는, 도전성이 높은 반도체층(186)을 제 2 배선(122) 위에 형성하는 구성으로 하지만, 개시되는 설명은 이것에 한정되지 않는다. 도전성이 높은 반도체층은 적어도 소스 전극(118), 드레인 전극(120), 및 섬 형상의 반도체층(124)에 접하도록 형성되면 좋다. 또한, 섬 형상의 반도체층(124)을 형성하기 전에는, 그 피형성면에 대하여 표면 처리를 행하여도 좋다. 표면 처리의 구체적인 예에 대해서는, 실시형태 1 등을 참조할 수 있다.
본 실시형태에 있어서, 섬 형상의 반도체층(124)은, In, Ga, Zn을 포함하는 산화물 반도체 타깃(In2O3: Ga2O3: ZnO=1: 1: 1)을 사용한 스퍼터법으로 형성한다. 상기 스퍼터는, 예를 들어, 기판(100)과 타깃의 거리를 30mm 내지 500mm, 압력을 0.1Pa 내지 2.0Pa, 직류(DC) 전원을 0.25kW 내지 5.0kW, 온도를 20℃ 내지 100℃, 분위기를 아르곤 등의 희 가스 분위기, 산소 분위기, 또는 아르곤 등의 희 가스와 산소의 혼합 분위기로 하는 조건으로 행할 수 있다.
또한, 본 실시형태에 있어서는, 도전성이 높은 반도체층(180)과, 섬 형상의 반도체층(124)의 성막 조건은 다르게 한다. 예를 들어, 도전성이 높은 반도체층(180)의 성막 조건은, 섬 형상의 반도체층(124)의 성막 조건보다, 아르곤 가스의 유량에 대한 산소 가스의 유량을 작은 것으로 한다. 보다 구체적으로는, 도전성이 높은 반도체층의 성막 조건은, 희 가스(아르곤, 또는 헬륨 등) 분위기하, 또는, 산소 가스 10％ 이하, 희 가스 90％ 이상의 분위기하로 하여, 통상의 도전성의 반도체층의 성막 조건은, 산소 분위기하, 또는, 희 가스에 대한 산소 가스의 유량비가 1 이상의 분위기하로 한다. 이렇게 함으로써, 도전성이 다른 2종류의 반도체층을 형성할 수 있다.
또한, 본 실시형태에 있어서는, 섬 형상의 반도체층(124)을 산화물 반도체 재료를 사용하여 형성하는 경우에 대해서 도시하지만, 개시하는 발명은 이것에 한정되지 않는다. 섬 형상의 반도체층(124)을, 실리콘, 게르마늄, 실리콘 게르마늄, 탄화실리콘, 갈륨 비소, 인듐 인 등의 반도체 재료를 형성하여도 좋다.
또한, 그 이외의 상세한 내용에 대해서는 실시형태 1 등을 참조하면 좋다.
이상에 의하여, 섬 형상의 반도체층(124)을 채널 형성 영역으로서 사용하는 트랜지스터(190)를 형성할 수 있다. 또한, 제 2 배선(122)이 제 1 배선(110)을 넘는 영역(제 1 배선(110)과 제 2 배선(122)이 교차하는 영역)에 있어서, 제 1 배선(110), 레지스트 마스크(112), 게이트 절연층(114), 제 2 배선(122), 도전성이 높은 반도체층(186)의 적층 구조를 형성할 수 있다. 따라서, 공정수의 증가를 억제하면서, 기생 용량의 용량값을 저감할 수 있다.
그 후, 각종 전극이나 배선을 형성함으로써 트랜지스터(190)를 구비하는 반도체 장치가 완성된다.
본 실시형태에 있어서 나타내는 바와 같이, 다계조 마스크를 사용하여 형성한 레지스트 마스크의 일부를 제 1 배선과 제 2 배선 사이에 형성함으로써, 공정수의 증가를 억제하면서, 기생 용량의 용량값을 저감할 수 있다.
또한, 본 실시형태에 있어서 나타내는 바와 같이, 도전성이 높은 반도체층을, 소스 전극(또는 드레인 전극) 및 섬 형상의 반도체층과 접하도록 형성함으로써, 트랜지스터의 전기적 특성이나 신뢰성 등을 향상시킬 수 있다. 따라서, 우수한 반도체 장치를 제공할 수 있다.
또한, 본 실시형태는, 다른 실시형태 또는 실시예와 적절히 조합하여 사용할 수 있다.
(실시형태 12)
본 실시형태에서는, 반도체 장치의 제작 방법에 대해서, 상기 실시형태와 다른 일례에 대해서 도면을 참조하여 설명한다. 또한, 본 실시형태에 있어서의 반도체 장치의 제작 공정은, 많은 부분에서 다른 실시형태와 공통한다. 따라서, 이하에 있어서는, 중복하는 부분의 설명은 생략하고, 다른 점에 대해서 자세히 설명한다.
우선, 기판(100) 위에 도전층(102)을 형성하여, 상기 도전층(102) 위에 선택적으로 레지스트 마스크(104) 및 레지스트 마스크(106)를 형성한다(도 22a 참조). 상기 공정은, 실시형태 1에 나타내는 공정과 같다.
다음에, 상기 레지스트 마스크(104) 및 레지스트 마스크(106)를 사용하여 도전층(102)을 에칭하여, 게이트 전극(108) 및 제 1 배선(110)을 형성한 후, 레지스트 마스크(104) 및 레지스트 마스크(106)를 후퇴시켜 제 1 배선(110) 위에 레지스트 마스크(112)를 형성하여, 형성된 레지스트 마스크(112), 게이트 전극(108), 제 1 배선(110)을 덮도록, 게이트 절연층(114)을 형성한다(도 22b 참조). 상기 공정에 대해서도 실시형태 1과 같기 때문에 상세한 내용은 생략한다.
다음에, 게이트 절연층(114) 위에 도전성이 높은 반도체층(181) 및 도전층(116)을 순서대로 적층하여 형성한다(도 22c 참조).
도전성이 높은 반도체층(181)은, 후에 형성되는 섬 형상의 반도체층보다 도전성이 높은 것이라면 특히 한정되지 않는다. 예를 들어, 후에 형성되는 섬 형상의 반도체층이 산화물 반도체 재료를 사용하여 형성되는 경우에는, 같은 산화물 반도체 재료로 이루어지는 막을, 형성 조건을 다르게 하여 형성할 수 있다. 물론, 후의 섬 형상의 반도체층과 다른 재료를 사용하여 도전성이 높은 반도체층(181)을 형성하여도 좋다. 본 실시형태에 있어서는, 도전성이 높은 반도체층(181)과 후의 섬 형상의 반도체층을 같은 재료로 형성하는 경우에 대해서 설명한다.
본 실시형태에 있어서, 도전성이 높은 반도체층(181)은, In, Ga, Zn을 포함하는 산화물 반도체 타깃(In2O3: Ga2O3: ZnO=1: 1: 1)을 사용한 스퍼터법으로 형성한다. 상기 스퍼터는, 예를 들어, 기판(100)과 타깃의 거리를 30mm 내지 500mm, 압력을 0.1Pa 내지 2.0Pa, 직류(DC) 전원을 0.25kW 내지 5.0kW, 온도를 20℃ 내지 100℃, 분위기를 아르곤 등의 희 가스 분위기, 산소 분위기, 또는 아르곤 등의 희 가스와 산소의 혼합 분위기로 하는 조건으로 행할 수 있다.
도전층(116)은, 예를 들어, 몰리브덴막이나 티타늄막의 단층 구조로 형성할 수 있다. 또한, 도전층(116)을 적층 구조로 형성하여도 좋고, 예를 들어, 알루미늄막과 티타늄막의 적층 구조로 할 수 있다. 또한, 티타늄막과 알루미늄막과 티타늄막을 순서대로 적층한 3층 구조로 하여도 좋다. 또한, 몰리브덴막과 알루미늄막과 몰리브덴막을 순서대로 적층한 3층 구조로 하여도 좋다. 또한, 이들의 적층 구조에 사용하는 알루미늄막으로서, 네오디뮴을 포함하는 알루미늄(Al-Nd)막을 사용하여도 좋다. 또한, 도전층(116)을, 실리콘을 포함하는 알루미늄막의 단층 구조로 하여도 좋다. 도전층(116)의 상세한 내용에 대해서는, 실시형태 1에 있어서의 도전층(102)의 상세한 내용 등을 참조할 수 있다.
다음에, 도전층(116) 및 도전성이 높은 반도체층(181)을 선택적으로 에칭하여, 소스 전극(118), 드레인 전극(120), 제 2 배선(122), 도전성이 높은 반도체층(183), 도전성이 높은 반도체층(185), 도전성이 높은 반도체층(187)을 형성한 후, 게이트 전극(108)과 중첩하는 영역에 있어서, 소스 전극(118), 드레인 전극(120), 도전성이 높은 반도체층(183), 도전성이 높은 반도체층(185)과 일부가 접하도록 섬 형상의 반도체층(124)을 형성한다(도 22d 참조).
또한, 도전성이 높은 반도체층은 적어도 소스 전극(118), 드레인 전극(120), 및 섬 형상의 반도체층(124)에 접하도록 형성되면 좋다. 또한, 섬 형상의 반도체층(124)을 형성하기 전에는, 그 피형성면에 대하여 표면 처리를 행하여도 좋다. 표면 처리의 구체적인 예에 대해서는, 실시형태 1 등을 참조할 수 있다.
본 실시형태에 있어서, 섬 형상의 반도체층(124)은, In, Ga, Zn을 포함하는 산화물 반도체 타깃(In2O3: Ga2O3: ZnO=1: 1: 1)을 사용한 스퍼터법으로 형성한다. 상기 스퍼터는, 예를 들어, 기판(100)과 타깃의 거리를 30mm 내지 500mm, 압력을 0.1Pa 내지 2.0Pa, 직류(DC) 전원을 0.25kW 내지 5.0kW, 온도를 20℃ 내지 100℃, 분위기를 아르곤 등의 희 가스 분위기, 산소 분위기, 또는 아르곤 등의 희 가스와 산소의 혼합 분위기로 하는 조건으로 행할 수 있다.
또한, 본 실시형태에 있어서는, 도전성이 높은 반도체층(181)과, 섬 형상의 반도체층(124)의 성막 조건은 다르게 한다. 예를 들어, 도전성이 높은 반도체층(181)의 성막 조건은, 섬 형상의 반도체층(124)의 성막 조건보다, 아르곤 가스의 유량에 대한 산소 가스의 유량을 작은 것으로 한다. 보다 구체적으로는, 도전성이 높은 반도체층의 성막 조건은, 희 가스(아르곤, 또는 헬륨 등) 분위기하, 또는, 산소 가스 10％ 이하, 희 가스 90％ 이상의 분위기하로 하여, 통상의 도전성의 반도체층의 성막 조건은, 산소 분위기하, 또는, 희 가스에 대한 산소 가스의 유량비가 1 이상의 분위기하로 한다. 이렇게 함으로써, 도전성이 다른 2종류의 반도체층을 형성할 수 있다.
또한, 본 실시형태에 있어서는, 섬 형상의 반도체층(124)을 산화물 반도체 재료를 사용하여 형성하는 경우에 대해서 도시하지만, 개시하는 발명은 이것에 한정되지 않는다. 섬 형상의 반도체층(124)을, 실리콘, 게르마늄, 실리콘 게르마늄, 탄화실리콘, 갈륨 비소, 인듐 인 등의 반도체 재료를 형성하여도 좋다.
또한, 그 이외의 상세한 내용에 대해서는 실시형태 1 등을 참조하면 좋다.
이상에 의해, 섬 형상의 반도체층(124)을 채널 형성 영역으로서 사용하는 트랜지스터(192)를 형성할 수 있다. 또한, 제 2 배선(122)이 제 1 배선(110)을 넘는 영역(제 1 배선(110)과 제 2 배선(122)이 교차하는 영역)에 있어서, 제 1 배선(110), 레지스트 마스크(112), 게이트 절연층(114), 도전성이 높은 반도체층(187), 제 2 배선(122)의 적층 구조를 형성할 수 있다. 이에 따라, 공정수의 증가를 억제하면서, 기생 용량의 용량값을 저감할 수 있다.
그 후, 각종 전극이나 배선을 형성함으로써 트랜지스터(192)를 구비하는 반도체 장치가 완성된다.
본 실시형태에 있어서 나타내는 바와 같이, 다계조 마스크를 사용하여 형성한 레지스트 마스크의 일부를 제 1 배선과 제 2 배선 사이에 형성함으로써, 공정수의 증가를 억제하면서, 기생 용량의 용량값을 저감할 수 있다.
또한, 본 실시형태에 있어서 나타내는 바와 같이, 도전성이 높은 반도체층을, 소스 전극(또는 드레인 전극) 및 섬 형상의 반도체층과 접하도록 형성함으로써, 트랜지스터의 전기적 특성이나 신뢰성 등을 향상시킬 수 있다. 따라서, 우수한 반도체 장치를 제공할 수 있다.
또한, 본 실시형태는, 다른 실시형태 또는 실시예와 적절히 조합하여 사용할 수 있다.
(실시형태 13)
본 실시형태에서는, 반도체 장치의 제작 방법에 대하여, 상기 실시형태와 다른 일례에 대하여 도면을 참조하여 설명한다. 또한, 본 실시형태에 있어서의 반도체 장치의 제작 공정은, 많은 부분이 다른 실시형태와 공통한다. 따라서, 이하에 있어서는, 중복한 부분의 설명은 생략하여, 다른 점에 대하여 설명한다.
우선, 기판(100) 위에 도전층(102)을 형성하여, 상기 도전층(102) 위에 선택적으로 레지스트 마스크(104) 및 레지스트 마스크(106)를 형성한다(도 23a 참조). 상기 공정은, 실시형태 1에 도시하는 공정과 같다.
다음에, 상기 레지스트 마스크(104) 및 레지스트 마스크(106)를 사용하여 도전층(102)을 에칭하여, 게이트 전극(108) 및 제 1 배선(110)을 형성한 후, 레지스트 마스크(104) 및 레지스트 마스크(106)를 후퇴시켜 제 1 배선(110) 위에 레지스트 마스크(112)를 형성하고, 형성된 레지스트 마스크(112), 게이트 전극(108), 제 1 배선(110)을 덮도록, 게이트 절연층(114)을 형성한다(도 23b 참조). 상기 공정에 대해서도 실시형태 1과 같기 때문에 상세한 내용은 생략한다.
다음에, 게이트 절연층(114) 위에 도전성이 높은 반도체층(181), 도전층(116), 및 도전성이 높은 반도체층(180)을 순차로 적층하여 형성한다(도 23c 참조).
도전성이 높은 반도체층(180) 및 도전성이 높은 반도체층(181)은, 후에 형성되는 섬 형상의 반도체층보다 도전성이 높은 것이라면 특히 한정되지 않는다. 예를 들어, 후에 형성되는 섬 형상의 반도체층이 산화물 반도체 재료를 사용하여 형성되는 경우에는, 같은 산화물 반도체 재료로 이루어지는 막을, 형성 조건을 다르게 하여 형성할 수 있다. 물론, 후의 섬 형상의 반도체층과 다른 재료를 사용하여 도전성이 높은 반도체층(180) 및 도전성이 높은 반도체층(181)을 형성하여도 좋다. 또한, 도전성이 높은 반도체층(180)과 도전성이 높은 반도체층(181)을 다른 재료로 형성하여도 좋다. 본 실시형태에 있어서는, 도전성이 높은 반도체층(180), 도전성이 높은 반도체층(181) 및 후의 섬 형상의 반도체층을 같은 재료로 형성하는 경우에 대해서 설명한다.
본 실시형태에 있어서, 도전성이 높은 반도체층(180) 및 도전성이 높은 반도체층(181)은, In, Ga, Zn을 포함하는 산화물 반도체 타깃(In2O3: Ga2O3: ZnO=1: 1: 1)을 사용한 스퍼터법으로 형성한다. 상기 스퍼터는, 예를 들어, 기판(100)과 타깃의 거리를 30mm 내지 500mm, 압력을 0.1Pa 내지 2.0Pa, 직류(DC) 전원을 0.25kW 내지 5.0kW, 온도를 20℃ 내지 100℃, 분위기를 아르곤 등의 희 가스 분위기, 산소 분위기, 또는 아르곤 등의 희 가스와 산소의 혼합 분위기로 하는 조건으로 행할 수 있다.
도전층(116)은, 예를 들어, 몰리브덴막이나 티타늄막의 단층 구조로 형성할 수 있다. 또한, 도전층(116)을 적층 구조로 형성하여도 좋고, 예를 들어, 알루미늄막과 티타늄막의 적층 구조로 할 수 있다. 또한, 티타늄막과 알루미늄막과 티타늄막을 순서대로 적층한 3층 구조로 하여도 좋다. 또한, 몰리브덴막과 알루미늄막과 몰리브덴막을 순서대로 적층한 3층 구조로 하여도 좋다. 또한, 이들의 적층 구조에 사용하는 알루미늄막으로서, 네오디뮴을 포함하는 알루미늄(Al-Nd)막을 사용하여도 좋다. 또한, 도전층(116)을, 실리콘을 포함하는 알루미늄막의 단층 구조로 하여도 좋다. 도전층(116)의 상세한 내용에 대해서는, 실시형태 1에 있어서의 도전층(102)의 상세한 내용 등을 참조할 수 있다.
다음에, 도전층(116) 및 도전성이 높은 반도체층(180), 및 도전성이 높은 반도체층(181)을 선택적으로 에칭하여, 소스 전극(118), 드레인 전극(120), 제 2 배선(122), 도전성이 높은 반도체층(182), 도전성이 높은 반도체층(183), 도전성이 높은 반도체층(184), 도전성이 높은 반도체층(185), 도전성이 높은 반도체층(186), 도전성이 높은 반도체층(187)을 형성한 후, 게이트 전극(108)과 중첩하는 영역에 있어서, 소스 전극(118), 드레인 전극(120), 도전성이 높은 반도체층(182), 도전성이 높은 반도체층(183), 도전성이 높은 반도체층(184), 도전성이 높은 반도체층(185)과 일부가 접하도록 섬 형상의 반도체층(124)을 형성한다(도 23d 참조).
또한, 도전성이 높은 반도체층은 적어도 소스 전극(118), 드레인 전극(120), 및 섬 형상의 반도체층(124)에 접하도록 형성되면 좋다. 또한, 섬 형상의 반도체층(124)을 형성하기 전에는, 그 피형성면에 대하여 표면 처리를 행하여도 좋다. 표면 처리의 구체적인 예에 대해서는, 실시형태 1 등을 참조할 수 있다.
본 실시형태에 있어서, 섬 형상의 반도체층(124)은, In, Ga, Zn을 포함하는 산화물 반도체 타깃(In2O3: Ga2O3: ZnO=1: 1: 1)을 사용한 스퍼터법으로 형성한다. 상기 스퍼터는, 예를 들어, 기판(100)과 타깃의 거리를 30mm 내지 500mm, 압력을 0.1Pa 내지 2.0Pa, 직류(DC) 전원을 0.25kW 내지 5.0kW, 온도를 20℃ 내지 100℃, 분위기를 아르곤 등의 희 가스 분위기, 산소 분위기, 또는 아르곤 등의 희 가스와 산소의 혼합 분위기로 하는 조건으로 행할 수 있다.
또한, 본 실시형태에 있어서는, 도전성이 높은 반도체층(180) 및 도전성이 높은 반도체층(181)과, 섬 형상의 반도체층(124)의 성막 조건은 다르게 한다. 예를 들어, 도전성이 높은 반도체층(180) 및 도전성이 높은 반도체층(181)의 성막 조건은, 섬 형상의 반도체층(124)의 성막 조건보다, 아르곤 가스의 유량에 대한 산소 가스의 유량을 작은 것으로 한다. 보다 구체적으로는, 도전성이 높은 반도체층의 성막 조건은, 희 가스(아르곤, 또는 헬륨 등) 분위기하, 또는, 산소 가스 10％ 이하, 희 가스 90％ 이상의 분위기하로 하여, 통상의 도전성의 반도체층의 성막 조건은, 산소 분위기하, 또는, 희 가스에 대한 산소 가스의 유량비가 1 이상의 분위기하로 한다. 이렇게 함으로써, 도전성이 다른 2종류의 반도체층을 형성할 수 있다.
또한, 본 실시형태에 있어서는, 섬 형상의 반도체층(124)을 산화물 반도체 재료를 사용하여 형성하는 경우에 대해서 도시하지만, 개시하는 발명은 이것에 한정되지 않는다. 섬 형상의 반도체층(124)을, 실리콘, 게르마늄, 실리콘 게르마늄, 탄화실리콘, 갈륨 비소, 인듐 인 등의 반도체 재료를 사용하여 형성하여도 좋다.
또한, 그 이외의 상세한 내용에 대해서는 실시형태 1 등을 참조하면 좋다.
이상에 의해, 섬 형상의 반도체층(124)을 채널 형성 영역으로서 사용하는 트랜지스터(194)를 형성할 수 있다. 또한, 제 2 배선(122)이 제 1 배선(110)을 넘는 영역(제 1 배선(110)과 제 2 배선(122)이 교차하는 영역)에 있어서, 제 1 배선(110), 레지스트 마스크(112), 게이트 절연층(114), 도전성이 높은 반도체층(187), 제 2 배선(122), 도전성이 높은 반도체층(186)의 적층 구조를 형성할 수 있다. 따라서, 공정수의 증가를 억제하면서, 기생 용량의 용량값을 저감할 수 있다.
그 후, 각종 전극이나 배선을 형성함으로써 트랜지스터(194)를 구비하는 반도체 장치가 완성된다.
본 실시형태에 있어서 나타내는 바와 같이, 다계조 마스크를 사용하여 형성한 레지스트 마스크의 일부를 제 1 배선과 제 2 배선 사이에 형성함으로써, 공정수의 증가를 억제하면서, 기생 용량의 용량값을 저감할 수 있다.
또한, 본 실시형태에 있어서 나타내는 바와 같이, 도전성이 높은 반도체층을, 소스 전극(또는 드레인 전극) 및 섬 형상의 반도체층과 접하도록 형성함으로써, 트랜지스터의 전기적 특성이나 신뢰성 등을 향상시킬 수 있다. 따라서, 우수한 반도체 장치를 제공할 수 있다.
또한, 본 실시형태는, 다른 실시형태 또는 실시예와 적절히 조합하여 사용할 수 있다.
(실시예 1)
본 실시예에서는, 개시하는 발명의 효과를 확인하기 위해서, 트랜지스터의 전류 전압 특성, 및 이동도 특성을 조사하였다. 이하, 도면을 참조하여 설명한다.
본 실시예의 조사는, 실시형태 12에 따른 구성의 트랜지스터(이하, 트랜지스터B)를 사용하여 행하였다(도 24b 참조). 또한, 비교하기 위해, 소스 전극(또는 드레인 전극)하부의 도전성이 높은 반도체층을 형성하지 않는 구성의 트랜지스터(이하, 트랜지스터A)에 있어서도 같은 조사를 행하였다(도 24a 참조).
트랜지스터의 제작 방법은 실시형태 12에 따른 내용으로 하였다. 여기서, 트랜지스터A와, 트랜지스터B의 제작 공정에 있어서의 상이점은, 소스 전극(또는 드레인 전극)하부의 도전성이 높은 반도체층을 형성하는 공정의 유무뿐이다. 또한, 소스 전극(또는 드레인 전극)에는 티타늄을, 도전성이 높은 반도체층 및 섬 형상의 반도체층에는 인듐, 갈륨 및 아연을 포함하는 산화물 반도체 재료를 사용하였다. 또한, 섬 형상의 반도체층을 형성하기 전에, 표면 처리로서 역 스퍼터 처리를 행하였다. 트랜지스터의 채널 길이는 20㎛, 채널 폭은 20nm, 도전성이 높은 반도체층의 막 두께는 5nm이었다.
도 25a에 트랜지스터A의 전류 전압 특성 및 이동도 특성을 도시하고, 도 25b에 트랜지스터B의 전류 전압 특성 및 이동도 특성을 도시한다. 가로 축은 게이트 전압(Vg), 세로 축은, 전류값(Id) 또는 전계 효과 이동도(㎌E)를 나타낸다. 여기서, 소스-드레인 전압은 10V로 하였다. 도 25a에서는, 전류 전압 특성에 큰 격차가 생긴다. 한편, 도 25b에서는, 격차는 매우 작아진다.
상기 현상의 상세한 내용은 불분명하지만, 도전성이 높은 반도체층에 의한 섬 형상의 반도체층과 소스 전극(또는 드레인 전극)의 전기적 접속의 개선 등이 그 원인이라고 고찰된다.
이와 같이, 도전성이 높은 반도체층을 소스 전극(또는 드레인 전극)과 섬 형상의 반도체층 사이에 형성함으로써, 전기적 특성이 우수한 반도체 장치를 제공할 수 있다. 본 실시예는, 다른 실시형태와 적절히 조합하여 사용할 수 있다.

Claims (5)

  1. 반도체 장치에 있어서,
    화소부, 및 FPC와의 연결부를 포함하고,
    상기 화소부는:
    제 1 도전층;
    상기 제 1 도전층 위의 제 1 절연층;
    상기 제 1 절연층 위의 산화물 반도체층으로서, 상기 산화물 반도체층은 인듐, 아연, 및 갈륨을 포함하는, 상기 산화물 반도체층;
    상기 산화물 반도체층에 전기적으로 접속되는 제 2 도전층;
    상기 산화물 반도체층에 전기적으로 접속되는 제 3 도전층;
    상기 산화물 반도체층, 상기 제 2 도전층, 및 상기 제 3 도전층 위의 제 2 절연층; 및
    상기 제 2 절연층 위에 있고 상기 제 3 도전층에 전기적으로 접속되는 화소 전극을 포함하고,
    상기 제 1 도전층 및 상기 제 2 도전층은 제 1 영역에서 십자가 형상으로 서로 교차하고 상기 제 1 영역에서 서로 겹치고,
    상기 제 1 영역은 제 1 투명 도전층과 겹치고,
    상기 제 2 도전층은 상기 제 1 도전층 위에 있고,
    상기 제 1 투명 도전층은 상기 제 2 도전층 위에 있고,
    상기 제 2 도전층 및 상기 산화물 반도체층은 제 2 영역에서 서로 겹치고,
    상기 제 1 투명 도전층은 상기 제 2 영역에서 상기 제 2 도전층과 접하지 않고,
    상기 산화물 반도체층은 상기 제 1 투명 도전층과 겹치지 않는 영역을 포함하고,
    트랜지스터의 게이트 배선과 게이트 전극은 상기 제 1 도전층으로 형성되고,
    상기 제 1 도전층은 상기 제 1 절연층을 사이에 개재하여 상기 산화물 반도체층과 겹치는 영역을 포함하고,
    상기 트랜지스터의 소스 전극과 소스 배선은 상기 제 2 도전층으로 형성되고,
    상기 트랜지스터의 드레인 전극은 상기 제 3 도전층으로 형성되고,
    상기 제 1 영역의 상기 제 1 도전층의 폭은 상기 제 1 영역 이외의 영역의 상기 제 1 도전층의 폭보다 작고,
    상기 제 1 영역의 상기 제 2 도전층의 폭은 상기 제 1 영역 이외의 영역의 상기 제 2 도전층의 폭보다 작고,
    상기 연결부는:
    상기 제 1 도전층과 동일한 층으로 형성되고 상기 제 1 도전층과 동일한 재료를 포함하는 제 4 도전층;
    상기 제 2 도전층과 동일한 층으로 형성되고 상기 제 2 도전층과 동일한 재료를 포함하는 제 5 도전층; 및
    상기 제 1 투명 도전층과 동일한 재료를 포함하는 제 2 투명 도전층을 포함하고,
    상기 제 2 투명 도전층으로 형성된 전극 또는 배선은 상기 FPC에 전기적으로 접속되고,
    상기 제 5 도전층은 상기 제 2 투명 도전층의 하면에 접하는 영역을 포함하고,
    상기 제 4 도전층은 상기 제 5 도전층의 하면에 접하는 영역을 포함하는, 반도체 장치.
  2. 반도체 장치에 있어서,
    화소부, 및 FPC와의 연결부를 포함하고,
    상기 화소부는:
    제 1 도전층;
    상기 제 1 도전층 위의 제 1 절연층;
    상기 제 1 절연층 위의 산화물 반도체층으로서, 상기 산화물 반도체층은 인듐, 아연, 및 갈륨을 포함하는, 상기 산화물 반도체층;
    상기 산화물 반도체층에 전기적으로 접속되는 제 2 도전층;
    상기 산화물 반도체층에 전기적으로 접속되는 제 3 도전층;
    상기 산화물 반도체층, 상기 제 2 도전층, 및 상기 제 3 도전층 위의 제 2 절연층;
    상기 제 2 절연층 위에 있고 상기 제 3 도전층에 전기적으로 접속되는 화소 전극; 및
    상기 화소 전극과 동일한 재료를 포함하는 제 1 투명 도전층을 포함하고,
    상기 제 1 도전층 및 상기 제 2 도전층은 제 1 영역에서 십자가 형상으로 서로 교차하고 상기 제 1 영역에서 서로 겹치고,
    상기 제 1 영역은 상기 제 1 투명 도전층과 겹치고,
    상기 제 2 도전층은 상기 제 1 도전층 위에 있고,
    상기 제 1 투명 도전층은 상기 제 2 도전층 위에 있고,
    상기 제 2 도전층 및 상기 산화물 반도체층은 제 2 영역에서 서로 겹치고,
    상기 제 1 투명 도전층은 상기 제 2 영역에서 상기 제 2 도전층과 접하지 않고,
    상기 산화물 반도체층은 상기 제 1 투명 도전층과 겹치지 않는 영역을 포함하고,
    트랜지스터의 게이트 배선과 게이트 전극은 상기 제 1 도전층으로 형성되고,
    상기 제 1 도전층은 상기 제 1 절연층을 사이에 개재하여 상기 산화물 반도체층과 겹치는 영역을 포함하고,
    상기 트랜지스터의 소스 전극과 소스 배선은 상기 제 2 도전층으로 형성되고,
    상기 트랜지스터의 드레인 전극은 상기 제 3 도전층으로 형성되고,
    상기 제 1 영역의 상기 제 1 도전층의 폭은 상기 제 1 영역 이외의 영역의 상기 제 1 도전층의 폭보다 작고,
    상기 제 1 영역의 상기 제 2 도전층의 폭은 상기 제 1 영역 이외의 영역의 상기 제 2 도전층의 폭보다 작고,
    상기 연결부는:
    상기 제 1 도전층과 동일한 층으로 형성되고 상기 제 1 도전층과 동일한 재료를 포함하는 제 4 도전층;
    상기 제 2 도전층과 동일한 층으로 형성되고 상기 제 2 도전층과 동일한 재료를 포함하는 제 5 도전층; 및
    상기 제 1 투명 도전층과 동일한 재료를 포함하는 제 2 투명 도전층을 포함하고,
    상기 제 2 투명 도전층으로 형성된 전극 또는 배선은 상기 FPC에 전기적으로 접속되고,
    상기 제 5 도전층은 상기 제 2 투명 도전층의 하면에 접하는 영역을 포함하고,
    상기 제 4 도전층은 상기 제 5 도전층의 하면에 접하는 영역을 포함하는, 반도체 장치.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 화소 전극 위의 액정층을 추가로 포함하는, 반도체 장치.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 화소 전극 위의 발광층을 추가로 포함하는, 반도체 장치.
  5. 삭제
KR1020180017741A 2008-12-25 2018-02-13 반도체 장치 및 그 제작 방법 Active KR102165978B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020200128619A KR102303320B1 (ko) 2008-12-25 2020-10-06 반도체 장치 및 그 제작 방법

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2008-330258 2008-12-25
JP2008330258 2008-12-25

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020170017329A Division KR101831162B1 (ko) 2008-12-25 2017-02-08 반도체 장치 및 그 제작 방법

Related Child Applications (2)

Application Number Title Priority Date Filing Date
KR1020190017653A Division KR102132155B1 (ko) 2008-12-25 2019-02-15 반도체 장치 및 그 제작 방법
KR1020200128619A Division KR102303320B1 (ko) 2008-12-25 2020-10-06 반도체 장치 및 그 제작 방법

Publications (2)

Publication Number Publication Date
KR20180021033A KR20180021033A (ko) 2018-02-28
KR102165978B1 true KR102165978B1 (ko) 2020-10-15

Family

ID=42285442

Family Applications (8)

Application Number Title Priority Date Filing Date
KR1020090128728A Ceased KR20100075744A (ko) 2008-12-25 2009-12-22 반도체 장치 및 그 제작 방법
KR1020140148939A Expired - Fee Related KR101705015B1 (ko) 2008-12-25 2014-10-30 반도체 장치 및 그 제작 방법
KR1020160036632A Expired - Fee Related KR101707438B1 (ko) 2008-12-25 2016-03-28 반도체 장치 및 그 제작 방법
KR1020170017329A Expired - Fee Related KR101831162B1 (ko) 2008-12-25 2017-02-08 반도체 장치 및 그 제작 방법
KR1020180017741A Active KR102165978B1 (ko) 2008-12-25 2018-02-13 반도체 장치 및 그 제작 방법
KR1020190017653A Active KR102132155B1 (ko) 2008-12-25 2019-02-15 반도체 장치 및 그 제작 방법
KR1020200128619A Active KR102303320B1 (ko) 2008-12-25 2020-10-06 반도체 장치 및 그 제작 방법
KR1020210118526A Active KR102491759B1 (ko) 2008-12-25 2021-09-06 반도체 장치 및 그 제작 방법

Family Applications Before (4)

Application Number Title Priority Date Filing Date
KR1020090128728A Ceased KR20100075744A (ko) 2008-12-25 2009-12-22 반도체 장치 및 그 제작 방법
KR1020140148939A Expired - Fee Related KR101705015B1 (ko) 2008-12-25 2014-10-30 반도체 장치 및 그 제작 방법
KR1020160036632A Expired - Fee Related KR101707438B1 (ko) 2008-12-25 2016-03-28 반도체 장치 및 그 제작 방법
KR1020170017329A Expired - Fee Related KR101831162B1 (ko) 2008-12-25 2017-02-08 반도체 장치 및 그 제작 방법

Family Applications After (3)

Application Number Title Priority Date Filing Date
KR1020190017653A Active KR102132155B1 (ko) 2008-12-25 2019-02-15 반도체 장치 및 그 제작 방법
KR1020200128619A Active KR102303320B1 (ko) 2008-12-25 2020-10-06 반도체 장치 및 그 제작 방법
KR1020210118526A Active KR102491759B1 (ko) 2008-12-25 2021-09-06 반도체 장치 및 그 제작 방법

Country Status (5)

Country Link
US (8) US8114720B2 (ko)
JP (9) JP5503275B2 (ko)
KR (8) KR20100075744A (ko)
CN (2) CN101764091B (ko)
TW (6) TWI641119B (ko)

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8114720B2 (en) * 2008-12-25 2012-02-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8105887B2 (en) * 2009-07-09 2012-01-31 International Business Machines Corporation Inducing stress in CMOS device
KR20170046186A (ko) 2009-09-16 2017-04-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 전자 기기
JP5466933B2 (ja) * 2009-12-03 2014-04-09 株式会社ジャパンディスプレイ 薄膜トランジスタおよびその製造方法
KR102023126B1 (ko) * 2010-07-05 2019-09-20 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 이의 제조방법
JP5846789B2 (ja) * 2010-07-29 2016-01-20 株式会社半導体エネルギー研究所 半導体装置
KR101208255B1 (ko) * 2010-09-17 2012-12-04 삼성전기주식회사 전자종이 표시장치
TWI476931B (zh) * 2010-10-21 2015-03-11 友達光電股份有限公司 薄膜電晶體與具有此薄膜電晶體的畫素結構
JP5647860B2 (ja) * 2010-10-28 2015-01-07 富士フイルム株式会社 薄膜トランジスタおよびその製造方法
JP5959296B2 (ja) * 2011-05-13 2016-08-02 株式会社半導体エネルギー研究所 半導体装置およびその製造方法
CN102655095B (zh) * 2011-06-01 2014-10-15 京东方科技集团股份有限公司 薄膜晶体管及阵列基板的制造方法
KR102447866B1 (ko) 2011-09-29 2022-09-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR20140056392A (ko) * 2011-09-29 2014-05-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
DE112012004307B4 (de) 2011-10-14 2017-04-13 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
KR20130040706A (ko) 2011-10-14 2013-04-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
JP5793058B2 (ja) * 2011-10-28 2015-10-14 株式会社Ｊｏｌｅｄ 表示パネル、表示装置および電子機器
JP5925711B2 (ja) 2013-02-20 2016-05-25 浜松ホトニクス株式会社 検出器、ｐｅｔ装置及びｘ線ｃｔ装置
CN103558719A (zh) 2013-11-12 2014-02-05 深圳市华星光电技术有限公司 像素结构及其制作方法
CN103730475B (zh) * 2013-12-26 2016-08-31 京东方科技集团股份有限公司 一种阵列基板及其制造方法、显示装置
CN104155818A (zh) * 2014-07-22 2014-11-19 京东方科技集团股份有限公司 一种阵列基板及显示面板
JP6657181B2 (ja) * 2015-03-25 2020-03-04 パイオニア株式会社 発光装置
US10509008B2 (en) * 2015-04-29 2019-12-17 Taiwan Semiconductor Manufacturing Co., Ltd. Biological device and biosensing method thereof
KR102381647B1 (ko) * 2015-10-29 2022-04-04 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
JP6234642B1 (ja) * 2016-03-18 2017-11-22 三菱電機株式会社 薄膜トランジスタ、薄膜トランジスタ基板、液晶表示装置および薄膜トランジスタの製造方法
JP6190915B2 (ja) * 2016-04-20 2017-08-30 浜松ホトニクス株式会社 検出器、ｐｅｔ装置及びｘ線ｃｔ装置
CN105932027A (zh) * 2016-06-03 2016-09-07 京东方科技集团股份有限公司 一种显示基板及其制备方法、显示装置
US10700011B2 (en) * 2016-12-07 2020-06-30 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming an integrated SIP module with embedded inductor or package
JP7325167B2 (ja) * 2017-03-16 2023-08-14 富士電機株式会社 半導体装置の製造方法
CN108962879A (zh) * 2017-05-22 2018-12-07 联华电子股份有限公司 电容器及其制造方法
JP7029907B2 (ja) * 2017-09-07 2022-03-04 株式会社ジャパンディスプレイ 表示装置
KR102446344B1 (ko) 2017-11-16 2022-09-22 삼성디스플레이 주식회사 표시 장치 및 배선의 제조 방법
JP7056274B2 (ja) * 2018-03-19 2022-04-19 株式会社リコー 電界効果型トランジスタの製造方法
CN111902855B (zh) * 2018-03-26 2022-02-18 夏普株式会社 显示装置的制造方法以及显示装置
CN110911382B (zh) * 2018-09-14 2021-06-25 群创光电股份有限公司 天线装置
KR102019935B1 (ko) * 2018-12-21 2019-11-04 엘지디스플레이 주식회사 박막트랜지스터를 구비한 엑스레이 검출기
GB2584898B (en) * 2019-06-20 2024-05-08 Flexenable Tech Limited Semiconductor devices
US11476282B2 (en) * 2019-08-09 2022-10-18 Sharp Kabushiki Kaisha Active matrix substrate and method for manufacturing same
CN114077112B (zh) * 2020-08-20 2025-03-11 元太科技工业股份有限公司 电泳显示装置及其制作方法
TWI871767B (zh) * 2023-09-14 2025-02-01 速博思股份有限公司 具有縫隙微隔間結構的電泳式顯示器
CN117497543B (zh) * 2023-10-24 2025-09-09 Tcl华星光电技术有限公司 阵列基板以及显示面板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005535147A (ja) * 2002-08-30 2005-11-17 シャープ株式会社 薄膜トランジスタ、液晶表示装置、薄膜トランジスタの製造方法および液晶表示装置の製造方法
JP2007123861A (ja) * 2005-09-29 2007-05-17 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2007250804A (ja) * 2006-03-15 2007-09-27 Samsung Electronics Co Ltd 薄膜トランジスタ基板及びその製造方法
JP2007311826A (ja) * 2000-08-28 2007-11-29 Sharp Corp アクティブマトリクス基板及びその製造方法ならびに表示装置
KR100848084B1 (ko) * 2001-03-12 2008-07-24 삼성전자주식회사 박막 트랜지스터 기판 및 그의 제조 방법과 액정 표시장치

Family Cites Families (212)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59224251A (ja) 1983-06-02 1984-12-17 Yuji Nakajima 研摩装置
JPS6068432U (ja) 1983-10-15 1985-05-15 オーバル機器工業株式会社 ガス流量計用圧力補正装置
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0829805B2 (ja) 1988-01-21 1996-03-27 村田機械株式会社 自動倉庫
JPH0213928A (ja) 1988-07-01 1990-01-18 Sharp Corp 薄膜トランジスタアレイ
JPH0812358B2 (ja) 1988-07-08 1996-02-07 シャープ株式会社 薄膜トランジスタアレイ
JPH03138980A (ja) 1989-10-25 1991-06-13 Hitachi Ltd 薄膜トランジスタ
JP2585118B2 (ja) 1990-02-06 1997-02-26 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
EP0445535B1 (en) 1990-02-06 1995-02-01 Sel Semiconductor Energy Laboratory Co., Ltd. Method of forming an oxide film
JPH04105210A (ja) 1990-08-27 1992-04-07 Fujitsu Ten Ltd 磁気テープ装置
JP2871101B2 (ja) 1990-12-12 1999-03-17 富士通株式会社 薄膜トランジスタマトリックス
KR960010723B1 (ko) 1990-12-20 1996-08-07 가부시끼가이샤 한도오따이 에네루기 겐큐쇼 전기광학장치
JP2990232B2 (ja) 1990-12-20 1999-12-13 株式会社半導体エネルギー研究所 液晶電気光学装置
JPH0561069A (ja) 1991-09-04 1993-03-12 Mitsubishi Electric Corp マトリクス形液晶表示装置
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JPH07110493B2 (ja) 1992-04-28 1995-11-29 有限会社協同工業所 遠心成形コンクリート製品の内周面加工処理装置
JPH05341313A (ja) * 1992-06-05 1993-12-24 Toshiba Corp アクティブマトリクス型液晶表示素子
JPH0618929A (ja) 1992-07-03 1994-01-28 Sharp Corp アクティブマトリクス基板の製造方法
JPH07110493A (ja) 1993-10-13 1995-04-25 Oki Electric Ind Co Ltd アクティブマトリクス型液晶パネル
JP2901499B2 (ja) 1994-07-20 1999-06-07 日本電気株式会社 アクティブマトリクス基板
JP2900229B2 (ja) 1994-12-27 1999-06-02 株式会社半導体エネルギー研究所 半導体装置およびその作製方法および電気光学装置
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
US5631473A (en) * 1995-06-21 1997-05-20 General Electric Company Solid state array with supplemental dielectric layer crossover structure
JPH11505377A (ja) 1995-08-03 1999-05-18 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 半導体装置
US5847410A (en) 1995-11-24 1998-12-08 Semiconductor Energy Laboratory Co. Semiconductor electro-optical device
KR0181781B1 (ko) 1995-12-30 1999-05-01 구자홍 액정표시장치의 배열기판 및 그 제조방법
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP3226836B2 (ja) * 1997-06-26 2001-11-05 日本電気株式会社 液晶表示装置及びその製造方法
JP4027465B2 (ja) * 1997-07-01 2007-12-26 株式会社半導体エネルギー研究所 アクティブマトリクス型表示装置およびその製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP3975014B2 (ja) * 1998-11-20 2007-09-12 株式会社アドバンスト・ディスプレイ 液晶表示装置の製造方法
US6469317B1 (en) * 1998-12-18 2002-10-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
US8158980B2 (en) * 2001-04-19 2012-04-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a pixel matrix circuit that includes a pixel TFT and a storage capacitor
US6639244B1 (en) * 1999-01-11 2003-10-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
US6777716B1 (en) * 1999-02-12 2004-08-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device and method of manufacturing therefor
JP4220627B2 (ja) 1999-08-04 2009-02-04 日東電工株式会社 偏光部材及び液晶表示装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
US6825488B2 (en) 2000-01-26 2004-11-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2001257350A (ja) 2000-03-08 2001-09-21 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
TW504846B (en) 2000-06-28 2002-10-01 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
TW518442B (en) * 2000-06-29 2003-01-21 Au Optronics Corp Thin film transistor liquid crystal display and its manufacture method
JP4570278B2 (ja) 2000-08-28 2010-10-27 シャープ株式会社 アクティブマトリクス基板
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
JP2002110996A (ja) 2000-09-29 2002-04-12 Sharp Corp アクティブマトリクス基板および液晶表示装置
JP2002111008A (ja) * 2000-10-04 2002-04-12 Canon Inc 薄膜トランジスタアレー
JP4083379B2 (ja) * 2000-11-09 2008-04-30 シャープ株式会社 液晶表示装置及びその製造方法
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP2003029293A (ja) 2001-07-13 2003-01-29 Minolta Co Ltd 積層型表示装置及びその製造方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
EP1443130B1 (en) 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP2003156764A (ja) * 2001-11-20 2003-05-30 Matsushita Electric Ind Co Ltd 薄膜トランジスタアレイ基板の製造方法およびそれを備える液晶表示装置
KR100825102B1 (ko) * 2002-01-08 2008-04-25 삼성전자주식회사 박막 트랜지스터 기판 및 그 제조 방법
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
KR20040009816A (ko) 2002-07-26 2004-01-31 삼성전자주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR100866976B1 (ko) 2002-09-03 2008-11-05 엘지디스플레이 주식회사 액정표시장치용 어레이기판과 제조방법
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
US8514340B2 (en) 2002-11-08 2013-08-20 Lg Display Co., Ltd. Method of fabricating array substrate having double-layered patterns
KR100883769B1 (ko) 2002-11-08 2009-02-18 엘지디스플레이 주식회사 액정표시장치용 어레이기판 제조방법
JP4984369B2 (ja) 2002-12-10 2012-07-25 株式会社ジャパンディスプレイイースト 画像表示装置及びその製造方法
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
KR101054819B1 (ko) 2003-06-24 2011-08-05 엘지디스플레이 주식회사 횡전계 방식 액정표시장치용 어레이기판과 그 제조방법
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
TWI312319B (en) * 2003-08-28 2009-07-21 Toppan Forms Co Ltd Audio message transfer sheet and manufacturing method thereof, audio information output sheet and audio information component
JP4483235B2 (ja) 2003-09-01 2010-06-16 カシオ計算機株式会社 トランジスタアレイ基板の製造方法及びトランジスタアレイ基板
JP2005108912A (ja) 2003-09-29 2005-04-21 Quanta Display Japan Inc 液晶表示装置とその製造方法
WO2005048353A1 (en) 2003-11-14 2005-05-26 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing liquid crystal display device
JP2005215434A (ja) 2004-01-30 2005-08-11 Fujitsu Display Technologies Corp 表示装置用基板の製造方法及びそれを用いた表示装置の製造方法
JP2005250448A (ja) 2004-02-05 2005-09-15 Sharp Corp 電子素子、表示素子及びその製造方法
CN100504553C (zh) * 2004-02-06 2009-06-24 三星电子株式会社 薄膜晶体管阵列面板及包括该薄膜晶体管阵列面板的液晶显示器
JP2005227538A (ja) * 2004-02-13 2005-08-25 Chi Mei Electronics Corp 大画面および高精細のディスプレイに対応したアレイ基板およびその製造方法
KR101127889B1 (ko) 2004-02-17 2012-03-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박막 트랜지스터, 표시장치 및 그것들의 제조 방법
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
KR20070116889A (ko) 2004-03-12 2007-12-11 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 아몰퍼스 산화물 박막의 기상성막방법
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
WO2006022259A1 (ja) * 2004-08-24 2006-03-02 Sharp Kabushiki Kaisha アクティブマトリクス基板およびそれを備えた表示装置
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
KR100659061B1 (ko) 2004-09-20 2006-12-19 삼성에스디아이 주식회사 유기 박막 트랜지스터 및 이를 구비한 평판표시장치
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
AU2005302964B2 (en) 2004-11-10 2010-11-04 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
EP1810335B1 (en) 2004-11-10 2020-05-27 Canon Kabushiki Kaisha Light-emitting device
KR100939998B1 (ko) 2004-11-10 2010-02-03 캐논 가부시끼가이샤 비정질 산화물 및 전계 효과 트랜지스터
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
KR101133757B1 (ko) * 2004-11-25 2012-04-09 삼성전자주식회사 액정 표시 장치
KR101112547B1 (ko) * 2005-01-18 2012-03-13 삼성전자주식회사 박막 트랜지스터 표시판 및 박막 트랜지스터 표시판의제조 방법
JP2006201217A (ja) 2005-01-18 2006-08-03 Seiko Epson Corp 配線基板、電気光学装置及び電子機器
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI481024B (zh) 2005-01-28 2015-04-11 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
JP2006215086A (ja) 2005-02-01 2006-08-17 Sharp Corp アクティブマトリクス基板およびそれを備えた表示装置
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
JP5117667B2 (ja) 2005-02-28 2013-01-16 カシオ計算機株式会社 薄膜トランジスタパネル
JP2006245031A (ja) 2005-02-28 2006-09-14 Casio Comput Co Ltd 薄膜トランジスタパネル
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
JP4887647B2 (ja) 2005-03-31 2012-02-29 凸版印刷株式会社 薄膜トランジスタ装置の製造方法
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP4105210B2 (ja) 2005-05-23 2008-06-25 シャープ株式会社 アクティブマトリクス基板、表示装置および画素欠陥修正方法
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7588970B2 (en) 2005-06-10 2009-09-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
EP1998374A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
EP1933293A4 (en) 2005-10-05 2009-12-23 Idemitsu Kosan Co TFT SUBSTRATE AND METHOD FOR MANUFACTURING A TFT SUBSTRATE
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
JP2007119386A (ja) 2005-10-27 2007-05-17 Nec Tokin Corp インドール誘導体三量体の精製方法、該生成された三量体を含む電極活物質及び該電極活物質の製造方法並びにそれを用いた電気化学セル
KR101397571B1 (ko) 2005-11-15 2014-05-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 그의 제조방법
JP5089139B2 (ja) 2005-11-15 2012-12-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7615495B2 (en) 2005-11-17 2009-11-10 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method of the same
JP2007165860A (ja) 2005-11-17 2007-06-28 Semiconductor Energy Lab Co Ltd 表示装置及びその作製方法
US8094256B2 (en) * 2005-11-24 2012-01-10 Sharp Kabushiki Kaisha Active matrix substrate, a liquid crystal panel, a display device, a television receiver, and methods of correcting and producing the substrate and panel
JP5250929B2 (ja) 2005-11-30 2013-07-31 凸版印刷株式会社 トランジスタおよびその製造方法
JP2007157916A (ja) 2005-12-02 2007-06-21 Idemitsu Kosan Co Ltd Ｔｆｔ基板及びｔｆｔ基板の製造方法
JP4395659B2 (ja) 2005-12-20 2010-01-13 株式会社フューチャービジョン 液晶表示装置とその製造方法
US8212953B2 (en) 2005-12-26 2012-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
KR20070080130A (ko) 2006-02-06 2007-08-09 삼성전자주식회사 박막 트랜지스터 기판과 이를 포함하는 액정 표시 장치
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5110803B2 (ja) 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
JP2007286150A (ja) * 2006-04-13 2007-11-01 Idemitsu Kosan Co Ltd 電気光学装置、並びに、電流制御用ｔｆｔ基板及びその製造方法
JP2007294709A (ja) * 2006-04-26 2007-11-08 Epson Imaging Devices Corp 電気光学装置、電子機器、および電気光学装置の製造方法
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
KR20070115370A (ko) 2006-06-02 2007-12-06 삼성전자주식회사 개구율이 향상된 표시 장치 및 그 제조 방법
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
KR100846974B1 (ko) * 2006-06-23 2008-07-17 베이징 보에 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 Ｔｆｔ ｌｃｄ 어레이 기판 및 그 제조 방법
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
KR20080021863A (ko) 2006-09-05 2008-03-10 삼성전자주식회사 표시 기판 및 이의 제조 방법
JP4946286B2 (ja) 2006-09-11 2012-06-06 凸版印刷株式会社 薄膜トランジスタアレイ、それを用いた画像表示装置およびその駆動方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5145676B2 (ja) * 2006-09-15 2013-02-20 凸版印刷株式会社 薄膜トランジスタおよびその製造方法
JP4235921B2 (ja) * 2006-09-21 2009-03-11 株式会社フューチャービジョン 液晶表示パネルの製造方法および液晶表示パネル
JP4348644B2 (ja) 2006-09-26 2009-10-21 セイコーエプソン株式会社 薄膜トランジスタ、電気光学装置および電子機器
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140984A (ja) 2006-12-01 2008-06-19 Sharp Corp 半導体素子、半導体素子の製造方法、及び表示装置
JP2007134730A (ja) 2006-12-01 2007-05-31 Semiconductor Energy Lab Co Ltd 表示装置
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
JP5305630B2 (ja) * 2006-12-05 2013-10-02 キヤノン株式会社 ボトムゲート型薄膜トランジスタの製造方法及び表示装置の製造方法
KR20080052107A (ko) 2006-12-07 2008-06-11 엘지전자 주식회사 산화물 반도체층을 구비한 박막 트랜지스터
KR101363555B1 (ko) 2006-12-14 2014-02-19 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
JP2008152084A (ja) * 2006-12-19 2008-07-03 Mitsubishi Electric Corp 表示装置の製造方法及び表示装置
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
KR20080068240A (ko) * 2007-01-18 2008-07-23 삼성전자주식회사 박막 트랜지스터 기판의 제조 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR101312259B1 (ko) 2007-02-09 2013-09-25 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
KR100858088B1 (ko) 2007-02-28 2008-09-10 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법
JP5121254B2 (ja) * 2007-02-28 2013-01-16 キヤノン株式会社 薄膜トランジスタおよび表示装置
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP5286826B2 (ja) 2007-03-28 2013-09-11 凸版印刷株式会社 薄膜トランジスタアレイ、薄膜トランジスタアレイの製造方法、およびアクティブマトリスクディスプレイ
JP2008276212A (ja) 2007-04-05 2008-11-13 Fujifilm Corp 有機電界発光表示装置
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
JP2008310312A (ja) 2007-05-17 2008-12-25 Fujifilm Corp 有機電界発光表示装置
KR101334182B1 (ko) * 2007-05-28 2013-11-28 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터의 제조방법
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US7611930B2 (en) 2007-08-17 2009-11-03 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing display device
KR101375831B1 (ko) * 2007-12-03 2014-04-02 삼성전자주식회사 산화물 반도체 박막 트랜지스터를 이용한 디스플레이 장치
JP5395415B2 (ja) 2007-12-03 2014-01-22 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
JP5292066B2 (ja) * 2007-12-05 2013-09-18 株式会社半導体エネルギー研究所 表示装置
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
KR101496215B1 (ko) * 2008-03-17 2015-02-27 삼성디스플레이 주식회사 박막 트랜지스터 기판과 이의 제조 방법
TWI875442B (zh) 2008-07-31 2025-03-01 日商半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
US8945981B2 (en) 2008-07-31 2015-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI518800B (zh) 2008-08-08 2016-01-21 半導體能源研究所股份有限公司 半導體裝置的製造方法
KR101889287B1 (ko) 2008-09-19 2018-08-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
KR101762112B1 (ko) 2008-09-19 2017-07-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정표시장치
US8114720B2 (en) * 2008-12-25 2012-02-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWM485258U (zh) * 2014-04-07 2014-09-01 Hsiang Chuan Machinery Co Ltd 多邊形立體織帶

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007311826A (ja) * 2000-08-28 2007-11-29 Sharp Corp アクティブマトリクス基板及びその製造方法ならびに表示装置
KR100848084B1 (ko) * 2001-03-12 2008-07-24 삼성전자주식회사 박막 트랜지스터 기판 및 그의 제조 방법과 액정 표시장치
JP2005535147A (ja) * 2002-08-30 2005-11-17 シャープ株式会社 薄膜トランジスタ、液晶表示装置、薄膜トランジスタの製造方法および液晶表示装置の製造方法
JP2007123861A (ja) * 2005-09-29 2007-05-17 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2007250804A (ja) * 2006-03-15 2007-09-27 Samsung Electronics Co Ltd 薄膜トランジスタ基板及びその製造方法

Also Published As

Publication number Publication date
JP2014168061A (ja) 2014-09-11
JP6419914B2 (ja) 2018-11-07
KR20200117963A (ko) 2020-10-14
TWI687749B (zh) 2020-03-11
US10720451B2 (en) 2020-07-21
TW202024761A (zh) 2020-07-01
CN101764091B (zh) 2014-05-07
JP2010170108A (ja) 2010-08-05
KR20170018864A (ko) 2017-02-20
JP2019021933A (ja) 2019-02-07
JP6193925B2 (ja) 2017-09-06
KR20190018657A (ko) 2019-02-25
TW201603253A (zh) 2016-01-16
JP2022058520A (ja) 2022-04-12
TWI641119B (zh) 2018-11-11
US8114720B2 (en) 2012-02-14
US8878175B2 (en) 2014-11-04
JP6724103B2 (ja) 2020-07-15
KR20180021033A (ko) 2018-02-28
US20200335525A1 (en) 2020-10-22
TW201717368A (zh) 2017-05-16
US20220037368A1 (en) 2022-02-03
TW201041048A (en) 2010-11-16
JP5782539B2 (ja) 2015-09-24
US20170373172A1 (en) 2017-12-28
CN101764091A (zh) 2010-06-30
KR20160037876A (ko) 2016-04-06
US20120268682A1 (en) 2012-10-25
KR20210112288A (ko) 2021-09-14
US20150037944A1 (en) 2015-02-05
KR101707438B1 (ko) 2017-02-16
US11996416B2 (en) 2024-05-28
US20120119214A1 (en) 2012-05-17
JP2020174187A (ja) 2020-10-22
JP2024001143A (ja) 2024-01-09
KR102303320B1 (ko) 2021-09-23
US20190157307A1 (en) 2019-05-23
KR102491759B1 (ko) 2023-01-27
TW201928483A (zh) 2019-07-16
JP2015222827A (ja) 2015-12-10
US20100167464A1 (en) 2010-07-01
KR102132155B1 (ko) 2020-07-09
CN103872062A (zh) 2014-06-18
US9768280B2 (en) 2017-09-19
TWI709802B (zh) 2020-11-11
TWI665791B (zh) 2019-07-11
US10483290B2 (en) 2019-11-19
KR20100075744A (ko) 2010-07-05
JP7007430B2 (ja) 2022-01-24
JP2022105511A (ja) 2022-07-14
KR101831162B1 (ko) 2018-04-04
US8237167B2 (en) 2012-08-07
TWI574391B (zh) 2017-03-11
US11158654B2 (en) 2021-10-26
TW201843820A (zh) 2018-12-16
JP5503275B2 (ja) 2014-05-28
KR20140144160A (ko) 2014-12-18
TWI525705B (zh) 2016-03-11
JP7064062B2 (ja) 2022-05-09
CN103872062B (zh) 2017-01-11
JP2018011064A (ja) 2018-01-18
KR101705015B1 (ko) 2017-02-09

Similar Documents

Publication Publication Date Title
KR102491759B1 (ko) 반도체 장치 및 그 제작 방법
JP7681171B2 (ja) 表示装置
KR102159147B1 (ko) 반도체 장치의 제작 방법

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
PA0107 Divisional application

St.27 status event code: A-0-1-A10-A18-div-PA0107

St.27 status event code: A-0-1-A10-A16-div-PA0107

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

AMND Amendment
P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E601 Decision to refuse application
PE0601 Decision on rejection of patent

St.27 status event code: N-2-6-B10-B15-exm-PE0601

X091 Application refused [patent]
AMND Amendment
P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

PX0901 Re-examination

St.27 status event code: A-2-3-E10-E12-rex-PX0901

PX0601 Decision of rejection after re-examination

St.27 status event code: N-2-6-B10-B17-rex-PX0601

X091 Application refused [patent]
J201 Request for trial against refusal decision
PA0107 Divisional application

St.27 status event code: A-0-1-A10-A18-div-PA0107

St.27 status event code: A-0-1-A10-A16-div-PA0107

PJ0201 Trial against decision of rejection

St.27 status event code: A-3-3-V10-V11-apl-PJ0201

J301 Trial decision

Free format text: TRIAL NUMBER: 2019101000536; TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20190215

Effective date: 20191121

PJ1301 Trial decision

St.27 status event code: A-3-3-V10-V15-crt-PJ1301

Decision date: 20191121

Appeal event data comment text: Appeal Kind Category : Appeal against decision to decline refusal, Appeal Ground Text : 2018 0017741

Appeal request date: 20190215

Appellate body name: Patent Examination Board

Decision authority category: Office appeal board

Decision identifier: 2019101000536

PS0901 Examination by remand of revocation

St.27 status event code: A-6-3-E10-E12-rex-PS0901

S901 Examination by remand of revocation
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

AMND Amendment
P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

PS0601 Decision to reject again after remand of revocation

St.27 status event code: N-3-6-B10-B17-rex-PS0601

S601 Decision to reject again after remand of revocation
X091 Application refused [patent]
AMND Amendment
E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

PX0901 Re-examination

St.27 status event code: A-2-3-E10-E12-rex-PX0901

GRNO Decision to grant (after opposition)
PS0701 Decision of registration after remand of revocation

St.27 status event code: A-3-4-F10-F13-rex-PS0701

PX0701 Decision of registration after re-examination

St.27 status event code: A-3-4-F10-F13-rex-PX0701

X701 Decision to grant (after re-examination)
A107 Divisional application of patent
PA0107 Divisional application

St.27 status event code: A-0-1-A10-A18-div-PA0107

St.27 status event code: A-0-1-A10-A16-div-PA0107

PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

U11 Full renewal or maintenance fee paid

Free format text: ST27 STATUS EVENT CODE: A-4-4-U10-U11-OTH-PR1001 (AS PROVIDED BY THE NATIONAL OFFICE)

Year of fee payment: 6