[go: up one dir, main page]

CN108962879A - 电容器及其制造方法 - Google Patents

电容器及其制造方法 Download PDF

Info

Publication number
CN108962879A
CN108962879A CN201710364072.8A CN201710364072A CN108962879A CN 108962879 A CN108962879 A CN 108962879A CN 201710364072 A CN201710364072 A CN 201710364072A CN 108962879 A CN108962879 A CN 108962879A
Authority
CN
China
Prior art keywords
electrode
layer
dielectric
conductor layer
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710364072.8A
Other languages
English (en)
Inventor
任柏翰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
United Microelectronics Corp
Original Assignee
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by United Microelectronics Corp filed Critical United Microelectronics Corp
Priority to CN201710364072.8A priority Critical patent/CN108962879A/zh
Priority to US15/619,108 priority patent/US10600568B2/en
Publication of CN108962879A publication Critical patent/CN108962879A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H10W44/601—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1272—Semiconductive ceramic capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors (thin- or thick-film circuits; capacitors without a potential-jump or surface barrier specially adapted for integrated circuits, details thereof, multistep manufacturing processes therefor)
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/01—Manufacture or treatment
    • H10D1/041—Manufacture or treatment of capacitors having no potential barriers
    • H10D1/042—Manufacture or treatment of capacitors having no potential barriers using deposition processes to form electrode extensions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/692—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/692—Electrodes
    • H10D1/711—Electrodes having non-planar surfaces, e.g. formed by texturisation
    • H10D1/716—Electrodes having non-planar surfaces, e.g. formed by texturisation having vertical extensions
    • H10W20/496—

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开一种电容器及其制造方法，该电容器包括第一电极、介电质以及第二电极。第一电极位于介电层上。介电质覆盖第一电极的侧壁与顶面。第二电极覆盖介电质与介电层，其中第二电极于介电层上的正投影面积大于第一电极于介电层上的正投影面积。本发明的电容器具有良好信赖度。

Description

电容器及其制造方法
技术领域
本发明涉及一种半导体结构及其制造方法，且特别是涉及一种电容器及其制造方法。
背景技术
在集成电路中，电容器包括金属氧化物半导体(MOS)电容器、PN接合电容器、多晶硅-绝缘体-多晶硅(PIP)电容器以及金属-绝缘体-金属(metal-insulating-metal,MIM)电容器。在所列举的多种电容器中，除了MIM电容器外，都至少有一电极是由单晶硅或多晶硅所构成，当施加偏压于单晶硅或多晶硅电极上时，有可能会在其上产生空乏区，使得电容器的操作电压不稳定，而导致电容值无法维持在同一标准。
MIM电容器具有较低的电位系数(VCC)以及较低的温度系数(TCC)，因此已广泛运用于集成电路中。然而，随着半导体元件尺寸不断缩小，如何提升MIM电容器的信赖度，使其具有更高的击穿电压(breakdown voltage，BVD)及更长的时间相依介电层击穿(timedependent dielectric breakdown，TDDB)，实为目前研发人员亟欲解决的议题之一。
发明内容
为解决上述问题，本发明提供一种具有良好信赖度的电容器及其制造方法。
本发明的一实施例提供一种电容器，其包括第一电极、介电质以及第二电极。第一电极位于介电层上。介电质覆盖第一电极的侧壁与顶面。第二电极覆盖介电质与介电层，其中第二电极于介电层上的正投影面积大于第一电极于介电层上的正投影面积。
在本发明一实施例中，还包括第一导体层和第二导体层，分别位于介电层的相对两侧，其中第一导体层和第二导体层分别电连接于第一电极和第二电极。
在本发明的一实施例中，第一电极或第二电极为第M层导体层，第一导体层为第M-1层导体层，第二导体层为第M+1层导体层，其中M≥2。
在本发明一实施例中，还包括第一介层窗和第二介层窗，其中第一介层窗位于第二电极上且与第二导体层和第二电极电连接，第二介层窗位于介电层中且与第一导体层和第一电极电连接。
在本发明一实施例中，第二电极于介电层上的正投影面积大于介电质于介电层上的正投影面积。
本发明的另一实施例提供一种电容器，其包括第一电极、介电质、第二电极以及第一介层窗。第一电极位于介电层上。介电质覆盖第一电极的侧壁与顶面。第二电极覆盖介电质和介电层。第一介层窗与第二电极电连接，且第一介层窗位于第二电极上未与第一电极重叠处。
在本发明一实施例中，第一介层窗未与介电质重叠。
在本发明一实施例中，介电质还位于介电层的部分表面。
在本发明一实施例中，还包括第二介层窗，位于介电层中且与第一电极电连接。
在本发明一实施例中，还包括第一导体层和第二导体层，分别位于介电层的相对两侧，其中第一导体层和第二导体层分别电连接于第二介层窗和第一介层窗。
在本发明一实施例中，第一电极或第二电极为第M层导体层，第一导体层为第M-1层导体层，第二导体层为第M+1层导体层，其中M≥2。
在本发明一实施例中，第一电极的厚度范围为至
本发明的一实施例提供一种电容器的制造方法，其包括以下步骤。在介电层上形成第一电极材料层。图案化第一电极材料层，以形成第一电极。在于介电层和第一电极上覆盖介电质材料。图案化介电质材料，以于第一电极的顶面和侧壁上形成介电质。在介电质上覆盖第二电极。
在本发明一实施例中，在介电质上覆盖第二电极之后，还包括于第二电极上形成第一介层窗。
在本发明一实施例中，第一介层窗位于第二电极上未与第一电极重叠处。
在本发明一实施例中，第一介层窗未与介电质重叠。
在本发明一实施例中，在介电层上形成第一电极材料之前，还包括于介电层中形成第二介层窗，其中第二介层窗与第一电极电连接。
在本发明一实施例中，还包括以下步骤。在形成介电层之前，形成第一导体层。在形成第一介层窗之后，形成第二导体层，其中第一导体层电连接第一电极，第二导体层电连接第二电极。
在本发明一实施例中，第一电极或第二电极为第M层导体层，第一导体层为第M-1层导体层，第二导体层为第M+1层导体层，其中M≥2且第M+1层导体层为顶层。
在本发明一实施例中，形成第二电极的方法包括以下步骤。在介电质以及介电层上形成第二电极材料层。以介电层为蚀刻停止层，图案化第二电极材料层，以于介电质上覆盖第二电极。
基于上述，本发明上述实施例所提出的电容器及其制造方法中，由于第二电极于介电层上的正投影面积大于第一电极于介电层上的正投影面积，故在介电质上形成第二电极的制作工艺中，介电质不会受到图案化制作工艺的影响而受到损伤，进而提升电容器的信赖度。除此之外，本发明上述实施例所提出的电容器及其方法还可通过将第一介层窗设置于第二电极上未与第一电极重叠处，避免介电质直接承受第一介层窗正下方所产生的较密电力线，使得电容器不易烧坏，进而提升电容器的信赖度。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附的附图作详细说明如下。
附图说明
图1A至图1H为依照本发明一实施例的电容器的制造方法的剖视图；
图2为依照本发明一实施例的电容器的上视图。
符号说明
10：衬底
100、112：介电层
102：第一电极材料层
103、109、111、117：图案化光刻胶层
102a：第一电极
104a、104b、114a、114b：介层窗
106a：第一导体层
106b、110b、116b：导体层
108：介电质材料层
108a：介电质
110：第二电极材料层
110a：第二电极
116：第二导体材料层
116a：第二导体层
118：电容器
R1：电容区
R2：非电容区
θ：夹角
具体实施方式
参照本实施例的附图以更全面地阐述本发明。然而，本发明也可以各种不同的形式体现，而不应限于本文中所述的实施例。附图中的层与区域的厚度会为了清楚起见而放大。相同或相似的参考号码表示相同或相似的元件，以下段落将不再一一赘述。
图1A至图1H为依照本发明一实施例的电容器的制造方法的剖视图。图2为依照本发明一实施例的电容器的上视图，其省略了位于第二电极上的介电层及第二导体层，以清楚地表示第一电极、介电质、第二电极以及第一介层窗之间的相对位置。
请参照图1A，提供衬底10。衬底10包括电容区R1以及非电容区R2。非电容区R2例如是逻辑电路区或存储单元区。衬底10包括半导体衬底。半导体衬底例如是掺杂硅衬底、未掺杂硅衬底或绝缘体上覆硅(SOI)衬底。掺杂硅衬底可以为P型掺杂、N型掺杂或其组合。在一些实施例中，衬底10还包括内层介电层及/或接触窗，但本发明不以此为限。在另一些实施例中，衬底10包括内层介电层及/或接触窗，且还包括金属层间介电层(IMD)、多重金属内连线的导体层及/或介层窗。
衬底10中具有第一导体层106a和导体层106b。第一导体层106a位于电容区R1，导体层106b位于非电容区R2。第一导体层106a及导体层106b例如是金属、金属合金、金属氮化物、金属硅化物或其组合。在一些示范实施例中，金属与金属合金例如是铜(Cu)、铝(Al)、钛(Ti)、钽(Ta)、钨(W)、铂(Pt)、铬(Cr)、钼(Mo)或其合金。金属氮化物例如是氮化钛、氮化钨、氮化钽、氮化硅钽(TaSiN)、氮化硅钛(TiSiN)、氮化硅钨(WSiN)或其组合。金属硅化物例如是硅化钨、硅化钛、硅化钴、硅化锆、硅化铂、硅化钼、硅化铜、硅化镍或其组合。第一导体层106a及导体层106b的形成方法例如是原子层沉积法(ALD)、化学气相沉积法(CVD)、物理气相沉积法(PVD)或其组合。在一些实施例中，第一导体层106a及导体层106b为多重金属内连线的多个导体层其中之一。举例来说，第一导体层106a及导体层106b为多重金属内连线的第M-1层导体层(或金属层)，其中M≥2，且第一导体层106a及导体层106b不为多重金属内连线的最顶层。在另一些实施例中，第一导体层106a及导体层106b也可以不是多重金属内连线的多个导体层。
请继续参照图1A，在衬底10与第一导体层106a及导体层106b上形成介电层100。介电层100例如为金属层间介电层(IMD)。介电层100的材料例如是介电材料。介电材料例如是氧化硅、四乙氧基硅氧烷(TEOS)氧化硅、氮化硅、氮氧化硅、无掺杂硅玻璃(USG)、硼磷硅玻璃(BPSG)、磷硅玻璃(PSG)、介电常数低于4的低介电常数材料或其组合。低介电常数材料例如是氟掺杂硅玻璃(FSG)、硅倍半氧化物、芳香族碳氢化合物(Aromatic hydrocarbon)、有机硅酸盐玻璃、聚对二甲苯(Parylene)、氟化聚合物(Fluoro-Polymer)、聚芳醚(Poly(arylethers))、多孔聚合物(Porous polymer)或其组合。硅倍半氧化物例如是氢硅倍半氧化物(Hydrogen silsesquioxnane，HSQ)、甲基硅倍半氧化物(Methyl silsesquioxane，MSQ)或混合有机硅烷聚合物(Hybrido-organo siloxane polymer，HOSP)。芳香族碳氢化合物例如是SiLK。有机硅酸盐玻璃例如是碳黑(black diamond，BD)、3MS或4MS。氟化聚合物例如是PFCB、CYTOP、Teflon。聚芳醚例如是PAE-2或FLARE。多孔聚合物例如是XLK、Nanofoam、Awrogel或Coral。介电层100的形成方法例如是ALD、CVD、SOG或其组合。
接着，在介电层100中形成介层窗104a及介层窗104b。介层窗104a(又称为第二介层窗)位于电容区R1，电连接第一导体层106a。介层窗104b位于非电容区R2，电连接导体层106b。介层窗104a、104b的材料例如是导体材料。导体材料例如是金属、金属合金、金属氮化物、金属硅化物或其组合。在一些示范实施例中，金属与金属合金例如Cu、Al、Ti、Ta、W、Pt、Cr、Mo或其合金。金属氮化物例如是氮化钛、氮化钨、氮化钽、氮化硅钽、氮化硅钛、氮化硅钨或其组合。金属硅化物例如是硅化钨、硅化钛、硅化钴、硅化锆、硅化铂、硅化钼、硅化铜、硅化镍或其组合。前述导体材料的形成方法例如是ALD、CVD、PVD或其组合。介层窗104a、104b的形成方法例如是通过光刻蚀刻的方式在介电层100中形成多个介层孔，此介层孔分别暴露相对应的部分第一导体层106a及导体层106b，接着，在多个介层孔中填入导体材料。
请继续参照图1A，于介电层100上形成第一电极材料层102。第一电极材料层102材料例如是导体材料。导体材料例如是金属、金属合金、金属氮化物、金属硅化物或其组合。在一些示范实施例中，金属与金属合金例如Cu、Al、Ti、Ta、W、Pt、Cr、Mo或其合金。金属氮化物例如是氮化钛、氮化钨、氮化钽、氮化硅钽、氮化硅钛、氮化硅钨或其组合。金属硅化物例如是硅化钨、硅化钛、硅化钴、硅化锆、硅化铂、硅化钼、硅化铜、硅化镍或其组合。第一电极材料层102的形成方法例如是ALD、CVD、PVD或其组合。
请同时参照图1A及图1B，图案化第一电极材料层102，以于电容区R1的介电层100上形成第一电极102a。第一电极102a通过介层窗104a(又称为第二介层窗)与第一导体层106a电连接。在一些实施例中，图案化第一电极材料层102的方法可以是在第一电极材料层102上形成图案化光刻胶层103。接着，移除图案化光刻胶层103所暴露的第一电极材料层102，以形成第一电极102a。之后，移除图案化光刻胶层103。移除图案化光刻胶层103所暴露的第一电极材料层102的方法可以采用蚀刻，例如是干蚀刻、湿蚀刻或其组合。移除图案化光刻胶层的方法例如是灰化制作工艺(Ash)。在一些实施例中，第一电极102a的厚度范围为至由于第一电极102a的厚度相当薄，表面粗糙度较小(即表面较为平坦)，使得后续形成在其上方的介电质108a不会因第一电极102a的表面过于粗糙而导致介电质108a的局部厚度较薄，从而降低电容器的击穿电压。在一些实施例中，第一电极102a的侧壁可以具有锥度(taper)(如虚线所示)。举例来说，第一电极102a的侧壁与介电层100表面的夹角θ小于90度。如此一来，在后续制作工艺中，介电质材料层108可良好地覆盖于第一电极102a的侧壁与顶面(即阶梯覆盖率佳)，避免阶梯覆盖率不佳而影响电容器的击穿电压。
在一些实施例中，第一电极102a并非多重金属内连线的多个导体层的其中之一。在另一些实施例中，第一电极102a也可以是多重金属内连线的多个导体层其中之一。举例来说，当第一导体层106a及导体层106b为多重金属内连线的第M-1层导体层，则第一电极102a可以多重金属内连线的第M层导体层(或金属层)，且第一电极102a不为多重金属内连线的最顶层。
请参照图1C，在介电层100和第一电极102a上覆盖介电质材料层108。在一些实施例中，介电质材料层108共形地(conformally)形成于介电层100和第一电极102a上。介电质材料层108的材料例如是氧化物、氮化物、氮氧化物或高介电常数材料(high-K)。在一些示范实施例中，介电质材料层108的材料可以是氧化硅、氮化硅、氮氧化硅、氧化硅-氮化硅-氧化硅(ONO)、介电常数大于4、大于7或甚至是大于10的高介电常数材料或其组合。高介电常数材料例如是金属氧化物。举例来说，金属氧化物可以是稀土金属氧化物，例如氧化铪(hafnium oxide，HfO2)、硅酸铪氧化合物(hafnium silicon oxide，HfSiO)、硅酸铪氮氧化合物(hafnium silicon oxynitride，HfSiON)、氧化铝(aluminum oxide，Al2O3)、氧化钇(yttrium oxide,Y2O3)氧化镧(lanthanum oxide，La2O3)、铝酸镧(lanthanum aluminumoxide，LaAlO)、氧化钽(tantalum oxide，Ta2O5)、氧化锆(zirconium oxide，ZrO2)、硅酸锆氧化合物(zirconium silicon oxide，ZrSiO4)、锆酸铪(hafnium zirconium oxide，HfZrO)、锶铋钽氧化物(strontium bismuth tantalate，SrBi2Ta2O9，SBT)或其组合。介电质材料层108的形成方法例如是ALD、CVD或其组合。
请同时参照图1C及图1D，图案化介电质材料层108，以形成介电质108a。介电质108a至少覆盖第一电极102a的顶面和侧壁。在一些实施例中，介电质108a除了覆盖第一电极102a的顶面和侧壁，还可延伸覆盖于介电层100的部分表面上(如图1D所示)。在一些实施例中，图案化介电质材料层108的方法可以是在介电质材料层108上形成图案化光刻胶层109。接着，移除图案化光刻胶层109所暴露的介电质材料层108(例如是位于非电容区R2的第一电极材料层102)，以形成介电质108a。之后，移除图案化光刻胶层109。移除图案化光刻胶层109所暴露的介电质材料层108的方法可以采用蚀刻，例如是干蚀刻、湿蚀刻或其组合。移除图案化光刻胶层109的方法例如是灰化制作工艺。
请参照图1E，于介电质108a以及介电层100上形成第二电极材料层110。第二电极材料层110的材料例如是导体材料。导体材料例如是金属、金属合金、金属氮化物、金属硅化物或其组合。在一些示范实施例中，金属与金属合金例如Cu、Al、Ti、Ta、W、Pt、Cr、Mo或其合金。金属氮化物例如是氮化钛、氮化钨、氮化钽、氮化硅钽、氮化硅钛、氮化硅钨或其组合。金属硅化物例如是硅化钨、硅化钛、硅化钴、硅化锆、硅化铂、硅化钼、硅化铜、硅化镍或其组合。第二电极材料层110的形成方法例如是ALD、CVD、PVD或其组合。在一些实施例中，第二电极材料层110可以为多层结构。举例来说，由下而上(即，从靠近介电质108a至远离介电质108a的方向)，第二电极材料层110依序包括粘着层(glue layer)、金属层以及抗反射层(ARC)。粘着层可提升金属层与介电质108a之间的附着力，其材料例如是钛、氮化钛、钽、氮化钽或其组合。金属层的材料例如是Al。抗反射层可减少反射光的产生，因此，在后续图案化第二电极材料层110的制作工艺中，形成于第二电极材料层110上的图案化光刻胶111不会因为曝光时的反射而造成解析度下降。抗反射层的材料例如是钛、氮化钛或其组合。
请同时参照图1E与图1F，图案化第二电极材料层110，以分别在电容区R1形成第二电极110a，并于非电容区R2形成导体层110b。举例来说，图案化第二电极材料层110以形成第二电极110a的方法可以是先于第二电极材料层110上形成图案化光刻胶层111。接着，以介电层100为蚀刻停止层，进行蚀刻制作工艺，以移除图案化光刻胶层111所暴露的第二电极材料层110。之后，移除图案化光刻胶层111。移除图案化光刻胶层111所暴露的第二电极材料层110的方法可以采用蚀刻，例如是干蚀刻、湿蚀刻或其组合。移除图案化光刻胶层111的方法例如是灰化制作工艺。
如图1F及图2所示，在一些实施例中，第二电极110a覆盖介电质108a与部分介电层100，使得第二电极110a于介电层100上的正投影面积大于第一电极102a于介电层100上的正投影面积(如图2所示)。在另一些实施例中，第二电极110a于介电层100上的正投影面积还可大于介电质108a于介电层100上的正投影面积(如图2所示)。因此，在移除图案化光刻胶层111所暴露的第二电极材料层110的蚀刻制作工艺中，可以以介电层100做为蚀刻停止层，而非以介电质108a当做蚀刻停止层，因此介电质108a不会在第二电极材料层110的图案化过程中受到蚀刻制作工艺的影响而受到损伤，进而提升电容器的信赖度。
除此之外，在一些实施例中，介电质108a延伸覆盖于介电层100的部分表面上。在图案化第二电极材料层110的蚀刻制作工艺中，纵使是以延伸覆盖于介电层100的部分表面上的介电质108a(覆盖于第一电极102a顶面和侧壁以外的介电质108a)做为蚀刻停止层，然而由于此部分的介电质108a并非有效介电质(不是位于第二电极110a以及第一电极102a之间)，故不会影响电容器的信赖度。
此外，在一些实施例中，第二电极110a也可以是多重金属内连线的多个导体层其中之一。举例来说，当第一导体层106a及导体层106b为多重金属内连线的第M-1层导体层，则第二电极110a为多重金属内连线的第M层导体层，且第二电极110a不为多重金属内连线的最顶层。也就是说，在一些实施例中，第二电极110a或第一电极102a可为多重金属内连线的第M层导体层。在另一些实施例中，第二电极110a并非为多重金属内连线的多个导体层其中之一。
请参照图1G，在介电层100以及第二电极110a上覆盖介电层112。介电层112的材料例如是介电材料。介电材料例如是氧化硅、四乙氧基硅氧烷(TEOS)氧化硅、氮化硅、氮氧化硅、无掺杂硅玻璃(USG)、硼磷硅玻璃(BPSG)、磷硅玻璃(PSG)、介电常数低于4的低介电常数材料或其组合。低介电常数材料例如是氟掺杂硅玻璃(FSG)、硅倍半氧化物、芳香族碳氢化合物(Aromatic hydrocarbon)、有机硅酸盐玻璃、聚对二甲苯(Parylene)、氟化聚合物(Fluoro-Polymer)、聚芳醚(Poly(arylethers))、多孔聚合物(Porous polymer)或其组合。硅倍半氧化物例如是氢硅倍半氧化物(Hydrogen silsesquioxnane，HSQ)、甲基硅倍半氧化物(Methyl silsesquioxane，MSQ)或混合有机硅烷聚合物(Hybrido-organo siloxanepolymer，HOSP)。芳香族碳氢化合物例如是SiLK。有机硅酸盐玻璃例如是碳黑(blackdiamond，BD)、3MS或4MS。氟化聚合物例如是PFCB、CYTOP、Teflon。聚芳醚例如是PAE-2或FLARE。多孔聚合物例如是XLK、Nanofoam、Awrogel或Coral。介电层112的形成方法例如是ALD、CVD、SOG或其组合。
接着，在介电层112中形成介层窗114a以及介层窗114b。介层窗114a(又称为第一介层窗)位于电容区R1，电连接第二电极110a。介层窗114b位于非电容区R2，电连接导体层110b。介层窗114a、114b的材料例如是导体材料。导体材料例如是金属、金属合金、金属氮化物、金属硅化物或其组合。在一些示范实施例中，金属与金属合金例如Cu、Al、Ti、Ta、W、Pt、Cr、Mo或其合金。金属氮化物例如是氮化钛、氮化钨、氮化钽、氮化硅钽、氮化硅钛、氮化硅钨或其组合。金属硅化物例如是硅化钨、硅化钛、硅化钴、硅化锆、硅化铂、硅化钼、硅化铜、硅化镍或其组合。介层窗114a、114b的形成方法例如是通过光刻蚀刻的方式在介电层112中形成多个介层孔，此介层孔分别暴露相对应的部分第二电极110a以及部分导体层110b，接着，在多个介层孔中填入导体材料。
如图2所示，在一些实施例中，介层窗114a(即第一介层窗)位于第二电极110a上未与第一电极102a重叠处。在另一些实施例中，介层窗114a位于第二电极110a上未与第一电极102a以及介电质108a重叠处。如此一来，当施加电压于介层窗114时，可避免覆盖于第一电极102a顶面的介电质108a直接承受第一介层窗114a正下方所产生的较密电力线，使得电容器不易烧坏，进而提升电容器的信赖度。
另外，请参照图1H，由于第一电极102a通过在其下方先形成的介层窗104a(即第二介层窗)以及第一导体层106a来连接至外部线路，因此无需形成穿过介电层112以及介电质108a的介层窗以连接第一电极102a，故可避免介电质108a受到损坏而造成电容器的击穿电压下降。更详言之，若要于介电层112以及介电质108a中形成用来连接第一电极102a的介层窗，则需在形成介电层112之前，先图案化第二电极110a，以在第二电极110a中形成裸露出介电质108a的开口。然而，图案化第二电极110a的蚀刻制作工艺是以介电质108a为蚀刻停止层。为了确保开口可以裸露出介电质108a，通常会过度蚀刻介电质108a。然而，介电质108a会因过度蚀刻受到损伤(例如厚度变薄)，而损伤处会因边穗电场(fringe field)效应，导致电容器的击穿电压下降。
请继续参照图1G，在介电层112上形成第二导电材料层116。第二导体材料层116例如是金属、金属合金、金属氮化物、金属硅化物或其组合。在一些示范实施例中，金属与金属合金例如Cu、Al、Ti、Ta、W、Pt、Cr、Mo或其合金。金属氮化物例如是氮化钛、氮化钨、氮化钽、氮化硅钽、氮化硅钛、氮化硅钨或其组合。金属硅化物例如是硅化钨、硅化钛、硅化钴、硅化锆、硅化铂、硅化钼、硅化铜、硅化镍或其组合。第二导电材料层116的形成方法例如是ALD、CVD、PVD或其组合。
请参照图1G以及图1H，图案化第二导电材料层116，以于介电层112上形成第二导体层116a以及导体层116b。第二导体层116a位于电容区R1，且通过介层窗114a与第二电极110a电连接。导体层116b位于非电容区R2，且通过介层窗114b与导体层110b电连接。在一些实施例中，图案化第二导电材料层116以形成第二导体层116a以及导体层116b的方法可以是先于第二导电材料层116上形成图案化光刻胶层117。接着，移除图案化光刻胶层117所暴露的第二导电材料层116。之后，移除图案化光刻胶层117。移除图案化光刻胶层117所暴露的第二导电材料层116的方法可以采用蚀刻，例如是干蚀刻、湿蚀刻或其组合。移除图案化光刻胶层117的方法例如是灰化制作工艺。
在一些实施例中，第二导体层116a及导体层116b也可以是多重金属内连线的多个导体层其中之一。举例来说，当第一导体层106a及导体层106b为多重金属内连线的第M-1层导体层，且第一电极102a或第二电极110a为多重金属内连线的第M层导体层，则第二导体层116a及导体层116b可以是多重金属内连线的第M+1层导体层(或金属层)，其中M≥2。在一些实施例中，多重金属内连线的第M+1层导体层为最顶层。在一些实施例中，第二导体层116a及导体层116b并非多重金属内连线的多个导体层其中之一。
请同时参照图1H以及图2，电容器118包括第一电极102a、介电质108a以及第二电极110a。第一电极102a位于介电层100上。介电质108a覆盖第一电极102a的侧壁与顶面。第二电极110a覆盖介电质108a和介电层110。第二电极110a于介电层100上的正投影面积大于第一电极102a于介电层100上的正投影面积。在一些实施例中，第二电极110a于介电层100上的正投影面积还可大于介电质108a于介电层100上的正投影面积。另外，在一实施例中，电容器118还可包括介层窗114a(又称为第一介层窗)，其位于第二电极110a上未与第一电极102a重叠处，并且电连接于第二电极110a。在另一些实施例中，介层窗114a(又称为第一介层窗)还可以是位于第二电极110a上未与第一电极102a以及介电质108a重叠处。
除此之外，在一实施例中，电容器118还可包括介层窗104a(又称为第二介层窗)。介层窗104a位于介电层100中，并且电连接第一电极102a。换句话说，介层窗104a和介层窗114a分别位于第一电极102a、介电质108a以及第二电极110a的相对两侧。
另外，在一实施例中，电容器118还可包括第一导体层106a以及第二导体层116a。第一导体层106a位于衬底10中，并且通过介层窗104a而电连接第一电极102a；而第二导体层116a位于介电层112上，并且通过介层窗114a而电连接第二电极110a。换句话说，第一导体层106a以及第二导体层116a不仅位于第一电极102a、介电质108a以及第二电极110a的相对两侧，还位于介电层100的相对两侧。
综上所述，上述实施例所述的电容器及其制造方法中，中，由于第二电极于介电层上的正投影面积大于第一电极于介电层上的正投影面积，故在介电质上形成第二电极的制作工艺中，介电质不会受到图案化制作工艺的影响而受到损伤，进而提升电容器的信赖度。除此之外，上述实施例所提出的电容器及其方法还可通过将第一介层窗设置于第二电极上未与第一电极重叠处，避免介电质直接承受第一介层窗正下方所产生的较密电力线，使得电容器不易烧坏，进而提升电容器的信赖度。另外，第一介层窗还可设置在第二电极上未与第一电极以及介电质重叠处，以进一步提升电容器的信赖度。
虽然结合以上实施公开了本发明，然而其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，可作些许的更动与润饰，故本发明的保护范围应当以附上的权利要求书所界定的为准。

Claims (20)

1.一种电容器，其特征在于，包括：
第一电极，位于介电层上；
介电质，覆盖所述第一电极的侧壁与顶面；以及
第二电极，覆盖所述介电质与所述介电层，其中所述第二电极于所述介电层上的正投影面积大于所述第一电极于所述介电层上的正投影面积。
2.根据权利要求1所述的电容器，还包括第一导体层和第二导体层，分别位于所述介电层的相对两侧，其中所述第一导体层和所述第二导体层分别电连接于所述第一电极和所述第二电极。
3.根据权利要求2所述的电容器，其特征在于，所述第一电极或所述第二电极为第M层导体层，所述第一导体层为第M-1层导体层，所述第二导体层为第M+1层导体层，其中M≥2。
4.根据权利要求2所述的电容器，还包括第一介层窗和第二介层窗，其中所述第一介层窗位于所述第二电极上且与所述第二导体层及所述第二电极电连接，所述第二介层窗位于所述介电层中且与所述第一导体层及所述第一电极电连接。
5.根据权利要求1所述的电容器，其特征在于，所述第二电极于所述介电层上的正投影面积大于所述介电质于所述介电层上的正投影面积。
6.一种电容器，其特征在于，包括：
第一电极，位于介电层上；
介电质，覆盖所述第一电极的侧壁与顶面；
第二电极，覆盖所述介电质和所述介电层；以及
第一介层窗，与所述第二电极电连接，且所述第一介层窗位于所述第二电极上未与所述第一电极重叠处。
7.根据权利要求6所述的电容器，其特征在于，所述第一介层窗未与所述介电质重叠。
8.根据权利要求6所述的电容器，其特征在于，所述介电质还位于所述介电层的部分表面。
9.根据权利要求6所述的电容器，还包括第二介层窗，位于所述介电层中且与所述第一电极电连接。
10.根据权利要求9所述的电容器，还包括第一导体层和第二导体层，分别位于所述介电层的相对两侧，其中所述第一导体层和所述第二导体层分别电连接于所述第二介层窗和所述第一介层窗。
11.根据权利要求10所述的电容器，其特征在于，所述第一电极或所述第二电极为第M层导体层，所述第一导体层为第M-1层导体层，所述第二导体层为第M+1层导体层，其中M≥2。
12.根据权利要求6所述的电容器，其特征在于，所述第一电极的厚度范围为至
13.一种电容器的制造方法，其特征在于，包括：
在介电层上形成第一电极材料层；
图案化所述第一电极材料层，以形成第一电极；
在所述介电层和所述第一电极上覆盖介电质材料；
图案化所述介电质材料，以于所述第一电极的顶面和侧壁上形成介电质；以及
在所述介电质上覆盖第二电极。
14.根据权利要求13所述的电容器的制造方法，其特征在于，在所述介电质上覆盖所述第二电极之后，还包括于所述第二电极上形成第一介层窗。
15.根据权利要求14所述的电容器的制造方法，其特征在于，所述第一介层窗位于所述第二电极上未与所述第一电极重叠处。
16.根据权利要求15所述的电容器的制造方法，其特征在于，所述第一介层窗未与所述介电质重叠。
17.根据权利要求14所述的电容器的制造方法，其特征在于，在所述介电层上形成第一电极材料之前，还包括于所述介电层中形成第二介层窗，其中所述第二介层窗与所述第一电极电连接。
18.根据权利要求14所述的电容器的制造方法，还包括：
在形成所述介电层之前，形成第一导体层；以及
在形成所述第一介层窗之后，形成第二导体层，
其中所述第一导体层电连接所述第一电极，所述第二导体层电连接所述第二电极。
19.根据权利要求18所述的电容器的制造方法，其特征在于，所述第一电极或所述第二电极为第M层导体层，所述第一导体层为第M-1层导体层，所述第二导体层为第M+1层导体层，其中M≥2且第M+1层导体层为顶层。
20.根据权利要求18所述的电容器的制造方法，其特征在于，形成所述第二电极的方法包括：
在所述介电质以及所述介电层上形成第二电极材料层；以及
以所述介电层为蚀刻停止层，图案化所述第二电极材料层，以于所述介电质上覆盖第二电极。
CN201710364072.8A 2017-05-22 2017-05-22 电容器及其制造方法 Pending CN108962879A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201710364072.8A CN108962879A (zh) 2017-05-22 2017-05-22 电容器及其制造方法
US15/619,108 US10600568B2 (en) 2017-05-22 2017-06-09 Capacitor and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710364072.8A CN108962879A (zh) 2017-05-22 2017-05-22 电容器及其制造方法

Publications (1)

Publication Number Publication Date
CN108962879A true CN108962879A (zh) 2018-12-07

Family

ID=64272742

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710364072.8A Pending CN108962879A (zh) 2017-05-22 2017-05-22 电容器及其制造方法

Country Status (2)

Country Link
US (1) US10600568B2 (zh)
CN (1) CN108962879A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115565481A (zh) * 2022-09-29 2023-01-03 Tcl华星光电技术有限公司 显示背板及移动终端
CN118507538A (zh) * 2024-06-18 2024-08-16 松山湖材料实验室 半导体器件及其制备方法
TWI876344B (zh) * 2022-09-08 2025-03-11 台灣積體電路製造股份有限公司 半導體結構及其形成方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11189538B2 (en) * 2018-09-28 2021-11-30 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure with polyimide packaging and manufacturing method
CN111211092B (zh) * 2018-11-22 2023-02-17 中芯国际集成电路制造(北京)有限公司 半导体结构及其形成方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070085165A1 (en) * 2005-10-19 2007-04-19 Samsung Electronics Co., Ltd. Capacitor, semiconductor device including the capacitor and methods of fabricating the same
CN101055857A (zh) * 2006-04-14 2007-10-17 夏普株式会社 半导体器件及其制造方法
CN103872062A (zh) * 2008-12-25 2014-06-18 株式会社半导体能源研究所 半导体设备及其制造方法
CN105321931A (zh) * 2014-06-04 2016-02-10 瑞萨电子株式会社 半导体器件

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6593185B1 (en) 2002-05-17 2003-07-15 United Microelectronics Corp. Method of forming embedded capacitor structure applied to logic integrated circuit
KR100881488B1 (ko) * 2007-09-06 2009-02-05 주식회사 동부하이텍 Ｍｉｍ 캐패시터를 갖는 반도체 소자 및 그의 제조방법
US9966427B2 (en) * 2016-05-13 2018-05-08 Taiwan Semiconductor Manufacturing Co., Ltd. Metal-insulator-metal (MIM) capacitor with an electrode scheme for improved manufacturability and reliability
US20180083588A1 (en) * 2016-09-19 2018-03-22 Qualcomm Incorporated Electrode wrap-around capacitors for radio frequency (rf) applications

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070085165A1 (en) * 2005-10-19 2007-04-19 Samsung Electronics Co., Ltd. Capacitor, semiconductor device including the capacitor and methods of fabricating the same
CN101055857A (zh) * 2006-04-14 2007-10-17 夏普株式会社 半导体器件及其制造方法
CN103872062A (zh) * 2008-12-25 2014-06-18 株式会社半导体能源研究所 半导体设备及其制造方法
CN105321931A (zh) * 2014-06-04 2016-02-10 瑞萨电子株式会社 半导体器件

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI876344B (zh) * 2022-09-08 2025-03-11 台灣積體電路製造股份有限公司 半導體結構及其形成方法
CN115565481A (zh) * 2022-09-29 2023-01-03 Tcl华星光电技术有限公司 显示背板及移动终端
CN115565481B (zh) * 2022-09-29 2024-06-04 Tcl华星光电技术有限公司 显示背板及移动终端
CN118507538A (zh) * 2024-06-18 2024-08-16 松山湖材料实验室 半导体器件及其制备方法
CN118507538B (zh) * 2024-06-18 2025-03-28 松山湖材料实验室 半导体器件及其制备方法

Also Published As

Publication number Publication date
US10600568B2 (en) 2020-03-24
US20180337000A1 (en) 2018-11-22

Similar Documents

Publication Publication Date Title
US10109793B2 (en) Bottom electrode for RRAM structure
US8298902B2 (en) Interconnect structures, methods for fabricating interconnect structures, and design structures for a radiofrequency integrated circuit
CN100420023C (zh) 半导体器件及其制造方法
US9012297B2 (en) Methods of forming moisture barrier capacitors in semiconductor components
US9761655B1 (en) Stacked planar capacitors with scaled EOT
US20150295020A1 (en) Mim capacitor structure
CN101740573B (zh) 半导体器件
CN108962879A (zh) 电容器及其制造方法
TWI636576B (zh) 嵌入式金屬－絕緣體－金屬（ｍｉｍ）電容器
US12308309B2 (en) Semiconductor device with integrated metal-insulator-metal capacitors
TW201840006A (zh) 導體-絕緣體-導體電容器及其製造方法
US20250338515A1 (en) Semiconductor device with integrated metal-insulator-metal capacitors
CN118943128B (zh) 金属-绝缘体-金属电容及其形成方法
US11239164B2 (en) Semiconductor device with metal plug having rounded top surface
CN101213641B (zh) 半导体器件中的mim电容和用于该mim电容的方法
CN113380899A (zh) 半导体结构、晶体管和形成晶体管器件的方法
US20250359079A1 (en) Mim capacitor and method of forming the same
US10497773B2 (en) Method to improve MIM device performance
US12027574B2 (en) Resistor structure
KR20060114056A (ko) 평판형 금속-절연체-금속 캐패시터의 제조방법
KR20080108697A (ko) 커패시터의 형성 방법 및 반도체 소자의 제조방법
CN115377053B (zh) 半导体器件及其形成方法
US20250040159A1 (en) Metal-insulator-metal capacitor structure and method form forming same
CN117135913A (zh) 具有可编程部件的半导体元件的制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20181207

RJ01 Rejection of invention patent application after publication