[go: up one dir, main page]

KR101800803B1 - 식각액 및 전자소자 제조방법 - Google Patents

식각액 및 전자소자 제조방법 Download PDF

Info

Publication number
KR101800803B1
KR101800803B1 KR1020100118966A KR20100118966A KR101800803B1 KR 101800803 B1 KR101800803 B1 KR 101800803B1 KR 1020100118966 A KR1020100118966 A KR 1020100118966A KR 20100118966 A KR20100118966 A KR 20100118966A KR 101800803 B1 KR101800803 B1 KR 101800803B1
Authority
KR
South Korea
Prior art keywords
semiconductor layer
weight
etchant
transition metal
electronic device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020100118966A
Other languages
English (en)
Other versions
KR20110074430A (ko
Inventor
박귀홍
이기범
조삼영
구병수
최정헌
Original Assignee
주식회사 동진쎄미켐
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 동진쎄미켐 filed Critical 주식회사 동진쎄미켐
Priority to CN201080058576.3A priority Critical patent/CN102666780B/zh
Priority to PCT/KR2010/008941 priority patent/WO2011078512A2/ko
Priority to JP2012545844A priority patent/JP2013516064A/ja
Priority to TW099145515A priority patent/TW201139740A/zh
Publication of KR20110074430A publication Critical patent/KR20110074430A/ko
Application granted granted Critical
Publication of KR101800803B1 publication Critical patent/KR101800803B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C09K13/04—Etching, surface-brightening or pickling compositions containing an inorganic acid
    • C09K13/08—Etching, surface-brightening or pickling compositions containing an inorganic acid containing a fluorine compound
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • H10P50/00—

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Weting (AREA)
  • Thin Film Transistor (AREA)

Abstract

전자소자의 금속전극과 진성반도체층 사이에 배치된 도핑된 반도체층을 상기 진성반도체층에 대하여 선택적으로 식각하는 식각액으로서, 전이금속 및/또는 전이금속염; 및 불산 및/또는 불소를 포함하는 무기염;을 포함하는 식각액이 제시된다.

Description

식각액 및 전자소자 제조방법{Etchant and method for preparing electronic device}
식각액 및 상기 식각액을 사용하는 전자소자 제조방법에 관한 것이다.
전자소자의 일종인 박막트랜지스터(thin film transistor)는 액정표시장치(liquid crystal display) 또는 유기발광표시장치(organic light emitting display) 등과 같은 평판표시장치에서 스위칭 소자로서 사용된다. 박막트랜지스터는 예를 들어 도 1f에 도시된 구조를 가질 수 있다. 도 1f에서 절연기판(10) 상에 게이트 전극(2)이 배치되고, 게이트 전극(2) 상에 게이트 절연층(3)이 배치되고, 게이트 절연층(3) 상에 일반적으로 도핑되지 않은 진성반도체층인 채널층(4)이 배치되고, 상기 채널층(4) 상에 일반적으로 도핑된 반도체층인 오믹콘택층(5a, 5b)이 배치되고, 상기 오믹콘택층(5) 상에 드레인/소스 전극(6a, 6b)이 배치된다.
도 1f의 이격된 드레인/소스 전극(6a, 6b) 및 이격된 오믹콘택층(5a, 5b)은 도 1d에서 전극층(6) 및 오믹콘택층(5)을 순차적으로 식각함에 의하여 얻어진다. 전극층(6)의 식각에는 습식 식각이 사용되고, 오믹콘택층(5)의 식각에는 건식 식각이 사용된다. 따라서, 제조 공정이 복잡하다.
종래의 식각액은 오믹콘택층(5)보다 게이트 절연층(3), 절연기판(10), 채널층(4) 등에 대하여 더 높은 식각 성능을 나타내었다. 따라서, 오믹콘택층(5)의 식각에 습식 식각이 적용되지 못하였다.
본 발명의 한 측면은 새로운 조성을 가지는 식각액을 제공하는 것이다.
본 발명의 다른 측면은 상기 식각액을 사용하는 전자소자 제조방법을 제공하는 것이다.
본 발명의 한 측면에 따라
전자소자의 금속전극과 진성반도체층 사이에 배치된 도핑된 반도체층을 상기 진성반도체층에 대하여 선택적으로 식각하는 식각액으로서,
전이금속, 전이금속염 또는 이들의 혼합물; 및
불산, 불소를 포함하는 무기염 또는 이들의 혼합물;을 포함하는 식각액이 제공된다.
본 발명의 다른 한 측면에 따라,
전자소자의 금속전극과 진성반도체층 사이에 배치된 도핑된 반도체층을 상기 진성반도체층에 대하여 선택적으로 식각하는 단계를 포함하는 전자소자 제조방법으로서, 상기 식각 단계에 사용되는 식각액이
전이금속, 전이금속염 또는 이들의 혼합물; 및
불산, 불소를 포함하는 무기염 또는 이들의 혼합물;을 포함하는 전자소자 제조방법이 제공된다.
본 발명의 한 측면에 따른 식각액은 전자소자의 금속전극과 진성반도체층 사이에 배치된 도핑된 반도체층을 상기 진성반도체층에 대하여 선택적으로 식각함에 의하여 전자소자 제조공정의 단순화, 제조공정의 효율성 증대, 생산비 절감, 및/또는 전자소자의 성능향상이 가능하다.
도 1a 내지 1f는 예시적인 일구현예에 따른 박막트랜지스터 제조 공정을 설명하기 위한 단면도이다.
도 2는 평가예 1에서 사용된 박막트랜지스터에 대한 주사전자현미경 사진이다.
도 3은 실시예 1의 식각액으로 식각된 후의 박막트랜지스터에 대한 주사전자현미경 사진이다.
도 4은 실시예 2의 식각액으로 식각된 후의 박막트랜지스터에 대한 주사전자현미경 사진이다.
도 5은 실시예 3의 식각액으로 식각된 후의 박막트랜지스터에 대한 주사전자현미경 사진이다.
도 6은 실시예 4의 식각액으로 식각된 후의 박막트랜지스터에 대한 주사전자현미경 사진이다.
도 7은 실시예 5의 식각액으로 식각된 후의 박막트랜지스터에 대한 주사전자현미경 사진이다.
도 8은 실시예 6의 식각액으로 식각된 후의 박막트랜지스터에 대한 주사전자현미경 사진이다.
도 9은 실시예 7의 식각액으로 식각된 후의 박막트랜지스터에 대한 주사전자현미경 사진이다.
도 10은 실시예 8의 식각액으로 식각된 후의 박막트랜지스터에 대한 주사전자현미경 사진이다.
도 11은 실시예 9의 식각액으로 식각된 후의 박막트랜지스터에 대한 주사전자현미경 사진이다.
도 12은 실시예 10의 식각액으로 식각된 후의 박막트랜지스터에 대한 주사전자현미경 사진이다.
도 13은 실시예 11의 식각액으로 식각된 후의 박막트랜지스터에 대한 주사전자현미경 사진이다.
도 14은 실시예 12의 식각액으로 식각된 후의 박막트랜지스터에 대한 주사전자현미경 사진이다.
도 15은 실시예 13의 식각액으로 식각된 후의 박막트랜지스터에 대한 주사전자현미경 사진이다.
도 16은 실시예 14의 식각액으로 식각된 후의 박막트랜지스터에 대한 주사전자현미경 사진이다.
도 17은 실시예 15의 식각액으로 식각된 후의 박막트랜지스터에 대한 주사전자현미경 사진이다.
도 18은 실시예 16의 식각액으로 식각된 후의 박막트랜지스터에 대한 주사전자현미경 사진이다.
도 19는 비교예 1의 식각액으로 식각된 후의 박막트랜지스터에 대한 주사전자현미경 사진이다.
<도면의 주요 부분에 대한 부호의 설명>
2...게이트 전극 3...절연막
4...진성반도체층(채널층) 5, 5a, 5b...도핑된 반도체층(오믹 오믹콘택층)
6...금속층 10...절연기판
6a, 6b..소스/드레인 전극
이하에서 예시적인 일 구현예에 따른 식각액 및 상기 식각액을 사용하는 전자소자 제조방법에 관하여 더욱 상세히 설명한다.
예시적인 일 구현예에 따른 식각액은 전자소자의 금속전극과 진성반도체층 사이에 배치된 도핑된 반도체층을 상기 진성반도체층에 대하여 선택적으로 식각하는 식각액으로서, 전이금속, 전이금속염 또는 이들의 혼합물; 및 불산, 불소를 포함하는 무기염 또는 이들의 혼합물;을 포함한다.
상기 식각액에서 전이금속 또는 전이금속의 염에서 유래된 전이금속이온은 도핑된 반도체층에 대한 식각 속도를 선택적으로 향상시키는 역할을 한다. 따라서, 상기 진성반도체층에 대한 식각을 억제하면서 상기 도핑된 반도체층만을 선택적으로 식각시킬 수 있다. 상기 식각액은 상기 전자소자에 포함된 전극층, 전극절연층, 절연기판 등의 다른 층들에 대한 식각을 최소화하면서 도핑된 반도체층만을 선택적으로 식각할 수 있다.
이와 달리, 전이금속 또는 전이금속염이 없이 불산 또는 불소 등을 포함하는 종래의 식각액을 사용하면, 상기 도핑된 반도체층이 거의 식각되지 않으며, 오히려 전극층, 전극 절연층, 절연기판 등이 식각될 수 있다.
예를 들어, 상기 식각액에서 상기 전이금속, 전이금속염 또는 이들의 혼합물의 함량은 상기 식각액 총 중량을 기준으로 0.005 내지 30중량%일 수 있다. 예를 들어, 상기 전이금속, 전이금속염 또는 이들의 혼합물의 함량은 상기 식각액 총 중량을 기준으로 0.05 내지 20중량%일 수 있다. 예를 들어, 상기 전이금속, 전이금속염 또는 이들의 혼합물의 함량은 상기 식각액 총 중량을 기준으로 0.01 내지 10중량%일 수 있다.
예를 들어, 상기 식각액에서 상기 불산, 불소를 포함하는 무기염 또는 이들의 혼합물의 함량은 상기 식각액 총 중량을 기준으로 0.05 내지 30중량%일 수 있다. 예를 들어, 상기 불산, 불소를 포함하는 무기염 또는 이들의 혼합물의 함량은 상기 식각액 총 중량을 기준으로 0.05 내지 20중량%일 수 있다. 예를 들어, 상기 불산, 불소를 포함하는 무기염 또는 이들의 혼합물의 함량은 상기 식각액 총 중량을 기준으로 0.05 내지 10중량%일 수 있다.
예를 들어, 상기 식각액은 상기 전이금속, 전이금속염 또는 이들의 혼합물 0.005 내지 30 중량%; 상기 불산, 불소을 포함하는 무기염 또는 이들의 혼합물 0.05 내지 30 중량%; 및 물 40 내지 99.945중량%를 포함할 수 있다.
상기 식각액에서 상기 전이금속은 Sc, Ti, V, Cr, Mn, Fe, Co, Ni, Cu, Zn, Y, Zr, Nb, Mo, Tc, Ru, Rh, Pd, Ag, Cd, Hf, Ta, W, Re, Os, Ir, Pt, Au, Hg, 란탄족 원소, 및 악티늄족 원소로 이루어진 군에서 선택된 하나 이상일 수 있다. 예를 들어, 상기 전이금속은 Cu일 수 있다.
상기 식각액에서 상기 전이금속염은 Sc, Ti, V, Cr, Mn, Fe, Co, Ni, Cu, Zn, Y, Zr, Nb, Mo, Tc, Ru, Rh, Pd, Ag, Cd, Hf, Ta, W, Re, Os, Ir, Pt, Au, Hg, 란탄족 원소, 및 악티늄족 원소로 이루어진 군에서 선택된 1종 이상의 금속의 이온을 포함하는 전이금속염일 수 있다.
상기 식각액에서 상기 전이금속염은 CuSO4, Cu(NO3)2, CuO, (CH3CO2)2Cu, 구리글루코네이트(Copper Gluconate), CuCl, CuCl2, CuF2, Cu(OH)2, Cu2S, Fe(NO3)3, FeSO4, Ni(NO3)2, NiSO4, AgNO3, Ag2SO4, (CH3C02)2Co, (CH3CO2)2Pd, Pd(NO3)2, Rh(CH3CO2)2, Rh2O3 등으로 이루어진 군에서 선택된 하나 이상일 수 있다. 예를 들어, 상기 전이금속염은 CuSO4일 수 있다.
상기 식각액에서 상기 불소를 포함하는 무기염은 KF, LiF, NaF, RbF, CsF, MgF2, NH4F, H2SiF6, NaHF2, NH4F, NH4HF2, NH4BF4, KHF2, AlF3, HBF4등의 불소를 포함하는 무기염에서 선택된 하나 이상일 수 있다. 상기 불소를 포함하는 무기염은 불산과 혼합되어 사용될 수 있다.
예를 들어, 상기 식각액은 상기 구리 또는 구리염 0.01 내지 10 중량%, 상기 불산 또는 불소를 포함하는 무기염 0.05 내지 10 중량%, 및 물 80 내지 99.94 중량%를 포함할 수 있다.
예를 들어, 상기 식각액은 CuSO4 0.01 내지 10 중량%, HF 0.05 내지 10 중량%, 및 물 80 내지 99.94 중량%를 포함할 수 있다.
상기 식각액을 사용하여 제조되는 전자소자에서 상기 진성반도체층이 비정질 실리콘일 수 있다. 또한, 상기 도핑된 반도체층이 n-타입 도판트로 도핑된 비정질 실리콘일 수 있다. 예를 들어, 상기 도핑된 반도체층은 n+ 비정질 실리콘(n+a-Si:H)일 수 있다. 상기 n-타입 도판트는 실리콘보다 최외각 전자가 많은 주기율표 5A족 원소일 수 있다. 예를 들어, P, As, Sb 등일 수 있다. 상기 n-타입 도판트가 도핑되는 함량은 50몰% 미만일 수 있다.
상기 식각액을 사용하여 제조되는 전자소자는 박막트랜지스터일 수 있으나, 반드시 박막트랜지스터로 한정되지 않으며 당해 기술분야에서 사용될 수 있는 전자소자라면 모두 사용 가능하다.
상기 박막트랜지스터는 예를 들어 도 1f의 구조를 가질 수 있다. 도 1f에서 절연기판(10)은 유리일 수 있으나, 반드시 유리로 한정되지 않으며 폴리카보네이트, 수정 등 당해 기술분야에서 기판으로 사용될 수 있는 것이라면 모두 사용 가능하다. 도 1f에서 게이트 전극(2)은 몰리브데늄, 알루미늄, 니오브늄, 이들의 합금 등의 도전성 금속일 수 있으나, 반드시 금속으로 한정되지 않으며 당해 기술 분야에서 전극 재료로 사용될 수 있는 것이라면 모두 사용 가능하다. 도 1f에서 게이트 절연층(3)은 실리콘질화물(SiNx)일 수 있으나, 반드시 이들로 한정되는 것은 아니며 당해 기술분야에서 게이트 전극의 절연층으로 사용될 수 있는 것이라면 모두 사용 가능하다. 도 1f에서 반도체층 (4)은 도핑되지 않은 진성반도체층으로서 비정질 실리콘일 수 있으나, 반드시 비정질 실리콘으로 한정되지 않으면 당해 기술분야에서 진성반도체층으로 사용될 수 있는 것이라면 모두 사용가능하다. 도 1f에서 반도체층(4)은 박막트랜지스터에서 채널층의 역할을 한다. 도 1f에서 오믹콘택층(5a, 5b)는 n-타입 도판트로 도핑된 반도체층으로서 n+비정질실리콘일 수 있으나, 반드시 이것으로 한정되지 않으며 당해 기술분야에서 오믹콘택층으로서 역할을 수행할 수 있는 재료라면 모두 사용 가능하다.
본 발명의 다른 한 측면에 따른 전자소자 제조방법은 전자소자의 금속전극과 진성반도체층 사이에 배치된 도핑된 반도체층을 상기 진성반도체층에 대하여 선택적으로 식각하는 단계를 포함하며, 상기 식각 단계에 사용되는 식각액이 전이금속, 전이금속염 또는 이들의 혼합물; 및 불산, 불소을 포함하는 무기염 또는 이들의 혼합물;을 포함한다.
예를 들어, 상기 제조방법에 사용되는 식각액은 상기 전이금속, 전이금속염 또는 이들의 혼합물 0.005 내지 30 중량%; 상기 불산, 불소을 포함하는 무기염 또는 이들의 혼합물 0.05 내지 30 중량%; 및 물 40 내지 99.945중량%를 포함할 수 있다.
상기 제조방법에 사용되는 식각액에서 상기 전이금속은 Sc, Ti, V, Cr, Mn, Fe, Co, Ni, Cu, Zn, Y, Zr, Nb, Mo, Tc, Ru, Rh, Pd, Ag, Cd, Hf, Ta, W, Re, Os, Ir, Pt, Au, Hg, 란탄족 원소, 및 악티늄족 원소로 이루어진 군에서 선택된 하나 이상일 수 있다. 예를 들어, 상기 전이금속은 Cu일 수 있다.
상기 제조방법에 사용되는 식각액에서 상기 전이금속염은 Sc, Ti, V, Cr, Mn, Fe, Co, Ni, Cu, Zn, Y, Zr, Nb, Mo, Tc, Ru, Rh, Pd, Ag, Cd, Hf, Ta, W, Re, Os, Ir, Pt, Au, Hg, 란탄족 원소, 및 악티늄족 원소로 이루어진 군에서 선택된 1종 이상의 금속의 이온을 포함하는 전이금속염일 수 있다.
상기 제조방법에 사용되는 식각액에서 상기 전이금속염은 CuSO4, Cu(NO3)2, CuO, (CH3CO2)2Cu, 구리글루코네이트(Copper Gluconate), CuCl, CuCl2, CuF2, Cu(OH)2, Cu2S, Fe(NO3)3, FeSO4, Ni(NO3)2, NiSO4, AgNO3, Ag2SO4, (CH3C02)2Co, (CH3CO2)2Pd, Pd(NO3)2, Rh(CH3CO2)2, Rh2O3 등으로 이루어진 군에서 선택된 하나 이상일 수 있다. 예를 들어, 상기 전이금속염은 CuSO4일 수 있다.
상기 제조방법에 사용되는 식각액에서 상기 불소을 포함하는 무기염이 KF, LiF, NaF, RbF, CsF, MgF2, NH4F, H2SiF6, NaHF2, NH4F, NH4HF2, NH4BF4, KHF2, AlF3, HBF4등의 불소를 포함하는 무기염에서 선택된 하나 이상일 수 있으며, 불산과 혼합되어 사용될 수 있다.
예를 들어, 상기 제조방법에 사용되는 식각액은 상기 구리 또는 구리염 0.01 내지 10 중량%, 상기 불산 또는 불소를 포함하는 무기염 0.05 내지 10 중량%, 및 물 80 내지 99.94 중량%를 포함할 수 있다.
예를 들어, 상기 제조방법에 사용되는 식각액은 CuSO4 0.01 내지 10 중량%, HF 0.05 내지 10 중량%, 및 물 80 내지 99.94 중량%를 포함할 수 있다.
상기 전자소자 제조방법에서 상기 진성반도체층이 비정질 실리콘일 수 있다. 또한, 상기 도핑된 반도체층이 n-타입 도판트로 도핑된 비정질 실리콘일 수 있다. 예를 들어, 상기 도핑된 반도체층은 n+ 비정질 실리콘(n+a-Si:H)일 수 있다. 상기 n-타입 도판트는 실리콘보다 최외각 전자가 많은 주기율표 5A족 원소일 수 있다. 예를 들어, P, As, Sb 등일 수 있다. 상기 n-타입 도판트가 도핑되는 함량은 50몰% 미만일 수 있다.
상기 전자소자 제조방법에 의하여 제조되는 전자소자는 박막트랜지스터일 수 있으나, 반드시 박막트랜지스터로 한정되지 않으며 당해 기술분야에서 사용될 수 있는 전자소자라면 모두 사용 가능하다.
상기 전자소자의 일 구현예인 박막트랜지스터의 제조방법은 상기 식각 단계 전에 절연기판 상에 게이트 전극을 배치하는 단계; 상기 게이트 전극 상에 절연층, 진성반도체층 및 도핑된 반도체층을 순차적으로 배치하는 단계; 및 상기 도핑된 반도체층 상에 서로 이격된 드레인 전극 및 소스 전극을 배치하는 단계;를 포함할 수 있다.
상기 절연기판 상에 게이트 전극을 배치하는 단계는 절연기판 상에 금속막을 형성한 다음 상기 금속막을 식각하여 형성함에 의하여 수행될 수 있다.
상기 게이트 전극 상에 절연층, 진성반도체층 및 도핑된 반도체층을 순차적으로 배치하는 단계는 상기 층들을 순차적으로 스퍼터링, 화학적기상층착, 물리적기상증착, 등의 방법으로 형성시킴에 의하여 수행될 수 있다.
상기 도핑된 반도체층 상에 서로 이격된 드레인 전극 및 소스 전극을 배치하는 단계는 상기 도핑된 반도체층 상에 금속막을 형성시킨 후 상기 금속막만을 부분적으로 식각시킴에 의하여 수행될 수 있다. 상기 식각은 습식 식각에 의하여 수행될 수 있다.
도 1a 내지 1f를 참조하여 상기 박막트랜지스터의 제조방법의 일 구현예를 구체적으로 설명한다.
도 1에서 보여지는 바와 같이, 먼저 절연기판(10) 상에 금속막(2)이 형성된다. 상기 금속막(2)은 AlNd 계열의 금속막일 수 있다. 상기 금속막(2)을 보호하기 위하여 몰리브덴 금속막이 추가적으로 형성될 수 있으나, 도면에는 도시되지 않는다. 상기 금속막(2)의 형성은 예를 들어 스퍼터링 방식으로 증착될 수 있다.
이어서, 상기 절연기판(10)의 전 영역 상에 포토레지스트막을 형성한 다음, 노광, 현상 및 식각 공정을 진행하여 도 1b에서 보여지는 바와 같이 게이트 전극(2)이 형성된다. 상기 게이트 전극(2)에 연결된 게이트 배선과 게이트 패드도 동시에 형성되나 도면에는 도시되지 않는다.
상기 게이트 전극이 형성된 후, 도 1c에 보여지는 바와 같이 상기 절연기판(10)의 전 영역에 게이트 절연막(3), 진성반도체층(4), 도핑된 반도체층(5)이 순차적으로 형성된다. 이어서, 포토리소그라피 공정에 따라 식각하여 상기 게이트 전극 상에 채널층(4)을 형성한다. 상기 채널층(4) 상에는 도핑된 반도체층(5)이 남아 있다.
이어서, 도 1d에 보여지는 바와 같이 상기 도핑된 반도체층(5) 상에 금속막(6)을 증착한다.
이어서, 도 1e에 보여지는 바와 같이, 상기 금속막(6)을 습식 식각하여 이격된 소스/드레인 전극(6a, 6b)을 형성한다.
이어서, 도 1f에 보여지는 바와 같이 상술한 본 발명의 일 구현예에 따른 식각액을 사용하여 진성반도체층(4)에 대하여 도핑된 반도체층(5)만을 선택적으로 식각하여 진성반도체층(4)이 노출되도록 한다.
이하 실시예를 들어 본 발명을 더욱 상세히 설명한다. 아래 실시예들에 나타낸 구성은 어디까지나 발명의 이해를 돕기 위함이며 어떠한 경우에도 본 발명의 기술적 범위를 실시예에서 제시한 실시 태양으로 제한하려는 것이 아님을 밝혀 둔다.
(식각액 조성물 제조)
실시예 1 내지 4 및 비교예 1
본 발명의 식각액 조성물에 따른 실시예 1 내지 16 및 비교예 1의 식각액을 아래 표 1과 같이 제조하였다. 실시예 1 내지 16 및 비교예 1의 조성은 표 1에 나타내었다. 하기 표 1에서 전이금속, 전이금속염 또는 이들의 혼합물을 제 1 성분이라고 하고, 불산, 불소를 포함하는 무기염 또는 이들의 혼합물을 제 2 성분이라고 한다.
실시예 1에서 사용된 제 1 성분은 CuSO4, 제 2 성분은 불산(HF)이었다.
실시예 2에서 사용된 제 1 성분은 Cu(NO3)2, 제 2 성분은 불산이었다.
실시예 3에서 사용된 제 1 성분은 Fe(NO3)3, 제 2 성분은 불산이었다.
실시예 4에서 사용된 제 1 성분은 AgSO4, 제 2 성분은 불산이었다.
실시예 5에서 사용된 제 1 성분은 (CH3CO2)2Cu, 제 2 성분은 KF이었다.
실시예 6에서 사용된 제 1 성분은 CuCl2, 제 2 성분은 LiF이었다.
실시예 7에서 사용된 제 1 성분은 CuF2, 제 2 성분은 NaF이었다.
실시예 8에서 사용된 제 1 성분은 FeSO, 제 2 성분은 NH4F이었다.
실시예 9에서 사용된 제 1 성분은 Ni(NO3)2, 제 2 성분은 H2SiF6이었다.
실시예 10에서 사용된 제 1 성분은 (CH3C02)2Co, 제 2 성분은 NaHF2이었다.
실시예 11에서 사용된 제 1 성분은 (CH3CO2)2Pd, 제 2 성분은 NH4HF2이었다.
실시예 12에서 사용된 제 1 성분은 Pd(NO3)2, 제 2 성분은 NH4BF4이었다.
실시예 13에서 사용된 제 1 성분은 Rh(CH3CO2)2, 제 2 성분은 KHF2이었다.
실시예 14에서 사용된 제 1 성분은 AgNO3, 제 2 성분은 AlF3이었다.
실시예 15에서 사용된 제 1 성분은 Cu2S, 제 2 성분은 HBF4이었다.
실시예 16에서 사용된 제 1 성분은 NiSO4, 제 2 성분은 MgF2이었다.
성분 제 1 성분
[중량%]		 제 2 성분
[중량%]		 물
[중량%]
실시예 1 0.5 0.3 99.2
실시예 2 0.5 0.3 99.2
실시예 3 3 0.3 96.7
실시예 4 1 0.3 98.7
실시예 5 10 10 80
실시예 6 5 10 80
실시예 7 0.05 3 96.95
실시예 8 2 1 97
실시예 9 5 10 85
실시예 10 3 2 95
실시예 11 2 1 97
실시예 12 0.5 2 97.5
실시예 13 0.3 3 96.7
실시예 14 3 10 87
실시예 15 1 5 94
실시예 16 1 7 92
비교예 1 0 0.3 99.7
평가예 1 : 식각액의 식각 능력 평가
도 2의 구조를 가지는 박막 트랜지스터가 준비되었다. 기판은 유리, 절연막은 실리콘질화물(SiNx), 진성반도체층은 비정질실리콘(a-Si:H), 도핑된 반도체층은 n+비정질 실리콘(n+a-Si:H), 소스/드레인(S/D) 전극은 몰리브데늄(Molybdenum)이다.
상기 박막 트렌지스트를 상기 실시예 1 내지 16의 식각액 및 비교예 1의 식각액을 사용하여 식각한 결과를 도 3 ~ 18 및 도 19에 나타내었다.
도 3 ~ 18은 실시예 1 ~ 16의 식각액을 사용하여 식각한 후의 박막트랜지스터에 대한 주사전자현미경 사진이고, 도 19는 비교예 1의 식각액을 사용하여 식각한 후의 박막트랜지스터에 대한 주사전자현미경 사진이다. 도 3 ~ 18에서 각각 세개의 사진들은 도 2에서 ①, ②, ③의 위치의 확대도이다.
도 3 ~ 18에 보여지는 바와 같이 실시예 1 ~ 16의 식각액을 사용한 경우에 n+비정질 실리콘만이 선택적으로 식각되어 비정질 실리콘층(a-Si:H)이 노출되었다.
이에 비해, 도 19에 보여지는 바와 같이 비교예 1의 식각액을 사용한 경우에는 n+비정질 실리콘층(n+a-Si:H)이 그대로 유지되었고 대신 절연막이 식각되었다.
따라서, 실시에 1 ~ 18의 식각액은 비교예 1에 비하여 선택성이 현저히 향상되었다.

Claims (21)

  1. 전자소자의 금속전극과 진성반도체층 사이에 배치된 도핑된 반도체층을 상기 진성반도체층에 대하여 선택적으로 식각하는 식각액으로서,
    전이금속염; 및
    불산, 불소를 포함하는 무기염 또는 이들의 혼합물;을 포함하는 식각액.
  2. 제 1 항에 있어서,
    상기 전이금속염 0.005 내지 30 중량%;
    상기 불산, 불소를 포함하는 무기염 또는 이들의 혼합물 0.05 내지 30 중량%; 및
    잔량의 물;을 포함하는 식각액.
  3. 삭제
  4. 제 1 항에 있어서, 상기 전이금속염이 CuSO4, Cu(NO3)2, CuO, (CH3CO2)2Cu, 구리글루코네이트(Copper Gluconate), CuCl, CuCl2, CuF2, Cu(OH)2, Cu2S, Fe(NO3)3, FeSO4, Ni(NO3)2, NiSO4, AgNO3, Ag2SO4, (CH3C02)2Co, (CH3CO2)2Pd, Pd(NO3)2, Rh(CH3CO2)2, 및 Rh2O3로 이루어진 군에서 선택된 1종 이상인 식각액.
  5. 제 1 항에 있어서, 상기 불소를 포함하는 무기염이 KF, LiF, NaF, RbF, CsF, NH4F, NH4F·HF, HBF4, 및 H2SiF6로 이루어진 군에서 선택된 1종 이상인 식각액.
  6. 제 1 항에 있어서, 구리염 0.01 내지 10 중량%, 불산 또는 불소를 포함하는 무기염 0.05 내지 10 중량%, 및 물 80 내지 99.94 중량%를 포함하는 식각액.
  7. 제 1 항에 있어서, CuSO4 0.01 내지 10 중량%, HF 0.05 내지 10 중량%, 및 물 80 내지 99.94 중량%를 포함하는 식각액.
  8. 제 1 항에 있어서, 상기 진성반도체층이 비정질 실리콘인 식각액.
  9. 제 1 항에 있어서, 상기 도핑된 반도체층이 n-타입 도판트로 도핑된 비정질 실리콘인 식각액.
  10. 제 1 항에 있어서, 상기 전자소자가 박막 트랜지스터인 식각액.
  11. 전자소자의 금속전극과 진성반도체층 사이에 배치된 도핑된 반도체층을 상기 진성반도체층에 대하여 선택적으로 식각하는 단계를 포함하는 전자소자 제조방법으로서, 상기 식각 단계에 사용되는 식각액이
    전이금속염; 및
    불산, 불소를 포함하는 무기염 또는 이들의 혼합물;을 포함하는 전자소자 제조방법.
  12. 제 11 항에 있어서, 상기 식각액이
    상기 전이금속염 0.005 내지 30 중량%;
    상기 불산, 불소를 포함하는 무기염 또는 이들의 혼합물 0.05 내지 30 중량%; 및
    잔량의 물;을 포함하는 전자소자 제조방법.
  13. 삭제
  14. 제 11 항에 있어서, 상기 전이금속염이 CuSO4, Cu(NO3)2, CuO, (CH3CO2)2Cu, 구리글루코네이트(Copper Gluconate), CuCl, CuCl2, CuF2, Cu(OH)2, Cu2S, Fe(NO3)3, FeSO4, Ni(NO3)2, NiSO4, AgNO3, Ag2SO4, (CH3C02)2Co, (CH3CO2)2Pd, Pd(NO3)2, Rh(CH3CO2)2, 및 Rh2O3로 이루어진 군에서 선택된 1종 이상인 전자소자 제조방법.
  15. 제 11 항에 있어서, 상기 불소를 포함하는 무기염이 KF, LiF, NaF, RbF, CsF, NH4F, NH4F·HF, HBF4, 및 H2SiF6로 이루어진 군에서 선택된 1종 이상인 전자소자 제조방법.
  16. 제 11 항에 있어서, 상기 식각액은 구리염 0.01 내지 10 중량%, 불산 또는 불소를 포함하는 무기염 0.05 내지 10 중량%, 및 물 80 내지 99.94 중량%를 포함하는 전자소자 제조방법.
  17. 제 11 항에 있어서, 상기 식각액은 CuSO4 0.01 내지 10 중량%, HF 0.05 내지 10 중량%, 및 물 80 내지 99.94 중량%를 포함하는 전자소자 제조방법.
  18. 제 11 항에 있어서, 상기 진성반도체층이 비정질 실리콘인 전자소자 제조방법.
  19. 제 11 항에 있어서, 상기 도핑된 반도체층이 n-타입 도판트로 도핑된 비정질 실리콘인 전자소자 제조방법.
  20. 제 11 항에 있어서, 상기 전자소자가 박막 트랜지스터인 전자소자 제조방법.
  21. 제 20 항에 있어서, 상기 식각 단계 전에
    절연기판 상에 게이트 전극을 배치하는 단계;
    상기 게이트 전극 상에 절연층, 진성반도체층 및 도핑된 반도체층을 순차적으로 배치하는 단계; 및
    상기 도핑된 반도체층 상에 서로 이격된 드레인 전극 및 소스 전극을 배치하는 단계;를 포함하는 전자소자 제조방법.
KR1020100118966A 2009-12-24 2010-11-26 식각액 및 전자소자 제조방법 Active KR101800803B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201080058576.3A CN102666780B (zh) 2009-12-24 2010-12-14 蚀刻液及电子元件制造方法
PCT/KR2010/008941 WO2011078512A2 (ko) 2009-12-24 2010-12-14 식각액 및 전자소자 제조방법
JP2012545844A JP2013516064A (ja) 2009-12-24 2010-12-14 エッチング液及び電子素子の製造方法
TW099145515A TW201139740A (en) 2009-12-24 2010-12-23 Etchant and method of manufacturing electronic device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20090131253 2009-12-24
KR1020090131253 2009-12-24

Publications (2)

Publication Number Publication Date
KR20110074430A KR20110074430A (ko) 2011-06-30
KR101800803B1 true KR101800803B1 (ko) 2017-11-27

Family

ID=44404767

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100118966A Active KR101800803B1 (ko) 2009-12-24 2010-11-26 식각액 및 전자소자 제조방법

Country Status (4)

Country Link
JP (1) JP2013516064A (ko)
KR (1) KR101800803B1 (ko)
CN (1) CN102666780B (ko)
TW (1) TW201139740A (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102092338B1 (ko) * 2013-03-28 2020-03-23 동우 화인켐 주식회사 액정 표시 장치용 어레이 기판의 제조 방법
US9472420B2 (en) 2013-12-20 2016-10-18 Air Products And Chemicals, Inc. Composition for titanium nitride hard mask and etch residue removal
KR102260189B1 (ko) * 2015-03-05 2021-06-03 동우 화인켐 주식회사 식각액 조성물 및 이를 이용한 액정 표시 장치용 어레이 기판의 제조방법
KR102260190B1 (ko) * 2015-03-05 2021-06-03 동우 화인켐 주식회사 식각액 조성물 및 이를 이용한 액정 표시 장치용 어레이 기판의 제조방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6200898B1 (en) 1999-10-25 2001-03-13 Vanguard International Semiconductor Corporation Global planarization process for high step DRAM devices via use of HF vapor etching
US20020009833A1 (en) 2000-06-15 2002-01-24 Horng-Chih Lin Thin film transistor with sub-gates and schottky source/drain and a manufacturing method of the same
US6753606B2 (en) 2000-03-06 2004-06-22 International Business Machines Corporation Method and structure for reduction of contact resistance of metal silicides using a metal-germanium alloy
US20060027889A1 (en) 2004-08-05 2006-02-09 International Business Machines Corporation Isolated fully depleted silicon-on-insulator regions by selective etch
CN101419916A (zh) 2007-10-24 2009-04-29 台湾薄膜电晶体液晶显示器产业协会 薄膜晶体管的制造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4551229B2 (ja) * 2005-01-31 2010-09-22 ルネサスエレクトロニクス株式会社 半導体装置の製造方法およびエッチング液
CN101471413B (zh) * 2007-12-28 2012-06-27 晶元光电股份有限公司 发光元件及其制造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6200898B1 (en) 1999-10-25 2001-03-13 Vanguard International Semiconductor Corporation Global planarization process for high step DRAM devices via use of HF vapor etching
US6753606B2 (en) 2000-03-06 2004-06-22 International Business Machines Corporation Method and structure for reduction of contact resistance of metal silicides using a metal-germanium alloy
US20020009833A1 (en) 2000-06-15 2002-01-24 Horng-Chih Lin Thin film transistor with sub-gates and schottky source/drain and a manufacturing method of the same
US20060027889A1 (en) 2004-08-05 2006-02-09 International Business Machines Corporation Isolated fully depleted silicon-on-insulator regions by selective etch
CN101419916A (zh) 2007-10-24 2009-04-29 台湾薄膜电晶体液晶显示器产业协会 薄膜晶体管的制造方法

Also Published As

Publication number Publication date
CN102666780A (zh) 2012-09-12
JP2013516064A (ja) 2013-05-09
CN102666780B (zh) 2014-11-12
KR20110074430A (ko) 2011-06-30
TW201139740A (en) 2011-11-16

Similar Documents

Publication Publication Date Title
CN105887091B (zh) 用于银薄层的蚀刻剂组合物，使用其形成金属图案的方法和使用其制作阵列基板的方法
KR101425635B1 (ko) 산화물 박막 트랜지스터 기판의 제조 방법 및 산화물 박막트랜지스터 기판
JP5620179B2 (ja) 配線構造およびその製造方法、並びに配線構造を備えた表示装置
KR20080068240A (ko) 박막 트랜지스터 기판의 제조 방법
KR20100098409A (ko) 에칭액 조성물
KR101766488B1 (ko) 금속 배선 형성을 위한 식각액 조성물
JP2007157916A (ja) Ｔｆｔ基板及びｔｆｔ基板の製造方法
JP2007212699A (ja) 反射型ｔｆｔ基板及び反射型ｔｆｔ基板の製造方法
US7785941B2 (en) Method of fabricating thin film transistor
KR20140082246A (ko) 은 박막의 식각액 조성물 및 이를 이용한 금속 패턴의 형성방법
JP5244295B2 (ja) Ｔｆｔ基板及びｔｆｔ基板の製造方法
JP2008109102A (ja) 薄膜トランジスタ基板の製造方法
KR20130021607A (ko) 저저항 배선, 박막 트랜지스터, 및 박막 트랜지스터 표시판과 이들을 제조하는 방법
JP2007258675A (ja) Ｔｆｔ基板及び反射型ｔｆｔ基板並びにそれらの製造方法
KR101800803B1 (ko) 식각액 및 전자소자 제조방법
WO2018113214A1 (zh) 薄膜晶体管及其制作方法、显示基板、显示装置
KR102408021B1 (ko) 금속배선 및 이를 포함하는 표시 장치
US8558230B2 (en) Thin film transistor substrate and method of fabricating the same
KR20110115814A (ko) 식각액 및 전자소자 제조방법
KR20140082186A (ko) 은 박막의 식각액 조성물 및 이를 이용한 금속 패턴의 형성방법
JP2007009331A (ja) エッチング組成物、及び液晶表示装置用アレイ基板の製造方法
KR20160129160A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
JPH11264995A (ja) 液晶表示装置の製造方法
KR100552283B1 (ko) 몰리브덴및몰리브덴합금을이용한박막트랜지스터기판및그제조방법
KR100472175B1 (ko) 몰리브덴또는몰리브덴합금을이용한반도체장치의제조방법

Legal Events

Date Code Title Description
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

A201 Request for examination
PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 9

U11 Full renewal or maintenance fee paid

Free format text: ST27 STATUS EVENT CODE: A-4-4-U10-U11-OTH-PR1001 (AS PROVIDED BY THE NATIONAL OFFICE)

Year of fee payment: 9

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000