KR100921815B1

KR100921815B1 - 지연시간 측정회로 및 지연시간 측정 방법

Info

Publication number: KR100921815B1
Application number: KR1020070059389A
Authority: KR
Inventors: 이방원; 정덕영; 신영호; 이제혁; 이주민
Original assignee: 주식회사 애트랩
Priority date: 2007-06-18
Filing date: 2007-06-18
Publication date: 2009-10-16
Anticipated expiration: 2027-06-18
Also published as: WO2008156289A3; JP5258879B2; CN101680920A; US20100277158A1; CN101680920B; TW200909820A; JP2010529476A; WO2008156289A2; TWI384232B; KR20080050544A

Abstract

본 발명은 지연시간 측정회로 및 지연시간 측정 방법을 공개한다. 본 발명의 지연시간 측정회로는 지연시간 측정 시작을 나타내는 기준 신호 또는 궤환 출력 신호를 선택하여 입력 신호로서 인가받고, 복수개의 종속 연결된 지연 소자들을 구비하여 상기 입력 신호를 지연하고, 반전하여 상기 궤환 출력 신호를 출력하며, 상기 궤환 출력 신호에 응답하여 상기 기준 신호의 궤환 횟수를 카운팅하여 반복 카운팅 신호를 출력하는 딜레이 체인부, 상기 입력 신호와 상기 복수개의 지연 소자 중 마지막 지연 소자를 제외한 나머지 지연 소자에서 인가되는 복수개의 지연 신호를 측정하고자 하는 측정 신호와 각각 비교하여 코드 신호를 발생하는 코드 발생부, 및 상기 코드 신호와 상기 반복 카운팅 신호를 디코딩하여 지연 측정값을 출력하는 디코더부를 구비하는 것을 특징한다. 따라서 본 발명의 지연시간 측정회로 및 지연시간 측정 방법은 피드백 구성을 가지는 딜레이 체인을 구비하여 측정할 수 있는 지연 시간이 한정되지 않는다. 또한 딜레이 체인을 구성하는 지연 소자의 개수를 줄일 수 있으므로, 작은 레이아웃 면적으로 구현할 수 있다.

Description

지연시간 측정회로 및 지연시간 측정 방법{Delay time measurement circuit and method}

도1 은 종래의 지연시간 측정회로의 일예로서 딜레이 체인을 이용하여 지연 시간을 측정하는 지연시간 측정회로를 나타내는 도면이다.

도2 는 도1 의 지연시간 측정회로의 동작을 설명하기 위한 타이밍도이다.

도3 은 딜레이 체인을 이용한 지연시간 측정회로의 다른 예이다.

도4 는 본 발명의 피드백 구성을 가지는 딜레이 체인을 구비하는 지연시간 측정회로의 일 예를 나타내는 도면이다.

도5 는 도4 의 지연시간 측정회로의 동작을 설명하기 위한 타이밍도 이다.

도6 은 본 발명의 피드백 구성을 가지는 딜레이 체인을 구비하는 지연시간 측정회로의 다른 예를 나타내는 도면이다.

도7 은 도6 의 지연시간 측정회로의 지연시간 측정방법을 나타내는 순서도 이다.

도8 은 본 발명의 피드백 구성을 가지는 딜레이 체인을 구비하는 지연시간 측정회로의 또 다른 예를 나타내는 도면이다.

본 발명은 지연시간 측정회로및 지연시간 측정 방법에 관한 것으로서, 특히 피드백 구성을 가지는 딜레이 체인을 구비하는 지연시간 측정회로및 지연시간 측정 방법에 관한 것이다.

지연시간 측정회로는 측정을 시작하는 기준 시간으로부터 측정되는 신호가 인가될 때까지의 시간을 측정하여 측정된 시간에 대응하는 값을 출력하는 회로이며, 측정된 시간을 디지털 데이터로 출력하는 경우에는 시간-디지털 변환회로라고도 한다. 시간 영역의 값을 디지털 데이터로 출력할 수 있는 지연시간 측정회로는 각종 전자 장치에 적용되어 사용되며, 일반적으로는 측정 시작 시간을 지정하기 위한 기준 신호와 측정하고자 하는 측정 신호를 인가받아 기준 신호에 대한 측정 신호의 지연 시간을 측정한다. 여기서 지연시간 측정회로는 다양한 방법으로 지연 시간을 측정할 수 있으며, 그 중 대표적인 방법으로 딜레이 체인(Delay chain)을 구비하여 지연 시간을 측정하는 방법이 있다.

도1 은 특허출원 2005-117183호(이하 인용발명이라 함)에 도시된 도면으로 인용발명은 임피던스나 전압의 변화를 지연 시간차로 변환하여 지연 시간차를 측정하는 센서 또는 아날로그-디지털 변환기이다. 도1 에서 지연시간 측정회로(1)는 리드 신호 발생부(10), 리셋 신호 발생부(20), 딜레이 체인(30), 온도계 코드 발생부(40) 및 이진 코드 디코더(50)를 구비한다.

리드 신호 발생부(10)는 기준 신호(ref)를 반전 및 지연시키는 인버터(I1), 측정 신호(sen)를 지연시키는 인버터들(I2, I3) 및 반전 및 지연된 기준 신호(ref)와 지연된 측정 신호(sen)를 논리곱하여, 반전 및 지연된 기준 신호(ref)의 상승 에지에 동기 되어 클럭킹되는 리드 신호(read)를 발생하는 AND 게이트(AND1)로 구성되고, 리셋 신호 발생부(20)는 측정 신호(sen)를 지연시키는 인버터들(I4, I5), 지연된 측정 신호(sen)와 지연되지 않은 측정 신호(sen)를 배타적으로 논리합하여 측정 신호(sen)의 상승 및 하강 에지에 동기 되어 클럭킹되는 신호를 발생하는 XOR 게이트(XOR) 및 XOR 게이트(XOR)의 출력신호와 지연된 측정 신호(sen)를 논리곱하여 지연된 측정 신호(sen)의 하강 에지에 동기 되어 클럭킹되는 리셋 신호(reset)를 발생하는 AND 게이트(AND2)로 구성된다.

이때, 리드 신호(read)는 짝수개의 인버터들(I2, I3) 및 AND 게이트(AND1)를 통해 발생되는 반면에 리셋 신호(reset)는 짝수개의 인버터들(I4, I5), XOR 게이트(XOR) 및 AND 게이트(AND2)를 통해 발생되므로 리드 신호(read)가 리셋 신호(reset)보다 먼저 클럭킹되는 특징을 가진다. 즉, 리셋 신호(reset)가 리드 신호(read)보다 하나의 논리 게이트(XOR)를 더 거쳐 발생되므로, 리드 신호(read)가 리셋 신호(reset)보다 먼저 클럭킹 된다.

그리고 딜레이 체인(30)은 기준 신호(ref)를 지연시켜 복수개의 지연 신호들(delay1 ~ delay7)을 발생하는 직렬 연결된 복수개의 지연 소자들(D1 ~ D7)로 구성되고, 온도계 코드 발생부(40)는 지연 신호(delay1 ~ delay7)에 응답하여 측정 신호(sen)를 래치하여 복수개의 출력 신호(Q1 ~ Q7)를 발생하며 리셋 신호(reset) 에 의해 리셋 되는 복수개의 D플립플롭들(D-FF1 ~ D-FF7) 및 복수개의 D플립플롭들(D-FF1 ~ D-FF7)의 출력신호들(Q1 ~ Q7)과 리드 신호(read)를 부정 논리곱하여 온도계 코드를 발생하는 복수개의 NAND 게이트들(NAND1 ~ NAND7)로 구성되고, 이진 코드 디코더(50)는 온도계 코드를 이진 코드(b_code)로 변환하는 이진 코드 디코더로 구현된다.

도2 를 참조하여 도1 의 지연시간 측정회로(1)의 동작을 설명하도록 한다.

먼저, 지연시간 측정회로(1)는 동일한 지연시간을 가지는 기준 신호(ref)와 측정 신호(sen)를 수신하면, 다음과 같이 동작된다.

딜레이 체인(30)은 복수개의 지연 소자들(D1 ~ D7)을 통해 기준 신호(ref)를 지연시켜 서로 다른 지연시간을 가지는 복수개의 지연 신호들(delay1 ~ delay7)을 생성하고, 모든 D플립플롭들(D-FF1 ~ D-FF7)은 지연 신호들(delay1 ~ delay7) 각각의 상승 에지에 동기되어 하이 레벨을 가지는 측정 신호(sen)를 래치하여 하이 레벨의 출력 신호들(Q1 ~ Q7)을 발생한다.

소정의 시간이 경과하여, 리드 신호(read)가 클럭킹되면, 복수개의 NAND 게이트들(NAND1 ~ NAND7)은 리드 신호(read)와 복수개의 출력 신호들(Q1 ~ Q7)을 부정 논리곱하여 0값을 가지는 온도계 코드(0000000)를 발생한다. 이에 이진 코드 디코더(50)는 0값을 가지는 온도계 코드(0000000)를 수신하고, 수신한 온도계 코드(0000000)를 이진 코드(b_code)로 변환하여 출력한다.

그러나 지연시간 측정회로(1)에 지연시간차(tdiff)를 가지는 기준 신호(ref)와 측정 신호(sen)가 인가되면, 소정개의 D플립플롭들(D-FF1)은 측정 신호(sen)의 지연시간보다 작은 지연시간을 가지는 지연 신호들(delay1)을 수신하고, 나머지 D플립플롭들(D-FF2 ~ D-FF7)은 측정 신호(sen)의 지연시간보다 큰 지연시간을 가지는 지연 신호들(delay2 ~ delay7)을 수신하게 된다.

이에 소정개의 D플립플롭들(D-FF1)은 로우 레벨의 측정 신호(sen)를 래치하여 로우 레벨의 신호들(Q1)을 발생하고, 나머지 D플립플롭들(D-FF2 ~ D-FF7)은 이전과 동일하게 하이 레벨의 측정 신호(sen)를 래치하여 하이 레벨의 신호들(Q2 ~ Q7)을 발생한다.

소정의 시간이 경과하여, 리드 신호(read)가 클럭킹되면, 복수개의 NAND 게이트들(NAND1 ~ NAND7)은 복수개의 D플립플롭들(D-FF1 ~ D-FF7)의 출력 신호들(Q1 ~ Q7)에 응답하여 온도계 코드(1000000)를 발생한다. 즉, 기준 신호(ref)와 측정 신호(sen)간의 지연시간 차에 상응하는 값을 가지는 온도계 코드(1000000)를 발생한다.

이진 코드 디코더(50)는 지연시간차에 상응하는 값을 가지는 온도계 코드(1000000)를 수신하고, 이를 이진 코드(b_code)로 변환하여 출력한다.

이와 같이 지연시간 측정회로(1)는 기준 신호(ref)와 측정 신호(sen)의 지연시간차(tdiff)에 따라 복수개의 D플립플롭들(D-FF1 ~ D-FF7)이 서로 다른 레벨을 가지는 출력 신호(Q1 ~ Q7)를 출력하도록 하여 기준 신호(ref)와 측정 신호(sen)의 지연시간차(tdiff)를 계산할 수 있도록 한다.

그러나 도1 에 도시된 지연시간 측정회로(1)는 딜레이 체인(30)을 구성하는 복수개의 지연 소자(D1 ~ D7)에 의해 측정 가능한 전체 지연 시간의 길이와 정밀도 가 결정된다. 각각의 지연 소자(D1 ~ D7)가 기준 신호를 지연하는 지연 시간이 지연시간 측정회로(1)가 측정 가능한 지연 시간의 정밀도를 결정한다. 그리고 복수개의 지연 소자(D1 ~ D7)의 개수가 측정 가능한 지연 시간의 길이를 결정한다.

예를 들어 딜레이 체인(30)에서 복수개의 지연 소자 각각이 10ns 의 지연 시간을 가지고, 지연 소자의 개수가 50개인 경우에 측정 가능한 전체 지연 시간은 (지연 소자의 개수) * (지연 소자 각각의 지연 시간) 으로 계산 할 수 있으므로 50 * 10ns = 500ns 이다. 이때 측정 가능한 지연 시간의 정밀도는 각각의 지연 소자의 지연 시간이므로 10ns 이다. 즉 측정 가능한 지연 시간의 단위가 10ns 이다.

그리고 딜레이 체인(30)의 복수개의 지연 소자 각각이 10ns 의 지연 시간을 가지고, 지연 소자의 개수가 20개인 경우에 측정 가능한 지연 시간의 정밀도는 10ns 이다. 그러나 지연 소자 전체의 개수가 20개이므로 측정 가능한 전체 지연 시간은 20 * 10ns = 200ns 이다.

또한 딜레이 체인(30)의 복수개의 지연 소자 각각이 5ns 의 지연 시간을 가지고, 지연 소자의 개수가 50개인 경우에 측정 가능한 지연 시간의 정밀도는 5ns 이고, 측정 가능한 전체 지연 시간은 50 * 5ns = 250ns 이다.

즉 복수개의 지연 소자 각각의 지연 시간이 짧아지면 딜레이 체인(30)이 동일한 개수의 지연 소자를 구비하더라도 측정 가능한 전체 지연 시간은 줄어든다. 바꾸어 말하면 측정하고자하는 전체 지연 시간이 일정하여도 측정 정밀도를 높이기 위해서는 딜레이 체인(30)에 많은 개수의 지연 소자가 필요하게 된다.

결과적으로 딜레이 체인(30)을 구비하는 지연시간 측정회로(1)는 측정하고자 하는 지연 시간이 길수록, 그리고 정밀도를 높일수록 많은 개수의 지연 소자가 필요하다는 문제가 있다.

본 발명의 목적은 딜레이 체인을 구성하는 복수개의 지연 소자를 피드백 형태로 구성하여 적은 개수의 지연 소자로서 긴 지연 시간을 측정할 수 있는 지연시간 측정회로및 지연시간 측정 방법를 제공하는데 있다.

상기 목적을 달성하기 위한 본 발명의 지연시간 측정회로의 일 실시예는 지연시간 측정 시작을 나타내는 기준 신호 또는 궤환 출력 신호를 선택하여 입력 신호로서 인가받고, 복수개의 종속 연결된 지연 소자들을 구비하여 상기 입력 신호를 지연하고, 반전하여 상기 궤환 출력 신호를 출력하며, 상기 궤환 출력 신호에 응답하여 상기 기준 신호의 궤환 횟수를 카운팅하여 반복 카운팅 신호를 출력하는 딜레이 체인부, 상기 입력 신호와 상기 복수개의 지연 소자 중 마지막 지연 소자를 제외한 나머지 지연 소자에서 인가되는 복수개의 지연 신호를 측정하고자 하는 측정 신호와 각각 비교하여 코드 신호를 발생하는 코드 발생부, 및 상기 코드 신호와 상기 반복 카운팅 신호를 디코딩하여 지연 측정값을 출력하는 디코더부를 구비하고, 상기 딜레이 체인부는 상기 반복 카운팅 신호에 응답하여 상기 기준 신호 또는 상기 궤환 출력 신호를 선택하여 입력 신호로서 출력하는 스위치, 상기 입력 신호를 인가받아 지연하여 복수개의 지연신호를 출력하는 복수개의 종속 연결되는 지연 소자를 구비하는 딜레이 체인, 상기 딜레이 체인의 마지막 지연 소자에서 출력되는 지연 신호를 반전하여 상기 궤환 출력 신호를 출력하는 인버터, 및 상기 궤환 출력 신호에 응답하여 상기 반복 카운팅 신호를 출력하는 카운터를 구비하는 것을 특징으로 한다.

삭제

상기 목적을 달성하기 위한 본 발명의 코드 발생부는 상기 반복 카운팅 신호가 짝수이면 상기 입력 신호와 상기 복수개의 지연 신호를 그대로 복수개의 비교 지연 신호로서 출력하고, 상기 반복 카운팅 신호가 홀수이면 상기 입력 신호와 상기 복수개의 지연 신호를 반전하여 상기 복수개의 비교 지연 신호로서 출력하는 비교 지연 신호 발생부, 상기 복수개의 비교 지연 신호 각각과 상기 측정 신호의 레벨을 비교하여 코드 신호를 발생하는 복수개의 비교기, 및 상기 코드 신호에 응답하여 상기 카운터를 리셋하기 위한 카운터 리셋 신호를 출력하는 제1 논리 게이트를 구비하는 것을 특징으로 한다.

삭제

상기 목적을 달성하기 위한 본 발명의 비교 지연 신호 발생부는 상기 반복 카운팅 신호의 최하위 1비트와 상기 입력 신호 및 상기 복수개의 비교 지연 신호를 각각 배타적 논리합하는 복수개의 XOR 게이트를 구비하는 것을 특징으로 한다.

상기 목적을 달성하기 위한 본 발명의 복수개의 비교기는 상기 복수개의 비 교 지연 신호 각각과 상기 측정 신호를 논리곱하는 복수개의 제1 AND 게이트인 것을 특징으로 한다.

상기 목적을 달성하기 위한 본 발명의 복수개의 비교기는 상기 비교 지연 신호에 응답하여 상기 측정신호를 래치하여 출력하고, 상기 카운터 리셋 신호에 응답하여 리셋 되는 복수개의 D플립플롭인 것을 특징으로 한다.

상기 목적을 달성하기 위한 본 발명의 제1 논리 게이트는 상기 복수개의 코드 신호를 논리합하는 OR 게이트인 것을 특징으로 한다.

삭제

상기 목적을 달성하기 위한 본 발명의 다른 실시예는 지연시간 측정 시작을 나타내는 기준 신호 또는 궤환 출력 신호를 선택하여 입력 신호로서 인가받고, 복수개의 종속 연결된 지연 소자들을 구비하여 상기 입력 신호를 지연하고, 반전하여 상기 궤환 출력 신호를 출력하며, 상기 궤환 출력 신호에 응답하여 상기 기준 신호의 궤환 횟수를 카운팅하여 반복 카운팅 신호를 출력하는 딜레이 체인부, 상기 기준 신호의 에지에 응답하여 카운터 리셋 신호를 출력하고, 측정하고자 하는 측정 신호의 에지에 응답하여 카운팅 중지 신호를 출력하며, 상기 측정 신호가 인가될 때까지 상기 입력 신호와 상기 복수개의 지연 소자 중 마지막 지연 소자를 제외한 나머지 지연 소자에서 인가되는 복수개의 지연 신호의 에지의 개수에 대응하는 코드 신호를 발생하고, 상기 반복 카운팅 신호에 응답하여 리셋되는 코드 발생부, 및 상기 코드 신호와 상기 반복 카운팅 신호를 디코딩하여 지연 측정값을 출력하는 디코더부를 구비하는 것을 특징으로 한다.

삭제

상기 목적을 달성하기 위한 본 발명의 딜레이 체인부는 상기 기준 신호 및 상기 궤환 출력 신호에 응답하여 입력 신호를 출력하는 스위치, 상기 입력 신호를 인가받아 지연하여 복수개의 지연신호를 출력하는 복수개의 종속 연결되는 지연 소자를 구비하는 딜레이 체인, 상기 딜레이 체인의 마지막 지연 소자에서 출력되는 지연 신호를 반전하여 상기 궤환 출력 신호를 출력하는 인버터, 및 상기 궤환 출력 신호에 응답하여 상기 반복 카운팅 신호를 상기 코드 발생부로 출력하고, 상기 카운팅 중지 신호에 응답하여 상기 디코더부로 상기 반복 카운팅 신호를 출력하며, 상기 리셋 신호에 응답하여 리셋되는 카운터를 구비하는 것을 특징으로 한다.

상기 목적을 달성하기 위한 본 발명의 딜레이 체인부는 상기 기준 신호 및 상기 궤환 출력 신호에 응답하여 입력 신호를 출력하는 스위치, 상기 입력 신호를 인가받아 지연하여 복수개의 지연신호를 출력하는 복수개의 종속 연결되는 지연 소자를 구비하는 딜레이 체인, 상기 딜레이 체인의 마지막 지연 소자에서 출력되는 지연 신호를 반전하여 상기 궤환 출력 신호를 출력하는 인버터, 및 상기 궤환 출력 신호에 응답하여 상기 반복 카운팅 신호를 상기 코드 발생부로 출력하며, 상기 카운팅 중지 신호에 응답하여 상기 디코더부로 상기 반복 카운팅 신호를 출력하고 리셋되는 카운터를 구비하는 것을 특징으로 한다.

삭제

상기 목적을 달성하기 위한 본 발명의 스위치는 상기 기준 신호와 상기 궤환 출력 신호 및 상기 카운팅 중지 신호를 논리곱하여 상기 입력 신호를 출력하는 제2 AND 게이트인 것을 특징으로 한다.

상기 목적을 달성하기 위한 본 발명의 지연시간 측정회로의 또 다른 실시예는 지연시간 측정 시작을 나타내는 기준 신호 또는 궤환 출력 신호를 선택하여 입력 신호로서 인가받고, 복수개의 종속 연결된 지연 소자들을 구비하여 상기 입력 신호를 지연하고, 반전하여 상기 궤환 출력 신호를 출력하는 딜레이 체인부, 및 상기 기준 신호의 에지에 응답하여 상기 입력 신호와 상기 복수개의 지연 소자에서 인가되는 복수개의 지연 신호의 에지를 카운팅하고, 상기 측정 신호의 에지에 응답하여 카운팅된 상기 입력 신호와 상기 복수개의 지연 신호의 에지의 개수에 대응하는 지연 측정값을 출력하는 에지 카운터를 구비하는 것을 특징으로 한다.

상기 목적을 달성하기 위한 본 발명의 딜레이 체인부는 상기 기준 신호 또는 상기 궤환 출력 신호를 선택하여 입력 신호로서 출력하는 스위치, 상기 입력 신호 를 인가받아 지연하여 복수개의 지연신호를 출력하는 복수개의 종속 연결되는 지연 소자를 구비하는 딜레이 체인, 및 상기 딜레이 체인의 마지막 지연 소자에서 출력되는 지연 신호를 반전하여 상기 궤환 출력 신호를 출력하는 인버터를 구비하는 것을 특징으로 한다.

상기 다른 목적을 달성하기 위한 본 발명의 지연시간 측정방법은 기준 신호 또는 궤환 출력 신호에 응답하여 복수개의 지연 신호를 발생하고 측정 신호가 인가되는지 판단하는 단계, 상기 측정 신호가 인가되지 않으면, 상기 복수개의 지연 신호 중 마지막 지연 신호를 반전하여 상기 궤환 출력 신호를 출력하고, 상기 궤환 출력 신호를 상기 복수개의 지연 신호를 발생하는 단계로 궤환하는 단계, 및 상기 측정 신호가 인가되면, 상기 측정 신호가 인가될 때 까지 발생되는 복수개의 지연 신호에 대한 에지의 개수를 감지하고, 감지된 복수개의 지연 신호의 에지 개수와 상기 궤환 출력 신호의 출력 횟수를 이용하여 지연 측정값을 발생하는 단계를 구비하는 것을 특징으로 한다.

상기 다른 목적을 달성하기 위한 복수개의 지연 신호를 발생 및 측정 신호가 인가되는지를 판단 단계는 기준 신호가 인가되면 상기 궤환 출력 신호의 발생 횟수를 리셋하는 단계, 상기 기준 신호 또는 상기 궤환 출력 신호를 서로 다른 시간 지연하여 상기 복수개의 지연 신호를 출력하는 단계, 상기 복수개의 지연 신호의 에지 개수를 카운팅하는 단계, 및 상기 측정 신호가 인가되는지 판단하는 단계를 구비하는 것을 특징으로 한다.

상기 다른 목적을 달성하기 위한 궤환하는 단계는 상기 측정 신호가 인가되 지 않으면, 복수개의 지연 신호 중 마지막 지연 신호를 반전하여 상기 궤환 출력 신호를 발생하는 단계, 상기 궤환 출력 신호에 응답하여 반복 카운팅 신호를 증가하여 출력하는 단계, 상기 반복 카운팅 신호에 응답하여 카운팅 된 상기 복수개의 지연 신호의 에지 개수를 리셋하는 단계, 및 상기 궤환 출력 신호를 상기 복수개의 지연 신호를 출력하는 단계로 인가하는 단계를 구비하는 것을 특징으로 한다.

상기 다른 목적을 달성하기 위한 지연 측정값을 발생하는 단계는 상기 측정 신호가 인가되면, 상기 측정 신호가 인가될 때까지 발생된 상기 복수개의 지연 신호의 에지 개수에 응답하여 코드 신호를 발생하는 단계, 및 상기 반복 카운팅 신호와 상기 코드 신호를 디코딩하여 상기 지연 측정값을 출력하는 단계를 구비하는 것을 특징으로 한다.

이하, 첨부한 도면을 참고로 하여 본 발명의 지연시간 측정회로 및 지연시간 측정 방법을 설명하면 다음과 같다.

도3 은 딜레이 체인을 이용한 지연시간 측정회로의 다른 예이다. 도1 에 도시된 지연시간 측정회로(1)는 측정되는 지연 시간을 온도계 코드로 생성하기 위한 구성으로서 온도계 코드 발생부(40)는 딜레이 체인(30)을 구성하는 지연 소자(D1 ~ D7)의 개수와 동일한 개수의 D플립플롭(D-FF1 ~ D-FF7)과 NAND 게이트(NAND1 ~ NAND7)를 구비하고, 온도계 코드 발생부(40)를 제어하기 위한 리셋 신호(reset)와 리드 신호(read)를 생성하기 위한 리셋 신호 발생부(10)와 리드 신호 발생부(20)를 구비하였다. 그러나 도1 의 지연시간 측정회로(1)는 온도계 코드를 병렬로 생성하 여 이진 디코더(50)에서 이진 코드(b_code)생성하기 위한 구성으로, 온도계 코드 발생부(50)에서 생성된 온도계 코드를 이진 코드(b_code)로 변환하지 않는 경우에 온도계 코드가 병렬로 처리될 필요성이 없고, 외부로 온도계 코드를 출력하는 경우에도 직렬로 전송하도록 하는 것이 지연시간 측정회로를 구비하는 장치의 레이아웃에 용이하다.

도3 의 지연시간 측정회로(2)에서 온도계 코드 발생부(41)는 1개의 먹스(MUX)와 1개의 D플립플롭(D-FFn)을 구비한다. 먹스(MUX)는 딜레이 체인(30)의 복수개의 지연 소자(D1 ~ Dn)로부터 각각 지연 신호(delay1 ~ delayn)를 인가받고, 선택 신호(sel)에 응답하여 복수개의 지연 신호(delay1 ~ delayn)를 순차적으로 선택하여 출력한다. 딜레이 체인(30)에서 인가되는 복수개의 지연 신호(delay1 ~ delayn)는 각각의 지연 소자(D1 ~ Dn)에 의해 지연되어 순차적으로 먹스(MUX)에 인가되고, 먹스(MUX)는 복수개의 지연 신호(delay1 ~ delayn)중 하나를 선택하여 출력하게 된다. 그리고 D플립플롭(D-FFn)은 먹스(MUX)의 출력 신호를 클럭 신호(clk)로서 인가받고, 클럭 신호(clk)에 응답하여 측정 신호(sen)를 래치하여 출력 신호(ACK)를 출력한다. 출력 신호(ACK)에 따라 그 다음 선택 신호(sel)를 결정하면 된다. 선택 신호(sel)를 결정하는 방법은 종래의 연속 접근 레지스터(Successive approximation register(SAR))방식 혹은 연속적인 +1/-1 코드를 변화시키는 방법이 있다. 이런 방식은 공지된 것임으로 여기서는 상세한 설명을 생략한다. 따라서 도3 에 도시된 지연시간 측정회로(2)는 온도계 코드를 순차적으로 출력하게 되고, 도1 의 리셋 신호 발생부(10)와 리드 신호 발생부(20)가 필요하지 않다. 결과적으로 도 3 의 지연시간 측정회로(2)는 도1 의 지연시간 측정회로(1)보다 매우 단순한 구성을 가지게 된다.

도4 의 지연시간 측정회로(100)는 피드백 구성을 가지는 딜레이 체인부(130), 코드 발생부(140) 및 디코더(150)를 구비한다.

딜레이 체인부(130)는 복수개의 지연 소자들(D1 ~ D8)과 스위치(SW), 인버터(Inv), 및 카운터(CNT1)를 구비한다. 복수개의 지연 소자들(D1 ~ D8)은 직렬로 연결되고, 직렬 연결된 복수개의 지연 소자들(D1 ~ D8)중에서 마지막 지연 소자(D8)에서 출력되는 지연 신호(delay8)는 인버터(Inv)에 의해 반전되어 스위치(SW)로 인가된다. 피드백 구성을 가지는 딜레이 체인부(130)에서 기준신호(ref)가 인가되고 피드백 되어 복수개의 지연 소자(D1 ~ D8)에 인가되는 경우 인버터(Inv)가 구비되지 않으면 지연 신호(delay0 ~ delay8)는 항상 동일한 상태를 가지게 되어 측정 신호(sen)와 비교할 수가 없게 된다. 따라서 인버터(Inv)는 지연 신호(delay0 ~ delay8)가 피드백 될 때마다 반전하여 지연 신호(delay1 ~ delay8)의 상태를 변경하기 위하여 구비된다. 스위치(SW)는 초기상태 즉 카운터(CNT1)의 반복 카운팅 신호(iter)가 '0'일 경우 기준 신호(ref)를 선택하고, 반복 카운팅 신호(iter)가 '0'이 아니면 반전된 지연 신호(/delay8)를 선택하여 지연 신호(delay0)로서 첫 번째 지연 소자(D1)로 입력한다. 즉 도4 의 딜레이 체인부(130)는 도1 의 딜레이 체인(30)과 달리 피드백 구성을 갖는다. 그리고 카운터(CNT1)는 복수개의 지연 소자들(D1 ~ D8)중에서 마지막 지연 소자(D8)에서 출력되는 지연 신호(delay8)에 응답하여 딜레이 체인부(130)에서 기준 신호(ref)가 반복되어 지연되는 횟수를 카운터 하여 반복 카운팅 신호(iter)를 출력한다. 그리고 카운터(CNT1)는 카운터 리셋 신호(resetct)에 응답하여 리셋 된다.

코드 발생부(140)는 복수개의 XOR 게이트(XOR0 ~ XOR7)와 복수개의 AND 게이트(CP0 ~ CP7), 및 OR 게이트(OR8)를 구비한다. 복수개의 XOR 게이트(XOR0 ~ XOR7)에서 XOR 게이트(XOR0)는 스위치(SW)에서 인가되는 기준 신호(ref) 또는 인버터(Inv)에 의해 반전된 지연 신호(/delay8)를 지연 신호(delay0)로서 카운터(CNT1)에서 출력되는 반복 카운팅 신호(iter)의 한 비트(f1b)와 배타적 논리합 하여 비교 지연 신호(del0)를 출력하고, 나머지 XOR 게이트(XOR1 ~ XOR7)는 복수개의 지연 소자(D1 ~ D7)로부터 출력되는 지연 신호(delay1 ~ delay7)와 카운터(CNT1)에서 출력되는 반복 카운팅 신호(iter)의 한 비트(f1b)를 인가받아 배타적 논리합 하여 비교 지연 신호(del1 ~ del7)를 출력한다. 여기서 반복 카운팅 신호(iter)의 한 비트(f1b)는 반복 카운팅 신호(iter)가 홀수 인지 짝수인지를 판단하기 위하여 사용되며 반복 카운팅 신호(iter)의 마지막 비트(f1b)를 사용할 수 있다. 딜레이 체인부(130)에서 인버터(Inv)가 반전된 지연 신호(/delay8)를 스위치(SW)로 인가하기 때문에 반복 카운팅 신호(iter)가 0번째부터 카운팅 하는 경우 홀수 번째 반복되는 지연 신호(delay0 ~ delay7)는 기준 신호(ref)와 위상이 반대이다. 따라서 복수개의 XOR 게이트(XOR0 ~ XOR7)는 반복 카운팅 신호(iter)의 마지막 비트(f1b)를 사용하여 반복 카운팅 신호(iter)가 홀수 인지 짝수인지를 판단하고, 짝수 번째 반복되 는 지연 신호(delay0 ~ delay7)이면 지연 신호(delay0 ~ delay7)를 그대로 비교 신호(del0 ~ del7)로서 출력하고. 홀수 번째 반복되는 지연 신호(delay0 ~ delay7)이면 지연 신호(delay0 ~ delay7)를 반전하여 비교 신호(del0 ~ del7)로서 출력한다. 복수개의 AND 게이트(CP0 ~ CP7)는 측정 신호(sen)와 비교 지연 신호(del0 ~ del7)를 각각 논리곱하여 복수개의 코드 신호(C0 ~ C7)를 출력한다. OR 게이트(OR8)는 복수개의 코드 신호(C0 ~ C7)를 논리합하여 카운터 리셋 신호(resetct)를 출력한다. 복수개의 코드 신호(C0 ~ C7) 중 어느 하나가 하이 레벨이 되면 카운터 리셋 신호(resetct)가 설정되고 그때의 코드 신호(C0 ~ C7)와 반복 카운팅 신호(iter)가 디코더(150)에 저장된다. 디코더(150)는 저장된 코드 신호(C0 ~ C7)와 반복 카운팅 신호(iter)를 디코딩하여 지연 측정값(D_data)을 출력한다. 이때 지연 측정값(D_data)은 사용자의 설정에 따른 형식으로 출력한다. 도4 에서는 카운터 리셋 신호(resetct)를 출력하기 위하여 OR 게이트(OR8)를 이용하는 것으로 도시하였으나, 측정 신호(sen)에 응답하는 코드 신호(C0 ~ C7)의 레벨에 따라 다른 논리 게이트를 사용할 수도 있음은 자명하다. 그리고 복수개의 AND 게이트(CP0 ~ CP7)는 도1 에서와 같이 복수개의 D-플립플롭으로 구현할 수도 있다.

도5 는 도4 의 지연시간 측정회로의 동작을 설명하기 위한 타이밍도이다.

도5 에서는 2가지 경우를 설명을 위하여 측정 신호(sen)를 제1 측정 신호(sen1)와 제2 측정 신호(sen2)로 구분하여 나타내었다.

도5 를 참조하여 도4 의 지연시간 측정회로의 동작을 설명하면, 지연시간 측정회로(100)는 먼저 기준 신호(ref)가 인가되면 초기에 기준 신호(ref)를 지연 신 호(delay0)로서 복수개의 지연 소자(D1 ~ D7)에 인가한다. 기준 신호(ref)는 지연 신호(delay0)로서 출력되고, 첫 번째 지연 소자(D1)는 지연 신호(delay0)를 인가받아 지연하여 지연 신호(delay1)를 출력하고 나머지 지연 소자들(D2 ~ D8)은 각각 이전 지연 소자들(D1 ~ D7)에서 출력되는 지연 신호(delay1 ~ delay7)를 인가받아 지연하여 지연 신호(delay2 ~ delay8)를 출력한다.

복수개의 XOR 게이트(XOR0 ~ XOR7)는 카운터(CNT1)에서 출력되는 반복 카운팅 신호(iter)의 마지막 한 비트(f1b)와 지연 신호들(delay0 ~ delay7)을 각각 배타적 논리합하여 비교 지연 신호(del0 ~ del7)를 출력한다. 반복 카운팅 신호(iter)가 이진 코드 형식으로 출력된다고 가정하면 초기값은 0000이므로 마지막 한 비트(f1b)는 0이다. 따라서 지연 신호들(delay0 ~ delay7)이 그대로 비교 지연 신호(del0 ~ del7)로서 출력된다.

복수개의 AND 게이트(CP0 ~ CP7)는 제1 측정 신호(sen1)와 비교 지연 신호(del0 ~ del7)를 인가받아 제1 측정 신호(sen1)와 지연 신호(del0 ~ del7)가 모두 하이 레벨이면 하이 레벨의 코드 신호(C0-1 ~ C7-1)를 출력한다. 그러나 도5에서 제1 측정 신호(sen1)는 로우 레벨을 유지하고 있으므로 코드 신호(C0-1 ~ C7-1)는 모두 로우 레벨로 출력된다. 코드 신호(C0-1 ~ C7-1)가 모두 로우 레벨이므로 OR 게이트(OR8)는 로우 레벨의 카운터 리셋 신호(resetct)가 출력된다.

디코더(150)는 카운터 리셋 신호(resetct)가 로우 레벨이므로 코드 신호(C0-1 ~ C7-1)를 디코딩하지 않는다.

카운터(CNT1)는 로우 레벨의 카운터 리셋 신호(resetct)에 응답하여 지연 신 호(delay8)의 상승 또는 하강 에지를 감지하고 카운팅하여 반복 카운팅 신호(iter)를 0001 로 출력한다.

반복 카운팅 신호(iter)가 0000이 아니므로 스위치(SW)에서 반전된 지연 신호(/delay8)가 지연 신호(delay0)로서 출력되고, 첫 번째 지연 소자(D1)는 지연 신호(delay0)를 인가받아 지연하여 지연 신호(delay1)를 출력한다. 나머지 지연 소자들(D2 ~ D8)은 각각 이전 지연 소자들(D1 ~ D7)에서 출력되는 지연 신호(delay1 ~ delay7)를 인가받아 지연하여 지연 신호(delay2 ~ delay8)를 출력한다.

카운터(CNT1)에서 출력되는 반복 카운팅 신호(iter)가 0001이므로 마지막 한 비트(f1b)는 1이다. 따라서 복수개의 XOR 게이트(XOR0 ~ XOR7)는 지연 신호들(delay0 ~ delay7)을 반전하여 비교 지연 신호(del0 ~ del7)로서 출력한다.

복수개의 AND 게이트(CP0 ~ CP7)는 비교 신호(del3)가 하이 레벨일 때 제1 측정 신호(sen1)가 하이 레벨이므로 코드 신호(C0-1 ~ C3-1)는 하이 레벨로 출력되고, 코드 신호(C4-1 ~ C7-1)는 로우 레벨로 출력된다. OR 게이트(OR8)는 하이 레벨의 코드 신호(C0-1 ~　C3-1)에 응답하여 하이 레벨의 카운터 리셋 신호(resetct)를 출력한다. 그리고 카운터(CNT1)는 하이 레벨의 카운터 리셋 신호(resetct)에 응답하여 리셋된다.

디코더(150)는 하이 레벨의 카운터 리셋 신호(resetct)가 인가되면 카운터(CNT1)에서 인가되는 반복 카운팅 신호(iter)와 코드 신호(C0-1 ~ C7-1)를 디코딩하여 지연 측정값(D_data)을 출력한다.

C0	C1	C2	C3	C4	C5	C6	C7	코드 측정값
1	0	0	0	0	0	0	0	0
1	1	0	0	0	0	0	0	1
1	1	1	0	0	0	0	0	2
1	1	1	1	0	0	0	0	3
1	1	1	1	1	0	0	0	4
1	1	1	1	1	1	0	0	5
1	1	1	1	1	1	1	0	6
1	1	1	1	1	1	1	1	7

표1 은 디코더(150)에서 코드 신호(C0-1 ~ C7-1)에 응답하여 발생하는 지연 측정값(D_data)의 일부인 코드 측정값을 나타낸다. 지연 측정값(D_data)은 (반복 카운팅 신호(iter) * 지연 소자의 개수) + 코드 측정값으로 계산 된다. 도5 에서는 제1 측정 신호(sen1)에 응답하여 발생하는 코드 측정값은 3이다. 따라서 제1 측정 신호(sen1)에 대한 지연 측정값(D_data)은 1 * 8 + 3 = 11 이 출력된다. 결과적으로 기준 신호(ref)에 대한 제1 측정 신호(sen1)의 지연 시간은 지연 측정값(D_data) * 지연 소자의 지연 시간 이므로, 지연 소자의 지연 시간이 10ns 인 경우 제1 측정 신호(sen1)의 지연 시간은 110ns 이다.

지연시간 측정회로(100)에 제2 측정 신호(sen2)가 인가되는 경우를 살펴보면, 첫 번째 피드백 될 때까지의 과정은 제1 측정 신호(sen1)의 경우와 동일하다. 첫 번째 피드백으로 반전된 지연 신호(/delay8)가 스위치(SW)에 인가되면, 반전된 지연 신호(/delay8)가　지연 신호(delay0)로서 출력된다. 그리고 첫 번째 지연 소자(D1)는 지연 신호(delay0)를 인가받아 지연하여 지연 신호(delay1)를 출력한다. 나머지 지연 소자들(D2 ~ D8)은 각각 이전 지연 소자들(D1 ~ D7)에서 출력되는 지연 신호(delay1 ~ delay7)를 인가받아 지연하여 지연 신호(delay2 ~ delay8)를 출력한다.

복수개의 AND 게이트(CP0 ~ CP7)는 제2 측정 신호(sen2)는 여전히 로우 레벨을 유지하고 있으므로 코드 신호(C0-2 ~ C7-2)는 모두 로우 레벨로 출력된다. 코드 신호(C0-2 ~ C7-2)가 모두 로우 레벨이므로 OR 게이트(OR8)는 로우 레벨의 카운터 리셋 신호(resetct)를 출력한다.

디코더(150)는 카운터 리셋 신호(resetct)가 로우 레벨이므로 코드 신호(C0-2 ~ C7-2)를 디코딩하지 않는다.

카운터(CNT1)는 로우 레벨의 카운터 리셋 신호(resetct)에 응답하여 지연 신호(delay8)의 상승 또는 하강 에지를 감지하고 카운팅하여 반복 카운팅 신호(iter)를 0010 으로 출력한다.

스위치(SW)가 인버터(Inv)와 연결되어 있으므로 스위치(SW)가 인버터(Inv)와 연결되어 있으므로 반전된 지연 신호(/delay8)가 지연 신호(delay0)로서 출력되고, 첫 번째 지연 소자(D1)는 지연 신호(delay0)를 인가받아 지연하여 지연 신호(delay1)를 출력한다. 나머지 지연 소자들(D2 ~ D8)은 각각 이전 지연 소자들(D1 ~ D7)에서 출력되는 지연 신호(delay1 ~ delay7)를 인가받아 지연하여 지연 신호(delay2 ~ delay8)를 출력한다.

카운터(CNT1)에서 출력되는 반복 카운팅 신호(iter)가 0010이므로 마지막 한 비트(f1b)는 0이다. 따라서 복수개의 XOR 게이트(XOR0 ~ XOR7)는 지연 신호들(delay0 ~ delay7)을 그대로 비교 지연 신호(del0 ~ del7)로서 출력한다.

복수개의 AND 게이트(CP0 ~ CP7)는 비교 신호(del2)가 하이 레벨로 인가될때 제2 측정 신호(sen2)가 하이 레벨이므로 코드 신호(C0-2 ~ C2-2)는 하이 레벨로 출력되고, 코드 신호(C3-2 ~ C7-2)는 로우 레벨로 출력된다. 이후 비교 신호(del3 ~ del7)가 하이 레벨로 인가될 때 제2 측정 신호(sen2)는 하이 레벨이므로 코드 신호(C3-2 ~ C7-2) 또한 순차적으로 하이 레벨로 출력된다. OR 게이트(OR8)는 하이 레벨의 코드 신호(C0-2 ~ C2-2)에 응답하여 하이 레벨의 카운터 리셋 신호(resetct)를 출력하고, 카운터(CNT1)는 하이 레벨의 카운터 리셋 신호(resetct)에 응답하여 리셋된다.

디코더(150)는 하이 레벨의 카운터 리셋 신호(resetct)가 인가되면 카운터(CNT1)에서 인가되는 반복 카운팅 신호(iter)와 코드 신호(C0-1 ~ C7-1)를 디코딩하여 지연 측정값(D_data)을 출력한다. 제2 측정 신호(sen1)에 대한 지연 측정값(D_data)은 2 * 8 + 2 = 18 이 출력된다. 따라서 기준 신호(ref)에 대한 제2 측정 신호(sen2)의 지연 시간은 지연 소자의 지연 시간이 10ns 인 경우 180ns 이다.

도1 에 도시된 종래의 지연시간 측정회로(1)는 도2 에 도시된 바와 같이 지연 소자의 개수에 의해 측정할 수 있는 지연 시간이 한정되어 있었으나, 도4 에 도시된 본 발명의 지연시간 측정회로(100)는 딜레이 체인부(130)를 피드백으로 구성하여 측정할 수 있는 지연 시간이 한정되지 않는다. 따라서 복수개의 지연 소자 각각의 지연 시간을 짧게 설정하여도 전체적으로 긴 지연 시간을 측정 할 수 있으며, 이론적으로는 2개의 지연 소자만으로도 측정할 수 있는 지연 시간이 제약 받지 않는다. 그러나 실제 적용에 있어서는 딜레이 체인부(130)에 구비된 인버터(Inv)나 라인의 길이 등에 의한 지연 시간이 적으나마 발생하게 되므로 피드백으로 인한 반복 횟수가 많아지게 되면 측정되는 지연 시간에 오차가 발생할 수 있다. 따라서 지연시간 측정회로(100)의 설계 시에 예상되는 지연 시간의 최대값을 미리 고려하여 딜레이 체인부(130)에 구비되는 지연 소자(D1 ~ D8)의 개수를 조절하는 것이 바람직하다.

도6 에 도시된 지연 측정 회로(200)는 딜레이 체인부(230)와 에지 감지부(240), 및 디코더(250)를 구비한다. 딜레이 체인부(230)는 도4 와 유사하게 복수개의 지연 소자들(D1 ~ D8)과 스위치(ASW), 인버터(Inv), 및 카운터(CNT2)를 구비한다. 복수개의 지연 소자들(D1 ~ D8)은 직렬로 연결되고, 직렬 연결된 복수개의 지연 소자들(D1 ~ D8)중에서 마지막 지연 소자(D8)에서 출력되는 지연 신호(delay8)는 인버터(Inv)에 의해 반전되어 스위치(ASW)로 인가된다. 즉 도6 의 딜레이 체인부(230) 또한 도4 와 같이 피드백 구성을 가진다. 스위치(ASW)는 3입력 AND 게이트로 구현되며, 기준 신호(ref)와 반전된 지연 신호(/delay8) 및 에지 감지부(240)에서 출력되는 카운팅 중지 신호(stop)에 응답하여 지연 신호(delay0)를 출력한다. 도6 에서 스위치(ASW)는 AND 게이트로 구현하였으나, 도4 와 같은 스위치(SW)를 사용할 수도 있다. 카운터(CNT2)는 복수개의 지연 소자들(D1 ~ D8)중에서 마지막 지연 소자(D8)에서 출력되는 지연 신호(delay8)에 응답하여 딜레이 체인부(230)에서 기준 신호(ref)가 반복되어 지연되는 횟수를 카운터하여 반복 카운팅 신호(iter)를 출력한다. 그리고 카운터(CNT2)는 카운터 리셋 신호(reset)에 응답하여 리셋된다.

에지 감지부(240)는 기준 신호(ref)와 측정 신호(sen) 및 복수개의 지연 신호(delay0 ~ delay7)를 인가받아 각 신호의 상승 또는 하강 에지에 응답하여 카운터 리셋 신호(reset)와 카운팅 중지 신호(stop)를 카운터(CNT2)로 출력하고, 코드 신호(Code)를 디코더(250)로 출력한다.

에지 감지부(240)는 기준 신호(ref)의 에지가 감지되면 카운터 리셋 신호(reset)를 출력한다. 그리고 복수개의 지연 신호(delay0 ~ delay7)에 대한 에지를감지하여 카운팅하고, 카운터(CNT2)에서 인가되는 반복 카운팅 신호(iter)에 응답하여 리셋된다. 측정 신호(sen)의 에지가 감지되면 카운팅 중지 신호(stop)와 카운팅 된 복수개의 지연 신호(delay0 ~ delay7)에 대응하는 코드 신호(Code)를 출력한다.

디코더(250)는 에지 감지부(240)에서 인가되는 코드 신호(Code)와 카운터(CNT2)에서 인가되는 반복 카운팅 신호(iter)를 디코딩하여 지연 측정값(D_data)을 출력한다. 도4 에서 설명한 바와 같이 지연 측정값(D_data)은 사용자의 설정에 따른 형식으로 출력할 수 있다.

도4 에서는 코드 발생부(140)가 지연 신호(delay0 ~ delay7)의 상태를 감지하여 코드 신호(C0 ~ C7)를 출력하므로, 딜레이 체인부(130)에서의 피드백 횟수가 홀수이냐 짝수이냐를 고려하여야 하였다. 그러나 도6 의 지연시간 측정회로는 기준 신호(ref)와 측정 신호(sen), 및 복수개의 지연 신호(delay0 ~ delay7)의 에지를 감지하여 지연 측정값(D_data)을 계산하도록 하기 때문에 딜레이 체인부(230)의 피드백 횟수에 대해 고려할 필요가 없다. 따라서 도4 의 코드 발생부(140)에 구비되는 복수개의 XOR 게이트(XOR0 ~ XOR7)가 도6 의 지연시간 측정회로(200)에는 구비되지 않는다.

그리고 카운터(CNT2)가 카운팅 중지 신호(stop)에 응답하여 리셋되도록 하면, 에지 감지부(240)에서 카운터(CNT2)로 출력되는 카운터 리셋 신호(reset)는 생략 가능하다.

본 발명에서는 기준 신호(ref)와 측정 신호(sen)가 로우 레벨에서 하이 레벨로 천이하는 경우를 기준으로 하여 설명하였으나, 하이 레벨에서 로우 레벨로 천이하는 경우에도 적용 할 수 있음은 자명하다. 또한 각 신호의 레벨 설정에 따라 도4 또는 도6 에 도시된 AND 게이트(ASW), XOR 게이트(XOR0 ~ XOR7), OR 게이트(OR8) 등의 논리 게이트는 다른 논리 게이트로 변경될 수 있음은 자명하다. 그리고 딜레이 체인부(130, 230)에 구비되는 지연 소자(D0 ~ D7)의 개수가 변경 될 수 있음은 자명하다.

도7 은 도6 의 지연시간 측정회로의 지연시간 측정방법을 나타내는 순서도 이다. 도6 을 참조로 하여 도7 의 지연시간 측정방법을 설명하면, 먼저 딜레이 체인(230)에 기준 신호(ref)가 딜레이 체인(230)의 스위치(ASW)에 인가되면 지연시간을 측정하기 시작(S11)한다. 이때 에지 감지부(240)는 기준 신호(ref)의 에지가 감지되면 카운터 리셋 신호(reset)를 출력하여 카운터(CNT2)를 리셋(S12)한다. 딜레이 체인(230)의 복수개의 지연 소자(D1 ~ D8)는 직렬로 연결되어 스위치(ASW)에서 인가되는 지연 신호(delay0)를 순차적으로 지연하여 복수개의 지연 신호(delay1 ~ delay8)를 생성(S13)한다. 에지 감지부(240)는 복수개의 지연 신호(delay0 ~ delay7)의 에지 개수를 카운팅(S14)한다.

에지 감지부(240)는 복수개의 지연 신호(delay0 ~ delay8)가 인가되는 동안 측정 신호(sen)가 인가되는지를 판단(S15)하고, 측정 신호(sen)가 인가되지 않으면 카운팅 중지 신호(stop)를 출력하지 않는다. 딜레이 체인(230)은 복수개의 지연 신호(delay0 ~ delay8)에서 마지막 지연 신호(delay8)를 반전(S16)하여 카운터(CNT2)로 인가하고, 카운터(CNT2)는 반전된 지연 신호(/delay8)에 응답하여 반복 카운팅 신호(iter)를 1 증가(S17)한다. 에지 감지부(230)는 반복 카운팅 신호(iter)에 응답하여 감지된 지연 신호(delay0 ~ delay7)의 에지의 개수를 리셋(S18)한다. 그리고 반전된 지연 신호(/delay8)를 피드백(S19)하여 다시 복수개의 지연 신호 생성(S13)한다.

에지 감지부(240)는 복수개의 지연 신호(delay0 ~ delay7)가 인가되는 동안 측정 신호(sen)가 인가(S15)되면, 측정 신호(sen)가 인가될 때까지 카운팅된 복수개의 지연 신호(delay0 ~ delay7)의 에지 개수에 응답하여 코드 신호(Code)를 출력(S20)한다. 또한 에지 감지부(240)는 측정 신호(sen)에 응답하여 카운터(CNT2)로 카운팅 중지 신호(stop)를 출력한다. 그리고 디코더(250)에서 카운터(CNT2)에서 인가되는 반복 카운팅 신호(iter)와 코드 신호(Code)를 디코딩하여 지연 측정 값(D_data)을 출력(S21)한다.

도8 은 본 발명의 피드백 구성을 가지는 딜레이 체인을 구비하는 지연시간 측정회로의 또 다른 예를 나타내는 도면으로 도8 에서 딜레이 체인부(330)는 도4 또는 도6 과 달리 카운터(CNT1, CNT2)를 구비하지 않는다.

에지 카운터(340)는 기준 신호(ref)의 상승 또는 하강 에지에 응답하여 복수개의 지연 신호(delay0 ~ delay7)의 에지를 감지하여 카운팅하기 시작한다. 그리고 측정 신호(sen)의 에지가 감지되면 카운팅 된 복수개의 지연 신호(delay0 ~ delay7)의 에지의 개수를 지연 측정값(D_dat)로 출력한다.

도8 의 지연시간 측정회로(300)는 도6 과 같이 복수개의 지연 신호(delay0 ~ delay7)의 에지를 감지하므로 반복 횟수가 홀수인지 짝수인지에 관계없이 동작할 수 있으나 도6 과는 다르게 에지 카운터(340)에서 지연 측정값(D_data)을 출력할 수 있으므로 카운터(CNT1, CNT2) 및 디코더(250)를 생략할 수 있다.

본 발명의 지연시간 측정회로 및 지연시간 측정방법은 각종 전자 장치에 사용할 수 있으며, 특히 인용발명에 적용하여 각종 센서나 아날로그-디지털 변환기로서 사용이 가능하다.

상기에서는 본 발명의 바람직한 실시 예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자는 하기의 특허 청구 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

따라서, 본 발명의 지연시간 측정회로 및 지연시간 측정방법은 피드백 구성을 가지는 딜레이 체인을 구비하여 측정할 수 있는 지연 시간이 한정되지 않는다. 그러므로 복수개의 지연 소자 각각의 지연 시간을 짧게 설정하여도 전체적으로 긴 지연 시간을 측정 할 수 있으므로, 긴 지연 시간을 정확하게 측정이 가능하다. 또한 딜레이 체인을 구성하는 지연 소자의 개수를 줄일 수 있으므로, 작은 레이아웃 면적으로 구현할 수 있다.

Claims

지연시간 측정 시작을 나타내는 기준 신호 또는 궤환 출력 신호를 선택하여 입력 신호로서 인가받고, 복수개의 종속 연결된 지연 소자들을 구비하여 상기 입력 신호를 지연하고, 반전하여 상기 궤환 출력 신호를 출력하며, 상기 궤환 출력 신호에 응답하여 상기 기준 신호의 궤환 횟수를 카운팅하여 반복 카운팅 신호를 출력하는 딜레이 체인부;

상기 입력 신호와 상기 복수개의 지연 소자 중 마지막 지연 소자를 제외한 나머지 지연 소자에서 인가되는 복수개의 지연 신호를 측정하고자 하는 측정 신호와 각각 비교하여 코드 신호를 발생하는 코드 발생부; 및

상기 코드 신호와 상기 반복 카운팅 신호를 디코딩하여 지연 측정값을 출력하는 디코더부를 구비하고,

상기 딜레이 체인부는

상기 반복 카운팅 신호에 응답하여 상기 기준 신호 또는 상기 궤환 출력 신호를 선택하여 입력 신호로서 출력하는 스위치;

상기 입력 신호를 인가받아 지연하여 복수개의 지연신호를 출력하는 복수개의 종속 연결되는 지연 소자를 구비하는 딜레이 체인;

상기 딜레이 체인의 마지막 지연 소자에서 출력되는 지연 신호를 반전하여 상기 궤환 출력 신호를 출력하는 인버터; 및

상기 궤환 출력 신호에 응답하여 상기 반복 카운팅 신호를 출력하는 카운터를 구비하는 것을 특징으로 하는 지연시간 측정회로.
삭제
제1 항에 있어서, 상기 코드 발생부는

상기 반복 카운팅 신호가 짝수이면 상기 입력 신호와 상기 복수개의 지연 신호를 그대로 복수개의 비교 지연 신호로서 출력하고, 상기 반복 카운팅 신호가 홀수이면 상기 입력 신호와 상기 복수개의 지연 신호를 반전하여 상기 복수개의 비교 지연 신호로서 출력하는 비교 지연 신호 발생부;

상기 복수개의 비교 지연 신호 각각과 상기 측정 신호의 레벨을 비교하여 코드 신호를 발생하는 복수개의 비교기; 및

상기 코드 신호에 응답하여 상기 카운터를 리셋하기 위한 카운터 리셋 신호를 출력하는 제1 논리 게이트를 구비하는 것을 특징으로 하는 지연시간 측정회로.
삭제
삭제
제3 항에 있어서, 상기 비교 지연 신호 발생부는

상기 반복 카운팅 신호의 최하위 1비트와 상기 입력 신호 및 상기 복수개의 비교 지연 신호를 각각 배타적 논리합하는 복수개의 XOR 게이트를 구비하는 것을 특징으로 하는 지연시간 측정회로.
제3 항에 있어서, 상기 복수개의 비교기는

상기 복수개의 비교 지연 신호 각각과 상기 측정 신호를 논리곱하는 복수개의 제1 AND 게이트인 것을 특징으로 하는 지연시간 측정회로.
제3 항에 있어서, 상기 복수개의 비교기는

상기 비교 지연 신호에 응답하여 상기 측정신호를 래치하여 출력하고, 상기 카운터 리셋 신호에 응답하여 리셋 되는 복수개의 D플립플롭인 것을 특징으로 하는 지연시간 측정회로.
제3 항에 있어서, 상기 제1 논리 게이트는

상기 복수개의 코드 신호를 논리합하는 OR 게이트인 것을 특징으로 하는 지연시간 측정회로.
제3 항에 있어서, 상기 디코더부는

상기 복수개의 지연 소자의 개수에 상기 반복 카운팅 신호를 곱하고, 상기 코드 신호에 대응하는 값을 더하여 상기 지연 측정값을 출력하는 디코더인 것을 특징으로 하는 지연시간 측정회로.
지연시간 측정 시작을 나타내는 기준 신호 또는 궤환 출력 신호를 선택하여 입력 신호로서 인가받고, 복수개의 종속 연결된 지연 소자들을 구비하여 상기 입력 신호를 지연하고, 반전하여 상기 궤환 출력 신호를 출력하며, 상기 궤환 출력 신호에 응답하여 상기 기준 신호의 궤환 횟수를 카운팅하여 반복 카운팅 신호를 출력하는 딜레이 체인부;

상기 기준 신호의 에지에 응답하여 카운터 리셋 신호를 출력하고, 측정하고자 하는 측정 신호의 에지에 응답하여 카운팅 중지 신호를 출력하며, 상기 측정 신호가 인가될 때까지 상기 입력 신호와 상기 복수개의 지연 소자 중 마지막 지연 소자를 제외한 나머지 지연 소자에서 인가되는 복수개의 지연 신호의 에지의 개수에 대응하는 코드 신호를 발생하고, 상기 반복 카운팅 신호에 응답하여 리셋되는 코드 발생부; 및

상기 코드 신호와 상기 반복 카운팅 신호를 디코딩하여 지연 측정값을 출력하는 디코더부를 구비하는 것을 특징으로 하는 지연시간 측정회로.
제11 항에 있어서, 상기 딜레이 체인부는

상기 기준 신호 및 상기 궤환 출력 신호에 응답하여 입력 신호를 출력하는 스위치;

상기 입력 신호를 인가받아 지연하여 복수개의 지연신호를 출력하는 복수개의 종속 연결되는 지연 소자를 구비하는 딜레이 체인;

상기 딜레이 체인의 마지막 지연 소자에서 출력되는 지연 신호를 반전하여 상기 궤환 출력 신호를 출력하는 인버터; 및

상기 궤환 출력 신호에 응답하여 상기 반복 카운팅 신호를 상기 코드 발생부로 출력하고, 상기 카운팅 중지 신호에 응답하여 상기 디코더부로 상기 반복 카운팅 신호를 출력하며, 상기 리셋 신호에 응답하여 리셋되는 카운터를 구비하는 것을 특징으로 하는 지연시간 측정회로.
제11 항에 있어서, 상기 딜레이 체인부는

상기 기준 신호 및 상기 궤환 출력 신호에 응답하여 입력 신호를 출력하는 스위치;

상기 입력 신호를 인가받아 지연하여 복수개의 지연신호를 출력하는 복수개의 종속 연결되는 지연 소자를 구비하는 딜레이 체인;

상기 딜레이 체인의 마지막 지연 소자에서 출력되는 지연 신호를 반전하여 상기 궤환 출력 신호를 출력하는 인버터; 및

상기 궤환 출력 신호에 응답하여 상기 반복 카운팅 신호를 상기 코드 발생부로 출력하며, 상기 카운팅 중지 신호에 응답하여 상기 디코더부로 상기 반복 카운팅 신호를 출력하고 리셋되는 카운터를 구비하는 것을 특징으로 하는 지연시간 측정회로.
제11 항에 있어서, 상기 디코더부는

상기 복수개의 지연 소자의 개수에 상기 반복 카운팅 신호를 곱하고, 상기 코드 신호에 대응하는 값을 더하여 상기 지연 측정값을 출력하는 디코더인 것을 특징으로 하는 지연시간 측정회로.
제12 또는 제13 항 중 어느 한 항에 있어서, 상기 스위치는

상기 기준 신호와 상기 궤환 출력 신호 및 상기 카운팅 중지 신호를 논리곱하여 상기 입력 신호를 출력하는 제2 AND 게이트인 것을 특징으로 하는 지연시간 측정회로.
지연시간 측정 시작을 나타내는 기준 신호 또는 궤환 출력 신호를 선택하여 입력 신호로서 인가받고, 복수개의 종속 연결된 지연 소자들을 구비하여 상기 입력 신호를 지연하고, 반전하여 상기 궤환 출력 신호를 출력하는 딜레이 체인부; 및

상기 기준 신호의 에지에 응답하여 상기 입력 신호와 상기 복수개의 지연 소자에서 인가되는 복수개의 지연 신호의 에지를 카운팅하고, 상기 측정 신호의 에지에 응답하여 카운팅된 상기 입력 신호와 상기 복수개의 지연 신호의 에지의 개수에 대응하는 지연 측정값을 출력하는 에지 카운터를 구비하는 것을 특징으로 하는 지연시간 측정회로.
제16 항에 있어서, 상기 딜레이 체인부는

상기 기준 신호 또는 상기 궤환 출력 신호를 선택하여 입력 신호로서 출력하는 스위치;

상기 입력 신호를 인가받아 지연하여 복수개의 지연신호를 출력하는 복수개의 종속 연결되는 지연 소자를 구비하는 딜레이 체인; 및

상기 딜레이 체인의 마지막 지연 소자에서 출력되는 지연 신호를 반전하여 상기 궤환 출력 신호를 출력하는 인버터를 구비하는 것을 특징으로 하는 지연시간 측정회로.
기준 신호 또는 궤환 출력 신호에 응답하여 복수개의 지연 신호를 발생하고 측정 신호가 인가되는지 판단하는 단계;

상기 측정 신호가 인가되지 않으면, 상기 복수개의 지연 신호 중 마지막 지연 신호를 반전하여 상기 궤환 출력 신호를 출력하고, 상기 궤환 출력 신호를 상기 복수개의 지연 신호를 발생하는 단계로 궤환하는 단계; 및

상기 측정 신호가 인가되면, 상기 측정 신호가 인가될 때 까지 발생되는 복수개의 지연 신호에 대한 에지의 개수를 감지하고, 감지된 복수개의 지연 신호의 에지 개수와 상기 궤환 출력 신호의 출력 횟수를 이용하여 지연 측정값을 발생하는 단계를 구비하는 것을 특징으로 하는 지연시간 측정 방법.
제18 항에 있어서, 상기 복수개의 지연 신호를 발생 및 측정 신호가 인가되 는지를 판단 단계는

기준 신호가 인가되면 상기 궤환 출력 신호의 발생 횟수를 리셋하는 단계;

상기 기준 신호 또는 상기 궤환 출력 신호를 서로 다른 시간 지연하여 상기 복수개의 지연 신호를 출력하는 단계;

상기 복수개의 지연 신호의 에지 개수를 카운팅하는 단계; 및

상기 측정 신호가 인가되는지 판단하는 단계를 구비하는 것을 특징으로 하는 지연시간 측정 방법.
제19 항에 있어서, 상기 궤환하는 단계는

상기 측정 신호가 인가되지 않으면, 복수개의 지연 신호 중 마지막 지연 신호를 반전하여 상기 궤환 출력 신호를 발생하는 단계;

상기 궤환 출력 신호에 응답하여 반복 카운팅 신호를 증가하여 출력하는 단계;

상기 반복 카운팅 신호에 응답하여 카운팅 된 상기 복수개의 지연 신호의 에지 개수를 리셋하는 단계; 및

상기 궤환 출력 신호를 상기 복수개의 지연 신호를 출력하는 단계로 인가하는 단계를 구비하는 것을 특징으로 하는 지연시간 측정 방법.
제20 항에 있어서, 상기 지연 측정값을 발생하는 단계는

상기 측정 신호가 인가되면, 상기 측정 신호가 인가될 때까지 발생된 상기 복수개의 지연 신호의 에지 개수에 응답하여 코드 신호를 발생하는 단계; 및

상기 반복 카운팅 신호와 상기 코드 신호를 디코딩하여 상기 지연 측정값을 출력하는 단계를 구비하는 것을 특징으로 하는 지연시간 측정 방법.
제21 항에 있어서, 상기 지연 측정값을 출력하는 단계는

상기 복수개의 지연 신호의 개수에 상기 궤환 출력 신호의 출력 횟수를 곱하고, 상기 측정 신호가 인가될 때까지 발생된 상기 복수개의 지연 신호의 에지 개수를 더하여 상기 지연 측정 값을 출력하는 것을 특징으로 하는 지연 시간 측정 방법.