JPWO2018180227A1 - 太陽電池セル - Google Patents

Abstract

太陽電池セル（１０）は、受光面および裏面を有する第１導電型の半導体基板（２０）と、裏面上に設けられる第１導電型の第１半導体層（５０）と、裏面上に設けられる第２導電型の第２半導体層（５１）と、を備え、半導体基板（２０）は、第１導電型の不純物を有する第１の不純物領域（４０）と、第１の不純物領域（４０）と第１半導体層（５０）との間に設けられる、第１導電型の不純物を有する第３の不純物領域（４２）と、を有し、第３の不純物領域（４２）の第１導電型の不純物濃度は、第１の不純物領域（４０）の第１導電型の不純物濃度より高く、半導体基板（２０）と第１半導体層（５０）との接合はヘテロ接合である。

Description

本発明は、太陽電池セルに関する。

光電変換特性の高い太陽電池セルとして、半導体基板の受光面に背向する裏面にｎ型半導体層およびｐ型半導体層が形成された、いわゆる裏面接合型の太陽電池セルが開示されている。例えば特許文献１に、結晶性の半導体基板の裏面に、ｎ型非晶質半導体層およびｐ型非晶質半導体層が設けられ、結晶性の半導体基板と、ｎ型非晶質半導体層およびｐ型非晶質半導体層との間に、真性非晶質半導体層が設けられた裏面接合型の太陽電池セルが開示されている。

国際公開第 ＷＯ２０１５／１１４９０３号

半導体基板を用いた太陽電池セルでは、半導体基板の表面における光キャリアの再結合が光電変換特性に大きく影響する。そのため、半導体基板の表面にパッシベーション膜を設けて、光キャリアの再結合を抑制している。しかしながら、パッシベーション膜を設けた場合であっても、半導体基板の表面における光キャリアの再結合を完全に抑制できず、さらなる再結合の抑制が求められている。

本発明の一態様である太陽電池セルは、受光面および裏面を有する第１導電型の半導体基板と、裏面上に設けられる第１導電型の第１半導体層と、裏面上に設けられる第１導電型とは逆導電型である第２導電型の第２半導体層と、第１半導体層と電気的に接続される第１電極と、第２半導体層と電気的に接続される第２電極と、を備え、半導体基板は、第１導電型の不純物を有する第１の不純物領域と、第１の不純物領域と第１半導体層との間に設けられる、第１導電型の不純物を有する第３の不純物領域と、第１の不純物領域と第２半導体層との間に設けられる、第１導電型の不純物を有する第４の不純物領域と、を有し、第３の不純物領域の第１導電型の不純物濃度は、第１の不純物領域および第４の不純物領域の第１導電型の不純物濃度より高く、半導体基板と第１半導体層との接合はヘテロ接合である。

本発明によれば、太陽電池セルの光電変換特性の向上を図ることができる。

図１は、実施形態に係る太陽電池セルの構造を示す断面図である。 図２は、図１の実施形態に係る太陽電池セルの構造を示す裏面側の平面図である。 図３は、他の実施形態に係る太陽電池セルの構造を示す断面図である。 図４は、変形例に係る太陽電池セルの構造を示す断面図である。 図５は、太陽電池セルの製造工程を模式的に示す図である。 図６は、太陽電池セルの製造工程を模式的に示す図である。 図７は、太陽電池セルの製造工程を模式的に示す図である。 図８は、太陽電池セルの製造工程を模式的に示す図である。 図９は、太陽電池セルの製造工程を模式的に示す図である。 図１０は、太陽電池セルの製造工程を模式的に示す図である。

以下、実施形態について図面を参照しながら説明する。ただし、下記の実施形態は単なる例示であり、本発明は下記の実施形態に限定されるものではない。

各図は、模式図であり、必ずしも厳密に図示されたものではない。例えば、図面に描画された構成要素の寸法比率等は現物と異なる場合がある。具体的な寸法比率等は、下記の説明を参酌して判断されるべきである。図面の説明において、同一の要素には同一の符号を付し、重複する説明は適宜省略する。

図１は本実施形態の裏面接合型の太陽電池セル１０の断面図であり、図２は、この太陽電池セル１０を裏面側から見た平面図である。なお、図１は、図２のＡ−Ａ´線に沿う断面図である。

図１に示すとおり、太陽電池セル１０は半導体基板２０を備える。半導体基板２０は、受光面２１と裏面２２を有する。半導体基板２０の受光面２１は太陽光が主に入射する面を意味し、裏面２２は受光面２１と背向する面を意味する。半導体基板２０は、光を受けることによって光キャリアを生成する。ここで、光キャリアとは、半導体基板２０に光が吸収されることによって生成される電子および正孔のことである。

半導体基板２０は、ｎ型またはｐ型の第１導電型を有する。入射光の利用効率を高めるため、半導体基板２０の受光面２１には、凹凸構造のテクスチャ構造が設けられることが好ましい。一方、半導体基板２０の裏面２２には、凹凸構造のテクスチャ構造が設けられてもよく、テクスチャ構造が設けられなくともよい。前記凹凸構造は、例えば、１μｍから１０μｍの大きさである。

半導体基板２０として、例えば、単結晶シリコン基板または多結晶シリコン基板の結晶性シリコン基板を使用できる。なお、半導体基板２０として、結晶性シリコン基板以外を使用することもできる。例えば、ゲルマニウム（Ｇｅ）半導体基板、シリコンカーバイト（ＳｉＣ）およびシリコンゲルマニウム（ＳｉＧｅ）に代表される４族−４族化合物半導体基板、または、砒化ガリウム（ＧａＡｓ）、窒化ガリウム（ＧａＮ）およびリン化インジウム（ＩｎＰ）に代表される３族−５族化合物半導体基板等の、一般的な半導体基板を使用できる。

本実施形態では、第１導電型の半導体基板２０としてｎ型の単結晶シリコン基板を使用し、第１導電型がｎ型であり、第１導電型とは逆導電型である第２導電型がｐ型である場合の例について説明する。半導体基板２０の厚みは、例えば、５０μｍから３００μｍ程度である。また、半導体基板２０には、シリコンにドーピングされる第１導電型の不純物として、例えば、リン（Ｐ）、ヒ素（Ａｓ）またはアンチモン（Ｓｂ）等のドーパントが添加されている。第１導電型の半導体基板２０は、その略全体が第１導電型の第１の不純物領域４０からなる。第１の不純物領域４０の第１導電型の不純物濃度は、例えば、１×１０^１４ｃｍ^−３から５×１０^１６ｃｍ^−３程度であり、５×１０^１４ｃｍ^−３から５×１０^１５ｃｍ^−３程度が好ましい。なお、第１導電型がｐ型であり、第２導電型がｎ型であってもよく、また、半導体基板２０は、多結晶シリコン基板であってもよい。

図１に示すとおり、半導体基板２０の受光面２１の全域または略全域上には、パッシベーション層３０が設けられる。パッシベーション層３０は、半導体基板２０との接合界面における光キャリアの再結合を抑制する機能を有する。本実施形態では、パッシベーション層３０として、非晶質半導体層を使用する。パッシベーション層３０としての非晶質半導体層は、非晶質シリコン層であってよい。本実施形態では、真性非晶質シリコン層３０ｉと、第１導電型の第１導電型非晶質シリコン層３０ｎとを、半導体基板２０の受光面２１からこの順番に積層した、積層構造を有する。真性非晶質シリコン層３０ｉは、半導体基板２０の受光面２１上に、受光面２１と接して設けられる。第１導電型非晶質シリコン層３０ｎは、真性非晶質シリコン層３０ｉの上に設けられる。半導体基板２０とパッシベーション層３０との接合は、ヘテロ接合を構成する。

本明細書における「真性」とは、導電型不純物を含まない完全に真性である半導体に限られず、意図的に導電型不純物を混入させない半導体、または、製造過程等で混入する導電型不純物が存在する半導体を含むものである。さらに、微量の導電型不純物が意図的または意図せずに添加される場合、その濃度が、例えば、５×１０^１８ｃｍ^−３以下となるように形成される半導体をも含むものである。また、本明細書における「非晶質」は、非晶質部分と結晶質部分との双方を含むように構成されてもよい。

第１導電型非晶質シリコン層３０ｎは、半導体基板２０と同じ第１導電型をなす不純物として、例えば、リン（Ｐ）、ヒ素（Ａｓ）またはアンチモン（Ｓｂ）等のドーパントが添加される。第１導電型非晶質シリコン層３０ｎの第１導電型の不純物のドーパント濃度は、例えば、１×１０^１９ｃｍ^−３以上であり、１×１０^２０ｃｍ^−３以上かつ５×１０^２１ｃｍ^−３以下であることが好ましい。

パッシベーション層３０の厚みは、半導体基板２０の受光面２１における光キャリアの再結合を十分に抑制できる程度に厚くし、一方、パッシベーション層３０による入射光の吸収をできるだけ低く抑えられる程度に薄くすることが好ましい。パッシベーション層３０の厚みは、例えば、４ｎｍから１００ｎｍ程度である。さらに具体的には、真性非晶質シリコン層３０ｉの厚みは、例えば、２ｎｍから５０ｎｍ程度であり、また、第１導電型非晶質シリコン層３０ｎの厚みは、例えば、２ｎｍから５０ｎｍ程度である。

また、パッシベーション層３０として、非晶質半導体層以外を使用することもできる。例えば、酸素（Ｏ）および窒素（Ｎ）の少なくとも一方を含有するシリコン化合物、または、酸素（Ｏ）および窒素（Ｎ）の少なくとも一方を含有するアルミニウム化合物を含む絶縁層を使用できる。この絶縁層の厚みは、例えば、１ｎｍから１００ｎｍ程度である。パッシベーション層３０としての非晶質半導体層と半導体基板２０との間に上記非晶質半導体層以外の層を介在させる構成も可能である。

パッシベーション層３０の上に、パッシベーション層３０と接して、反射防止膜および保護膜としての機能を兼備えた透明膜３１が設けられる。透明膜３１として、透明絶縁膜または透明導電膜を使用できる。透明絶縁膜は、例えば、酸化シリコン、窒化シリコン、酸窒化シリコン、酸化アルミニウム、窒化アルミニウムまたは酸窒化アルミニウム等により構成できる。これらの化合物に水素（Ｈ）を含有させてもよい。透明導電膜は、例えば、酸化インジウム（Ｉｎ_２Ｏ_３）、酸化亜鉛（ＺｎＯ）、酸化錫（ＳｎＯ_２）または酸化チタン（ＴｉＯ_２）等の金属酸化物を少なくとも一つ含んで構成できる。これらの金属酸化物に錫（Ｓｎ）、亜鉛（Ｚｎ）、タングステン（Ｗ）、アンチモン（Ｓｂ）、チタン（Ｔｉ）、セリウム（Ｃｅ）またはガリウム（Ｇａ）等の元素が添加されてもよい。透明膜３１の厚みは、反射防止特性等に応じて適宜設定できる。透明膜３１の厚みは、例えば、５０ｎｍから２００ｎｍ程度である。透明膜３１は、光キャリアの再結合を抑制するパッシベーション膜としての機能を兼ね備えることもある。

半導体基板２０の裏面２２上に、第１導電型の第１半導体層５０と、第１導電型とは逆導電型である第２導電型の第２半導体層５１とのそれぞれが、くし歯状に設けられる。第１半導体層５０と第２半導体層５１のくし歯部分（第１半導体層５０および第２半導体層５１のうちｙ軸方向に延びる部分であり、例えば、図１に示す第１半導体層５０および第２半導体層５１の部分）が互いに間挿し合うように設けられ、当該くし歯部分が交互に配列される構造を有する。本実施形態では、第１半導体層５０は半導体基板２０の裏面２２上に、裏面２２に接して設けられ、第１半導体層５０の上に第２半導体層５１がｚ方向に重なる領域６４が設けられる。この重なる領域６４において、第１半導体層５０と第２半導体層５１との間に、絶縁層５２が設けられる。絶縁層５２は、例えば、酸素（Ｏ）および窒素（Ｎ）の少なくとも一方を含むシリコン化合物等により構成することができる。絶縁層５２の厚みは、例えば、１０ｎｍから３００ｎｍ程度である。

第１半導体層５０および第２半導体層５１は、パッシベーション膜としての機能も有し、半導体基板２０と、第１半導体層５０および第２半導体層５１との接合界面における光キャリアの再結合を抑制する。図１に示すとおり、第１領域６０は、半導体基板２０と第１半導体層５０との接合面に対応した領域であり、第２領域６１は、半導体基板２０と第２半導体層５１との接合面に対応した領域である。

本実施形態では、第１導電型の第１半導体層５０として、第１導電型の第１非晶質半導体層を使用する。第１非晶質半導体層は、真性非晶質シリコン層５０ｉと、第１導電型の第１導電型非晶質シリコン層５０ｎとを、半導体基板２０の裏面２２からこの順番に積層した、積層構造を有する。真性非晶質シリコン層５０ｉは、半導体基板２０の裏面２２の第１領域６０上に、裏面２２と接して設けられる。第１導電型非晶質シリコン層５０ｎは、真性非晶質シリコン層５０ｉの上に設けられる。第１導電型非晶質シリコン層５０ｎは、半導体基板２０と同じ第１導電型の不純物として、例えば、リン（Ｐ）、ヒ素（Ａｓ）またはアンチモン（Ｓｂ）等のドーパントが添加される。第１導電型非晶質シリコン層５０ｎの第１導電型の不純物のドーパント濃度は、例えば、１×１０^１９ｃｍ^−３以上であり、１×１０２０ｃｍ^−３以上かつ５×１０^２１ｃｍ^−３以下であることが好ましい。真性非晶質シリコン層５０ｉの厚みは、例えば、２ｎｍから５０ｎｍ程度である。第１導電型非晶質シリコン層５０ｎの厚みは、例えば、２ｎｍから５０ｎｍ程度である。

本実施形態では、第２導電型の第２半導体層５１として、第２導電型の第２非晶質半導体層を使用する。第２非晶質半導体層は、真性非晶質シリコン層５１ｉと、第２導電型の第２導電型非晶質シリコン層５１ｐとを、半導体基板２０の裏面２２からこの順番に積層した、積層構造を有する。真性非晶質シリコン層５１ｉは、半導体基板２０の裏面２２の第２領域６１上に、裏面２２と接して設けられる。第２導電型非晶質シリコン層５１ｐは、真性非晶質シリコン層５１ｉの上に設けられる。第２導電型非晶質シリコン層５１ｐは、半導体基板２０と異なる第２導電型の不純物として、例えば、ホウ素（Ｂ）等のドーパントが添加される。第２導電型非晶質シリコン層５１ｐのドーパント濃度は、例えば、１×１０^１９ｃｍ^−３以上であり、１×１０^２０ｃｍ^−３以上かつ５×１０^２１ｃｍ^−３以下であることが好ましい。真性非晶質シリコン層５１ｉの厚みは、例えば、２ｎｍから５０ｎｍ程度である。第２導電型非晶質シリコン層５１ｐの厚みは、例えば、２ｎｍから５０ｎｍ程度である。

本実施形態では、半導体基板２０と第１半導体層５０とによりヘテロ接合を構成し、一方、半導体基板２０と第２半導体層５１とによりｐｎ接合をなすヘテロ接合を構成する。これらのヘテロ接合の採用は、半導体基板２０と、第１半導体層５０および第２半導体層５１との接合界面における光キャリアの再結合を抑制して、光電変換特性の向上を図るためである。

なお、光キャリアの再結合を抑制する効果を高めるために、真性非晶質シリコン層（３０ｉ、５０ｉ、５１ｉ）、第１導電型非晶質シリコン層（３０ｎ、５０ｎ）および第２導電型非晶質シリコン層（５１ｐ）のそれぞれは、水素（Ｈ）を含有することが好ましい。また、真性非晶質シリコン層（３０ｉ、５０ｉ、５１ｉ）、第１導電型非晶質シリコン層（３０ｎ、５０ｎ）および第２導電型非晶質シリコン層（５１ｐ）のそれぞれは、水素（Ｈ）に加えて、酸素（Ｏ）、炭素（Ｃ）またはゲルマニウム（Ｇｅ）を含有してもよい。

第１半導体層５０および第２半導体層５１は、上述のみに限定されるものではない。第１半導体層５０および第２半導体層５１のそれぞれは、酸素（Ｏ）および窒素（Ｎ）の少なくとも一方を含有するシリコン化合物、または、酸素（Ｏ）および窒素（Ｎ）の少なくとも一方を含有するアルミニウム化合物等の絶縁層を、半導体基板２０との接合面に有してもよい。また、この絶縁層と、単結晶シリコン、多結晶シリコンおよび微結晶シリコンの少なくとも一つを含む、導電型を有する半導体層とを、半導体基板２０の裏面２２からこの順番に積層した構造であってもよい。この積層構造を採用する場合、絶縁層の膜厚は、トンネル電流が流れる程度であることが好ましく、例えば、０．５ｎｍから２０ｎｍ程度である。

図１に示すとおり、第１電極７０は、第１半導体層５０の上に設けられ、第１半導体層５０と電気的に接続される。一方、第２電極７１は、第２半導体層５１の上に設けられ、第２半導体層５１と電気的に接続される。第１電極７０と第２電極７１とは互いに電気的に分離され、第１電極７０は半導体基板２０にて生成されたキャリアのうち多数キャリアを収集し、第２電極７１は少数キャリアを収集する。図２に示すとおり、第１半導体層５０と第２半導体層５１にそれぞれ対応した第１電極７０と第２電極７１とのそれぞれは、くし歯状に設けられる。第１電極７０と第２電極７１のくし歯部分（第１電極７０および第２電極７１のうちｙ方向に延びる部分であり、例えば、図１に示す第１電極７０および第２電極７１の部分）は互いに間挿し合うように設けられる。このため、半導体基板２０の裏面２２上において、第１電極７０と第２電極７１とがｘ方向に沿って交互に配列される構造を有する。第１電極７０と第２電極７１との間には、絶縁領域６２がある。絶縁領域６２は、ｙ方向に延びるように設けられ、折り返し領域６３で折り返して、その後、逆の方向に延びるように設けられる。

本実施形態では、第１電極７０は、第１透明電極層７０ａと、第１金属電極層７０ｂとを、第１半導体層５０の上からこの順番に積層した、積層構造を有する。第１透明電極層７０ａは、第１半導体層５０と接して設けられる。第１金属電極層７０ｂは、第１透明電極層７０ａの上に設けられる。また、第２電極７１は、第２透明電極層７１ａと、第２金属電極層７１ｂとを、第２半導体層５１の上からこの順番に積層した、積層構造を有する。第２透明電極層７１ａは、第２半導体層５１と接して設けられる。第２金属電極層７１ｂは、第２透明電極層７１ａの上に設けられる。第１透明電極層７０ａと第２透明電極層７１ａとのそれぞれは、例えば、酸化インジウム（Ｉｎ_２Ｏ_３）、酸化亜鉛（ＺｎＯ）、酸化錫（ＳｎＯ_２）または酸化チタン（ＴｉＯ_２）等の金属酸化物を少なくとも一つ含んで構成できる。これらの金属酸化物に錫（Ｓｎ）、亜鉛（Ｚｎ）、タングステン（Ｗ）、アンチモン（Ｓｂ）、チタン（Ｔｉ）、セリウム（Ｃｅ）またはガリウム（Ｇａ）等の元素が添加されてもよい。第１金属電極層７０ｂと第２金属電極層７１ｂとのそれぞれは、例えば、銀（Ａｇ）、銅（Ｃｕ）、Ａｌ（アルミニウム）、金（Ａｕ）、ニッケル（Ｎｉ）、錫（Ｓｎ）またはクロム（Ｃｒ）等の金属またはこれらの金属を少なくとも一種を含む合金により構成できる。第１金属電極層７０ｂと第２金属電極層７１ｂとのそれぞれは、単層で構成されてもよく、複数層で構成されてもよい。

図１に示すとおり、半導体基板２０は、受光面２１の表面からその表面近傍の全域に、第１の不純物領域４０より第１導電型の不純物濃度が高い、第１導電型の第２の不純物領域４１を有する。第２の不純物領域４１は、半導体基板２０の第１の不純物領域４０と、パッシベーション層３０との間に設けられる。第２の不純物領域４１は、例えば、第１導電型の不純物濃度が１×１０^１７ｃｍ^−３以上の領域であり、厚みが５μｍ以下の領域である。第２の不純物領域４１は、半導体基板２０の、受光面２１から５μｍ以下の厚みの範囲にのみ、第１導電型の不純物濃度が１×１０^１７ｃｍ^−３以上の領域を有するのが好ましい。さらに、第２の不純物領域４１は、第１導電型の不純物濃度が５×１０^１７ｃｍ^−３以上かつ５×１０^１９ｃｍ^−３以下の領域であり、厚みが２００ｎｍ以下の領域であることがより好ましい。斯かる場合は、第２の不純物領域４１は、半導体基板２０の、受光面２１から２００ｎｍ以下の厚みの範囲にのみ、第１導電型の不純物濃度が５×１０^１７ｃｍ^−３以上かつ５×１０^１９ｃｍ^−３以下の領域を有することが好ましい。

本実施形態では、半導体基板２０の受光面２１の表面からその近傍に、第１の不純物領域４０より第１導電型の不純物濃度が高い、第２の不純物領域４１を設けることにより生じる電界効果により、半導体基板２０のパッシベーション層３０との接合界面近傍において、半導体基板２０で生成される少数キャリア密度を減少させ、それにより半導体基板２０とパッシベーション層３０との接合界面における光キャリアの再結合を抑制して、光電変換特性の向上を図る。

半導体基板２０の裏面２２の表面からその表面近傍は、互いに隣接するように第１導電型の不純物を有する第１導電型の第３の不純物領域４２と、第４の不純物領域４３とを有する。第３の不純物領域４２は、第１半導体層５０に対応して設けられ、第１半導体層５０と半導体基板２０とがヘテロ接合を構成する領域の第１半導体層５０の直下に設けられる。第３の不純物領域４２は、半導体基板２０の第１の不純物領域４０と、第１半導体層５０との間に設けられる。第４の不純物領域４３は、第２半導体層５１に対応して設けられ、第２半導体層５１と半導体基板２０とがヘテロ接合を構成する領域の第２半導体層５１の直下に設けられる。第４の不純物領域４３は、半導体基板２０の第１の不純物領域４０と、第２半導体層５１との間に設けられる。第３の不純物領域４２は、第１半導体層５０下の少なくとも一部にあればよく、第１半導体層５０下全域又は略全域にあるのがよい。

また、第４の不純物領域４３は、第２半導体層５１下の少なくとも一部にあればよく、第２半導体層５１下全域又は略全域にあるのがよい。

ここで、第３の不純物領域４２は、第１の不純物領域４０および第４の不純物領域４３より第１導電型の不純物濃度が高い。すなわち、第３の不純物領域４２は、その周囲より高い第１導電型の不純物濃度の領域として、半導体基板２０の裏面２２の表面からその表面近傍に選択的に設けられる。このように第１導電型の半導体基板の裏面に、この第１導電型の半導体基板と第１導電型の半導体層のヘテロ接合に対応して、第１導電型の不純物の濃度が高い領域が選択的に設けられている。本実施形態では、第３の不純物領域４２は、例えば、第１導電型の不純物濃度が１×１０^１７ｃｍ^−３以上の領域であり、その厚みが５μｍ以下の領域である。第３の不純物領域４２は、半導体基板２０の、裏面２２から５μｍ以下の厚みの範囲に、第１導電型の不純物濃度が１×１０^１７ｃｍ^−３以上の領域を有するのがよい。さらに、第３の不純物領域４２は、第１導電型の不純物濃度が５×１０^１７ｃｍ^−３以上かつ５×１０^１９ｃｍ^−３以下の領域であり、厚みが２００ｎｍ以下の領域であることが好ましい。第３の不純物領域４２は、半導体基板２０の、裏面２２から２００ｎｍ以下の厚みの範囲に、第１導電型の不純物濃度が５×１０^１７ｃｍ^−３以上かつ５×１０^１９ｃｍ^−３以下の領域を有することが好ましい。

本実施形態では、第４の不純物領域４３は、第３の不純物領域４２より不純物濃度が低い。なお、第４の不純物領域４３は、製造過程等で意図的または意図せずに添加される第２導電型の不純物により、必ずしも第１導電型の導電性を有する必要はなく、第２導電型または真性であってもよい。

本実施形態では、第１の不純物領域４０とは、第２の不純物領域４１、第３の不純物領域４２および第４の不純物領域４３を除く、半導体基板２０の全てまたは略全ての領域である。

本実施形態では、半導体基板２０の裏面２２に、第１の不純物領域４０および第４の不純物領域４３より第１導電型の不純物領域の不純物濃度が高い第３の不純物領域４２を設けることにより生じる電界効果により、半導体基板２０の第１半導体層５０との接合界面近傍において、半導体基板２０で生成される少数キャリア密度を減少させ、それにより、半導体基板２０と第１半導体層５０との接合界面における光キャリアの再結合を抑制して、光電変換特性の向上を図る。第３の不純物領域４２における第１導電型の不純物濃度が１×１０^１７ｃｍ^−３以上の場合、半導体基板２０と第１半導体層５０との接合界面における光キャリアの再結合をより顕著に抑制できる電界効果が得られる。

加えて、第１導電型の不純物濃度が５×１０^２０ｃｍ^−３以下の場合、第３の不純物領域４２を設けることにより半導体基板２０に生じる欠陥の増大を抑えられる。その結果、半導体基板２０と第１半導体層５０との接合界面における光キャリアの再結合をより抑制できる。

加えて、本実施形態では、半導体基板２０の裏面２２の表面からその近傍に、第３の不純物領域４２より不純物濃度が低い第４の不純物領域４３を設ける構成であるので、半導体基板２０と第２半導体層５１とのｐｎ接合を構成する界面近傍における結晶欠陥等を抑制でき、半導体基板２０と第２半導体層５１とのｐｎ接合界面における光キャリアの再結合を抑制でき、光電変換特性を向上できる。

このように本実施形態では、半導体基板２０の裏面２２側において、不純物濃度が第３の不純物領域４２より低い第４の不純物領域４３を設け、半導体基板２０と第２半導体層５１とのｐｎ接合界面における結晶欠陥を抑制可能とすると共に、第１導電型の不純物濃度が高い第３の不純物領域４２を裏面２２に選択的に設けることにより、半導体基板２０と第１半導体層５０との接合界面近傍において、光キャリアの再結合を抑制して、光電変換特性の向上を図れる。

なお、第４の不純物領域４３を備えず、第４の不純物領域４３が第１の不純物領域であってもよい。

図３は、他の実施形態に係る太陽電池セル１０の構造を示す断面図である。半導体基板２０の裏面２２は、複数の、溝からなる凹凸構造を有する。凹凸構造は、凸部の上面２３と、凹凸構造の側面２４と、凹部の底面２５とを有する。半導体基板２０の裏面２２は、互いに隣接した凸部の上面２３と凹部の底面２５との間に、凸構造の側面２４を有する。第１半導体層５０は、半導体基板２０の裏面２２の凸部の上面２３に設けられる。一方、第２半導体層５１は、半導体基板２０の裏面２２の凸構造の側面２４および凹部の底面２５に設けられる。第３の不純物領域４２は、半導体基板２０の裏面２２の凸部の上面２３から凸部の内部に設けられ、第３の不純物領域４２の厚みは、凹凸構造の凸部の上面２３と凹部の底面２５との高さｈより小さくてもよく、大きくともよい。高さｈは、例えば、１０μｍ以下であり、５０ｎｍ以上かつ２μｍ以下であることが好ましい。第４の不純物領域４３は、半導体基板２０の裏面２２の凹部の底面２５に設けられる。

図４は、変形例に係る太陽電池セル１０の構造を示す断面図である。上記実施形態と異なる点は、第２の不純物領域４１及び第４の不純物領域４３を備えず、第１導電型の不純物濃度が高い第３の不純物領域が上記実施形態のように半導体基板２０内に設けられる代わりに、半導体基板２０上に設けられる点である。第３の不純物領域は半導体基板２０と第１半導体層５０との間に設けられる。上記実施形態と同じ部分又は対応する部分には、同一符号を付し、適宜説明は割愛する。

本変形例では、第３の不純物領域は、例えば、第１導電型の不純物を含む第１シリコン酸化物層４４により実現される。第１導電型の不純物として、例えば、リン（Ｐ）、砒素（Ａｓ）またはアンチモン（Ｓｂ）等を使用できる。第１シリコン酸化物層４４の厚みは、例えば、０．１ｎｍ以上かつ２００ｎｍ以下であり、３ｎｍ以下であることが好ましい。また、第１シリコン酸化物層４４の第１導電型の不純物濃度は、第１の不純物領域４０より第１導電型の不純物濃度が高い。第１シリコン酸化物層４４の第１導電型の不純物濃度は、１×１０^１９ｃｍ^−３以上かつ５×１０^２０ｃｍ^−３以下であり、酸素原子濃度は、１×１０^２１ｃｍ^−３以上かつ２×１０^２２ｃｍ^−３以下であることが好ましい。さらに好ましくは、第１シリコン酸化物層４４の第１導電型の不純物濃度は、５×１０^１９ｃｍ^−３以上かつ１×１０^２０ｃｍ^−３以下であり、酸素原子濃度は、２×１０^２１ｃｍ^−３以上かつ５×１０^２１ｃｍ^−３以下である。なお、第１シリコン酸化物層４４は、結晶質層であってもよく、非晶質層であってもよい。

半導体基板２０と第１半導体層５０との間に、第１シリコン酸化物層４４を選択的に設けることにより、上記実施形態と同様に半導体基板２０の裏面側における光キャリアの再結合の抑制の効果を得ることができる。

加えて、変形例に係る太陽電池セルにおいて、半導体基板２０と第２半導体層５１との間に第１導電型の不純物を含む第２シリコン酸化物層４５（図４中、点線で示す領域）を有する場合、第２シリコン酸化物層４５の第１導電型の不純物濃度は、第１シリコン酸化物層の第１導電型の不純物濃度より低いことが好ましい。具体的には、第２シリコン酸化物層の厚みは３ｎｍ以下であり、第１導電型の不純物濃度は５×１０^１９ｃｍ^−３以下であり、酸素原子濃度は１×１０^２１ｃｍ^−３以上かつ２×１０^２２ｃｍ^−３以下であることが好ましい。第１シリコン酸化物層４４より第１導電型の不純物濃度が低い第２シリコン酸化物層を設けることにより、半導体基板２０と第２半導体層５１とのｐｎ接合界面における欠陥を抑制可能な構成であり、第１導電型の不純物濃度が高い第１シリコン酸化物層４４を設けることにより、半導体基板２０と第１半導体層５０との接合界面近傍において、光キャリアの再結合を抑制して、光電変換特性の向上を図る。

なお、第１シリコン酸化物層４４は、第３の不純物領域の一例であり、第２シリコン酸化物層４５は、第４の不純物領域の一例である。また、上記実施形態と同様に、第２の不純物領域４１を設けてもよい。

以下、図面を参照して、本実施形態に係る太陽電池セルの製造方法について説明する。図５から図１０は、本実施形態に係る太陽電池セルの製造工程を模式的に示す図面である。

まず、図５に示すとおり、半導体基板２０として第１導電型の結晶性シリコン基板を準備する。半導体基板２０の受光面２１側に、第１導電型の不純物を有する第２の不純物領域４１を形成する。第２の不純物領域４１は、例えば、熱拡散法、プラズマドープ法、エピタキシャル成長法、またはイオン注入法等により形成できる。本実施形態では、第１導電型の不純物として、リン（Ｐ）、ヒ素（Ａｓ）またはアンチモン（Ｓｂ）等を使用できる。

次に、図６に示すとおり、半導体基板２０の第２の不純物領域４１上に、パッシベーション層３０と透明膜３１とを、受光面２１からこの順番に形成する。パッシベーション層３０として、真性非晶質シリコン層３０ｉと第１導電型を有する第１導電型非晶質シリコン層３０ｎとを、受光面２１からこの順番に形成する。パッシベーション層３０は、例えば、プラズマＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法等のＣＶＤ法等により形成できる。真性非晶質シリコン層３０ｉは、シラン（ＳｉＨ_４）を水素（Ｈ_２）で希釈した原料ガスを用いて形成できる。第１導電型非晶質シリコン層３０ｎは、シラン（ＳｉＨ_４）にホスフィン（ＰＨ_３）を加え、水素（Ｈ_２）で希釈した原料ガスを用いて形成できる。透明膜３１は、例えば、スパッタリング法、真空蒸着法またはＣＶＤ法等により形成できる。

続いて、半導体基板２０の裏面２２の、全てまたは略全ての領域に、第１導電型の不純物を有する高不純物領域４２０を形成する。本実施形態では、第１導電型の不純物として、リン（Ｐ）、ヒ素（Ａｓ）またはアンチモン（Ｓｂ）等を使用できる。高不純物領域４２０は、例えば、熱拡散法、プラズマドープ法、エピタキシャル成長法またはイオン注入法等により形成できる。熱拡散法を用いる場合、特にＰＯＣｌ_３ガスを使用すると、半導体基板２０の裏面２２への欠陥発生を抑制した状態で、裏面２２に第１導電型の不純物であるリン（Ｐ）を好適に添加できる。プラズマドープ法を用いる場合、ホスフィン（ＰＨ_３）を水素（Ｈ_２）で希釈した原料ガスを使用でき、高不純物領域４２０および第１半導体層５０をプラズマＣＶＤ法等の気相成長法の同じ装置で形成する製造方法において、製造コストの低減を図ることができる。エピタキシャル成長法を用いる場合、例えば熱拡散法を用いた場合と比べて、高不純物領域４２０の第１導電型の不純物濃度を、半導体基板２０と第１半導体層５０との接合界面において、急峻に上昇させ、高不純物領域４２０全体で第１導電型の不純物濃度を容易に均一化できる。イオン注入法を用いる場合、イオン注入で生じた欠陥を低減するため、高温アニール等と併用することが好ましい。また、熱拡散法、プラズマドープ法またはイオン注入法を用いた場合、半導体基板２０の裏面２２で第１導電型の不純物濃度が最も高くなり、裏面２２から離れるほど、第１導電型の不純物濃度が次第に低くなる濃度勾配が形成される。

次に、図７に示すとおり、半導体基板２０の高不純物領域４２０の全てまたは略全ての上に、第１導電型を有する第１導電型半導体層５００として、真性非晶質シリコン層５００ｉと第１導電型を有する第１導電型非晶質シリコン層５００ｎとを、裏面２２側からこの順番に形成する。第１導電型半導体層５００は、例えば、プラズマＣＶＤ法等のＣＶＤ法等により形成できる。真性非晶質シリコン層５００ｉは、シラン（ＳｉＨ_４）を水素（Ｈ_２）で希釈した原料ガスを用いて形成できる。第１導電型非晶質シリコン層５００ｎは、シラン（ＳｉＨ_４）にホスフィン（ＰＨ_３）を加え、水素（Ｈ_２）で希釈した原料ガスを用いて形成できる。続いて、絶縁層５２０を第１導電型半導体層５００の上に形成する。絶縁層５２０は、例えば、ＣＶＤ法またはスパッタリング法等により形成できる。

次に、半導体基板２０の裏面２２上の、第２導電型の第２半導体層５１が形成される第２領域６１にある、第１導電型半導体層５００および絶縁層５２０を除去し、図８に示すとおり、第２領域６１の半導体基板２０の裏面２２を露出させる。この工程において、第２領域６１にある半導体基板２０の高不純物領域４２０の全てまたは一部をあわせて除去する。その結果、真性非晶質シリコン層５０ｉと第１導電型非晶質シリコン層５０ｎとの積層構造から構成される第１半導体層５０と、第３の不純物領域４２が形成される。高不純物領域４２０を熱拡散法やプラズマドープ法等で形成する場合、高不純物領域４２０下に生じる不純物濃度の濃度勾配により、第４の不純物領域４３を併せて形成することができる。第１導電型半導体層５００、絶縁層５２０および半導体基板２０は、レジストパターンをマスクとした化学エッチング法により、第２領域６１に対応した領域を選択的に除去できる。絶縁層５２０は、フッ酸水溶液等の酸性のエッチング液を用いてエッチング除去できる。第１導電型半導体層５００および半導体基板２０は、アルカリ性のエッチング液を用いてエッチング除去できる。エッチング除去後、不要となったレジストパターンは、ＴＭＡＨ（Ｔｅｔｒａ Ｍｅｔｈｙｌ Ａｍｍｏｎｉｕｍ Ｈｙｄｒｏｘｉｄｅ）等を使用して剥離除去できる。

また、この除去工程において、図８に示すように、第２領域６１にある半導体基板２０の表面を除去し、半導体基板２０の裏面２２に溝を形成してもよい。複数の上記溝により、半導体基板２０の裏面２２に、凸部の上面２３と、凹凸構造の側面２４と凹部の底面２５とを有する凹凸構造が形成される。凹凸構造の凸部の上面２３と凹部の底面２５との高さｈは、高不純物領域４２０の半導体基板２０の裏面２２からの第１導電型の不純物濃度の濃度勾配、形成される第４の不純物領域４３の厚みおよび第１導電型の不純物濃度、エッチング法に係る製造コスト等に応じて適宜設定できる。凹凸構造の凸部の上面２３と凹部の底面２５との高さｈは、例えば、１０μｍ以下であり、５０ｎｍ以上かつ２μｍ以下が好ましい。前記凹凸構造を設ける製造方法を採用することより、好適に、半導体基板２０の第１領域６０に第３の不純物領域４２を設けることによる光電変換特性の向上の効果を得つつ、製造コストの増大を防ぐことができる。

次に、半導体基板２０の第２領域６１の露出面および第１領域６０の絶縁層５２０を覆うように、裏面２２の全域に第２導電型を有する第２導電型半導体層を形成する。第２導電型半導体層として、真性非晶質シリコン層と第２導電型を有する第２導電型非晶質シリコン層とをこの順番に形成する。第２導電型半導体層は、例えば、プラズマＣＶＤ法等のＣＶＤ法等により形成できる。真性非晶質シリコン層は、シラン（ＳｉＨ_４）を水素（Ｈ_２）で希釈した原料ガスを用いて形成できる。第２導電型非晶質シリコン層は、シラン（ＳｉＨ_４）にジボラン（Ｂ_２Ｈ_６）を加え、水素（Ｈ_２）で希釈した原料ガスを用いて形成できる。

続いて、後の工程において第１半導体層５０と電気的に接触する第１電極７０を設けるため、第１半導体層５０の上にある第２導電型半導体層および絶縁層５２０を除去する。第２導電型半導体層および絶縁層５２０は、レジストパターンをマスクとした化学エッチング法により除去できる。第２導電型半導体層は、アルカリ性のエッチング液を用いてエッチング除去できる。第２導電型半導体層の一部がエッチングにより除去されることで、第２半導体層５１が形成される。具体的には、裏面２２の全域に形成された真性非晶質シリコン層の一部がエッチングにより除去されることで、真性非晶質シリコン層５１ｉが形成される。また、裏面２２の全域に形成された第２導電型非晶質シリコン層の一部がエッチングにより除去されることで、第２導電型非晶質シリコン層５１ｐが形成される。

絶縁層５２０は、フッ酸水溶液等の酸性のエッチング液を用いてエッチング除去できる。エッチング除去後、不要となったレジストパターンは、ＴＭＡＨ等を使用して剥離除去できる。その結果、図９に示すとおり、第１半導体層５０の表面を露出させると共に、半導体基板２０の裏面２２上の第２領域６１に、第２半導体層５１を形成する。

最後に、第１半導体層５０の上に第１電極７０として第１透明電極層７０ａと第１金属電極層７０ｂとをこの順番に形成する。また、第２半導体層５１の上に第２電極７１として第２透明電極層７１ａと第２金属電極層７１ｂとをこの順番に形成する。第１透明電極層７０ａおよび第２透明電極層７１ａのそれぞれは、スパッタリング法、真空蒸着法またはＣＶＤ法等により形成できる。一方、第１金属電極層７０ｂおよび第２金属電極層７１ｂのそれぞれは、電解メッキ法、印刷法または真空蒸着法等により形成できる。

第３の不純物領域４２の形成方法は、上述のみに限定されるものではない。第３の不純物領域４２の形成方法として、上述の製造方法で説明したとおり、半導体基板２０の裏面２２上の全てまたは略全てに高不純物領域４２０を形成した後、半導体基板２０の第２領域６１にある高不純物領域４２０をエッチング除去して、その結果、第３の不純物領域４２を形成してもよく、マスク等を使用して半導体基板２０の裏面２２上の第１領域６０にのみ第１導電型の不純物を添加して、第３の不純物領域４２を形成してもよい。さらに、パッシベーション層３０および第１半導体層５０の形成前に、熱拡散法を用いて、半導体基板２０の受光面２１および裏面２２の両面を含む全てまたは略全ての表面に第１導電型の不純物を添加して、第２の不純物領域４１および高不純物領域４２０を同時に形成して、その後の工程で、半導体基板２０の第２領域６１にある高不純物領域４２０の全てまたは一部を除去してもよい。

変形例に係る太陽電池セルの製造方法は、高不純物領域４２０を形成する工程において、高不純物領域４２０を形成する代わりに、半導体基板２０の裏面２２上の、全てまたは略全ての領域に、第１導電型の不純物を含むシリコン酸化物層を形成すればよい。第１導電型の不純物を含むシリコン酸化物層は、プラズマＣＶＤ法等のＣＶＤ法等により形成できる。第１導電型の不純物を含むシリコン酸化物層は、シラン（ＳｉＨ_４）等のシリコン含有ガスと、ホスフィン（ＰＨ_３）等の第１導電型の不純物含有ガスと、Ｏ_２、Ｈ_２２ＯまたはＣＯ_２等の酸素含有ガスとを混合した原料ガスにより形成できる。これまでに説明した製造方法と同様に、第１導電型の不純物を含むシリコン酸化物層を形成した後、半導体基板２０の第２領域６１にある第１導電型の不純物を含むシリコン酸化物層の全てまたは一部をエッチング除去して、その結果、半導体基板２０の裏面２２上の第１領域６０にのみ、第１シリコン酸化物層４４と、必要に応じて第２シリコン酸化物層４５とを形成できる。第１導電型の不純物を含むシリコン酸化物層は、アルカリ性のエッチング液を用いてエッチング除去できる。

なお、上記で説明した太陽電池セルの製造方法における各工程の順序は一例であり、これに限定されない。また、各工程の一部は、行われなくてもよい。

１０ 太陽電池セル
２０ 半導体基板
３０ パッシベーション層
３１ 透明膜
４０ 第１の不純物領域
４１ 第２の不純物領域
４２ 第３の不純物領域
４３ 第４の不純物領域
４４ 第１シリコン酸化物層（第３の不純物領域）
４５ 第２シリコン酸化物層（第４の不純物領域）
５０ 第１半導体層
５１ 第２半導体層
７０ 第１電極
７１ 第２電極

Claims (8)

1. 受光面および裏面を有する第１導電型の半導体基板と、
   前記裏面上に設けられる第１導電型の第１半導体層と、
   前記裏面上に設けられる第１導電型とは逆導電型である第２導電型の第２半導体層と、
   前記第１半導体層と電気的に接続される第１電極と、
   前記第２半導体層と電気的に接続される第２電極と、
   を備え、
   前記半導体基板は、
   第１導電型の不純物を有する第１の不純物領域と、
   前記第１の不純物領域と前記第１半導体層との間に設けられる、第１導電型の不純物を有する第３の不純物領域と、
   を有し、
   前記第３の不純物領域の第１導電型の不純物濃度は、前記第１の不純物領域の第１導電型の不純物濃度より高く、
   前記半導体基板と前記第１半導体層との接合はヘテロ接合である、
   太陽電池セル。
2. さらに、前記第１の不純物領域と前記第２半導体層との間に設けられる、第１導電型の不純物を有する第４の不純物領域を備え、
   前記第４の不純物領域の第１の導電型の不純物濃度は、前記第３の不純物領域の第１導電型の不純物濃度より低い、
   請求項１に記載の太陽電池セル。
3. 前記半導体基板は、前記裏面に溝からなる凹凸構造を有し、
   前記第１半導体層は、前記凹凸構造の凸部の上面に設けられ、
   前記第２半導体層は、前記凹凸構造の凹部の底面に設けられる、
   請求項１または２に記載の太陽電池セル。
4. 前記受光面上に設けられるパッシベーション層を備え、
   前記半導体基板は、
   前記第１の不純物領域と前記パッシベーション層との間に設けられる、第１導電型の不純物を有する第２の不純物領域を有し、
   前記第２の不純物領域の第１導電型の不純物濃度は、前記第１の不純物領域の第１導電型の不純物濃度よりも高く、
   前記半導体基板と前記パッシベーション層との接合はヘテロ接合である、
   請求項１から３のいずれか一項に記載の太陽電池セル。
5. 前記半導体基板は、結晶性の半導体基板であり、
   前記第１半導体層は、非晶質半導体層である、
   請求項１から４のいずれか一項に記載の太陽電池セル。
6. 前記半導体基板は、結晶性のシリコン基板であり、
   前記第１半導体層は、真性非晶質シリコン層と、第１導電型非晶質シリコン層との積層構造である、
   請求項１から５のいずれか一項に記載の太陽電池セル。
7. 前記第３の不純物領域は、前記半導体基板内に設けられる、
   請求項１から６のいずれか一項に記載の太陽電池セル。
8. 前記第３の不純物領域は、前記半導体基板上に設けられる、
   請求項１から６のいずれか一項に記載の太陽電池セル。

Images