JPWO2003038795A1 - 信号線駆動回路、並びに発光装置及びその駆動方法 - Google Patents

Abstract

トランジスタの特性にはバラツキが生じてしまう。本発明は、第１及び第２シフトレジスタ、並びにラッチ回路及び複数の配線の各々に対応した複数の電流源回路を有する信号線駆動回路であって、前記複数の電流源回路の各々は、容量手段と供給手段を有する。前記容量手段は、前記第１シフトレジスタから供給されるサンプリングパルスに従って、供給された電流を電圧に変換し、前記供給手段は、ビデオ信号に従って、前記変換された電圧に応じた電流を供給し、前記ラッチ回路は、前記第２シフトレジスタから供給されるサンプリングパルスに従って動作することを特徴とする。

Description

技術分野
本発明は信号線駆動回路の技術に関する。また前記信号線駆動回路を有する発光装置の技術に関する。
背景技術
近年、画像の表示を行う表示装置の開発が進められている。表示装置としては、液晶素子を用いて画像の表示を行う液晶表示装置が、高画質、薄型、軽量などの利点を活かして幅広く用いられている。
一方、自発光素子である発光素子を用いた発光装置の開発も近年進められている。発光装置は、既存の液晶表示装置がもつ利点に加えて、動画表示に適した速い応答速度、低電圧、低消費電力などの特徴を有し、次世代ディスプレイとして大きく注目されている。
発光装置に多階調の画像を表示する際の階調表現方法としては、アナログ階調方式とデジタル階調方式が挙げられる。前者のアナログ階調方式は、発光素子に流れる電流の大きさをアナログ的に制御して階調を得るという方式である。また後者のデジタル階調方式は、発光素子がオン状態（輝度がほぼ１００％の状態）と、オフ状態（輝度がほぼ０％の状態）の２つの状態のみによって駆動するという方式である。デジタル階調方式においては、このままでは２階調しか表示できないため、別の方式と組み合わせて多階調の画像を表示する方法が提案されている。
また画素の駆動方法としては、画素に入力する信号の種類で分類すると、電圧入力方式と電流入力方式が挙げられる。前者の電圧入力方式は、画素に入力するビデオ信号（電圧）を駆動用素子のゲート電極に入力して、該駆動用素子を用いて発光素子の輝度を制御する方式である。また後者の電流入力方式では、設定された信号電流を発光素子に流すことにより、該発光素子の輝度を制御する方式である。
ここで、電圧入力方式を適用した発光装置における画素の回路の一例とその駆動方法について、図１６（Ａ）を用いて簡単に説明する。図１６（Ａ）に示した画素は、信号線５０１、走査線５０２、スイッチング用ＴＦＴ５０３、駆動用ＴＦＴ５０４、容量素子５０５、発光素子５０６、電源５０７、５０８を有する。
走査線５０２の電位が変化してスイッチング用ＴＦＴ５０３がオンすると、信号線５０１に入力されているビデオ信号は、駆動用ＴＦＴ５０４のゲート電極へと入力される。入力されたビデオ信号の電位に従って、駆動用ＴＦＴ５０４のゲート・ソース間電圧が決定し、駆動用ＴＦＴ５０４のソース・ドレイン間を流れる電流が決定する。この電流は発光素子５０６に供給され、該発光素子５０６は発光する。発光素子を駆動する半導体素子としては、ポリシリコントランジスタが用いられる。しかし、ポリシリコントランジスタは、結晶粒界における欠陥に起因して、しきい値やオン電流等の電気的特性にバラツキが生じやすい。図１６（Ａ）に示した画素において、駆動用ＴＦＴ５０４の特性が画素毎にばらつくと、同じビデオ信号を入力した場合にも、それに応じた駆動用ＴＦＴ５０４のドレイン電流の大きさが異なるため、発光素子５０６の輝度はばらつく。
上記問題を解決するためには、発光素子を駆動するＴＦＴの特性に左右されず、所望の電流を発光素子に供給すればよい。この観点から、ＴＦＴの特性に左右されずに発光素子に供給する電流の大きさを制御できる電流入力方式が提案されている。
次いで、電流入力方式を適用した発光装置における画素の回路の一例とその駆動方法について、図１６（Ｂ）、１７を用いて簡単に説明する。図１６（Ｂ）に示した画素は、信号線６０１、第１〜第３の走査線６０２〜６０４、電流線６０５、ＴＦＴ６０６〜６０９、容量素子６１０、発光素子６１１を有する。電流源回路６１２は、各信号線（各列）に配置される。
図１７を用いて、ビデオ信号の書き込みから発光までの動作について説明する。図１７中、各部を示す図番は、図１６に準ずる。図１７（Ａ）〜（Ｃ）は、電流の経路を模式的に示している。図１７（Ｄ）は、ビデオ信号の書き込み時における各経路を流れる電流の関係を示し、図１７（Ｅ）は、同じくビデオ信号の書き込み時に容量素子６１０に蓄積される電圧、つまりＴＦＴ６０８のゲート・ソース間電圧を示す。
まず、第１及び第２の走査線６０２、６０３にパルスが入力され、ＴＦＴ６０６、６０７がオンする。このとき、信号線６０１を流れる電流は信号電流をＩ ｄａｔａと表記する。信号線６０１には、信号電流Ｉ ｄａｔａが流れているので、図１７（Ａ）に示すように、画素内では、電流の経路はＩ１とＩ２とに分かれて流れる。これらの関係を図１７（Ｄ）に示すが、Ｉ ｄａｔａ＝Ｉ１＋Ｉ２であることは言うまでもない。
ＴＦＴ６０６がオンした瞬間には、まだ容量素子６１０には電荷が保持されていないため、ＴＦＴ６０８はオフである。よって、Ｉ２＝０となり、Ｉ ｄａｔａ＝Ｉ１となる。この間は、容量素子６１０の両電極間に電流が流れて、該容量素子６１０において電荷の蓄積が行われている。
そして徐々に容量素子６１０に電荷が蓄積され、両電極間に電位差が生じ始める（図１７（Ｅ））。両電極の電位差がＶｔｈとなると（図１７（Ｅ）、Ａ点）、ＴＦＴ６０８がオンして、Ｉ２が生ずる。前述したように、Ｉ ｄａｔａ＝Ｉ１＋Ｉ２であるので、Ｉ１は次第に減少するが、依然電流は流れており、容量素子６１０にはさらに電荷の蓄積が行われる。
容量素子６１０では、その両電極の電位差、つまりＴＦＴ６０８のゲート・ソース間電圧が所望の電圧になるまで電荷の蓄積が続く。つまりＴＦＴ６０８がＩ ｄａｔａの電流を流すことが出来るだけの電圧になるまで電荷の蓄積が続く。やがて電荷の蓄積が終了する（図１７（Ｅ）、Ｂ点）と、電流Ｉ２は流れなくなる。また、ＴＦＴ６０８は完全にオンしているので、Ｉ ｄａｔａ＝Ｉ２となる（図１７（Ｂ））。以上の動作により、画素に対する信号の書き込み動作が完了する。最後に第１及び第２の走査線６０２、６０３の選択が終了し、ＴＦＴ６０６、６０７がオフする。
続いて、第３の走査線６０４にパルスが入力され、ＴＦＴ６０９がオンする。容量素子６１０には、先ほど書き込んだＶＧＳが保持されているため、ＴＦＴ６０８はオンしており、電流線６０５からＩ ｄａｔａに等しい電流が流れる。これにより発光素子６１１が発光する。このとき、ＴＦＴ６０８が飽和領域において動作するようにしておけば、ＴＦＴ６０８のソース・ドレイン間電圧が変化したとしても、発光素子６１１に流れる発光電流Ｉ ＥＬは変わりなく流れる。
このように電流入力方式とは、ＴＦＴ６０９のドレイン電流が電流源回路６１２で設定された信号電流Ｉ ｄａｔａと同じ電流値になるように設定し、このドレイン電流に応じた輝度で発光素子６１１が発光を行う方式をいう。上記構成の画素を用いることで、画素を構成するＴＦＴの特性バラツキの影響を抑制して、所望の電流を発光素子に供給することが出来る。
但し、電流入力方式を適用した発光装置では、ビデオ信号に応じた信号電流を正確に画素に入力する必要がある。しかし、信号電流を画素に入力する役目を担う信号線駆動回路（図１６では電流源回路６１２に相当）をポリシリコントランジスタで形成すると、その特性にバラツキが生じるため、該信号電流にもバラツキが生じてしまう。
つまり電流入力方式を適用した発光装置では、画素及び信号線駆動回路を構成するＴＦＴの特性バラツキの影響を抑制する必要がある。しかし図１６（Ｂ）に示す構成の画素を用いることによって、画素を構成するＴＦＴの特性バラツキの影響を抑制することは出来るが、信号線駆動回路を構成するＴＦＴの特性バラツキの影響を抑制することは困難となる。
そこで、電流入力方式の画素を駆動する信号線駆動回路に配置される電流源回路の構成とその動作について図１８を用いて簡単に説明する。
図１８（Ａ）（Ｂ）における電流源回路６１２は、図１６（Ｂ）で示した電流源回路６１２に相当する。電流源回路６１２は、定電流源５５５〜５５８を有する。定電流源５５５〜５５８は、端子５５１〜５５４を介して入力される信号により制御される。定電流源５５５〜５５８から供給される電流の大きさは各々異なっており、その比は１：２：４：８となるように設定されている。
図１８（Ｂ）は電流源回路６１２の回路構成を示した図であり、図中の定電流源５５５〜５５８はトランジスタに相当する。トランジスタ５５５〜５５８のオン電流は、Ｌ（ゲート長）／Ｗ（ゲート幅）値の比（１：２：４：８）に起因して１：２：４：８となる。そうすると電流源回路６１２は、２^４＝１６段階で電流の大きさを制御することが出来る。つまり４ビットのデジタルビデオ信号に対して、１６階調のアナログ値を持つ電流を出力することが出来る。なお、この電流源回路６１２は、ポリシリコントランジスタで形成され、画素部と同一基板上に一体形成される。
このように、従来において、電流源回路を内蔵した信号線駆動回路は提案されている。（例えば、非特許文献１、２参照）
また、デジタル階調方式においては、多階調の画像を表現するためにデジタル階調方式と面積階調方式とを組み合わせた方式（以下面積階調方式と表記）やデジタル階調方式と時間階調方式とを組み合わせた方式（以下時間階調方式と表記）がある。面積階調方式とは、一画素を複数の副画素に分割し、それぞれの副画素で発光、又は非発光を選択することで、一画素において発光している面積と、それ以外の面積との差をもって階調を表現する方式である。また時間階調方式とは、発光素子が発光している時間を制御することにより、階調表現を行う方式である。具体的には、１フレーム期間を長さの異なる複数のサブフレーム期間に分割し、各期間での発光素子の発光、又は非発光を選択することで、１フレーム期間内で発光した時間の長さの差をもって階調を表現する。デジタル階調方式においては、多階調の画像を表現するためにデジタル階調方式と時間階調方式とを組み合わせた方式（以下時間階調方式と表記）が提案されている。（例えば、特許文献１参照）
〔非特許文献１〕
服部励治、他３名、「信学技報」、ＥＤ２００１−８、電流指定型ポリシリコンＴＦＴアクティブマトリクス駆動有機ＬＥＤディスプレイの回路シミュレーション、ｐ．７−１４
〔非特許文献２〕
Ｒｅｉｊｉ Ｈ ｅｔ ａｌ．、「ＡＭ−ＬＣＤ’０１」、ＯＬＥＤ−４，ｐ．２２３−２２６
〔特許文献１〕
特開２００１−５４２６号公報
発明の開示
上述した電流源回路６１２は、Ｌ／Ｗ値を設計することによって、トランジスタのオン電流を１：２：４：８になるように設定している。しかしトランジスタ５５５〜５５８は、作製工程や使用する基板の相違によって生じるゲート長、ゲート幅及びゲート絶縁膜の膜厚のバラツキの要因が重なって、しきい値や移動度にバラツキが生じてしまう。そのため、トランジスタ５５５〜５５８のオン電流を設計通りに正確に１：２：４：８にすることは困難である。つまり列によって、画素に供給する電流値にバラツキが生じてしまう。
トランジスタ５５５〜５５８のオン電流を設計通りに正確に１：２：４：８にするためには、全ての列にある電流源回路の特性を、全て同一にする必要がある。つまり、信号線駆動回路の有する電流源回路のトランジスタの特性を、全て同一にする必要があるが、その実現は非常に困難である。
本発明は上記の問題点を鑑みてなされたものであり、ＴＦＴの特性バラツキの影響を抑制して、所望の信号電流を画素に供給することができる信号線駆動回路を提供する。さらに本発明は、ＴＦＴの特性バラツキの影響を抑制した回路構成の画素を用いることにより、画素及び駆動回路の両方を構成するＴＦＴの特性バラツキの影響を抑制して、所望の信号電流を発光素子に供給することができる発光装置を提供する。
本発明は、ＴＦＴの特性バラツキの影響を抑制して、所望の一定電流を流す電気回路（本明細書では電流源回路とよぶ）を設けた新しい構成の信号線駆動回路を提供する。さらに本発明は、前記信号線駆動回路を具備した発光装置を提供する。
本発明は各列（各信号線など）に電流源回路が配置された信号線駆動回路を提供する。
本発明の信号線駆動回路では、リファレンス用定電流源を用いて、各信号線（各列）に配置された電流源回路に、所定の信号電流を供給するように設定される。信号電流を供給するように設定された電流源回路では、リファレンス用定電流源に比例した電流を流す能力を有する。その結果、前記電流源回路を用いることにより、信号線駆動回路を構成するＴＦＴの特性バラツキの影響を抑制することが出来る。そして本発明の信号線駆動回路では、電流源回路に設定された信号電流を画素に供給するか否かを決定するスイッチをビデオ信号により制御する。
つまり、信号線にビデオ信号に比例した信号電流を流す必要がある場合は、電流源回路から信号線駆動回路に信号電流を供給するか否かを決定するスイッチがあり、それはビデオ信号により制御される。
なお、本明細書において、電流源回路から信号線駆動回路に信号電流を供給するか否かを決定するスイッチのことを、信号電流制御スイッチと呼ぶことにする。
なお、リファレンス用定電流源は、基板上に信号線駆動回路と一体形成してもよい。またはリファレンス用電流として、基板の外部からＩＣ等を用いて一定の電流を入力してもよい。
本発明の信号線駆動回路の概略について図１、２を用いて説明する。図１、２には、ｉ列目から（ｉ＋２）列目の３本の信号線の周辺の信号線駆動回路が示されている。
まず、信号線にビデオ信号に比例した信号電流を流す必要がある場合について述べる。
図１において、信号線駆動回路４０３は各信号線（各列）に電流源回路４２０が配置されている。電流源回路４２０は（端子ａ、端子ｂ及び端子ｃを有する。端子ａには設定信号が入力される。端子ｂには電流線に接続されたリファレンス用定電流源１０９から電流（リファレンス用電流）が供給される。また端子ｃは、スイッチ１０１（信号電流制御スイッチ）を介して電流源回路４２０に保持された信号を出力する。つまり、電流源回路４２０は端子ａから入力される設定信号により制御され、端子ｂから電流（リファレンス用電流）が供給され、端子ｃから該電流（リファレンス用電流）に比例した電流（信号電流）が出力される。スイッチ１０１（信号電流制御スイッチ）は、電流源回路４２０と画素の間に配置され、前記スイッチ１０１（信号電流制御スイッチ）のオン又はオフは、ビデオ信号により制御される。
次いで図１とは異なる構成の本発明の信号線駆動回路について図２を用いて説明する。図２において、信号線駆動回路４０３はそれぞれの信号線ごと（各列）に２つ以上の電流源回路が配置されている。ここでは仮に各列に２つの電流源回路が配置されているとし、電流源回路４２０は第１電流源回路４２１及び第２電流源回路４２２を有するとする。第１電流源回路４２１及び第２電流源回路４２２は、端子ａ〜ｄを有する。端子ａには設定信号が入力される。端子ｂには電流線に接続されたリファレンス用定電流源１０９から電流（リファレンス用電流）が供給される。また端子ｃは、スイッチ１０１（信号電流制御スイッチ）を介して第１電流源回路４２１及び第２電流源回路４２２に保持された信号（信号電流）を出力する。端子ｄからは、制御信号が入力される。つまり電流源回路４２０は、端子ａから入力される設定信号及び端子ｄから入力される制御信号により制御され、端子ｂから電流（リファレンス用電流）が供給され、端子ｃから該電流（リファレンス用電流）に比例した電流（信号電流）が出力される。スイッチ１０１（信号電流制御スイッチ）は、電流源回路４２０と画素の間に配置され、前記スイッチ１０１（信号電流制御スイッチ）のオン又はオフは、ビデオ信号により制御される。
電流源回路４２０に対して信号電流の書き込みを終了させる動作（信号電流を設定する、リファレンス用電流によって信号電流を設定する、電流源回路４２０が信号電流を出力できるように定める動作）を設定動作と呼び、信号電流を画素に入力する動作（電流源回路４２０が信号電流を出力する動作）を入力動作と呼ぶことにする。図２において、第１電流源回路４２１及び第２電流源回路４２２に入力される制御信号は互いに異なっているため、第１電流源回路４２１及び第２電流源回路４２２は、一方は設定動作を行い、他方は入力動作を行う。これにより、各列で同時に２つの動作を行うことが出来る。
なお設定動作は任意の時間に任意のタイミングで任意の回数だけ行えばよい。どのようなタイミングで設定動作を行うかは、画素構成（画素に配置された電流源回路）や、信号線駆動回路に配置された電流源回路などの構成により、任意に調節することができる。設定動作を行う回数は、信号線駆動回路に、電源を供給し、動作し始める時に、最低限１回だけ行えばよい。しかしながら、実際には、設定動作により取得した情報が漏れてしまったりする場合があるため、その情報を再び取得したほうがよい時期がきたら、再び設定動作を行えばよい。
図１、２に示した信号線駆動回路では、ビデオ信号に比例した信号電流を信号線に供給する場合について述べた。但し、本発明はこれに限定されない。例えば、信号線とは異なる別の配線に電流を供給してもよい。この場合には、スイッチ１０１（信号電流制御スイッチ）を配置する必要はない。このスイッチ１０１を配置しない場合について、図１については図２９、図２については図３０に示す。この場合には、電流は画素用電流線に出力され、信号線にはビデオ信号が出力される。
本発明は、２つのシフトレジスタ（第１及び第２シフトレジスタ）を設けた信号線駆動回路を提供する。この第１及び第２シフトレジスタは、一方は電流源回路、他方はビデオ信号を制御するための回路、つまり画像を表示するために動作させる回路であり、例えばラッチ回路やサンプリングスイッチやスイッチ１０１（信号電流制御スイッチ）などを制御する。そうすると、第１及び第２シフトレジスタの動作を独立に行うことが可能となり、必然的に電流源回路の設定動作と画像表示動作とを独立に行うことが可能となる。電流源回路の設定動作は、時間をかけて行う方が正確に行えるため、電流源回路とラッチ回路とを独立に動作させることが出来る本発明の構成は大変有効である。
なおシフトレジスタはフリップフロップ回路やデコーダ回路等の回路により構成される。シフトレジスタがフリップフロップ回路により構成される場合には、通常複数の配線は１列目から最終列目まで順に選択される。一方、シフトレジスタがデコーダ回路等により構成される場合には、複数の配線はランダムに選択することが可能となる。シフトレジスタの構成は、その用途に従って、適宜選択するとよい。複数の配線をランダムに選択できると、設定信号もランダムに出力できるようになる。従って、電流源回路の設定動作も、１列目から順に行うのではなく、ランダムに行うことができるようになる。そうすると、設定動作に伴う不具合があった場合、その不具合を目立たなくさせることができるようになる。
なお、本発明において、ＴＦＴは、通常の単結晶を用いたトランジスタや、ＳＯＩを用いたトランジスタ、有機トランジスタなどに置き換えて適用することができる。
また本発明において、発光装置とは発光素子を有する画素部及び信号線駆動回路が基板とカバー材との間に封入されたパネル、前記パネルにＩＣ等を実装したモジュール、ディスプレイなどを範疇に含む。つまり発光装置とは、パネル、モジュール及びディスプレイなどの総称に相当する。
本発明は上記のような電流源回路を有する信号線駆動回路を提供する。さらに本発明は、ＴＦＴの特性に左右されない回路構成の画素を用いることにより、画素及び駆動回路の両方を構成するＴＦＴの特性バラツキの影響を抑制し、また所望の信号電流Ｉ ｄａｔａを発光素子に供給することができる発光装置を提供する。
発明を実施するための最良の形態
（実施の形態１）
本実施の形態では、本発明の信号線駆動回路に具備される図１に示した電流源回路４２０の回路構成の例とその動作について説明する。
なお信号線駆動回路は、電流源回路４２０、シフトレジスタ及びラッチ回路などを有する。そして本発明の信号線駆動回路は、電流源回路４２０を制御する第１シフトレジスタと、ラッチ回路などを制御する第２シフトレジスタを有する。
本発明では端子ａから入力される設定信号とは、第１シフトレジスタからのサンプリングパルスを示す。つまり図１における設定信号とは、第１シフトレジスタからのサンプリングパルスに相当する。そして本発明では、第１シフトレジスタからのサンプリングパルスのタイミングに合わせて、電流源回路４２０の設定を行う。
そして本発明では、電流源回路４２０を制御する第１シフトレジスタと、ラッチ回路を制御する第２シフトレジスタとを設けることにより、第１シフトレジスタの動作と第２シフトレジスタの動作を完全に独立させて行うことが出来る。つまり第２シフトレジスタを高速に動作させているときに、第１シフトレジスタを低速で動作させることが出来る。そのため、電流源回路４２０の設定に時間をかけて正確に行うことが出来る。
なおシフトレジスタはフリップフロップ回路やデコーダ回路等の回路により構成される。シフトレジスタがフリップフロップ回路により構成される場合には、通常複数の配線は１列目から最終列目まで順に選択される。一方、シフトレジスタがデコーダ回路などにより構成される場合には、複数の配線はランダムに選択することが可能となる。シフトレジスタの構成は、その用途に従って、適宜選択するとよい。複数の配線をランダムに選択できると、設定信号もランダムに出力できるようになる。従って、電流源回路の設定動作も、１列目から順に行うのではなく、ランダムに行うことができるようになる。そうすると、設定動作に伴う不具合があった場合、その不具合を目立たなくさせることができるようになる。シフトレジスタの構成は、その用途に従って適宜選択するとよい。
なおシフトレジスタとは、フリップフロップ回路（ＦＦ）等を複数列用いた構成を有するものである。そして前記シフトレジスタにクロック信号（Ｓ−ＣＬＫ）、スタートパルス（Ｓ−ＳＰ）及びクロック反転信号（Ｓ−ＣＬＫｂ）が入力されて、これらの信号のタイミングに従って、順次出力される信号をサンプリングパルスとよぶ。
図６（Ａ）において、スイッチ１０４、１０５ａ、１０６と、トランジスタ１０２（ｎチャネル型）と、該トランジスタ１０２のゲート・ソース間電圧ＶＧＳを保持する容量素子１０３とを有する回路が電流源回路４２０に相当する。
電流源回路４２０では、端子ａを介して入力されるサンプリングパルスによってスイッチ１０４、スイッチ１０５ａがオンとなる。そうすると、電流線に接続されたリファレンス用定電流源１０９（以下定電流源１０９と表記）から、端子ｂを介して電流（リファレンス用電流）が供給され、容量素子１０３に所定の電荷が保持される。そして定電流源１０９から流される電流（リファレンス用電流）がトランジスタ１０２のドレイン電流と等しくなるまで、容量素子１０３に電荷が保持される。
次いで、端子ａを介して入力される信号により、スイッチ１０４、スイッチ１０５ａをオフにする。そうすると、容量素子１０３に所定の電荷が保持されているため、トランジスタ１０２は、信号電流Ｉ ｄａｔａに応じた大きさの電流を流す能力をもつことになる。そして仮にスイッチ１０１（信号電流制御スイッチ）、スイッチ１０６が導通状態になると、端子ｃを介して信号線に接続された画素に電流が流される。このとき、トランジスタ１０２のゲート電圧は、容量素子１０３により所定のゲート電圧に維持されているため、トランジスタ１０２のドレイン領域には信号電流Ｉ ｄａｔａに応じたドレイン電流が流れる。そのため、信号線駆動回路を構成するトランジスタの特性バラツキに左右されずに、画素に入力される電流の大きさを制御できる。
なお、スイッチ１０１（信号電流制御スイッチ）が配置されていない場合は、スイッチ１１６が導通状態になると、端子ｃを介して信号線に接続された画素に電流が流れる。
なおスイッチ１０４及びスイッチ１０５ａの接続構成は図６（Ａ）に示す構成に限定されない。例えば、スイッチ１０４の一方を端子ｂに接続し、他方をトランジスタ１０２のゲート電極の間に接続し、更にスイッチ１０５ａの一方を、スイッチ１０４を介して端子ｂに接続して、他方をスイッチ１０６に接続する構成でもよい。そしてスイッチ１０４及びスイッチ１０５ａは、端子ａから入力される信号により制御される。
或いは、スイッチ１０４は端子ｂとトランジスタ１０２のゲート電極の間に配置し、スイッチ１０５ａは端子ｂとスイッチ１１６の間に配置してもよい。つまり、図３１（Ａ）を参照すると、設定動作時には図３１（Ａ１）のように接続され、入力動作時には図３１（Ａ２）のように接続されるように、配線やスイッチを配置するとよい。配線の本数やスイッチの個数、及びその接続構成は特に限定されない。
なお図６（Ａ）に示す電流源回路４２０では、信号を設定する動作（設定動作）と、信号を画素に入力する動作（入力動作）を同時に行うことは出来ない。
図６（Ｂ）において、スイッチ１２４、スイッチ１２５と、トランジスタ１２２（ｎチャネル型）と、該トランジスタ１２２のゲート・ソース間電圧ＶＧＳを保持する容量素子１２３と、トランジスタ１２６（ｎチャネル型）とを有する回路が電流源回路４２０に相当する。
トランジスタ１２６はスイッチ又は電流源用トランジスタの一部のどちらかとして機能する。
電流源回路４２０では、端子ａを介して入力されるサンプリングパルスによってスイッチ１２４、スイッチ１２５がオンとなる。そうすると、電流線に接続された定電流源１０９から、端子ｂを介して電流（リファレンス用電流）が供給され、容量素子１２３に所定の電荷が保持される。そして定電流源１０９から流される電流（リファレンス用電流）がトランジスタ１２２のドレイン電流と等しくなるまで、容量素子１２３に電荷が保持される。なおスイッチ１２４がオンとなると、トランジスタ１２６のゲート・ソース間電圧ＶＧＳが０Ｖとなるので、トランジスタ１２６はオフになる。
次いで、スイッチ１２４、スイッチ１２５をオフにする。そうすると、容量素子１２３に所定の電荷が保持されているため、トランジスタ１２２は、信号電流Ｉ ｄａｔａに応じた大きさの電流を流す能力をもつことになる。そして仮にスイッチ１０１（信号電流制御スイッチ）が導通状態になると、端子ｃを介して信号線に接続された画素に電流が流される。このとき、トランジスタ１２２のゲート電圧は、容量素子１２３により所定のゲート電圧に維持されているため、トランジスタ１２２のドレイン領域には信号電流Ｉ ｄａｔａに応じたドレイン電流が流れる。そのため、信号線駆動回路を構成するトランジスタの特性バラツキに左右されずに、画素に入力される電流の大きさを制御できる。
なおスイッチ１２４、１２５がオフすると、トランジスタ１２６のゲートとソースは同電位ではなくなる。その結果、容量素子１２３に保持された電荷がトランジスタ１２６の方にも分配され、トランジスタ１２６が自動的にオンになる。ここで、トランジスタ１２２、１２６は直列に接続され、且つ互いのゲートが接続されている。従って、トランジスタ１２２、１２６はマルチゲートのトランジスタとして動作する。つまり、設定動作時と入力動作時とでは、トランジスタのゲート長Ｌが異なることになる。従って、設定動作時に端子ｂから供給される電流値は、入力動作時に端子ｃから供給される電流値よりも大きくすることが出来る。そのため、端子ｂとリファレンス用定電流源との間に配置された様々な負荷（配線抵抗、交差容量など）を、より早く充電することができる。従って、設定動作を素早く完了させることができる。なお、スイッチ１０１（信号電流制御スイッチ）が配置されていない場合は、トランジスタ１２６が導通状態になると、端子ｃを介して信号線に接続された画素に電流が流れる。
なお、配線の本数、スイッチの個数及びその接続構成は特に限定されない。つまり、図３１（Ｂ）を参照すると、設定動作時には図３１（Ｂ１）のように接続され、入力動作時には図３１（Ｂ２）のように接続されるように、配線やスイッチを配置するとよい。特に、図３１（Ｃ２）においては、容量素子１０７に貯まった電荷が漏れないようになっていればよい。
なお図６（Ｂ）に示す電流源回路４２０では、信号を設定する動作（設定動作）と、信号を画素に入力する動作（入力動作）を同時に行うことは出来ない。
図６（Ｃ）において、スイッチ１０８、スイッチ１１０、トランジスタ１０５ｂ、１０６（ｎチャネル型）、該トランジスタ１０５ｂ、１０６のゲート・ソース間電圧ＶＧＳを保持する容量素子１０７とを有する回路が電流源回路４２０に相当する。
電流源回路４２０では、端子ａを介して入力されるサンプリングパルスによってスイッチ１０８、スイッチ１１０がオンとなる。そうすると電流線に接続された定電流源１０９から、端子ｂを介して電流（リファレンス用電流）が供給され、容量素子１０７に所定の電荷が保持される。そして定電流源１０９から流される電流（リファレンス用電流）がトランジスタ１０５ｂのドレイン電流と等しくなるまで、容量素子１０７に電荷が保持される。このとき、トランジスタ１０５ｂ及びトランジスタ１０６のゲート電極は互いに接続されているので、トランジスタ１０５ｂ及びトランジスタ１０６のゲート電圧は、容量素子１０７によって保持されている。
次いで、端子ａを介して入力される信号により、スイッチ１０８、スイッチ１１０をオフにする。そうすると、容量素子１０７に所定の電荷が保持されるため、トランジスタ１０６は、電流（リファレンス用電流）に応じたの大きさの電流を流す能力をもつことになる。そして仮にスイッチ１０１（信号電流制御スイッチ）が導通状態になると、端子ｃを介して信号線に接続された画素に電流が流される。このとき、トランジスタ１０６のゲート電圧は、容量素子１０７により所定のゲート電圧に維持されているため、トランジスタ１０６のドレイン領域には電流（リファレンス用電流）に応じたドレイン電流が流れる。そのため、信号線駆動回路を構成するトランジスタの特性バラツキに左右されずに、画素に入力される電流の大きさを制御することが出来る。
なおスイッチ１０１（信号電流制御スイッチ）が配置されていない場合は、端子ｃを介して信号線に接続された画素に電流が流れる。
このとき、トランジスタ１０６のドレイン領域に、信号電流Ｉ ｄａｔａに応じたドレイン電流を正確に流すためには、トランジスタ１０５ｂ及びトランジスタ１０６の特性が同じであることが必要となる。より詳しくは、トランジスタ１０５ｂ及びトランジスタ１０６の移動度、しきい値などの値が同じであることが必要となる。また図６（Ｃ）では、トランジスタ１０５ｂ及びトランジスタ１０６のＷ（ゲート幅）／Ｌ（ゲート長）の値を任意に設定して、定電流源１０９から供給される電流に比例した電流を画素に流すようにしてもよい。
またトランジスタ１０５ｂ及び１０６のうち、定電流源１０９に接続されたトランジスタのＷ／Ｌを大きく設定することで、該定電流源１０９から大電流を供給して、書き込み速度を早くすることが出来る。
なお図６（Ｃ）に示す電流源回路４２０では、信号を設定する動作（設定動作）と、信号を画素に入力する動作（入力動作）を同時に行うことが出来る。
そして図６（Ｄ）、（Ｅ）に示す電流源回路４２０は、図６（Ｃ）に示す電流源回路４２０とスイッチ１１０の接続構成が異なっている点以外は、その他の回路素子の接続構成は同じである。また図６（Ｄ）、（Ｅ）に示す電流源回路４２０の動作は、図６（Ｃ）に示す電流源回路４２０の動作に準ずるので、ここでは説明を省略する。
なおスイッチの個数やその接続構成は特に限定されない。つまり、図３１（Ｃ）を参照すると、設定動作時には図３１（Ｃ１）のように接続され、入力動作時には図３１（Ｃ２）のように接続されるように、配線やスイッチを配置するとよい。特に、図３１（Ｃ２）においては、容量素子１０７に貯まった電荷が漏れないようになっていればよい。配線の本数やスイッチの個数及びその接続構成は特に限定されない。
図３２（Ａ）において、スイッチ１９５ｂ、１９５ｃ、１９５ｄ、１９５ｆ、トランジスタ１９５ａ、容量素子１９５ｅを有する回路が電流源回路に相当する。図３２（Ａ）に示す電流源回路では、端子ａを介して入力される信号によりスイッチ１９５ｂ、１９５ｃ、１９５ｄ、１９５ｆがオンになる。そうすると、端子ｂを介して、電流線に接続された定電流源１０９から電流が供給され、定電流源１０９から供給される信号電流とトランジスタ１９５ａのドレイン電流が等しくなるまで、容量素子１９５ｅに所定の電荷が保持される。
次いで、端子ａを介して入力される信号により、スイッチ１９５ｂ、１９５ｃ、１９５ｄ、ｆがオフになる。このとき、容量素子１９５ｅには所定の電荷が保持されているため、トランジスタ１９５ａは信号電流に応じた大きさの電流を流す能力を有する。これは、トランジスタ１９５ａのゲート電圧は、容量素子１９５ｅにより所定のゲート電圧に設定されており、該トランジスタ１９５ａのドレイン領域には電流（リファレンス用電流）に応じたドレイン電流が流れるためである。この状態において、端子ｃを介して外部に電流が供給される。なお図３２（Ａ）に示す電流源回路では、電流源回路が信号電流を流す能力を有するように設定する設定動作と、該信号電流を画素に入力する入力動作を同時に行うことは出来ない。また端子ａを介して入力される信号により制御されるスイッチがオンであり、且つ端子ｃから電流が流れないようになっているときは、端子ｃと他の電位の配線とを接続する必要がある。そして、ここではその配線の電位を、Ｖａとする。Ｖａは、端子ｂから流れてくる電流をそのまま流せるような電位であればよく、一例としては、電源電圧Ｖｄｄなどでよい。
なおスイッチの個数やその接続構成は特に限定されない。つまり、図３２（Ｂ）（Ｃ）を参照すると、設定動作時には図３２（Ｂ１）（Ｃ１）のように接続され、入力動作時には図３２（Ｂ２）（Ｃ２）のように接続されるように、配線やスイッチを配置するとよい。配線の本数やスイッチの個数及びその接続構成は特に限定されない。
また図６（Ａ）、図６（Ｃ）〜（Ｅ）において、電流の流れる方向（画素から信号線駆動回路への方向）は同様であって、トランジスタ１０２、トランジスタ１０５ｂ、トランジスタ１０６の導電型をｐチャネル型にしてもよい。
そこで図７（Ａ）には、電流の流れる方向（画素から信号線駆動回路への方向）は同じであって、図６（Ａ）に示すトランジスタ１０２をｐチャネル型にしたときの回路図を示す。図６（Ａ）では、容量素子をゲート・ソース間に配置することにより、ソースの電位は変化しても、ゲート・ソース間電圧は保持することが出来る。また図７（Ｂ）〜（Ｄ）には、電流の流れる方向（画素から信号線駆動回路への方向）は同じであって、図６（Ｃ）〜（Ｄ）に示すトランジスタ１０５ｂ、１０６をｐチャネル型にしたときの回路図を示す。
また、図３３（Ａ）には、図３２に示した構成において、トランジスタ１９５ａをｐチャネル型にした場合を示す。また図３３（Ｂ）には、図６（Ｂ）に示した構成において、トランジスタ１２２、１２６をｐチャネル型にした場合を示す。
図３５において、スイッチ１０４、１１６、トランジスタ１０２、容量素子１０３などを有する回路が電流源回路に相当する。
図３５（Ａ）は、図６（Ａ）の一部を変更した回路に相当する。図３５（Ａ）に示す電流源回路では、電流源の設定動作時と、入力動作時とで、トランジスタのゲート幅Ｗが異なる。つまり、設定動作時には、図３５（Ｂ）のように接続され、ゲート幅Ｗが大きい。入力動作時には、図３５（Ｃ）のように接続され、ゲート幅Ｗが小さい。従って、設定動作時に端子ｂから供給される電流値は、入力動作時に端子ｃから供給される電流値よりも大きくすることが出来る。そのため、端子ｂとリファレンス用定電流源との間に配置された様々な負荷（配線抵抗、交差容量など）を、より早く充電することができる。従って、設定動作を素早く完了させることができる。
なお、図３５では、図６（Ａ）の一部を変更した回路について示した。しかし、図６のほかの回路や図７、図３２、図３３、図３４などの回路にも、容易に適用できる。
なお図６、図７、図３２に示した電流源回路では、電流は画素から信号線駆動回路の方向へ流れる。しかしながら、電流は画素から信号線駆動回路の方向へ流れるだけでなく、信号線駆動回路から画素の方向へ流れる場合もある。電流がどちらの方向に流れるかは、画素の構成に依存する。電流が信号線駆動回路から画素の方向へ流れる場合には、図６において、Ｖｓｓ（低電位電源）をＶｄｄ（高電位電源）に変更して、トランジスタ１０２、１０５ｂ、１０６、１２２、１２６をｐチャネル型とすればよい。また図７において、ＶｓｓをＶｄｄに変更して、トランジスタ１０２、１０５ｂ、１０６をｎチャネル型とすればよい。
なお、上記の全ての電流源回路において、配置されている容量素子は、トランジスタのゲート容量などを代用することで、配置しなくてもよい。
なお、図７（Ａ）〜（Ｄ）、図３３（Ａ）（Ｂ）の回路は、設定動作時には図３４（Ａ１）〜（Ｄ１）のように接続され、入力動作時には図３４（Ａ２）〜（Ｄ２）のように接続されるように、配線やスイッチを配置するとよい。配線の本数やスイッチの個数は特に限定されない。
以下には、図６、７を用いて説明した電流源回路のうち、図６（Ａ）及び図７（Ａ）、図６（Ｃ）〜（Ｅ）及び図７（Ｂ）〜（Ｄ）の電流源回路の動作について詳しく説明する。まず、図６（Ａ）及び図７（Ａ）の電流源回路の動作について図１９を用いて説明する。
図１９（Ａ）〜図１９（Ｃ）は、電流が回路素子間を流れていく経路を模式的に示している。図１９（Ｄ）は、信号電流Ｉ ｄａｔａを電流源回路に書き込むときの各経路を流れる電流と時間の関係を示しており、図１９（Ｅ）は、信号電流Ｉ ｄａｔａを電流源回路に書き込むときに容量素子１６に蓄積される電圧、つまりトランジスタ１５のゲート・ソース間電圧と時間の関係を示している。また図１９（Ａ）〜図１９（Ｃ）に示す回路図において、１１はリファレンス用定電流源、スイッチ１２〜スイッチ１４はスイッチング機能を有する半導体素子、１５はトランジスタ（ｎチャネル型）、１６は容量素子、１７は画素である。本実施の形態では、スイッチ１４と、トランジスタ１５と、容量素子１６とが電流源回路２０に相当する電気回路とする。なお図１９（Ａ）には引き出し線と符号が付いており、図１９（Ｂ）、（Ｃ）において引き出し線と符号は図１９（Ａ）に準ずるので図示は省略する。
ｎチャネル型のトランジスタ１５のソース領域はＶｓｓに接続され、ドレイン領域はリファレンス用定電流源１１に接続されている。そして容量素子１６の一方の電極はＶｓｓ（トランジスタ１５のソース）に接続され、他方の電極はスイッチ１４（トランジスタ１５のゲート）に接続されている。容量素子１６は、トランジスタ１５のゲート・ソース間電圧を保持する役目を担う。
画素１７は、発光素子やトランジスタなどにより構成される。発光素子は、陽極と陰極と、該陽極と該陰極との間に挟まれた発光層を有する。本明細書では、陽極を画素電極として用いる場合は陰極を対向電極と呼び、陰極を画素電極として用いる場合は陽極を対向電極と呼ぶ。また発光層には、公知の発光材料を用いて作製することが出来る。発光層には、単層構造と積層構造の二つの構造があるが、本発明は公知のどのような構造を用いてもよい。発光層におけるルミネッセンスには、一重項励起状態から基底状態に戻る際の発光（蛍光）と、三重項励起状態から基底状態に戻る際の発光（リン光）とがあるが、本発明はどちらか一方、又は両方の発光を用いた発光装置にも適用できる。また発光層は、有機材料や無機材料などの公知の材料から構成される。
なお実際には、電流源回路２０は信号線駆動回路に設けられている。そして信号線駆動回路に設けられた電流源回路２０から、信号線や画素が有する回路素子等を介して発光素子に信号電流Ｉ ｄａｔａに応じた電流が流れる。しかし図１９は、リファレンス用定電流源１１、電流源回路２０及び画素１７との関係の概略を簡単に説明するための図であるので、詳しい構成の図示は省略する。
まず電流源回路２０が信号電流Ｉ ｄａｔａを保持する動作（設定動作）を図１９（Ａ）、（Ｂ）を用いて説明する。図１９（Ａ）において、スイッチ１２、スイッチ１４がオンとなり、スイッチ１３はオフとなる。この状態において、リファレンス用定電流源１１から信号電流Ｉ ｄａｔａが出力され、リファレンス用定電流源１１から電流源回路２０の方向に電流が流れていく。このとき、リファレンス用定電流源１１からは信号電流Ｉ ｄａｔａが流れているので、図１９（Ａ）に示すように電流源回路２０内では、電流の経路はＩ１とＩ２に分かれて流れる。このときの関係を図１９（Ｄ）に示しているが、信号電流Ｉ ｄａｔａ＝Ｉ１＋Ｉ２の関係であることは言うまでもない。
リファレンス用定電流源１１から電流が流れ始めた瞬間には、容量素子１６に電荷は保持されていないため、トランジスタ１５はオフしている。よって、Ｉ２＝０となり、Ｉ ｄａｔａ＝Ｉ１となる。
そして、徐々に容量素子１６に電荷が蓄積されて、容量素子１６の両電極間に電位差が生じはじめる（図１９（Ｅ））。両電極間の電位差がＶｔｈになると（図１９（Ｅ） Ａ点）、トランジスタ１５がオンして、Ｉ２＞０となる。上述したようにＩ ｄａｔａ＝Ｉ１＋Ｉ２であるので、Ｉ１は次第に減少するが、依然電流は流れている。容量素子１６には、さらに電荷の蓄積が行われる。
容量素子１６の両電極間の電位差は、トランジスタ１５のゲート・ソース間電圧となる。そのため、トランジスタ１５のゲート・ソース間電圧が所望の電圧、つまりトランジスタ１５がＩ ｄａｔａの電流を流すことが出来るだけの電圧（ＶＧＳ）になるまで、容量素子１６における電荷の蓄積は続けられる。そして電荷の蓄積が終了すると（図１９（Ｅ） Ｂ点）、電流Ｉ２は流れなくなり、さらにトランジスタ１５はオンしているので、Ｉ ｄａｔａ＝Ｉ２となる（図１９（Ｂ））。
次いで、画素に信号電流Ｉ ｄａｔａを入力する動作（入力動作）を図１９（Ｃ）を用いて説明する。画素に信号電流Ｉ ｄａｔａを入力するときには、スイッチ１３をオンにしてスイッチ１２及びスイッチ１４をオフにする。容量素子１６には前述した動作において書き込まれたＶＧＳが保持されているため、トランジスタ１５はオンしており、信号電流Ｉ ｄａｔａに等しい電流が、スイッチ１３及びトランジスタ１５を介してＶｓｓの方向に流れて、画素への信号電流Ｉ ｄａｔａの入力が完了する。このとき、トランジスタ１５を飽和領域において動作するようにしておけば、トランジスタ１５のソース・ドレイン間電圧が変化したとしても、発光素子には一定の電流が供給される。
図１９に示す電流源回路２０では、図１９（Ａ）〜図１９（Ｃ）に示すように、まず電流源回路２０に対して信号電流Ｉ ｄａｔａの書き込みを終了させる動作（設定動作、図１９（Ａ）、（Ｂ）に相当）と、画素に信号電流Ｉ ｄａｔａを入力する動作（入力動作、図１９（Ｃ）に相当）に分けられる。そして画素では入力された信号電流Ｉ ｄａｔａに基づき、発光素子への電流の供給が行われる。
図１９に示す電流源回路２０では、設定動作と入力動作を同時に行うことは出来ない。よって、設定動作と入力動作を同時に行う必要がある場合には、画素が複数個接続されている信号線であって、更に画素部に複数本配置されている信号線のそれぞれに、少なくとも２つの電流源回路を設けることが好ましい。但し、信号電流Ｉ ｄａｔａを画素に入力していない期間内に、設定動作を行うことが可能であるならば、信号線ごとに（各列に）１つの電流源回路を設けるだけでもよい。
また図１９（Ａ）〜図１９（Ｃ）に示した電流源回路２０のトランジスタ１５はｎチャネル型であったが、勿論電流源回路２０のトランジスタ１５をｐチャネル型としてもよい。ここで、トランジスタ１５がｐチャネル型の場合の回路図を図１９（Ｆ）に示す。図１９（Ｆ）において、３１はリファレンス用定電流源、スイッチ３２〜スイッチ３４はスイッチング機能を有する半導体素子（トランジスタ）、３５はトランジスタ（ｐチャネル型）、３６は容量素子、３７は画素である。本実施の形態では、スイッチ３４と、トランジスタ３５と、容量素子３６とが電流源回路２４に相当する電気回路とする。
トランジスタ３５はｐチャネル型であり、トランジスタ３５のソース領域及びドレイン領域は、一方はＶｄｄに接続され、他方は定電流源３１に接続されている。そして容量素子３６の一方の電極はＶｄｄに接続され、他方の電極はスイッチ３６に接続されている。容量素子３６は、トランジスタ３５のゲート・ソース間電圧を保持する役目を担う。
図１９（Ｆ）に示す電流源回路２４の動作は、電流の流れる方向が異なる以外は、上記の電流源回路２０と同じ動作を行うのでここでは説明を省略する。なお電流の流れる方向を変更せずに、トランジスタ１５の極性を変更した電流源回路を設計する場合には、図７（Ａ）に示す回路図を参考にすればよい。
なお図３６において、電流の流れる方向は図１９（Ｆ）と同じで、トランジスタ３５をｎチャネル型にしている。容量素子３６は、トランジスタ３５のゲート・ソース間に接続する。トランジスタ３５のソースの電位は設定動作時と、入力動作時とで異なる。しかし、ソースの電位が変化しても、ゲート・ソース間電圧は保持されているため、正常に動作する。
続いて、図６（Ｃ）〜（Ｅ）及び図７（Ｂ）〜（Ｄ）の電流源回路の動作について図２０、２１を用いて説明する。図２０（Ａ）〜図２０（Ｃ）は、電流が回路素子間を流れていく経路を模式的に示している。図２０（Ｄ）は、信号電流Ｉ ｄａｔａを電流源回路に書き込むときの各経路を流れる電流と時間の関係を示しており、図２０（Ｅ）は、信号電流Ｉ ｄａｔａを電流源回路に書き込むときに容量素子４６に蓄積される電圧、つまりトランジスタ４３、４４のゲート・ソース間電圧と時間の関係を示している。また図２０（Ａ）〜図２０（Ｃ）に示す回路図において、４１はリファレンス用定電流源、スイッチ４２はスイッチング機能を有する半導体素子、４３、４４はトランジスタ（ｎチャネル型）、４６は容量素子、４７は画素である。本実施の形態では、スイッチ４２と、トランジスタ４３、４４と、容量素子４６とが電流源回路２５に相当する電気回路とする。なお図２０（Ａ）には引き出し線と符号が付いており、図２０（Ｂ）、（Ｃ）において引き出し線と符号は図２０（Ａ）に準ずるので図示は省略する。
ｎチャネル型のトランジスタ４３のソース領域はＶｓｓに接続され、ドレイン領域は定電流源４１に接続されている。ｎチャネル型のトランジスタ４４のソース領域はＶｓｓに接続され、ドレイン領域は画素４７の端子４８に接続されている。そして容量素子４６の一方の電極はＶｓｓ（トランジスタ４３及び４４のソース）に接続され、他方の電極はトランジスタ４３及びトランジスタ４４のゲート電極に接続されている。容量素子４６は、トランジスタ４３及びトランジスタ４４のゲート・ソース間電圧を保持する役目を担う。
なお実際には、電流源回路２５は信号線駆動回路に設けられている。そして信号線駆動回路に設けられた電流源回路２５から、信号線や画素が有する回路素子等を介して発光素子に信号電流Ｉ ｄａｔａに応じた電流が流れる。しかし図２０は、リファレンス用定電流源４１、電流源回路２５及び画素４７との関係の概略を説明するための図であるので、詳しい構成の図示は省略する。
図２０の電流源回路２５では、トランジスタ４３及びトランジスタ４４のサイズが重要となる。そこでトランジスタ４３及びトランジスタ４４のサイズが、同じ場合と異なる場合について、符号を分けて説明する。図２０（Ａ）〜図２０（Ｃ）において、トランジスタ４３及びトランジスタ４４のサイズが同じ場合には、信号電流Ｉ ｄａｔａを用いて説明する。そしてトランジスタ４３及びトランジスタ４４のサイズが異なる場合には、信号電流Ｉ ｄａｔａ１と信号電流Ｉ ｄａｔａ２を用いて説明する。なおトランジスタ４３及びトランジスタ４４のサイズは、それぞれのトランジスタのＷ（ゲート幅）／Ｌ（ゲート長）の値を用いて判断される。
最初に、トランジスタ４３及びトランジスタ４４のサイズが同じ場合について説明する。そしてまず信号電流Ｉ ｄａｔａを電流源回路２０に保持する動作を図２０（Ａ）、（Ｂ）を用いて説明する。図２０（Ａ）において、スイッチ４２がオンになると、リファレンス用定電流源４１で信号電流Ｉ ｄａｔａが設定され、定電流源４１から電流源回路２５の方向に電流が流れていく。このとき、リファレンス用定電流源４１からは信号電流Ｉ ｄａｔａが流れているので、図２０（Ａ）に示すように電流源回路２５内では、電流の経路はＩ１とＩ２に分かれて流れる。このときの関係を図２０（Ｄ）に示しているが、信号電流Ｉ ｄａｔａ＝Ｉ１＋Ｉ２の関係であることは言うまでもない。
定電流源４１から電流が流れ始めた瞬間には、容量素子４６に電荷は保持されていないため、トランジスタ４３及びトランジスタ４４はオフしている。よって、Ｉ２＝０となり、Ｉ ｄａｔａ＝Ｉ１となる。
そして、徐々に容量素子４６に電荷が蓄積されて、容量素子４６の両電極間に電位差が生じはじめる（図２０（Ｅ））。両電極間の電位差がＶｔｈになると（図２０（Ｅ） Ａ点）、トランジスタ４３及びトランジスタ４４がオンして、Ｉ２＞０となる。上述したようにＩ ｄａｔａ＝Ｉ１＋Ｉ２であるので、Ｉ１は次第に減少するが、依然電流は流れている。容量素子４６には、さらに電荷の蓄積が行われる。
容量素子４６の両電極間の電位差は、トランジスタ４３及びトランジスタ４４のゲート・ソース間電圧となる。そのため、トランジスタ４３及びトランジスタ４４のゲート・ソース間電圧が所望の電圧、つまりトランジスタ４４がＩ ｄａｔａの電流を流すことが出来るだけの電圧（ＶＧＳ）になるまで、容量素子４６における電荷の蓄積は続けられる。そして電荷の蓄積が終了すると（図２０（Ｅ） Ｂ点）、電流Ｉ２は流れなくなり、さらにトランジスタ４３及びトランジスタ４４はオンしているので、Ｉ ｄａｔａ＝Ｉ２となる（図２０（Ｂ））。
次いで、画素に信号電流Ｉ ｄａｔａを入力する動作を図２０（Ｃ）を用いて説明する。まずスイッチ４２をオフにする。容量素子４６には所定の電荷が保持されているため、トランジスタ４３及びトランジスタ４４はオンしており、画素４７から信号電流Ｉ ｄａｔａに等しい電流が流れる。これにより、画素に信号電流Ｉ ｄａｔａが入力される。このとき、トランジスタ４４を飽和領域において動作するようにしておけば、トランジスタ４４のソース・ドレイン間電圧が変化したとしても、画素において流れる電流は変わりなく流れることができる。
なお図６（Ｃ）のようなカレントミラー回路の場合には、スイッチ４２をオフにしなくても、定電流源４１から供給される電流を用いて画素４７に電流を流すことも出来る。つまり電流源回路２０に対して信号を設定する動作と、信号を画素に入力する動作（入力動作）を同時に行うことが出来る。
次いで、トランジスタ４３及びトランジスタ４４のサイズが異なる場合について説明する。電流源回路２５における動作は、上述した動作と同じであるのでここでは説明を省略する。トランジスタ４３及びトランジスタ４４のサイズが異なると、必然的にリファレンス用定電流源４１において設定される信号電流Ｉ ｄａｔａ１と画素４７に流れる信号電流Ｉｄａｔａ２とは異なる。両者の相違点は、トランジスタ４３及びトランジスタ４４のＷ（ゲート幅）／Ｌ（ゲート長）の値の相違点に依存する。
通常はトランジスタ４３のＷ／Ｌ値を、トランジスタ４４のＷ／Ｌ値よりも大きくすることが望ましい。これは、トランジスタ４３のＷ／Ｌ値を大きくすれば、信号電流Ｉ ｄａｔａ１を大きくできるからである。この場合、信号電流Ｉ ｄａｔａ１で電流源回路を設定するとき、負荷（交差容量、配線抵抗）を充電できるため、素早く設定動作を行うことが可能となる。
図２０（Ａ）〜図２０（Ｃ）に示した電流源回路２５のトランジスタ４３及びトランジスタ４４はｎチャネル型であったが、勿論電流源回路２５のトランジスタ４３及びトランジスタ４４をｐチャネル型としてもよい。ここで、トランジスタ４３及びトランジスタ４４がｐチャネル型の場合の回路図を図２１に示す。
図２１において、４１は定電流源、スイッチ４２はスイッチング機能を有する半導体素子、４３、４４はトランジスタ（ｐチャネル型）、４６は容量素子、４７は画素である。本実施の形態では、スイッチ４２と、トランジスタ４３、４４と、容量素子４６とが電流源回路２６に相当する電気回路とする。
ｐチャネル型のトランジスタ４３のソース領域はＶｄｄに接続され、ドレイン領域は定電流源４１に接続されている。ｐチャネル型のトランジスタ４４のソース領域はＶｄｄに接続され、ドレイン領域は画素４７の端子４８に接続されている。そして容量素子４６の一方の電極はＶｄｄ（ソース）に接続され、他方の電極はトランジスタ４３及びトランジスタ４４のゲート電極に接続されている。容量素子４６は、トランジスタ４３及びトランジスタ４４のゲート・ソース間電圧を保持する役目を担う。
図２１に示す電流源回路２４の動作は、電流の流れる方向が異なる以外は、図２０（Ａ）〜図２０（Ｃ）と同じ動作を行うのでここでは説明を省略する。なお電流の流れる方向を変更せずに、トランジスタ４３、トランジスタ４４の極性を変えた電流源回路を設計する場合には、図７（Ｂ）に示す回路図を参考にすればよい。
また、電流の流れる方向を変えずに、トランジスタの極性を変えることも可能である。それは、図３６の動作に準ずるので、ここでは説明を省略する。
以上をまとめると、図１９の電流源回路では、電流源で設定される信号電流Ｉ ｄａｔａと同じ大きさの電流が画素に流れる。言い換えると、定電流源において設定された信号電流Ｉ ｄａｔａと、画素に流れる電流は値が同じであり、電流源回路に設けられたトランジスタの特性バラツキの影響は受けない。
また、図１９の電流源回路及び図６（Ｂ）の電流源回路では、設定動作を行う期間においては、電流源回路から画素に信号電流Ｉ ｄａｔａを出力することは出来ない。そのため、１本の信号線ごとに２つの電流源回路を設けて、一方の電流源回路に信号を設定する動作（設定動作）を行い、他方の電流源回路を用いて画素にＩ ｄａｔａを入力する動作（入力動作）を行うことが好ましい。
ただし、設定動作と入力動作を同時に行わない場合は、各列に１つの電流源回路を設けるだけでもよい。なお、図３２（Ａ）、図３３（Ａ）の電流源回路は、図１９の電流源回路と、接続や電流が流れる経路が異なる以外は、同様である。図３５（Ａ）の電流源回路は、定電流源から供給される電流と、電流源回路から流れる電流の大きさが異なること以外は、同様である。また、図６（Ｂ）、図３３（Ｂ）の電流源回路は、定電流源から供給される電流と、電流源回路から流れる電流の大きさが異なること以外は、同様である。つまり、図３５（Ａ）では、トランジスタのゲート幅Ｗが設定動作時と入力動作時で異なり、図６（Ｂ）、図３３（Ｂ）では、トランジスタのゲート長Ｌが設定動作時と入力動作時とで異なるだけで、それ以外は図１９の電流源回路と同様の構成である。
一方、図２０、２１の電流源回路では、定電流源において設定された信号電流Ｉ ｄａｔａと、画素に流れる電流の値は、電流源回路に設けられた２つのトランジスタのサイズに依存する。つまり電流源回路に設けられた２つのトランジスタのサイズ（Ｗ（ゲート幅）／Ｌ（ゲート長））を任意に設計して、定電流源において設定された信号電流Ｉ ｄａｔａと、画素に流れる電流を任意に変えることが出来る。但し、２つのトランジスタのしきい値や移動度などの特性にバラツキが生じている場合には、正確な信号電流Ｉ ｄａｔａを画素に出力することが難しい。
また、図２０、２１の電流源回路では、設定動作を行う期間に画素に信号を入力することは可能である。つまり、信号を設定する動作（設定動作）と、信号を画素に入力する動作（入力動作）を同時に行うことが出来る。そのため、図１９の電流源回路のように、１本の信号線に２つの電流源回路を設ける必要はない。
なお信号線駆動回路に設けられる電流源回路は、信号線ごとに図１９の電流源回路を１つ設ける場合と、信号線ごとに図１９の電流源回路を２つ設ける場合と、信号線ごとに図２０、２１の電流源回路を設ける場合の３つの場合に大別される。
そして上記のうち、信号線ごとに図１９の電流源回路を１つ設ける場合には、第１シフトレジスタの動作は、第２シフトレジスタが動作していない期間に行う必要がある。そして、それ以外の期間においては、第１シフトレジスタと第２シフトレジスタを同じ周波数で動作させてもよいし、異なる周波数で動作させてもよい。これは、信号線ごとに図１９の電流源回路を１つ設ける場合において、設定動作と入力動作を同時に行うことが出来ないことに起因する。つまり、入力動作を行うときには第２シフトレジスタを用いて行い、設定動作を行うときには第１シフトレジスタを用いて行っている。つまり第２シフトレジスタが動作している期間においては、入力動作を行っているために、第１シフトレジスタは動作を行うことが出来ない。
上記構成を有する本発明は、ＴＦＴの特性バラツキの影響を抑制して、所望の電流を外部に供給することができる。
（実施の形態２）
図１９（および図６（Ｂ）、図３３（Ｂ）、図３５（Ａ）など）に示した電流源回路では、１本の信号線ごと（各列）に２つの電流源回路を設けて、一方の電流源回路で設定動作を行い、他方の電流源回路で入力動作を行うように設定することが好ましいことは上述した。これは、設定動作と入力動作とを同時に行うことが出来ないためである。本実施の形態では、図２に示した第１電流源回路４２１又は第２電流源回路４２２の構成とその動作について図８を用いて説明する。
なお信号線駆動回路は、電流源回路４２０、シフトレジスタ及びラッチ回路などを有する。そして本発明の信号線駆動回路は、電流源回路４２０を制御する第１シフトレジスタと、ラッチ回路などを制御する第２シフトレジスタを有する。
本発明では端子ａから入力される設定信号とは、第１シフトレジスタからのサンプリングパルスを示す。つまり図２における設定信号とは、第１シフトレジスタからのサンプリングパルスに相当する。そして本発明では、第１シフトレジスタからのサンプリングパルスと制御線のタイミングに合わせて、電流源回路４２０の設定を行う。
そして本発明では、電流源回路４２０を制御する第１シフトレジスタと、ラッチ回路を制御する第２シフトレジスタとを設けることにより、第１シフトレジスタの動作と第２シフトレジスタの動作を完全に独立させて行うことが出来る。つまり第２シフトレジスタを高速に動作させているときに、第１シフトレジスタを低速で動作させることが出来る。そのため、電流源回路４２０の設定に時間をかけて正確に行うことが出来る。
なおシフトレジスタとは、フリップフロップ回路（ＦＦ）等を複数列用いた構成を有するものである。そして前記シフトレジスタにクロック信号（Ｓ−ＣＬＫ）、スタートパルス（Ｓ−ＳＰ）及びクロック反転信号（Ｓ−ＣＬＫｂ）が入力されて、これらの信号のタイミングに従って、順次出力される信号をサンプリングパルスとよぶ。
なおシフトレジスタはフリップフロップ回路やデコーダ回路等の回路により構成される。シフトレジスタがフリップフロップ回路により構成される場合には、通常複数の配線は１列目から最終列目まで順に選択される。一方、シフトレジスタがデコーダ回路などにより構成される場合には、複数の配線はランダムに選択することが可能となる。シフトレジスタの構成は、その用途に従って、適宜選択するとよい。複数の配線をランダムに選択できると、設定信号もランダムに出力できるようになる。従って、電流源回路の設定動作も、１列目から順に行うのではなく、ランダムに行うことができるようになる。そうすると、設定動作に伴う不具合があった場合、その不具合を目立たなくさせることができるようになる。シフトレジスタの構成は、その用途に従って適宜選択するとよい。
電流源回路４２０は、端子ａを介して入力される設定信号と端子ｄを介して入力される信号とにより制御され、端子ｂから電流（リファレンス用電流）が供給され、該電流（リファレンス用電流）に比例した電流を端子ｃより出力する。
図８（Ａ）において、スイッチ１３４〜スイッチ１３９と、トランジスタ１３２（ｎチャネル型）と、該トランジスタ１３２のゲート・ソース間電圧ＶＧＳを保持する容量素子１３３とを有する回路が第１電流源回路４２１又は第２電流源回路４２２に相当する。
第１電流源回路４２１又は第２電流源回路４２２では、端子ａを介して入力される信号によってスイッチ１３４、スイッチ１３６がオンとなる。また端子ｄを介して制御線から入力される信号によってスイッチ１３５、スイッチ１３７がオンとなる。そうすると、電流線に接続されたリファレンス用定電流源１０９から端子ｂを介して電流（リファレンス用電流）が供給され、容量素子１３３に所定の電荷が保持される。そして定電流源１０９から流される電流（リファレンス用電流）がトランジスタ１３２のドレイン電流と等しくなるまで、容量素子１３３に電荷が保持される。
次いで、端子ａ、ｄを介して入力される信号により、スイッチ１３４〜スイッチ１３７をオフにする。そうすると、容量素子１３３に所定の電荷が保持されているため、トランジスタ１３２は、信号電流Ｉ ｄａｔａに応じた大きさの電流を流す能力をもつことになる。そして仮にスイッチ１０１（信号電流制御スイッチ）、スイッチ１３８、スイッチ１３９が導通状態になると、端子ｃを介して信号線に接続された画素に電流が流される。このとき、トランジスタ１３２のゲート電圧は、容量素子１３３により所定のゲート電圧に維持されているため、トランジスタ１３２のドレイン領域には信号電流Ｉ ｄａｔａに応じたドレイン電流が流れる。そのため、信号線駆動回路を構成するトランジスタの特性バラツキに左右されずに、画素において流れる電流の大きさを制御できる。
なお、スイッチ１０１（信号電流制御スイッチ）が配置されていない場合は、スイッチ１３８、１３９が導通状態になると、端子ｃを介して信号線に接続された画素に電流が流れる。
図８（Ｂ）において、スイッチ１４４〜スイッチ１４７と、トランジスタ１４２（ｎチャネル型）と、該トランジスタ１４２のゲート・ソース間電圧ＶＧＳを保持する容量素子１４３と、トランジスタ１４８（ｎチャネル型）とを有する回路が第１電流源回路４２１又は第２電流源回路４２２に相当する。
第１電流源回路４２１又は第２電流源回路４２２では、端子ａを介して入力される信号によってスイッチ１４４、スイッチ１４６がオンとなる。また端子ｄを介して制御線から入力される信号によってスイッチ１４５、スイッチ１４７がオンとなる。そうすると、電流線に接続された定電流源１０９から、端子ｂを介して電流（リファレンス用電流）が供給され、容量素子１４３に電荷が保持される。そして定電流源１０９から流される電流（リファレンス用電流）がトランジスタ１４２のドレイン電流と等しくなるまで、容量素子１４３に電荷が保持される。なおスイッチ１４４、スイッチ１４５がオンとなると、トランジスタ１４８のゲート・ソース間電圧ＶＧＳが０Ｖとなるので、トランジスタ１４８は自動的にオフになる。
次いで、端子ａ、ｄを介して入力される信号により、スイッチ１４４〜１４７がオフになる。そうすると、容量素子１４３には所定の電荷が保持されているため、トランジスタ１４２は信号電流に応じた大きさの電流を流す能力を有する。そして仮にスイッチ１０１（信号電流制御スイッチ）が導通状態になると、端子ｃを介して信号線に接続された画素に電流が供給される。これは、トランジスタ１４２のゲート電圧は容量素子１４３により所定のゲート電圧に設定されており、該トランジスタ１４２のドレイン領域には信号電流Ｉ ｄａｔａに応じたドレイン電流が流れる。そのため、信号線駆動回路を構成するトランジスタの特性バラツキに左右されずに、画素において流れる電流の大きさを制御できる。
なおスイッチ１４４、１４５がオフすると、トランジスタ１４２のゲートとソースは同電位ではなくなる。その結果、容量素子１４３に保持された電荷がトランジスタ１４８の方にも分配され、トランジスタ１４８が自動的にオンになる。ここで、トランジスタ１４２、１４８は直列に接続され、且つ互いのゲートが接続されている。従って、トランジスタ１４２、１４８はマルチゲートのトランジスタとして動作する。つまり、設定動作時と入力動作時とでは、トランジスタのゲート長Ｌが異なることになる。従って、設定動作時に端子ｂから供給される電流値は、入力動作時に端子ｃから供給される電流値よりも大きくすることが出来る。そのため、端子ｂとリファレンス用定電流源との間に配置された様々な負荷（配線抵抗、交差容量など）を、より早く充電することができる。従って、設定動作を素早く完了させることができる。なお、スイッチ１０１（信号電流制御スイッチ）が配置されていない場合は、スイッチ１４４、１４５がオフになると、端子ｃを介して信号線に接続された画素に電流が流れる。
なお、図８（Ａ）は、図６（Ａ）の構成に端子ｄを追加した構成に相当する。図８（Ｂ）は、図６（Ｂ）の構成に端子ｄを追加した構成に相当する。このように、図６（Ａ）（Ｂ）の構成にスイッチを直列に追加して配置することにより、端子ｄを追加した図８（Ａ）（Ｂ）の構成に変形される。なお、第１電流源回路４２１又は第２電流源回路４２２には、２つのスイッチを直列に配置することで、図６、図７、図３３、図３２、図３５などに示した電流源回路の構成を任意に用いることができる。
なお図２では、１本の信号線ごとに第１電流源回路４２１及び第２電流源回路４２２の２つの電流源回路を有する電流源回路４２０を設けた構成を示したが、本発明はこれに限定されない。１本の信号線ごとに電流源回路の個数は特に限定されず、任意に設定することができる。複数の電流源回路は、各々に対応した定電流源を設けるように設定して、該定電流源から電流源回路に信号電流を設定するようにしてもよい。例えば、１本の信号線ごとに３つの電流源回路４２０を設けてもよい。そして各電流源回路４２０には異なるリファレンス用定電流源１０９から信号電流を設定するようにしてもよい。例えば、１つの電流源回路４２０には、１ビット用のリファレンス用定電流源を用いて信号電流を設定し、１つの電流源回路４２０には、２ビット用のリファレンス用定電流源を用いて信号電流を設定し、１つの電流源回路４２０には、３ビット用のリファレンス用定電流源を用いて信号電流を設定するようにしてもよい。そうすると、３ビット表示を行うことが出来る。
上記構成を有する本発明は、ＴＦＴの特性バラツキの影響を抑制して、所望の電流を外部に供給することができる。
本実施の形態は、実施の形態１と任意に組み合わせることが可能である。
（実施の形態３）
本実施の形態では、本発明の信号線駆動回路が具備される発光装置の構成について図１５を用いて説明する。
図１５（Ａ）において、発光装置は基板４０１上に、複数の画素がマトリクス状に配置された画素部４０２を有し、画素部４０２の周辺には、信号線駆動回路４０３、第１及び第２の走査線駆動回路４０４、４０５を有する。図１５（Ａ）においては、信号線駆動回路４０３と、２組の走査線駆動回路４０４、４０５を有しているが、本発明はこれに限定されない。駆動回路の個数は、画素の構成に応じて任意に設計することができる。信号線駆動回路４０３と、第１及び第２の走査線駆動回路４０４、４０５には、ＦＰＣ４０６を介して外部より信号が供給される。
第１及び第２の走査線駆動回路４０４、４０５の構成とその動作について図１５（Ｂ）を用いて説明する。第１及び第２の走査線駆動回路４０４、４０５は、シフトレジスタ４０７、バッファ４０８を有する。シフトレジスタ４０７は、クロック信号（Ｇ−ＣＬＫ）、スタートパルス（Ｓ−ＳＰ）及びクロック反転信号（Ｇ−ＣＬＫｂ）に従って、順次サンプリングパルスを出力する。その後バッファ４０８で増幅されたサンプリングパルスは、走査線に入力されて１行ずつ選択状態にしていく。そして選択された走査線によって制御される画素には、順に信号線から信号が書き込まれる。
なお、シフトレジスタ４０７とバッファ４０８の間にレベルシフタ回路を配置した構成にしてもよい。レベルシフタ回路を配置することによって、電圧振幅を大きくすることが出来る。
本実施の形態は、実施の形態１、２と任意に組み合わせることができる。
（実施の形態４）
本実施の形態では、図１５（Ａ）に示した信号線駆動回路４０３の構成とその動作について説明する。本実施の形態では、１ビットのデジタル階調表示を行う場合に用いる信号線駆動回路４０３について図３を用いて説明する。
まず図１に対応した場合について述べる。またここでは線順次駆動の場合について述べる。
図３（Ａ）には、１ビットのデジタル階調表示を行う場合における信号線駆動回路４０３の概略図を示す。信号線駆動回路４０３は、第１シフトレジスタ４１５、第２シフトレジスタ４１１、第１のラッチ回路４１２、第２のラッチ回路４１３、定電流回路４１４を有する。
動作を簡単に説明すると、第１シフトレジスタ４１５及び第２シフトレジスタ４１１は、フリップフロップ回路（ＦＦ）等を複数列用いて構成され、クロック信号（Ｓ−ＣＬＫ、（Ｓ１−ＣＬＫ、Ｓ２−ＣＬＫ））、スタートパルス（Ｓ−ＳＰ（Ｓ１−ＳＰ，Ｓ２−ＳＰ））、クロック反転信号（Ｓ−ＣＬＫｂ（Ｓ１−ＣＬＫｂ，Ｓ２−ＣＬＫｂ））のタイミングに従って、順次サンプリングパルスを出力する。
第１シフトレジスタ４１５より出力されたサンプリングパルスは、定電流回路４１４に入力される。第２シフトレジスタ４１１より出力されたサンプリングパルスは、第１のラッチ回路４１２に入力される。第１のラッチ回路４１２には、デジタルビデオ信号が入力されており、サンプリングパルスが入力されるタイミングに従って、各列でビデオ信号を保持する。
第１のラッチ回路４１２において、最終列までビデオ信号の保持が完了すると、水平帰線期間中に、第２のラッチ回路４１３にラッチパルスが入力され、第１のラッチ回路４１２に保持されていたビデオ信号は、一斉に第２のラッチ回路４１３に転送される。すると、第２のラッチ回路４１３に保持されたビデオ信号は、１行分が同時に定電流回路４１４へと入力される。
第２のラッチ回路４１３に保持されたビデオ信号が定電流回路４１４に入力されている間、シフトレジスタ４１１においては再びサンプリングパルスが出力される。以後この動作を繰り返し、１フレーム分のビデオ信号の処理を行う。なお定電流回路４１４は、デジタル信号をアナログ信号に変換する役割を持つ場合もある。
そして本発明では、第１シフトレジスタ４１５より出力されたサンプリングパルスは、定電流回路４１４に入力される。
また定電流回路４１４は、電流源回路４２０が複数設けられる。図３（Ｂ）には、ｉ列目から（ｉ＋２）列目の３本の信号線の周辺の信号線駆動回路の概略を示す。
電流源回路４２０は、端子ａを介して入力される信号により制御される。また、端子ｂを介して、電流線に接続されたリファレンス用定電流源１０９から電流が供給される。電流源回路４２０と信号線Ｓｎに接続された画素との間にはスイッチ１０１（信号電流制御スイッチ）が設けられ、前記スイッチ１０１（信号電流制御スイッチ）は、ビデオ信号により制御される。ビデオ信号が明信号の場合、電流源回路４２０から画素に信号電流が供給される。ビデオ信号が暗信号の場合、スイッチ１０１（信号電流制御スイッチ）が制御されて画素に電流は供給されない。つまり電流源回路４２０は、所定の電流を流す能力を有し、該電流を画素に供給するか否かはスイッチ１０１（信号電流制御スイッチ）により制御される。
そして電流源回路４２０の構成には、図６、図７、図３２、図３３、図３５などに示した電流源回路４２０の構成を任意に用いることが出来る。前記電流源回路４２０には、１つの構成を採用するだけでなく、複数を採用してもよい。
なお本発明では、端子ａから入力される設定信号とは、第１シフトレジスタ４１５から供給されるサンプリングパルスに相当する。つまり電流源回路４２０の設定は、第１シフトレジスタ４１５から供給されるサンプリングパルスに合わせて行われる。
なお電流源回路４２０に、図６（Ａ）、７（Ａ）に示した構成を用いる場合、入力動作を行っている期間には、設定動作を行うことが出来ない。従って、入力動作を行っていない期間に設定動作を行う必要がある。但し、入力動作を行っていない期間は、１フレーム期間中に連続して存在せずに、点在している場合があるため、そのような場合には各列を順に選択するのではなく、任意の列を選択できるようにすることが好ましい。従って、ランダムに選択することができるデコーダ回路などを用いることが望ましい。一例として図３７には、デコーダ回路を示す。また図３８（Ａ）にはフリップフロップ回路２２１、列選択信号が入力されるラッチ２２２及び選択制御信号が入力される論理演算子２２３で構成されたシフトレジスタ、図３８（Ｂ）にはフリップフロップ回路２２４、列選択信号が入力される第１ラッチ２２５及び選択用ラッチ信号が入力される第２ラッチ２２６で構成されたシフトレジスタを示す。図３８（Ａ）（Ｂ）のどちらの構成も、複数の信号線をランダムに選択することができる。なお、図３８（Ａ）（Ｂ）に示す構成は、図３７のデコーダに比べて配置する配線数を削減することが出来る。
図３８（Ａ）の回路について、その動作を簡単に説明する。フリップフロップ回路（ＦＦ）２２１は、クロック信号（ＣＬＫ）、スタートパルス（ＳＰ）、クロック反転信号（ＣＬＫｂ）のタイミングに従って、順次サンプリングパルスを出力する。フリップフロップ回路２２１より出力されたサンプリングパルスは、ラッチ（ＬＡＴ１）２２２に入力される。ラッチ２２２には列選択信号が入力されており、サンプリングパルスが入力されるタイミングに従って、選択したい列のラッチ２２２だけに選択信号が保持される。
フリップフロップ回路２２１よりサンプリングパルスが出力されている間は、選択制御信号をＬ信号にする。そうすると、ラッチ２２２の状態によらず、選択信号は出力されない。なぜなら、ラッチ（ＬＡＴ１）２２２の出力は、ＡＮＤ回路に入力されている。ＡＮＤ回路のもう一つの入力端子には、選択制御信号が入力されている。したがって、選択制御信号にＬ信号を入力すると、ＡＮＤ回路からは、必ずＬ信号が出力される。つまり、ラッチ２２２の状態によらず、選択信号は出力されないことになる。そして、フリップフロップ回路２２１よりサンプリングパルスが全列に出力され、列選択信号により、選択したい列のラッチ２２２に選択信号が保持された後、選択制御信号をＨ信号にする。すると、ＡＮＤ回路からは、ラッチ２２２の信号が出力される。ラッチ２２２の信号がＨ信号の場合は、ＡＮＤ回路からＨ信号が出力され、ラッチ２２２の信号がＬ信号の場合は、ＡＮＤ回路からＬ信号が出力される。その結果、選択したい列にだけ、選択信号が出力される。なぜなら、選択したい列のラッチ２２２の信号だけがＨ信号になっているからである。そして、選択信号の出力を停止したいときには、選択制御信号をＬ信号にする。すると、選択信号は出力されなくなる。従って、配線を選択している期間を自由に制御できる。
そして、再び、スタートパルス（ＳＰ）を入力し、フリップフロップ回路（ＦＦ）からサンプリングパルスを出力させ、同様の動作を繰り返していく。このようにして、列選択信号のタイミングを制御することにより、任意の列をランダムに選択でき、列を選択している期間も任意に変えることができるようになる。つまり、任意の列の電流源回路に対して設定動作を行うことができ、設定動作を行う期間も任意に変えることができるようになる。ただし、この回路の場合、フリップフロップ回路２２１よりサンプリングパルスが出力されている間は、選択信号を出力することは望ましくない。なぜなら、ラッチ２２２には、１回前の情報がまだ保存されている可能性があるためである。
そこで、フリップフロップ回路２２１よりサンプリングパルスが出力されている間も、選択信号を出力できるようにした回路が、図３８（Ｂ）の回路である。図３８（Ｂ）では、フリップフロップ回路２２４よりサンプリングパルスが出力され、第１ラッチ２２５に列選択信号が入力される。そして、サンプリングパルスの出力が終了し、すべての第１ラッチ２２５に列選択信号が入力された後、選択用ラッチを用いて、第１ラッチ２２５の信号を第２ラッチ２２６に、一斉に転送する。そして、第２ラッチ２２６から選択信号が出力される。そして再び、フリップフロップ回路２２４よりサンプリングパルスが出力され、第１ラッチ２２５に列選択信号が入力される。ただし、そのとき同時に、第２ラッチ２２６から選択信号が出力されつづけている。そのため、同時に各々を動作させることができる。
上記の図３７、３８に記載の回路を用いると、電流源回路の設定動作も、１列目から順に行うのではなく、ランダムに行うことができるようになる。また、設定動作を行う時間の長さも、自由に長くとれるようになる。電流源回路の設定動作をランダムに行うことができると、様々な利点が生じる。たとえば、設定動作を行うことができる期間が、１フレーム中に点在している場合は、任意の列を選択できると、自由度が上がり、設定動作の期間を長くとることができるようになる。例えば、１フレーム中に点在している、設定動作を行うことができる期間において、１列分の電流源回路の設定動作を、その期間いっぱいを用いて、行うことができる。
もし、任意の列の電流源回路を指定することができず、１列目から最終列目まで順に指定しなければならない場合には、１列当たりの設定動作の期間が短くなってしまう。なぜなら、ある決まった期間において、１列目から最終列目までの電流源回路に対して、設定動作を行わなければならないため、１列当たりの設定動作の期間が短くなってしまうからである。その結果、十分に設定動作を行うことができない。
そのほかの利点としては、電流源回路４２０内に配置された容量素子（例えば、図６（Ａ）では容量素子１０３、図６（Ｂ）では容量素子１２３、図６（Ｂ）では容量素子１０７などに相当する）における電荷の漏れの影響を目立たなくさせることができるようになる。電荷の漏れが、１列づつ順に生じると、その影響が見えやすくなるが、ランダムに生じると、人間の目には、見えにくくなる。
なお電流源回路４２０には、容量素子が配置されている。ただし、容量素子はトランジスタのゲート容量などで代用してもよい。前記容量素子には、電流源回路の設定動作により、電荷が蓄積される。理想的には、電流源回路の設定動作は、電源を入力した時に１回だけ行えばよい。つまり、信号線駆動回路を動作させるとき、その動作の最初の期間に、１回だけ行えばよい。なぜなら、容量素子に蓄積される電荷量は、動作状態や時間などによって変化させる必要がなく、また、変化しないからである。しかしながら、現実では、容量素子には、様々なノイズが入ったり、容量素子と接続されているトランジスタのもれ電流が流れたりする。その結果、容量素子に蓄積される電荷量が、時間とともに変化してしまう場合がある。電荷量が変化すると、電流源回路から出力される電流、すなわち、画素に入力される電流も、変化してしまう。その結果、画素の輝度も変化してしまう。そこで、容量素子に蓄積された電荷を変動させないようにするため、電流源回路の設定動作を、ある周期で定期的に行い、電荷をリフレッシュさせ、変化した電荷を再び元に戻し、正しい量の電荷を保存しなおす必要が生じる。
仮に、容量素子に蓄積された電荷の変動量が大きい場合、電流源回路の設定動作を行って該電荷をリフレッシュさせ、変化した電荷を再び元に戻し、正しい量の電荷を保存しなおすようにすると、それに伴って電流源回路が出力する電流量の変動も大きくなる。そのため、１列目から順に設定動作を行うと、電流源回路が出力する電流量の変動が、目で確認できるほどの表示妨害が生ずる場合がある。つまり、１列目から順に生ずる画素の輝度の変化が目で確認できるほどの表示妨害が生ずる場合がある。この場合、１列目から順に設定動作を行うのではなく、ランダムに設定動作を行えば、電流源回路が出力する電流量の変動を目立たなくさせることができる。このように、複数の配線をランダムに選択することにより、様々な利点が生じる。
一方、電流源回路４２０に、図６（Ｃ）〜（Ｅ）に示した構成を用いる場合、設定動作と入力動作を同時に行うことが出来るため、１列目から最終列目まで順番に選択することができる通常のシフトレジスタを配置すれば充分である。
また図３（Ｂ）では、一列ずつ設定動作を行っているが、これに限定されない。図３９に示すように、同時に複数列で設定動作を行ってもよい。ここで、同時に複数列で設定動作を行うことを多相化するとよぶ。なお図３９には、２個のリファレンス用定電流源１０９が配置されているが、この２個のリファレンス用定電流源に対しても別に配置したリファレンス用定電流源から設定動作を行ってもよい。
ここで、図３（Ｂ）に示した定電流回路４１４の詳しい構成を図４０、図４１に示す。図４０は、電流源回路の部分に、図６（Ｃ）を適用した場合の回路を示す。図４１は、電流源回路の部分に、図６（Ａ）を適用した場合の回路を示す。
続いて、これまでは、線順次駆動の場合について述べてきた。次いで、ここでは点順次駆動の場合について述べる。
図４２（Ａ）において、ビデオ線から供給されるビデオ信号は、第２シフトレジスタ４１１から供給されるサンプリングパルスのタイミングに従ってサンプリングされる。また電流源回路４２０の設定は、第１シフトレジスタ４１５から供給されるサンプリングパルスのタイミングに従って行われる。このように、図４２（Ａ）の構成を有する場合には、点順次駆動を行う。
なお、サンプリングパルスが出力されて、ビデオ線からビデオ信号が供給されている間のみ、スイッチ１０１（信号電流制御スイッチ）がオン状態になり、且つサンプリングパルスが出力されなくなり、ビデオ線からビデオ信号が供給されなくなると、スイッチ１０１（信号電流制御スイッチ）がオフ状態になる場合には、正確に動作しない。なぜなら、画素では、電流を入力するためのスイッチはオン状態のままであるからである。この状態でスイッチ１０１（信号電流制御スイッチ）をオフ状態にすると、画素に電流が入力されなくなるため、正確に信号を入力できなくなる。
そこで、ビデオ線から供給されたビデオ信号を保持し、スイッチ１０１（信号電流制御スイッチ）の状態を維持できるようにするため、ラッチ回路４５２が配置されている。ラッチ回路４５２は、単なる容量素子とスイッチのみで構成されていてもよいし、ＳＲＡＭ回路で構成されていてもよい。このように、サンプリングパルスが出力されて、ビデオ線からビデオ信号が１列づつ順に供給されて、そのビデオ信号に基づき、スイッチ１０１（信号電流制御スイッチ）がオン状態もしくはオフ状態になり、画素への電流の供給を制御することにより、点順次駆動を実現することができる。
しかしながら、１列目から最終列目まで順番に選択される場合、最初の方の列では、画素に信号を入力する期間が長い。一方、最後の方の列では、ビデオ信号を入力しても、すぐに、次の行の画素が選択されてしまう。その結果、画素に信号を入力する期間が短くなってしまう。そのような場合、図４２（Ｂ）に示すように、画素部４０２に配置された走査線を中央で分断することにより、画素に信号を入力する期間を長くすることができる。その場合、画素部４０２の左側と右側に各１個の走査線駆動回路を配置し、該走査線駆動回路を用いて画素を駆動する。このようにすると、同じ行に配置されている画素でも、右側の画素と左側の画素とでは、信号を入力する期間をずらすことができる。図４２（Ｃ）には、１、２行目の右側と左側に配置された走査線駆動回路の出力波形と、第２シフトレジスタ４１１のスタートパルス（Ｓ２−ＳＰ）を示す。図４２（Ｃ）に記載の波形のように動作させることにより、左側の画素でも、画素に信号を入力する期間を長くすることができるため、点順次駆動を行いやすくなる。
なお、線順次駆動か点順次駆動かなどに関係なく、電流源回路４２０の設定動作は、任意のタイミング、任意の列に配置された電流源回路に、任意の回数だけ行えばよい。但し、理想的には、電流源回路４２０に配置されたトランジスタのゲート・ソース間に接続された容量素子に所定の電荷が保持されている限りは、設定動作を行うときのみの１回だけ行えばよい。又は、容量素子に保持された所定の電荷が放電（変動）してしまった場合に行えばよい。また、電流源回路４２０の設定動作は、どれだけの期間をかけて、全列の電流源回路４２０の設定動作を行ってもよい。つまり、１フレーム期間内に、全列の電流源回路４２０の設定動作を行ってもよい。あるいは、１フレーム期間内では、数列の電流源回路４２０に設定動作を行って、結果として、数フレーム期間以上かけて、全列の電流源回路４２０の設定動作を行ってもよい。
また本形態では各列に一つの電流源回路を配置する場合について上述したが、本発明はこれに限定されず、複数の電流源回路を配置してもよい。
そこで、一例として、図３（Ｂ）の電流源回路の部分に、図２を適用した場合について考える。その場合の定電流回路４１４の詳しい構成を図４３に示す。ここで、図４３は、電流源回路の部分に、図６（Ａ）を適用した場合の回路を示す。図４３に示す構成では、制御線を制御することにより、一方の電流源に対して設定動作を行い、同時に、もう一方の電流源が入力動作を行うことができる。
また本発明は、２つのシフトレジスタ（第１及び第２シフトレジスタ）を設けた信号線駆動回路を提供する。この第１及び第２シフトレジスタは、一方は電流源回路、他方はビデオ信号を制御するための回路、つまり画像を表示するために動作させる回路であり、例えばラッチ回路やサンプリングスイッチやスイッチ１０１（信号電流制御スイッチ）などを制御する。そうすると、第１及び第２シフトレジスタの動作を独立に行うことが可能となり、必然的に電流源回路の設定動作と画像表示動作とを独立に行うことが可能となる。電流源回路の設定動作は、時間をかけて行う方が正確に行えるため、電流源回路とラッチ回路とを独立に動作させることが出来る本発明の構成は大変有効である。
また、本発明の信号線駆動回路における電流源回路について、レイアウト図を図５７に、対応した回路図を図５８に示す。
なお本実施の形態は、実施の形態１〜３と任意に組み合わせることが可能である。
（実施の形態５）
本実施の形態では、図１５（Ａ）に示した信号線駆動回路４０３の詳細な構成とその動作について説明するが、本実施の形態では、３ビットのデジタル階調表示を行う場合に用いる信号線駆動回路４０３について説明する。
図４には、３ビットのデジタル階調表示を行う場合における信号線駆動回路４０３の概略図を示す。信号線駆動回路４０３は、第１シフトレジスタ４１５、第２シフトレジスタ４１１、第１のラッチ回路４１２、第２のラッチ回路４１３、定電流回路４１４を有する。
動作を簡単に説明すると、第１シフトレジスタ４１５及び第２シフトレジスタ４１１は、フリップフロップ回路（ＦＦ）等を複数列用いて構成され、クロック信号（Ｓ−ＣＬＫ、（Ｓ１−ＣＬＫ、Ｓ２−ＣＬＫ））、スタートパルス（Ｓ−ＳＰ（Ｓ１−ＳＰ，Ｓ２−ＳＰ））、クロック反転信号（Ｓ−ＣＬＫｂ（Ｓ１−ＣＬＫｂ，Ｓ２−ＣＬＫｂ））のタイミングに従って、順次サンプリングパルスを出力する。
第１シフトレジスタ４１５より出力されたサンプリングパルスは、定電流回路４１４に入力される。シフトレジスタ４１１より出力されたサンプリングパルスは、第１のラッチ回路４１２に入力される。第１のラッチ回路４１２には、３ビットのデジタルビデオ信号（Ｄｉｇｉｔａｌ Ｄａｔａ１〜Ｄｉｇｉｔａｌ Ｄａｔａ３）が入力されており、サンプリングパルスが入力されるタイミングに従って、各列でビデオ信号を保持する。
第１のラッチ回路４１２において、最終列までビデオ信号の保持が完了すると、水平帰線期間中に、第２のラッチ回路４１３にラッチパルスが入力され、第１のラッチ回路４１２に保持されていた３ビットのデジタルビデオ信号（Ｄｉｇｉｔａｌ Ｄａｔａ１〜Ｄｉｇｉｔａｌ Ｄａｔａ３）は、一斉に第２のラッチ回路４１３に転送される。すると、第２のラッチ回路４１３に保持された３ビットのデジタルビデオ信号（Ｄｉｇｉｔａｌ Ｄａｔａ１〜Ｄｉｇｉｔａｌ Ｄａｔａ３）は、１行分が同時に定電流回路４１４へと入力される。
第２のラッチ回路４１３に保持された３ビットのデジタルビデオ信号（Ｄｉｇｉｔａｌ Ｄａｔａ１〜Ｄｉｇｉｔａｌ Ｄａｔａ３）が定電流回路４１４に入力されている間、シフトレジスタ４１１においては再びサンプリングパルスが出力される。以後この動作を繰り返し、１フレーム分のビデオ信号の処理を行う。
なお定電流回路４１４は、デジタル信号をアナログ信号に変換する役割を持つ場合もある。また定電流回路４１４は、電流源回路４２０を複数設けられる。図５には、ｉ列目から（ｉ＋２）列目の３本の信号線の周辺の信号線駆動回路の概略を示す。
なお図５では、各ビットに対応したリファレンス用定電流源１０９が配置された場合について示す。
各電流源回路４２０は、端子ａ、端子ｂ及び端子ｃを有する。電流源回路４２０は、端子ａを介して入力される信号により制御される。また、端子ｂを介して、電流線に接続されたリファレンス用定電流源１０９から電流が供給される。そして電流源回路４２０と信号線Ｓｎに接続された画素との間にはスイッチ（信号電流制御スイッチ）１１１〜１１３が設けられており、前記スイッチ（信号電流制御スイッチ）１１１〜１１３は、１ビット〜３ビットのビデオ信号により制御される。ビデオ信号が明信号の場合、電流源回路から画素に電流が供給される。反対にビデオ信号が暗信号の場合、前記スイッチ（信号電流制御スイッチ）１１１〜１１３が制御されて、画素に電流は供給されない。つまり電流源回路４２０は、所定の電流を流す能力を有し、該電流を画素に供給するか否かはスイッチ（信号電流制御スイッチ）１１１〜１１３により制御される。
なお図５において、電流線とリファレンス用定電流源は、各ビットに対応して配置されている。各ビットの電流源から供給される電流値の合計が、信号線に供給される。つまり、定電流源回路４１４は、デジタル−アナログ変換の機能も有する。
なお本発明では、端子ａから入力される設定信号とは、第１シフトレジスタ４１５から供給されるサンプリングパルスに相当する。つまり電流源回路４２０の設定は、第１シフトレジスタから供給されるサンプリングパルスに合わせて行う。また本実施の形態では、３ビットのデジタル階調表示を行う場合を例に挙げて説明する関係上、１本の信号線ごと（各列）に３つの電流源回路４２０が設けられている。１本の信号線に接続された３つの電流源回路４２０から供給される信号電流Ｉ ｄａｔａを１：２：４として設定すると、２^３＝８段階で電流の大きさを制御出来る。
なお、図５に示した信号線駆動回路では、１ビット〜３ビットのそれぞれに専用のリファレンス用定電流源１０９が配置されているが、本発明はこれに限定されない。図４４に示すように、ビット数よりも少ない個数のリファレンス用定電流源１０９が配置されていてもよい。例えば、最上位ビット（ここでは３ビット）のリファレンス用定電流源１０９のみを配置して、１列に配置された複数の電流源回路から選択された１つの電流源回路を設定する。そして、設定動作が既に行われた電流源回路を用いて、他の電流源回路の動作を行うようにしてもよい。言い換えれば、設定情報を共有するようにしてもよい。
例えば、３ビット用の電流源回路４２０にのみに設定動作を行う。そして、既に設定動作が行われた電流源回路４２０を用いて、他の１ビット用と２ビット用の電流源回路４２０に、情報を共有させる。より具体的には、電流源回路４２０の中で、電流を供給するトランジスタ（図６（Ａ）では、トランジスタ１０２が相当）のゲート端子を接続し、ソース端子も接続する。その結果、情報を共有しているトランジスタ（電流を供給するトランジスタ）のゲート・ソース間電圧は、等しくなる。
なお、図４４では、最下位ビット（ここでは１ビット）の電流源回路ではなく、最上位ビット（ここでは３ビット）の電流源回路に、設定動作を行っている。このように、値の大きなビットの電流源回路に対して設定動作を行うことにより、ビット間の電流源回路の特性ばらつきの影響を小さくすることができる。仮に、最下位ビット（ここでは１ビット）の電流源回路に設定動作を行い、上位ビットの電流源回路に最下位ビットの電流源回路が行った設定動作の情報を共有した場合、各々の電流源回路の特性がばらつくと、上位ビットの電流値が正確な値にならなくなる。上位ビットの電流源回路は、出力する電流値が大きいため、少しでも特性がばらつくと、そのばらつきの影響が大きくでてしまい、出力する電流値も大きくばらついてしまうからである。反対に、最上位ビット（ここでは３ビット）の電流源回路に設定動作を行い、下位ビットの電流源回路に情報を共有した場合、各々の電流源回路の特性がばらついても、出力する電流値が小さいため、ばらつきによる電流値の差が小さく、影響は小さくなる。
そして電流源回路４２０の構成には、図６、図７、図３２、図３３、図３５などに示した電流源回路４２０の構成を任意に用いることが出来る。前記電流源回路４２０には、１つの構成を採用するだけでなく、複数を採用してもよい。
なお図６（Ｃ）に示すようにカレントミラー回路を有する構成で電流源回路４２０を構成するときには、図２３、２４に示すように、各電流源回路４２０が有するトランジスタのゲート電極が共通に接続している構成にすることも出来る。
以下には、１例として、図４、図５、図４４に示した定電流回路４１４の詳しい構成を図２３、図２４、図４５に示す。
図２３、図２４、図４５の各列に設けられた電流源回路４２０において、信号線Ｓｉ（１≦ｉ≦ｎ）へ所定の信号電流Ｉ ｄａｔａを出力するか否かを第２のラッチ回路４１３から入力される３ビットのデジタルビデオ信号（Ｄｉｇｉｔａｌ Ｄａｔａ１〜Ｄｉｇｉｔａｌ Ｄａｔａ３）が有するＨｉｇｈ又はＬｏｗの情報によって制御される。
図４５には、図５に図示した信号線駆動回路に、図６（Ａ）の電流源回路を配置した場合の回路図を示す。図４５では、設定動作時には、トランジスタＡ〜Ｃはオフにして動作させる。これは電流のもれを防ぐためである。或いは、トランジスタＡ〜Ｃと直列にスイッチを配置し、設定動作時にはオフにするようにしてもよい。
図２３、２４には、ビット数よりも少ない個数のリファレンス用定電流源１０９を配置した場合を示す。より詳しくは、図２３には、図４４に図示した信号線駆動回路に図６（Ｃ）の電流源回路を配置した場合の回路図を示す。図２４には、図４４に図示した信号線駆動回路に図６（Ａ）の電流源回路を配置した場合の回路図を示す。
図２３において、電流源回路４２０は、トランジスタ１８０〜トランジスタ１８８及び容量素子１８９を有する。本実施の形態では、トランジスタ１８０〜トランジスタ１８８は全てｎチャネル型とする。
トランジスタ１８０のゲート電極には、第２のラッチ回路４１３から１ビットのデジタルビデオ信号が入力される。またトランジスタ１８０のソース領域とドレイン領域は、一方はソース信号線（Ｓｉ）に接続され、他方はトランジスタ１８３のソース領域とドレイン領域の一方に接続されている。
トランジスタ１８１のゲート電極には、第２のラッチ回路４１３から２ビットのデジタルビデオ信号が入力される。またトランジスタ１８１のソース領域とドレイン領域は、一方はソース信号線（Ｓｉ）に接続され、他方はトランジスタ１８４のソース領域とドレイン領域の一方に接続されている。
トランジスタ１８２のゲート電極には、第２のラッチ回路４１３から３ビットのデジタルビデオ信号が入力される。またトランジスタ１８２のソース領域とドレイン領域は、一方はソース信号線（Ｓｉ）に接続され、他方はトランジスタ１８５のソース領域とドレイン領域の一方に接続されている。
トランジスタ１８３〜トランジスタ１８５のソース領域とドレイン領域は、一方はＶｓｓに接続され、他方はトランジスタ１８０〜トランジスタ１８２のソース領域とドレイン領域の一方に接続されている。トランジスタ１８６のソース領域とドレイン領域は、一方はＶｓｓに接続され、他方はトランジスタ１８８のソース領域とドレイン領域の一方に接続されている。
トランジスタ１８７とトランジスタ１８８のゲート電極には、第１シフトレジスタ４１５からサンプリングパルスが入力される。トランジスタ１８７のソース領域とドレイン領域は、一方はトランジスタ１８６のソース領域とドレイン領域の一方に接続され、他方は容量素子１８９の一方の電極に接続されている。トランジスタ１８８のソース領域とドレイン領域は、一方は電流線１９０に接続され、他方はトランジスタ１８６のソース領域とドレイン領域の一方に接続されている。
容量素子１８９の一方の電極は、トランジスタ１８３〜トランジスタ１８６のゲート電極に接続され、他方の電極はＶｓｓに接続されている。容量素子１８９は、トランジスタ１８３〜トランジスタ１８６のゲート・ソース間電圧を保持する役目を担う。
そして電流源回路４２０では、トランジスタ１８７及びトランジスタ１８８がオンになると電流線１９０に接続されたリファレンス用定電流源（図示せず）から、電流が容量素子１８９に流れていく。このときトランジスタ１８０〜トランジスタ１８２はオフである。
そして徐々に容量素子１８９に電荷が蓄積され、両電極間に電位差が生じ始める。そして両電極間の電位差がＶｔｈになると、トランジスタ１８３〜トランジスタ１８６はオンになる。
容量素子１８９において、その両電極の電位差、つまりトランジスタ１８３〜トランジスタ１８６のゲート・ソース間電圧が所望の電圧になるまで電荷の蓄積が続けられる。言い換えると、トランジスタ１８３〜トランジスタ１８６が信号電流を流すことが出来るだけの電圧になるまで、電荷の蓄積が続けられる。
そして電荷の蓄積が終了すると、トランジスタ１８３〜トランジスタ１８６はオンになる。
そして電流源回路４２０において、３ビットのデジタルビデオ信号により、トランジスタ１８０〜トランジスタ１８２の導通又は非導通が選択される。例えば、トランジスタ１８０〜トランジスタ１８２が全て導通状態になったときは、信号線（Ｓｉ）に供給される電流は、トランジスタ１８３のドレイン電流と、トランジスタ１８４のドレイン電流と、トランジスタ１８５のドレイン電流の総和となる。また、トランジスタ１８０のみが導通状態になったときは、トランジスタ１８３のドレイン電流のみが信号線（Ｓｉ）に供給される。
このように、トランジスタ１８３〜１８５のゲート端子を接続することにより、設定動作による情報を共有させることができる。なお、ここでは、同じ列の複数のトランジスタ内で、情報を共有しているが、これに限定されない。例えば、別の列のトランジスタと設定動作による情報を共有させてもよい。つまり、トランジスタのゲート端子を、別の列のトランジスタとも接続させてもよい。これにより、設定すべき電流源回路の数を減らすことができる。そのため、設定動作をするのに必要な時間を短縮することができる。また、回路数を減らすことができるので、レイアウト面積を小さくすることができる。
また図２４において、電流源回路の設定動作時には、トランジスタ１８２はオフにして動作させる。これは電流のもれを防ぐためである。また、図２４の構成において、トランジスタ１８２と直列にスイッチ２０３を配置した場合の電流源回路の回路図を図４６に示す。図４６において、スイッチ２０３を設定動作時にはオフにし、それ以外の時にはオンにする。
このとき、図２３、図２４、図４６では、トランジスタ１８３のドレイン電流と、トランジスタ１８４のドレイン電流と、トランジスタ１８５のドレイン電流を１：２：４として設定すると、２^３＝８段階で電流の大きさを制御出来る。そのため、トランジスタ１８３〜１８５のＷ（チャネル幅）／Ｌ（チャネル長）値を、１：２：４として設計すると、それぞれのオン電流が１：２：４となる。
また図２４には、図２３とは異なる回路構成の電流源回路４２０を示す。図２４に示す電流源回路４２０では、トランジスタ１８６〜トランジスタ１８８の代わりにスイッチ１９１、スイッチ１９２が配置された構成になっている。
そして図２４に示す電流源回路４２０では、スイッチ１９１及びスイッチ１９２がオンになると、電流線１９０に接続されたリファレンス用定電流源（図示せず）から供給される電流が、トランジスタ１８５を介して容量素子１８９に流れていく点以外は、図２３に示す電流源回路４２０の動作と同じあるので、本実施の形態では説明は省略する。
なお本実施の形態では、図２３、図２４、図４６に示す電流源回路４２０が有するトランジスタは全てｎチャネル型としたが、本発明はこれに限定されずｐチャネル型のトランジスタを用いることもできる。なお、ｐチャネル型のトランジスタを用いた場合における電流源回路４２０の動作は、電流の流れる方向が変わる点と、容量素子がＶｓｓではなく、Ｖｄｄに接続される点以外は上述した動作と同じであるので、本実施の形態では説明を省略する。
また、ｐチャネル型のトランジスタを用いる場合、ＶＳＳとＶｄｄを入れ替えない場合、つまり電流の流れる方向が変わらない場合は、図６と図７の対比を用いれば、容易に適用できる。
また図５では、１本の信号線につき各ビットの電流源回路を一つずつ配置したが、図２に示すように、１本の信号線につき複数の電流源回路を配置してもよい。このときの図を図４７に示す。同様に、図４４に示す構成では各ビットの定電流源１０９を１つずつ配置したが、図４８に示すように複数ビットで定電流源１０９を共有してもよい。
なお本実施の形態では、３ビットのデジタル階調表示を行う場合における信号線駆動回路の構成とその動作について説明した。しかし本発明は３ビットに限らず、本実施の形態を参考にして任意のビット数に対応した信号線駆動回路を設計し、任意のビット数の表示を行うことが出来る。また本実施の形態は、実施の形態１〜４と任意に組み合わせることが可能である。
また任意のビット数の表示を行う際、多相化を図ることや点順次駆動を行うことも容易に実現することが出来る。さらに、電流源回路の設定動作は、１列づつ行うのではなく、ランダムに選択して行ってもよい。その場合、図３７に示すデコーダ回路や、図３８（Ａ）、図３８（Ｂ）に示す回路を用いるとよい。
（実施の形態６）
電流源回路に電流を供給するリファレンス用定電流源１０９は、基板上に信号線駆動回路と一体形成してもよいし、ＩＣ等を用いて基板の外部に配置してもよい。基板上に一体形成する場合には、図６〜８、図３１〜図３５に示した電流源回路のいずれを用いて形成してもよい。或いは、単に１個のトランジスタを配置して、ゲートに加える電圧に応じて、電流値を制御するようにしてもよい。本実施の形態では、リファレンス用定電流源１０９の一例について説明する。
図２５には、一例として、最も簡単な場合を示す。つまり、トランジスタのゲートに電圧を加えて、ゲートの電圧を調節する方式であり、且つ３本の電流線が必要な場合を示す。仮に１本の電流線のみが必要な場合は、単純に、トランジスタ１８４０、１８５０と対応する電流線を図２５に示す構成から削除すればよい。図２５では、端子ｆを介して、外部から、トランジスタ１８３０、１８４０、１８５０に印加するゲート電圧を調節することにより、電流の大きさを制御している。なお、このとき、トランジスタ１８３０、１８４０、１８５０のＷ／Ｌ値を１：２：４として設計すると、それぞれのオン電流は１：２：４となる。
次に、図２６（Ａ）には端子ｆから電流を供給する場合について述べる。図２５のように、ゲートに電圧を加えて調整する場合には、温度特性などにより、そのトランジスタの電流値が変動してしまうことがある。しかしながら、図２６（Ａ）のように電流で入力すると、その影響を抑制することができる。
なお、図２５、図２６（Ａ）に示す構成の場合、電流線に電流を流している間は、端子ｆから電圧又は電流を入力し続ける必要がある。しかし、電流線に電流を流す必要が無い場合は、端子ｆから電圧や電流を入力する必要はない。
また図２６（Ｂ）に示すように図２６（Ａ）の構成にスイッチ１８７０、１８８０、容量素子１８９０を追加してもよい。そうすると、電流線に電流を供給しているときでも、リファレンス用ＩＣからの供給（端子ｆから入力する電流や電圧の供給）を停止することが可能となり、消費電力が小さくなる。なお図２５、図２６では、リファレンス用定電流源に配置された他の電流源用トランジスタと情報を共有していた。つまり、トランジスタ１８３０、１８４０、１８５０のゲートは、互いに接続されていた。
そこで図２７には、各々の電流源回路に設定動作を行う場合について示す。図２７では、端子ｆから電流を入力し、端子ｅから供給される信号によりタイミングを制御する。なお図２７に示した回路は、図６（Ａ）の回路を適用した例である。従って、設定動作と入力動作とを同時に行えない。そのため、この回路の場合には、リファレンス用定電流源に対する設定動作は、電流線に電流を流す必要がないタイミングで行う必要がある。
図２８には、多相化させたリファレンス用定電流源１０９の例を示す。つまり、図３９に示した構成を適用したリファレンス用電流源１０９に相当する。多相化の場合には、図２５、図２６、図２７の回路を適用してもよい。しかしながら、電流線に供給される電流値は同じなので、図２８のように、１つの電流を用いて、各々の電流源回路に対して設定動作を行えば、外部から入力する電流数を削減することができる。
なお本実施の形態は、実施の形態１〜５と任意に組み合わせることが可能である。
（実施の形態７）
上記形態では、主に、信号電流制御スイッチが存在する場合について述べてきた。本実施の形態では、信号電流制御スイッチが無い場合、つまり、信号線とは異なる別の配線に、ビデオ信号には比例しない電流（一定の電流）を供給する場合について述べる。この場合にはスイッチ１０１（信号電流制御スイッチ）を配置する必要はない。
なお、信号電流制御スイッチが存在しない場合には、信号電流制御スイッチを配置されていないことを除けば、信号電流制御スイッチが存在する場合と同様である。よって、本形態では簡単に説明し、同様な部分については、省略する。
信号電流制御スイッチを配置する場合と配置しない場合とを対比させると、図１については図２９、図２については図３０に示す。図３（Ｂ）については、図４９（Ａ）に示す。図１、２、３（Ｂ）の構成では、ビデオ信号により信号電流制御スイッチを制御して、電流は信号線に出力される。図２９、３０、４９（Ａ）の構成では、電流は画素用電流線に出力され、信号線にはビデオ信号が出力される。
この場合の画素構成について、概略図を図４９（Ｂ）に示す。そして、この画素の動作方法について簡単に述べる。まず、スイッチング用トランジスタがオンの時、信号線を通って、ビデオ信号が画素に入力され、容量素子に保存される。そして、ビデオ信号の値により、駆動用トランジスタがオン又はオフする。一方、電流源回路は、一定の電流を流す能力を有する。よって、駆動用トランジスタがオンの場合は、発光素子に一定の電流がながれて、発光する。駆動用トランジスタがオフの場合は、発光素子に電流が流れず、発光しない。このようにして、画像を表示する。ただし、この場合、発光と非発光の２状態しか表現できない。従って、時間階調法や面積階調法などを用いて、多階調化をはかっている。
なお、電流源回路の部分には、図６〜８、図３１〜図３５のいずれの回路を適用してもよい。そして、電流源回路が一定の電流を流せるようにするためには、設定動作を行えばよい。画素に配置された電流源回路に設定動作を行う場合は、画素用電流線を通して電流を入力して、実行する。この画素に配置された電流源回路に設定動作を行う場合は、任意の時に、任意のタイミングで、任意の回数だけ行えばよい。この画素の電流源回路に対する設定動作は、画像を表示するための動作とは、全く無関係に実行することができる。なお好ましくは電流源回路内に配置された容量素子に保存されている電荷が漏れてきたときに、設定動作を行えばよい。
次に、図４９（Ａ）に示した定電流回路４１４の詳しい構成を図５０に示す。ここで、図５０は、電流源回路の部分に、図６（Ａ）の回路を適用した場合を示す。また、図４９（Ａ）の電流源回路に、図３０の回路を適用した場合について考える。この場合の定電流回路４１４の詳しい構成を図５１に示す。ここで、図５１は、電流源回路の部分に、図６（Ａ）の回路を適用した場合を示す。図５１の構成では、制御線を制御することにより、一方の電流源に対して設定動作を行い、同時に、他方の電流源は入力動作を行うことができる。
このように、信号電流制御スイッチを配置しない場合、信号電流制御スイッチが無いことを除けば、信号電流制御スイッチが存在する場合と同様である。よって、詳しい説明は省略する。
本実施の形態は、実施の形態１〜６と任意に組み合わせることが可能である。
（実施の形態８）
本発明の実施の形態について、図５２を用いて説明する。図５２（Ａ）において、画素部の上方に信号線駆動回路、下方に定電流回路を配置し、前記信号線駆動回路に電流源Ａ、定電流回路に電流源Ｂを配置する。電流源Ａ、Ｂから供給される電流をＩＡ、ＩＢとし、画素に供給される信号電流をＩｄａｔａとすると、ＩＡ＝ＩＢ＋Ｉｄａｔａが成立する。そして、画素に信号電流を書き込む際には、電流源Ａ、Ｂの両者から電流を供給するように設定する。このとき、ＩＡ、ＩＢを大きくすると、画素に対する信号電流の書き込み速度を早くすることができる。
このとき、電流源Ａを用いて、電流源Ｂの設定動作を行う。画素には、電流源Ａの電流から電流源Ｂの電流を差し引いた電流が流れる。したがって、電流源Ａを用いて、電流源Ｂの設定動作を行うことにより、ノイズなどの様々な影響をより小さくできる。
図５２（Ｂ）において、リファレンス用定電流源（以下定電流源と表記）Ｃ、Ｅは、画素部の上方と下方に配置される。そして、電流源Ｃ、Ｅを用いて、信号線駆動回路、定電流回路に配置された電流源回路の設定動作を行う。電流源Ｄは、電流源Ｃ、Ｅを設定する電流源に相当し、外部からリファレンス用電流が供給される。
なお、図５２（Ｂ）において、下方に配置してある定電流回路を信号線駆動回路としてもよい。それにより、上方と下方の両方に信号線駆動回路が配置できる。そして、各々、画面（画素部全体）の上下半分ずつの制御を担当する。このようにすることで、同時に２行分の画素を制御できる。そのため、信号線駆動回路の電流源、画素、画素の電流源などへの設定動作（信号入力動作）のための時間を長くとることが可能となる。そのため、より正確に設定できるようになる。
本実施の形態は、実施の形態１〜７と任意に組み合わせることが可能である。
〈実施例１〉
本実施例では、時間階調方式について図１４を用いて詳しく説明する。通常、液晶表示装置や発光装置等の表示装置においては、フレーム周波数は６０Ｈｚ程度である。つまり図１４（Ａ）に示すように、１秒間に６０回程度の画面の描画が行われる。これにより、人間の眼にフリッカ（画面のちらつき）を感じさせないようにすることが出来る。このとき、画面の描画を１回行う期間を１フレーム期間と呼ぶ。
本実施例では一例として、特許文献１の公報にて公開されている時間階調方式を説明する。時間階調方式では、１フレーム期間を複数のサブフレーム期間に分割する。このときの分割数は、階調ビット数に等しい場合が多い。そしてここでは簡単のため、分割数が階調ビット数に等しい場合を示す。つまり本実施例では３ビット階調であるので、３つのサブフレーム期間ＳＦ１〜ＳＦ３に分割している例を示す（図１４（Ｂ））。
各サブフレーム期間は、アドレス（書き込み）期間Ｔａと、サステイン（発光）期間Ｔｓを有する。アドレス期間とは、画素にビデオ信号を書き込む期間であり、各サブフレーム期間での長さは等しい。サステイン期間とは、アドレス期間において画素に書き込まれたビデオ信号に基づいて発光素子が発光又は非発光する期間である。このとき、サステイン期間Ｔｓ１〜Ｔｓ３は、その長さの比をＴｓ１：Ｔｓ２：Ｔｓ３＝４：２：１とする。つまり、ｎビット階調を表現する際、ｎ個のサステイン期間の長さの比は、２^{（ｎ−１）}：２^{（ｎ−２）}：・・・：２^１：２^０とする。そして、どのサステイン期間で発光素子が発光又は非発光するかにより、１フレーム期間における各画素が発光する期間の長さが決定し、これによって階調表現を行う。
次いで、時間階調方式を適用した画素における具体的な動作について説明するが、本実施例では図１６（Ｂ）に示す画素を参照して説明する。図１６（Ｂ）に示す画素は、電流入力方式が適用される。
まずアドレス期間Ｔａにおいては、以下の動作を行う。第１の走査線６０２および第２の走査線６０３が選択されて、ＴＦＴ６０６、６０７がオンする。このとき、信号線６０１を流れる電流を信号電流Ｉ ｄａｔａとなる。そして容量素子６１０には所定の電荷が蓄積されると、第１の走査線６０２および第２の走査線６０３の選択が終了して、ＴＦＴ６０６、６０７がオフする。
次いでサステイン期間Ｔｓにおいては、以下の動作を行う。第３の走査線６０４が選択されて、ＴＦＴ６０９がオンする。容量素子６１０には先ほど書き込んだ所定の電荷が保持されているため、ＴＦＴ６０８はオンしており、電流線６０５から信号電流Ｉ ｄａｔａに等しい電流が流れる。これにより発光素子６１１が発光する。
以上の動作を各サブフレーム期間で行うことにより、１フレーム期間を構成する。この方法によると、表示階調数を増やしたい場合は、サブフレーム期間の分割数を増やせば良い。また、サブフレーム期間の順序は、図１４（Ｂ）、（Ｃ）に示すように、必ずしも上位ビットから下位ビットといった順序である必要はなく、１フレーム期間中、ランダムに並んでいても良い。さらに各フレーム期間内で、その順序が変化しても良い。
また、ｍ行目の走査線のサブフレーム期間ＳＦ２を図１４（Ｄ）に図示する。図１４（Ｄ）に図示するように、画素ではアドレス期間Ｔａ２が終了したら、直ちにサステイン期間Ｔｓ２が開始されている。
次に、信号線駆動回路の電流源回路に関連した部分、特に、設定動作に関した部分の駆動方法について述べる。
なお電流源回路には、設定動作と入力動作を同時に行うことができる方式と、同時に行うことができない方式があることは上記の実施の形態において上述した。
前者の設定動作と入力動作を同時に行うことができる電流源回路では、各動作を行うタイミングは特に限定されない。これは、図２や図４４などのように、１列に複数の電流源回路が配置されている場合も同様である。しかしながら、後者の設定動作及び入力動作を同時に行うことができない電流源回路では、設定動作を行うタイミングに工夫が必要となる。時間階調方式を採用した場合には、出力動作を行っていないときに設定動作を行う必要がある。例えば図１のドライバ部の構成と、図１６（Ｂ）の構成の画素を有する場合は、画素部に配置されたいずれの走査線においてもアドレス期間Ｔａでない期間において、設定動作を行うようにすることが必要となる。また図３０のドライバ部の構成と、図４９（Ｂ）の構成の画素を有する場合は、画素に配置された電流源回路に設定動作を行っていない期間に、ドライバ部に配置された電流源回路の設定動作を行う必要がある。
なおそのときには、電流源回路を制御するシフトレジスタの周波数を、低速に設定できる。そうすると、電流源回路の設定動作に時間をかけて正確に行うことが出来る。
あるいは、電流源回路を制御する回路（第１シフトレジスタ）として、図３７〜図３９に示した回路を用いて、ランダムに電流源回路の設定動作を行うようにしてもよい。そうすると、たとえ、設定動作を行える期間が、１フレーム期間内で点在しても、その期間を有効に利用して設定動作を行うことができる。また、すべての電流源回路の設定動作を１フレーム期間内でやるのではなく、数フレーム期間以上かけて実行してもよい。このようにすると、電流源回路の設定動作に時間をかけてより正確に行うことが出来る。
本発明では、電流源回路４２０を制御する第１シフトレジスタと、画像表示用回路を制御する第２シフトレジスタとを設けることで、第１及び第２シフトレジスタの動作を完全に独立させて行っている。そして、入力動作を行うときには第２シフトレジスタ、設定動作を行うときには第１シフトレジスタを用いて行っている。そうすると、第２シフトレジスタを高速に動作させているときに、第１シフトレジスタを低速に動作させることができるため、電流源回路の設定動作を正確に行うことが出来る。なお入力動作は、図１のドライバ部の構成と、図１６（Ｂ）の構成の画素を有する場合には、画素部の走査線が選択される期間（アドレス期間Ｔａ）に行えばよい。また、図４９（Ｂ）の構成の画素を有する場合には、画素に配置された電流源回路に設定動作を行っていない期間に、ドライバ部に配置された電流源回路の設定動作を行えばよい。
本実施例は、実施の形態１〜８と任意に組み合わせることが可能である。
〈実施例２〉
本実施例では、画素部に設けられる画素の回路の構成例について図１３、図５３を用いて説明する。
なお電流を入力する部分を含むような構成を有する画素であれば、どのような構成の画素にも適用できる。
図１３（Ａ）の画素は、信号線１１０１、第１及び第２の走査線１１０２、１１０３、電流線（電源線）１１０４、スイッチング用ＴＦＴ１１０５、保持用ＴＦＴ１１０６、駆動用ＴＦＴ１１０７、変換駆動用ＴＦＴ１１０８、容量素子１１０９、発光素子１１１０とを有する。信号線１１０１は電流源回路１１１１に接続されている。
なお、電流源回路１１１１が、信号線駆動回路４０３に配置されている電流源回路４２０に相当する。
図１３（Ａ）の画素は、スイッチング用ＴＦＴ１１０５のゲート電極は、第１の走査線１１０２に接続され、第１の電極は信号線１１０１に接続され、第２の電極は駆動用ＴＦＴ１１０７の第１の電極と、変換駆動用ＴＦＴ１１０８の第１の電極とに接続されている。保持用ＴＦＴ１１０６のゲート電極は、第２の走査線１１０３に接続され、第１の電極は信号線１１０２に接続され、第２の電極は駆動用ＴＦＴ１１０７のゲート電極と、変換駆動用ＴＦＴ１１０８のゲート電極とに接続されている。駆動用ＴＦＴ１１０７の第２の電極は、電流線（電源線）１１０４に接続され、変換駆動用ＴＦＴ１１０８の第２の電極は、発光素子１１１０の一方の電極に接続されている。容量素子１１０９は、変換駆動用ＴＦＴ１１０８のゲート電極と第２の電極との間に接続され、変換駆動用ＴＦＴ１１０８のゲート・ソース間電圧を保持する。電流線（電源線）１１０４および発光素子１１１０の他方の電極には、それぞれ所定の電位が入力され、互いに電位差を有する。
なお、図１３（Ａ）の画素は、図３３（Ｂ）の回路を画素に適用した場合に相当する。ただし、電流の流れる向きが異なるため、トランジスタの極性は、反対になっている。図１３（Ａ）の駆動用ＴＦＴ１１０７が図３３（Ｂ）のＴＦＴ１２６に相当し、図１３（Ａ）の変換駆動用ＴＦＴ１１０８が図３３（Ｂ）のＴＦＴ１２２に相当し、図１３（Ａ）の保持用ＴＦＴ１１０６が図３３（Ｂ）のＴＦＴ１２４に相当する。
図１３（Ｂ）の画素は、信号線１１５１、第１及び第２の走査線１１４２、１１４３、電流線（電源線）１１４４、スイッチング用ＴＦＴ１１４５、保持用ＴＦＴ１１４６、変換駆動用ＴＦＴ１１４７、駆動用ＴＦＴ１１４８、容量素子１１４９、発光素子１１４０とを有する。信号線１１５１は電流源回路１１４１に接続されている。
なお、電流源回路１１４１が、信号線駆動回路４０３に配置されている電流源回路４２０に相当する。
図１３（Ｂ）の画素は、スイッチング用ＴＦＴ１１４５のゲート電極は、第１の走査線１１４２に接続され、第１の電極は信号線１１５１に接続され、第２の電極は駆動用ＴＦＴ１１４８の第１の電極と、変換駆動用ＴＦＴ１１４８の第１の電極とに接続されている。保持用ＴＦＴ１１４６のゲート電極は、第２の走査線１１４３に接続され、第１の電極は駆動用ＴＦＴ１１４８の第１の電極に接続され、第２の電極は駆動用ＴＦＴ１１４８のゲート電極と、変換駆動用ＴＦＴ１１４７のゲート電極とに接続されている。変換駆動用ＴＦＴ１１４７の第２の電極は、電流線（電源線）１１４４に接続され、変換駆動用ＴＦＴ１１４７の第２の電極は、発光素子１１４０の一方の電極に接続されている。容量素子１１４９は、変換駆動用ＴＦＴ１１４７のゲート電極と第２の電極との間に接続され、変換駆動用ＴＦＴ１１４７のゲート・ソース間電圧を保持する。電流線（電源線）１１４４および発光素子１１４０の他方の電極には、それぞれ所定の電位が入力され、互いに電位差を有する。
なお、図１３（Ｂ）の画素は、図６（Ｂ）の回路を画素に適用した場合に相当する。ただし、電流の流れる向きが異なるため、トランジスタの極性は、反対になっている。図１３（Ｂ）の変換駆動用ＴＦＴ１１４７が図６（Ｂ）のＴＦＴ１２２に相当し、図１３（Ｂ）の駆動用ＴＦＴ１１４８が図６（Ｂ）のＴＦＴ１２６に相当し、図１３（Ｂ）の保持用ＴＦＴ１１４６が図６（Ｂ）のＴＦＴ１２４に相当する。
図１３（Ｃ）の画素は、信号線１１２１、第１の走査線１１２２、第２の走査線１１２３、第３の走査線１１３５、電流線（電源線）１１２４、スイッチング用ＴＦＴ１１２５、画素用電流線１１３８、消去用ＴＦＴ１１２６、駆動用ＴＦＴ１１２７、容量素子１１２８、電流源ＴＦＴ１１２９、ミラーＴＦＴ１１３０、容量素子１１３１、電流入力ＴＦＴ１１３２、保持ＴＦＴ１１３３、発光素子１１３６とを有する。画素用電流線１１３８は、電流源回路１１３７に接続される。
図１３（Ｃ）の画素は、スイッチング用ＴＦＴ１１２５のゲート電極は、第１の走査線１１２２に接続され、スイッチング用ＴＦＴ１１２５の第１の電極は信号線１１２１に接続され、スイッチング用ＴＦＴ１１２５の第２の電極は駆動用ＴＦＴ１１２７のゲート電極と、消去用ＴＦＴ１１２６の第１の電極とに接続されている。消去用ＴＦＴ１１２６のゲート電極は、第２の走査線１１２３に接続され、消去用ＴＦＴ１１２６の第２の電極は電流線（電源線）１１２４に接続されている。駆動用ＴＦＴ１１２７の第１の電極は発光素子１１３６の一方の電極に接続され、駆動用ＴＦＴ１１２７の第２の電極は電流源ＴＦＴ１１２９の第１の電極に接続されている。電流源ＴＦＴ１１２９の第２の電極は電流線１１２４に接続されている。容量素子１１３１の一方の電極は、電流源ＴＦＴ１１２９のゲート電極及びミラーＴＦＴ１１３０のゲート電極に接続され、他方の電極は電流線（電源線）１１２４に接続されている。ミラーＴＦＴ１１３０の第１の電極は電流線１１２４に接続され、ミラーＴＦＴ１１３０の第２の電極は、電流入力ＴＦＴ１１３２の第１の電極に接続されている。電流入力ＴＦＴ１１３２の第２の電極は電流線（電源線）１１２４に接続され、電流入力ＴＦＴ１１３２のゲート電極は第３の走査線１１３５に接続されている。電流保持ＴＦＴ１１３３のゲート電極は第３の走査線１１３５に接続され、電流保持ＴＦＴ１１３３の第１の電極は画素用電流線１１３８に接続され、電流保持ＴＦＴ１１３３の第２の電極は電流源ＴＦＴ１１２９のゲート電極及びミラーＴＦＴ１１３０のゲート電極に接続されている。電流線（電源線）１１２４および発光素子１１３６の他方の電極には、それぞれ所定の電位が入力され、互いに電位差を有する。
ここで、電流源回路１１３７が、信号線駆動回路４０３に配置されている電流源回路４２０に相当する。
なお、図１３（Ｃ）の画素は、図４９（Ｂ）の画素に、図６（Ｅ）の回路を画素に適用した場合に相当する。ただし、電流の流れる向きが異なるため、トランジスタの極性は、反対になっている。なお、図１３（Ｃ）の画素には、消去用ＴＦＴ１１２６が追加されている。消去用ＴＦＴ１１２６により、点灯期間の長さを自由に制御できるようになる。
スイッチング用ＴＦＴ１１２５は画素に対するビデオ信号の供給を制御する役割を担う。消去用ＴＦＴ１１２６は容量素子１１３１に保持された電荷を放電する役割を担う。駆動用ＴＦＴ１１２７は、容量素子１１３１に保持された電荷に応じて、導通又は非導通が制御される。電流源ＴＦＴ１１２９とミラーＴＦＴ１１３０はカレントミラー回路を形成する。電流線１１２４及び発光素子１１３６の他方の電極には、それぞれ所定の電位が入力され、互いに電位差を有する。
つまり、スイッチング用ＴＦＴ１１２５がオンになると、信号線１１２１を通って、ビデオ信号が画素に入力され、容量素子１１２８に保存される。そして、ビデオ信号の値により、駆動用ＴＦＴ１１２７がオン又はオフする。よって、駆動用ＴＦＴ１１２７がオンの場合は、発光素子に一定の電流がながれて、発光する。駆動用ＴＦＴ１１２７がオフの場合は、発光素子に電流が流れず、発光しない。このようにして、画像を表示する。
なお図１３（Ｃ）の電流源回路は、電流源ＴＦＴ１１２９、ミラーＴＦＴ１１３０、容量素子１１３１、電流入力ＴＦＴ１１３２及び保持ＴＦＴ１１３３により電流源回路を構成している。電流源回路は、一定の電流を流す能力を有している。この電流源回路には、画素用電流線１１３８を通って電流が入力され、設定動作が行われる。そのため、電流源回路を構成するトランジスタの特性がばらついても、電流源回路から発光素子に供給される電流の大きさには、ばらつきが生じなくなる。
画素の電流源回路に対する設定動作は、スイッチング用ＴＦＴ１１２５や駆動用ＴＦＴ１１２７の動作とは、無関係に行うことができる。
図５３（Ａ）の画素は、図４９（Ｂ）の画素に、図６（Ａ）の回路を画素に適用した場合に相当する。ただし、電流の流れる向きが異なるため、トランジスタの極性は、反対になっている。図５３（Ａ）の画素は、電流源ＴＦＴ１１２９、容量素子１１３１、保持ＴＦＴ１１３３、画素用電流線１１３８（Ｃｉ）などを有している。画素用電流線１１３８（Ｃｉ）は、電流源回路１１３７に接続されている。なお、電流源回路１１３７が、信号線駆動回路４０３に配置されている電流源回路４２０に相当する。
図５３（Ｂ）の画素は、図４９（Ｂ）の画素に、図７（Ａ）の回路を画素に適用した場合に相当する。ただし、電流の流れる向きが異なるため、トランジスタの極性は、反対になっている。図５３（Ｂ）の画素は、電流源ＴＦＴ１１２９、容量素子１１３１、保持ＴＦＴ１１３３、画素用電流線１１３８（Ｃｉ）などを有している。画素用電流線１１３８（Ｃｉ）は、電流源回路１１３７に接続されている。なお、電流源回路１１３７が、信号線駆動回路４０３に配置されている電流源回路４２０に相当する。
図５３（Ａ）の画素と図５３（Ｂ）の画素とでは、電流源ＴＦＴ１１２９の極性が異なる。そして、極性が異なることにより、容量素子１１３１、保持ＴＦＴ１１３３の接続が異なっている。このように、さまざまな構成の画素が存在する。ところで、これまでに述べた画素は、大きく二つのタイプに分類できる。１つ目のタイプが、信号線にビデオ信号に応じた電流を入力するタイプである。これは、図１３（Ａ）、図１３（Ｂ）などがそれに相当する。この場合、信号線駆動回路は、図１や図２のように、信号電流制御スイッチを有している。
そして、もう１つのタイプが、信号線にビデオ信号を入力し、画素用電流線に、ビデオ信号とは無関係な一定の電流を入力するタイプ、つまり、図４９（Ｂ）のような画素の場合である。これは、図１３（Ｃ）、図５３（Ａ）、図５３（Ｂ）などがそれに相当する。この場合、信号線駆動回路は、図２９や図３０のように、信号電流制御スイッチを有していない。
次いで、各々の画素のタイプに応じた駆動方法について、タイミングチャートを用いて述べる。まず、デジタル階調と時間階調を組み合わせた場合について述べる。ただし、これは、画素のタイプや信号線駆動回路の構成によって変わる。つまり、すでに述べたように、信号線駆動回路の電流源回路に対する設定動作が、入力動作と同時に行える場合には、信号線駆動回路の電流源回路に対する設定動作のタイミングは、特に限定されない。そこで、信号線駆動回路の電流源回路に対する設定動作と入力動作を同時に行えない場合の駆動方法について、タイミングチャートを用いて述べる。
まず、画素のタイプが、信号線にビデオ信号に応じた電流を入力するタイプの場合について述べる。画素は、図１３（Ａ）又は図１３（Ｂ）であるとする。信号線駆動回路は、図３（Ｂ）の構成であるとする。このときのタイミングチャートを図５４に示す。
４ビットの階調を表現することとし、簡単のため、サブフレーム数を４つにしたとする。まず、最初のサブフレーム期間ＳＦ１が始まる。１行づつ走査線（図１３（Ａ）での第１の走査線１１０２や図１３（Ｂ）での第１の走査線１１３２）を選択し、信号線（図１３（Ａ）での１１０１や図１３（Ｂ）での１１３１）から電流を入力していく。この電流は、ビデオ信号に応じた値になっている。そして、点灯期間Ｔｓ１が終了すると、次のサブフレーム期間ＳＦ２が始まり、ＳＦ１と同様に走査させる。その後、その次のサブフレーム期間ＳＦ３が始まり、同様に走査させていく。ただし、点灯期間の長さＴｓ３は、アドレス期間の長さＴａ３よりも短いため、強制的に、発光しないようにしていく。つまり、入力したビデオ信号を消去していく。あるいは、発光素子に電流が流れないようにする。消去するためには、第２の走査線（図１３（Ａ）での第２の走査線１１０３や図１３（Ｂ）での第２の走査線１１３３）を１行づつ選択していく。そうすると、ビデオ信号が消去され、発光素子を非発光状態にすることができる。その後、次のサブフレームＳＦ４が始まる。ここでも、ＳＦ３と同様に走査させ、同様に非発光状態にしていく。
以上が、画像表示動作、つまり、画素の動作に関するタイミングチャートである。次に、信号線駆動回路に配置された電流源回路の設定動作のタイミングについて述べる。ここでの電流源回路では、設定動作と入力動作は、同時に行えないものであるとする。信号線駆動回路に配置された電流源回路の入力動作は、各サブフレーム期間におけるアドレス期間（Ｔａ１、Ｔａ２など）の間に行われる。したがって、信号線駆動回路に配置された電流源回路の設定動作は、アドレス期間以外の時に行えばよい。よって、図５４に示すように、アドレス期間以外の時として、設定動作期間Ｔｂ１、Ｔｂ２において、信号線駆動回路に配置された電流源回路の設定動作を行えばよい。なお、信号線駆動回路に配置された電流源回路の設定動作は、設定動作期間Ｔｂ１、Ｔｂ２のどちらかの期間だけでを行ってもよいし、両方の期間を利用して設定動作を行ってもよい。
つぎに、画素のタイプが、信号線にビデオ信号を入力し、画素用電流線に、ビデオ信号とは無関係な一定の電流を入力するタイプの場合について述べる。信号線駆動回路は、図４９（Ａ）の構成であるとする。画素は、図１３（Ｃ）、図４９（Ｂ）、図５３（Ａ）、図５３（Ｂ）などであるとする。ただし、この画素構成の場合、画素の電流源回路に対しても、設定動作を行う必要がある。そのため、画素の電流源回路の設定動作と入力動作とを同時にできるかどうかによって、駆動方法、つまりタイミングチャートが異なってくる。まず、画素の電流源回路の設定動作と入力動作とを同時にできる場合、つまり、画素が図１３（Ｃ）のときの駆動方法を図５５のタイミングチャートに示す。
まず、画像表示動作、つまり、画素のスイッチング用トランジスタと駆動用トランジスタなどに関する動作について述べる。ただし、図５４の場合とほとんど同様なため、簡単に述べる。
まず、最初のサブフレーム期間ＳＦ１が始まる。１行づつ走査線（図１３（Ｃ）での第１の走査線１１２２）を選択し、信号線（図１３（Ｃ）での１１２１）からビデオ信号を入力していく。このビデオ信号は、通常、電圧であるが、電流でもかまわない。そして、点灯期間Ｔｓ１が終了すると、次のサブフレーム期間ＳＦ２が始まり、ＳＦ１と同様に走査させる。その後、その次のサブフレーム期間ＳＦ３が始まり、同様に走査させていく。ただし、点灯期間の長さＴｓ３が、アドレス期間の長さＴａ３よりも短いため、強制的に、発光しないようにしていく。つまり、入力したビデオ信号を消去していく。あるいは、発光素子に電流が流れないようにする。消去するためには、第２の走査線（図１３（Ｃ）での第２の走査線１１２３）を１行づつ選択していく。すると、ビデオ信号が消去され、駆動用ＴＦＴ１１２７がオフ状態になり、非発光状態にすることができる。その後、次のサブフレーム期間ＳＦ４が始まる。ここでも、サブフレーム期間ＳＦ３と同様に走査させ、同様に非発光状態にしていく。
次に、画素の電流源回路に対する設定動作に関して述べる。図１３（Ｃ）に示す電流源回路の場合、画素の電流源回路の設定動作と入力動作とは、同時に行うことができる。したがって、画素の電流源回路の設定動作は、いつ行ってもよく、つまり、任意のタイミングで行えばよい。
また信号線駆動回路に配置された電流源回路の設定動作は、画素の電流源回路の設定動作を行っている期間以外の時に行えばよい。つまり、例えば、１フレーム期間を第１及び第２設定動作期間に大別し、第１設定動作期間において画素の電流源回路の設定動作を行い、第２設定動作期間において信号線駆動回路の電流源回路の設定動作を行えばよい。
以上のことから、画素の電流源回路に対する設定動作と信号線駆動回路の電流源回路の設定動作は、双方を同時に行えないという点のみ注意すれば、いつ行ってもよい。つまり、ある期間において、画素の電流源回路に対する設定動作を行い、別の期間において、信号線駆動回路の電流源回路の設定動作を行えばよい。ここで、画素の電流源回路に対する設定動作は、いつ行ってもよい。そこで、図５５には、サブフレーム期間ＳＦ１に画素の電流源回路に対する設定動作を行い、それ以外の期間に信号線駆動回路に配置された電流源回路の設定動作を行った場合の駆動方法について、タイミングチャートに示す。
次に、画素のタイプが、信号線にビデオ信号を入力し、画素用電流線に、ビデオ信号とは無関係な一定の電流を入力するタイプであり、かつ、画素の電流源回路の設定動作と入力動作とを同時にできない場合、つまり、画素が図５３（Ａ）、図５３（Ｂ）のときの駆動方法についてのタイミングチャートを図５６に示す。
まず、画像表示動作、つまり、画素のスイッチング用トランジスタと駆動用トランジスタなどに関する動作は、図５５の場合とほとんど同様なため、簡単に述べる。
まず、最初のサブフレーム期間ＳＦ１が始まる。１行づつ走査線（図５３（Ａ）、図５３（Ｂ）での第１の走査線１１２２）を選択し、信号線（図５３（Ａ）、図５３（Ｂ）での１１２１）からビデオ信号を入力していく。このビデオ信号は、通常、電圧であるが、電流でもかまわない。そして、点灯期間Ｔｓ１が終了すると、次のサブフレーム期間ＳＦ２が始まり、サブフレーム期間ＳＦ１と同様に走査させる。その後、その次のサブフレーム期間ＳＦ３が始まり、同様に走査させていく。ただし、点灯期間の長さＴｓ３が、アドレス期間の長さＴａ３よりも短いため、強制的に、発光しないようにしていく。つまり、入力したビデオ信号を消去していく。あるいは、発光素子に電流が流れないようにする。発光素子に電流が流れないようにするためには、第２の走査線（図１３（Ｃ）での第２の走査線１１２３）を１行づつ非選択状態にしていく。すると、消去用ＴＦＴ１１２７がオフ状態になり、電流の流れる経路が遮断され、非発光状態にすることができる。その後、次のサブフレームＳＦ４が始まる。ここでも、ＳＦ３と同様に走査させ、同様に非発光状態にしていく。
次に、画素の電流源回路に対する設定動作に関して述べる。図５３（Ａ）、図５３（Ｂ）の場合、画素の電流源回路の設定動作と入力動作とは、同時に行うことができない。したがって、画素の電流源回路の設定動作は、画素の電流源回路が入力動作を行っていない時、つまり、発光素子に電流が流れていないときに行えばよい。
信号線駆動回路の電流源回路の設定動作は、画素の電流源回路の設定動作を行っている期間以外の時に行えばよい。つまり、例えば、１フレーム期間を第１及び第２設定動作期間に大別し、第１設定動作期間において画素の電流源回路の設定動作を行い、第２設定動作期間において信号線駆動回路の電流源回路の設定動作を行えばよい。
以上のことから、画素の電流源回路に対する設定動作は、非点灯期間（Ｔｄ３、Ｔｄ４）に行い、信号線駆動回路の電流源回路の設定動作は、それ以外の時に行えばよい。そこで、図５６には、ＳＦ３とＳＦ４の非点灯期間（Ｔｄ３、Ｔｄ４）に画素の電流源回路に対する設定動作を行い、それ以外の時に信号線駆動回路の電流源回路の設定動作を行った場合の駆動方法についてタイミングチャートを用いて説明する。
なお、画素の電流源回路に対する設定動作が、非点灯期間だけでは、設定動作を行う期間が少ない場合がある。つまり、長い時間をかけて画素の電流源回路に対する設定動作を行い、充分に正確な設定動作を行いたい場合、設定動作を行う期間をもっと多くした場合がある。そのようなときは、図９のように、各アドレス期間の前に、強制的に非点灯期間を設け、そこで、画素の電流源回路に対する設定動作を行ってもよい。
これまでは、デジタル階調と時間階調を組み合わせた場合における、駆動方法についてタイミングチャートを用いて述べてきた。つぎに、アナログ階調の場合の駆動方法についてタイミングチャートを用いて述べる。ここでも、信号線駆動回路の電流源回路に対する設定動作と入力動作とを同時に行えない場合の駆動方法についてタイミングチャートを用いて述べる。
まず、画素は、図１３（Ａ）もしくは図１３（Ｂ）であるとする。信号線駆動回路は、図５もしくは図４４の構成であるとする。このときの駆動方法について図１０のタイミングチャートを用いて述べる。
１行づつ走査線（図１３（Ａ）での第１の走査線１１０２や図１３（Ｂ）での第１の走査線１１３２）を選択し、信号線（図１３（Ａ）での１１０１や図１３（Ｂ）での１１３１）から電流を入力していく。この電流は、ビデオ信号に応じた値になっている。これを、１フレーム期間かけて行う。
以上が、画像表示動作、つまり、画素の動作に関する駆動方法である。次に、信号線駆動回路に配置された電流源回路の設定動作のタイミングについて述べる。ここでの電流源回路は、設定動作と入力動作とは、同時に行えないものであるとしている。信号線駆動回路の電流源回路の入力動作は、通常は、１フレーム期間かけて行われる。よって、このままでは、信号線駆動回路の電流源回路の設定動作を行えない。そこで、図１０に示すように、各走査線が選択されている期間（ゲート選択期間、水平走査期間）において、最初の期間のみに、信号線駆動回路に配置された電流源回路の入力動作を停止して設定動作を行うようにする。つまり、各水平走査期間に、設定動作期間Ｔｂを配置する。なお、その期間は、帰線期間と一致させてもよい。
あるいは、図１１に示すように、信号線駆動回路の電流源回路の入力動作（ビデオ信号の入力動作）は、１フレーム期間のうちの何割かの期間で行い、残りの期間で、信号線駆動回路の電流源回路の設定動作を行ってもよい。つまり、１フレーム期間は、複数の水平走査期間と設定動作期間とを有する。
なお、信号線駆動回路の電流源回路の設定動作を行う場合、電流が漏れたり、別の電流が入ってきたりすることが無い状態で行う必要がある。もし、電流が漏れたり、別の電流が入ってきたりしたら、その状態で、電流源回路の設定動作を行うことになる。そうなると、正確な値で設定動作が行えないことになる。よって、図２４におけるトランジスタ１８２、図４５におけるトランジスタＡ、Ｂ、Ｃなどは、信号線駆動回路の電流源回路の設定動作を行う前には、オフ状態にしておく必要がある。ただし、図４６のようにスイッチ２０３が配置されており、電流が漏れたり、別の電流が入ってきたりすることが無い場合には、考慮する必要はない。
本実施例は、実施の形態１〜８、実施例１と任意に組み合わせることが可能である。
〈実施例３〉
本実施例では、カラー表示を行う場合の工夫について述べる。
発光素子が有機ＥＬ素子である場合、発光素子に同じ大きさの電流を流しても、色によって、その輝度が異なる場合がある。また、発光素子が経時的な要因などにより劣化した場合、その劣化の度合いは、色によって異なる。そのため、発光素子を用いた発光装置において、カラー表示を行う際には、そのホワイトバランスを調節するためにさまざまな工夫が必要である。
最も単純な手法は、画素に入力する電流の大きさを色によって変えることである。そのためには、リファレンス信号用定電流源の電流の大きさを色によって変えればよい。
その他の手法としては、画素、信号線駆動回路、リファレンス用定電流源などにおいて、図６（Ｃ）〜図６（Ｅ）のような回路を用いることである。そして、図６（Ｃ）〜図６（Ｅ）のような回路において、カレントミラー回路を構成する２つのトランジスタのＷ／Ｌの比率を色によって変える。これにより、画素に入力する電流の大きさが色によって変えることができる。
さらに他の手法としては、点灯期間の長さを色によって変えることである。これは、時間階調方式を用いている場合、また用いていない場合のどちらの場合にも適用できる。本手法により、各画素の輝度を調節することができる。
以上のような手法を用いることにより、あるいは、組み合わせて用いることにより、ホワイトバランスを容易に調節することができる。
本実施例は、実施の形態１〜８、実施例１、２と任意に組み合わせることが可能である。
〈実施例４〉
本実施例では、本発明の発光装置（半導体装置）の外観について、図１２を用いて説明する。図１２は、トランジスタが形成された素子基板をシーリング材によって封止することによって形成された発光装置の上面図であり、図１２（Ｂ）は、図１２（Ａ）のＡ−Ａ’における断面図、図１２（Ｃ）は図１２（Ａ）のＢ−Ｂ’における断面図である。
基板４００１上に設けられた画素部４００２と、ソース信号線駆動回路４００３と、ゲート信号線駆動回路４００４ａ、ｂとを囲むようにして、シール材４００９が設けられている。また画素部４００２と、ソース信号線駆動回路４００３と、ゲート信号線駆動回路４００４ａ、ｂとの上にシーリング材４００８が設けられている。よって画素部４００２と、ソース信号線駆動回路４００３と、ゲート信号線駆動回路４００４ａ、ｂとは、基板４００１とシール材４００９とシーリング材４００８とによって、充填材４２１０で密封されている。
また基板４００１上に設けられた画素部４００２と、ソース信号線駆動回路４００３と、ゲート信号線駆動回路４００４ａ、ｂとは、複数のＴＦＴを有している。図１２（Ｂ）では代表的に、下地膜４０１０上に形成された、ソース信号線駆動回路４００３に含まれる駆動ＴＦＴ（但し、ここではｎチャネル型ＴＦＴとｐチャネル型ＴＦＴを図示）４２０１及び画素部４００２に含まれる消去用ＴＦＴ４２０２を図示した。
本実施例では、駆動ＴＦＴ４２０１には公知の方法で作製されたｐチャネル型ＴＦＴまたはｎチャネル型ＴＦＴが用いられ、消去用ＴＦＴ４２０２には公知の方法で作製されたｎチャネル型ＴＦＴが用いられる。
駆動ＴＦＴ４２０１及び消去用ＴＦＴ４２０２上には層間絶縁膜（平坦化膜）４３０１が形成され、その上に消去用ＴＦＴ４２０２のドレインと電気的に接続する画素電極（陽極）４２０３が形成される。画素電極４２０３としては仕事関数の大きい透明導電膜が用いられる。透明導電膜としては、酸化インジウムと酸化スズとの化合物、酸化インジウムと酸化亜鉛との化合物、酸化亜鉛、酸化スズまたは酸化インジウムを用いることができる。また、前記透明導電膜にガリウムを添加したものを用いても良い。
そして、画素電極４２０３の上には絶縁膜４３０２が形成され、絶縁膜４３０２は画素電極４２０３の上に開口部が形成されている。この開口部において、画素電極４２０３の上には発光層４２０４が形成される。発光層４２０４は公知の発光材料または無機発光材料を用いることができる。また、発光材料には低分子系（モノマー系）材料と高分子系（ポリマー系）材料があるがどちらを用いても良い。
発光層４２０４の形成方法は公知の蒸着技術もしくは塗布法技術を用いれば良い。また、発光層４２０４の構造は正孔注入層、正孔輸送層、発光層、電子輸送層または電子注入層を任意に組み合わせて積層構造または単層構造とすれば良い。
発光層４２０４の上には遮光性を有する導電膜（代表的にはアルミニウム、銅もしくは銀を主成分とする導電膜またはそれらと他の導電膜との積層膜）からなる陰極４２０５が形成される。また、陰極４２０５と発光層４２０４の界面に存在する水分や酸素は極力排除しておくことが望ましい。従って、発光層４２０４を窒素または希ガス雰囲気で形成し、酸素や水分に触れさせないまま陰極４２０５を形成するといった工夫が必要である。本実施例ではマルチチャンバー方式（クラスターツール方式）の成膜装置を用いることで上述のような成膜を可能とする。そして陰極４２０５は所定の電圧が与えられている。
以上のようにして、画素電極（陽極）４２０３、発光層４２０４及び陰極４２０５からなる発光素子４３０３が形成される。そして発光素子４３０３を覆うように、絶縁膜上に保護膜が形成されている。保護膜は、発光素子４３０３に酸素や水分等が入り込むのを防ぐのに効果的である。
４００５ａは電源線に接続された引き回し配線であり、消去用ＴＦＴ４２０２のソース領域に電気的に接続されている。引き回し配線４００５ａはシール材４００９と基板４００１との間を通り、異方導電性フィルム４３００を介してＦＰＣ４００６が有するＦＰＣ用配線４３０１に電気的に接続される。
シーリング材４００８としては、ガラス材、金属材（代表的にはステンレス材）、セラミックス材、プラスチック材（プラスチックフィルムも含む）を用いることができる。プラスチック材としては、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａｓｔｉｃｓ）板、ＰＶＦ（ポリビニルフルオライド）フィルム、マイラーフィルム、ポリエステルフィルムまたはアクリル樹脂フィルムを用いることができる。また、アルミニウムホイルをＰＶＦフィルムやマイラーフィルムで挟んだ構造のシートを用いることもできる。
但し、発光層からの光の放射方向がカバー材側に向かう場合にはカバー材は透明でなければならない。その場合には、ガラス板、プラスチック板、ポリエステルフィルムまたはアクリルフィルムのような透明物質を用いる。
また、充填材４２１０としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂または熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル、ポリイミド、エポキシ樹脂、シリコン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ（エチレンビニルアセテート）を用いることができる。本実施例では充填材として窒素を用いた。
また充填材４２１０を吸湿性物質（好ましくは酸化バリウム）もしくは酸素を吸着しうる物質にさらしておくために、シーリング材４００８の基板４００１側の面に凹部４００７を設けて吸湿性物質または酸素を吸着しうる物質４２０７を配置する。そして、吸湿性物質または酸素を吸着しうる物質４２０７が飛び散らないように、凹部カバー材４２０８によって吸湿性物質または酸素を吸着しうる物質４２０７は凹部４００７に保持されている。なお凹部カバー材４２０８は目の細かいメッシュ状になっており、空気や水分は通し、吸湿性物質または酸素を吸着しうる物質４２０７は通さない構成になっている。吸湿性物質または酸素を吸着しうる物質４２０７を設けることで、発光素子４３０３の劣化を抑制できる。
図１２（Ｃ）に示すように、画素電極４２０３が形成されると同時に、引き回し配線４００５ａ上に接するように導電性膜４２０３ａが形成される。
また、異方導電性フィルム４３００は導電性フィラー４３００ａを有している。基板４００１とＦＰＣ４００６とを熱圧着することで、基板４００１上の導電性膜４２０３ａとＦＰＣ４００６上のＦＰＣ用配線４３０１とが、導電性フィラー４３００ａによって電気的に接続される。
本実施例は、実施の形態１〜８、実施例１〜４と任意に組み合わせることが可能である。
〈実施例５〉
発光素子を用いた発光装置は自発光型であるため、液晶ディスプレイに比べ、明るい場所での視認性に優れ、視野角が広い。従って、様々な電子機器の表示部に用いることができる。
本発明の発光装置を用いた電子機器として、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、オーディオコンポ等）、ノート型パーソナルコンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等）、記録媒体を備えた画像再生装置（具体的にはＤｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ（ＤＶＤ）等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置）などが挙げられる。特に、斜め方向から画面を見る機会が多い携帯情報端末は、視野角の広さが重要視されるため、発光装置を用いることが望ましい。それら電子機器の具体例を図２２に示す。
図２２（Ａ）は発光装置であり、筐体２００１、支持台２００２、表示部２００３、スピーカー部２００４、ビデオ入力端子２００５等を含む。本発明の発光装置は表示部２００３に用いることができる。また本発明により、図２２（Ａ）に示す発光装置が完成される。発光装置は自発光型であるためバックライトが必要なく、液晶ディスプレイよりも薄い表示部とすることができる。なお、発光装置は、パソコン用、ＴＶ放送受信用、広告表示用などの全ての情報表示用表示装置が含まれる。
図２２（Ｂ）はデジタルスチルカメラであり、本体２１０１、表示部２１０２、受像部２１０３、操作キー２１０４、外部接続ポート２１０５、シャッター２１０６等を含む。本発明の発光装置は表示部２１０２に用いることができる。また本発明により、図２２（Ｂ）に示すデジタルスチルカメラが完成される。
図２２（Ｃ）はノート型パーソナルコンピュータであり、本体２２０１、筐体２２０２、表示部２２０３、キーボード２２０４、外部接続ポート２２０５、ポインティングマウス２２０６等を含む。本発明の発光装置は表示部２２０３に用いることができる。また本発明により、図２２（Ｃ）に示す発光装置が完成される。
図２２（Ｄ）はモバイルコンピュータであり、本体２３０１、表示部２３０２、スイッチ２３０３、操作キー２３０４、赤外線ポート２３０５等を含む。本発明の発光装置は表示部２３０２に用いることができる。また本発明により、図２２（Ｄ）に示すモバイルコンピュータが完成される。
図２２（Ｅ）は記録媒体を備えた携帯型の画像再生装置（具体的にはＤＶＤ再生装置）であり、本体２４０１、筐体２４０２、表示部Ａ２４０３、表示部Ｂ２４０４、記録媒体（ＤＶＤ等）読み込み部２４０５、操作キー２４０６、スピーカー部２４０７等を含む。表示部Ａ２４０３は主として画像情報を表示し、表示部Ｂ２４０４は主として文字情報を表示するが、本発明の発光装置はこれら表示部Ａ、Ｂ２４０３、２４０４に用いることができる。なお、記録媒体を備えた画像再生装置には家庭用ゲーム機器なども含まれる。また本発明により、図２２（Ｅ）に示すＤＶＤ再生装置が完成される。
図２２（Ｆ）はゴーグル型ディスプレイ（ヘッドマウントディスプレイ）であり、本体２５０１、表示部２５０２、アーム部２５０３を含む。本発明の発光装置は表示部２５０２に用いることができる。また本発明により、図２２（Ｆ）に示すゴーグル型ディスプレイが完成される。
図２２（Ｇ）はビデオカメラであり、本体２６０１、表示部２６０２、筐体２６０３、外部接続ポート２６０４、リモコン受信部２６０５、受像部２６０６、バッテリー２６０７、音声入力部２６０８、操作キー２６０９、接眼部２６１０等を含む。本発明の発光装置は表示部２６０２に用いることができる。また本発明により、図２２（Ｇ）に示すビデオカメラが完成される。
ここで図２２（Ｈ）は携帯電話であり、本体２７０１、筐体２７０２、表示部２７０３、音声入力部２７０４、音声出力部２７０５、操作キー２７０６、外部接続ポート２７０７、アンテナ２７０８等を含む。本発明の発光装置は表示部２７０３に用いることができる。なお、表示部２７０３は黒色の背景に白色の文字を表示することで携帯電話の消費電流を抑えることができる。また本発明により、図２２（Ｈ）に示す携帯電話が完成される。
なお、将来的に発光材料の発光輝度が高くなれば、出力した画像情報を含む光をレンズ等で拡大投影してフロント型若しくはリア型のプロジェクターに用いることも可能となる。
また、上記電子機器はインターネットやＣＡＴＶ（ケーブルテレビ）などの電子通信回線を通じて配信された情報を表示することが多くなり、特に動画情報を表示する機会が増してきている。発光材料の応答速度は非常に高いため、発光装置は動画表示に好ましい。
また、発光装置は発光している部分が電力を消費するため、発光部分が極力少なくなるように情報を表示することが望ましい。従って、携帯情報端末、特に携帯電話や音響再生装置のような文字情報を主とする表示部に発光装置を用いる場合には、非発光部分を背景として文字情報を発光部分で形成するように駆動することが望ましい。
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが可能である。また本実施例の電子機器は、実施の形態１〜８、実施例１〜４に示したいずれの構成の発光装置を用いても良い。
上記構成を有する本発明は、ＴＦＴの特性バラツキの影響を抑制して、所望の電流を外部に供給することができる。
本発明は、２つのシフトレジスタ（第１及び第２シフトレジスタ）を設けた信号線駆動回路を提供する。この第１及び第２シフトレジスタは、一方は電流源回路、他方はビデオ信号を制御するための回路、つまり画像を表示するために動作させる回路であり、例えばラッチ回路やサンプリングスイッチやスイッチ１０１（信号電流制御スイッチ）などを制御する。そうすると、第１及び第２シフトレジスタの動作を独立に行うことが可能となり、必然的に電流源回路の設定動作と画像表示動作とを独立に行うことが可能となる。電流源回路の設定動作は、時間をかけて行う方が正確に行えるため、電流源回路とラッチ回路とを独立に動作させることが出来る本発明の構成は大変有効である。
なおシフトレジスタはフリップフロップ回路やデコーダ回路等の回路により構成される。シフトレジスタがフリップフロップ回路により構成される場合には、通常複数の配線は１列目から最終列目まで順に選択される。一方、シフトレジスタがデコーダ回路などにより構成される場合には、複数の配線はランダムに選択することが可能となる。複数の配線をランダムに選択できると、設定信号もランダムに出力できるようになる。従って、電流源回路の設定動作も、１列目から順に行うのではなく、ランダムに行うことができるようになる。電流源回路の設定動作をランダムに行うことができると、様々な利点が生じる。例えば、電流源回路の設定動作は、１列目から順に行うのではなく、ランダムに行うことができると、設定動作を行う時間の長さは、自由に長くとれるようになる。また、設定動作を行うことができる期間が、１フレーム中に点在している場合は、任意の列をランダムに選択できると、自由度が上がり、設定動作の期間を長くとることができるようになる。そのほかの利点としては、電流源回路内に配置された容量素子における電荷の漏れの影響を目立たなくさせることができるようになる。このように、設定動作に伴う不具合があった場合、その不具合を目立たなくさせることができるようになる。
【図面の簡単な説明】
図１は、信号線駆動回路の図。
図２は、信号線駆動回路の図。
図３は、信号線駆動回路の図（１ビット）。
図４は、信号線駆動回路の図（３ビット）。
図５は、信号線駆動回路の図（３ビット）。
図６は、電流源回路の回路図。
図７は、電流源回路の回路図。
図８は、電流源回路の回路図。
図９は、タイミングチャート。
図１０は、タイミングチャート。
図１１は、タイミングチャート。
図１２は、発光装置の外観を示す図。
図１３は、発光装置の画素の回路図。
図１４は、本発明の駆動方法を説明する図。
図１５は、本発明の発光装置を示す図。
図１６は、発光装置の画素の回路図。
図１７は、発光装置の画素の動作を説明する図。
図１８は、電流源回路の図。
図１９は、電流源回路の動作を説明する図。
図２０は、電流源回路の動作を説明する図。
図２１は、電流源回路の動作を説明する図。
図２２は、本発明が適用される電子機器を示す図。
図２３は、信号線駆動回路の図（３ビット）。
図２４は、信号線駆動回路の図（３ビット）。
図２５は、リファレンス用定電流源の回路図。
図２６は、リファレンス用定電流源の回路図。
図２７は、リファレンス用定電流源の回路図。
図２８は、リファレンス用定電流源の回路図。
図２９は、信号線駆動回路の図。
図３０は、信号線駆動回路の図。
図３１は、電流源回路の回路図。
図３２は、電流源回路の回路図。
図３３は、電流源回路の回路図。
図３４は、電流源回路の回路図。
図３５は、電流源回路の回路図。
図３６は、電流源回路の回路図。
図３７は、デコーダ回路の図。
図３８は、シフトレジスタの図。
図３９は、信号線駆動回路の図。
図４０は、信号線駆動回路の図。
図４１は、信号線駆動回路の図。
図４２は、信号線駆動回路の図。
図４３は、信号線駆動回路の図。
図４４は、信号線駆動回路の図。
図４５は、信号線駆動回路の図。
図４６は、信号線駆動回路の図。
図４７は、信号線駆動回路の図。
図４８は、信号線駆動回路の図。
図４９は、信号線駆動回路の図。
図５０は、信号線駆動回路の図。
図５１は、信号線駆動回路の図。
図５２は、発光装置の図。
図５３は、発光装置の画素の回路図。
図５４は、タイミングチャート。
図５５は、タイミングチャート。
図５６は、タイミングチャート。
図５７は、電流源回路のレイアウト図。
図５８は、電流源回路の回路図。

Claims (37)

1. 第１の電流を電圧に変換する手段と、
   変換された前記電圧を保持する手段と、
   保持された前記電圧を第２の電流に変換する手段と、
   デジタルの映像信号によって、前記第２の電流を信号線もしくは画素に流す手段と、
   を有する電流源回路を含むことを特徴とする信号線駆動回路。
2. 第１の電流を電圧に変換する手段と、
   変換された前記電圧を保持する手段と、
   保持された前記電圧を第２の電流に変換し、前記第２の電流を電流線もしくは画素に
   流す手段と、
   を有する電流源回路を含むことを特徴とする信号線駆動回路。
3. 第１の電流を電圧に変換する手段と、
   変換された前記電圧を保持する手段と、
   保持された前記電圧を第２の電流に変換し、前記第２の電流を電流線もしくは画素に
   流す手段と、を有する電流源回路を含み、
   デジタルの映像信号を信号線もしくは画素に供給する手段を含むことを特徴とする信号線駆動回路。
4. 第１の電流を電圧に変換する手段と、
   変換された前記電圧を保持する手段と、
   保持された前記電圧を第２の電流に変換する手段と、
   前記第２の電流を電流線もしくは画素に流す手段と、
   を有する電流源回路を含むことを特徴とする信号線駆動回路。
5. 第１の電流を電圧に変換する手段と、
   変換された前記電圧を保持する手段と、
   保持された前記電圧を第２の電流に変換する手段と、
   前記第２の電流を電流線もしくは画素に流す手段と、
   を有する電流源回路を含み、
   デジタルの映像信号を信号線もしくは画素に供給する手段を含むことを特徴とする信号線駆動回路。
6. 第１及び第２シフトレジスタ、並びにラッチ回路及び複数の配線の各々に対応した複数の電流源回路を有する信号線駆動回路であって、
   前記複数の電流源回路の各々は、容量手段と供給手段を有し、
   前記容量手段は、前記第１シフトレジスタから供給されるサンプリングパルスに従って、供給された電流を電圧に変換し、前記供給手段は、ビデオ信号に従って、前記変換された電圧に応じた電流を供給し、
   前記ラッチ回路は、前記第２シフトレジスタから供給されるサンプリングパルスに従って動作することを特徴とする信号線駆動回路。
7. 第１及び第２シフトレジスタ、並びにラッチ回路及び複数の配線の各々に対応した第１及び第２電流源回路を有する信号線駆動回路であって、
   前記第１及び前記第２電流源回路の各々は、容量手段と供給手段を有し、
   前記第１及び前記第２電流源回路の一方が有する前記容量手段は、前記第１シフトレジスタから供給されるサンプリングパルスに従って、供給された電流を電圧に変換し、他方の電流源回路が有する前記供給手段は、ビデオ信号に従って前記変換された電圧に応じた電流を供給し、
   前記ラッチ回路は、前記第２シフトレジスタから供給されるサンプリングパルスに従って動作することを特徴とする信号線駆動回路。
8. 第１及び第２シフトレジスタ、並びにラッチ回路及び複数の配線の各々に対応したｎ個の電流源回路（ｎは２以上の自然数）を有する信号線駆動回路であって、
   前記ｎ個の電流源回路の各々は、容量手段と供給手段を有し、
   前記ｎ個の電流源回路が有する前記容量手段は、前記第１シフトレジスタから供給されるサンプリングパルスに従って、供給された電流を電圧に変換し、前記供給手段はビデオ信号に従って前記変換された電圧に応じた電流を供給し、
   前記ラッチ回路は、前記第２シフトレジスタから供給されるサンプリングパルスに従って動作することを特徴とする信号線駆動回路。
9. 請求項６乃至請求項８のいずれか一項に記載の前記信号線駆動回路は、ｍ個のリファレンス用定電流源を有し、
   前記ｍ個のリファレンス用定電流源から供給される電流値は、２^０：２^１：・・・：２^ｍに設定されることを特徴とする信号線駆動回路。
10. 請求項６乃至請求項８のいずれか一項において、
    前記ｍ個のリファレンス用定電流源は、互いに異なるビットに対応することを特徴とする信号線駆動回路。
11. 請求項６乃至請求項８のいずれか一項において、
    前記第１シフトレジスタから供給されるサンプリングパルスは、複数列に同時に出力されることを特徴とする信号線駆動回路。
12. 請求項６乃至請求項８のいずれか一項において、
    前記複数の配線は、複数の信号線又は複数の電流線であることを特徴とする信号線駆動回路。
13. 請求項６乃至請求項８のいずれか一項において、
    前記第１及び前記第２シフトレジスタはフリップフロップ回路のみで構成され、前記複数の配線を順に選択することを特徴とする信号線駆動回路。
14. 請求項６乃至請求項８のいずれか一項において、
    前記第１又は前記第２シフトレジスタはデコーダ回路で構成され、前記複数の配線をランダムに選択することを特徴とする信号線駆動回路。
15. 請求項６乃至請求項８のいずれか一項において、
    前記第１又は前記第２シフトレジスタはフリップフロップ回路、列選択信号が入力される第１ラッチ及び選択制御信号が入力される論理演算子で構成され、前記複数の配線をランダムに選択することを特徴とする信号線駆動回路。
16. 請求項６乃至請求項８のいずれか一項において、
    前記第１又は前記第２シフトレジスタはフリップフロップ回路、列選択信号が入力される第１ラッチ及び選択用ラッチ信号が入力される第２ラッチで構成され、前記複数の配線をランダムに選択することを特徴とする信号線駆動回路。
17. 請求項６乃至請求項８のいずれか一項において、
    前記容量手段は、前記供給手段が有するトランジスタのドレインとゲートが短絡された状態にあるとき、供給された電流により、そのゲート・ソース間に発生する電圧を保持することを特徴とする信号線駆動回路。
18. 請求項６乃至請求項８のいずれか一項において、
    前記供給手段は、トランジスタと、前記トランジスタのゲートとドレインの導通を制御する第１スイッチと、リファレンス用定電流源と前記トランジスタのゲートの導通を制御する第２スイッチと、前記トランジスタのドレインと画素の導通を制御する第３スイッチとを有することを特徴とする信号線駆動回路。
19. 請求項６乃至請求項８のいずれか一項において、
    前記容量手段は、前記供給手段が有する第１及び第２トランジスタの両方のドレインとゲートが短絡された状態にあるとき、供給された電流により、前記第１又は前記第２トランジスタのゲート・ソース間に発生する電圧を保持することを特徴とする信号線駆動回路。
20. 請求項６乃至請求項８のいずれか一項において、
    前記供給手段は、第１及び第２トランジスタで構成されるカレントミラー回路と、前記第１及び前記第２トランジスタのゲートとソースの導通を制御する第１スイッチと、リファレンス用定電流源と前記第１及び前記第２トランジスタのゲートの導通を制御する第２スイッチを有することを特徴とする信号線駆動回路。
21. 請求項６乃至請求項８のいずれか一項において、
    前記容量手段は、前記供給手段が有する第１及び第２トランジスタの一方のドレインとゲートが短絡された状態にあるとき、供給された電流により、そのゲート・ソース間に発生する電圧を保持することを特徴とする信号線駆動回路。
22. 請求項６乃至請求項８のいずれか一項において、
    前記供給手段は、第１及び第２のトランジスタを含むカレントミラー回路と、
    リファレンス用定電流源と前記第１トランジスタのドレインとの導通を制御する第１スイッチと、
    前記第１トランジスタのドレインとゲート、前記第１トランジスタのゲートと前記第２トランジスタのゲート、前記第１及び前記第２トランジスタのゲートと前記リファレンス用定電流源から選択されたいずれか１つの導通を制御する第２スイッチとを有することを特徴とする信号線駆動回路。
23. 請求項２０乃至請求項２２のいずれか一項において、
    前記第１及び前記第２トランジスタのゲート幅／ゲート長は同じ値に設定されることを特徴とする信号線駆動回路。
24. 請求項２０乃至請求項２２のいずれか一項において、
    前記第１トランジスタのゲート幅／ゲート長は、前記第２トランジスタのゲート幅／ゲート長よりも大きい値に設定されることを特徴とする信号線駆動回路。
25. 請求項６乃至請求項８のいずれか一項において、
    前記供給手段は、トランジスタと、前記容量手段に対する電流の供給を制御する第１及び第２スイッチと、前記トランジスタのゲートとドレインの導通を制御する第３スイッチを有し、
    前記トランジスタのゲートは前記第１スイッチに接続され、前記トランジスタのソースは前記第２スイッチに接続され、前記トランジスタのドレインは前記第３スイッチに接続されることを特徴とする信号線駆動回路。
26. 請求項６乃至請求項８のいずれか一項において、
    前記供給手段は、ａ個のトランジスタを含むカレントミラー回路（ａは２以上の自然数）を有し、
    前記ａ個のトランジスタのゲート幅／ゲート長は２^０：２^１：・・・：２^ａに設定され、
    前記ａ個のトランジスタのドレイン電流は２^０：２^１：・・・：２^ａに設定されることを特徴とする信号線駆動回路。
27. 請求項６乃至請求項８のいずれか一項において、
    前記供給手段を構成するトランジスタは飽和領域で動作することを特徴とする信号線駆動回路。
28. 請求項６乃至請求項８のいずれか一項において、
    前記電流源回路を構成するトランジスタの能動層はポリシリコンで形成されることを特徴とする信号線駆動回路。
29. 請求項６乃至請求項８のいずれか一項において、
    前記第１及び前記第２シフトレジスタは、異なる周波数で動作することを特徴とする信号線駆動回路。
30. 請求項１乃至請求項２９のいずれか一項に記載の前記信号線駆動回路と、各々に発光素子を含む複数の画素がマトリクス状に配置された画素部を有し、
    前記発光素子には、前記信号線駆動回路から電流が供給されることを特徴とする発光装置。
31. 複数の配線及び複数の走査線並びに複数の画素がマトリクス状に配置された画素部と、
    前記複数の配線の各々に対応した複数の電流源回路並びに第１及び第２シフトレジスタを有する信号線駆動回路が設けられ、
    前記複数の画素の各々は、発光素子及び駆動用トランジスタ、並びに前記駆動用トランジスタのゲート・ソース間電圧を保持する容量素子を有する発光装置の駆動方法であって、
    １フレーム期間は複数のサブフレーム期間を有し、
    前記複数のサブフレーム期間の各々は点灯期間及びアドレス期間を有し、
    前記点灯期間において、前記電流源回路が有する容量手段は、前記第１シフトレジスタから供給されるサンプリングパルスに従って、供給された電流を電圧に変換し、
    前記アドレス期間において、前記電流源回路が有する供給手段は、前記変換された電圧に応じた電流を供給することを特徴とする発光装置の駆動方法。
32. 複数の配線及び複数の走査線並びに複数の画素がマトリクス状に配置された画素部と、
    前記複数の配線の各々に対応した複数の第１電流源回路並びに第１及び第２シフトレジスタを有する信号線駆動回路が設けられ、
    前記複数の画素の各々は、発光素子及び第２電流源回路並びに前記発光素子と前記第２電流源回路の導通を制御するスイッチを有する発光装置の駆動方法であって、
    １フレーム期間は、第１及び第２設定動作期間を有し、
    前記第１設定動作期間において、前記第１電流源回路が有する容量手段は、前記第１シフトレジスタから供給されるサンプリングパルスに従って、供給された電流を電圧に変換し、
    前記第２設定動作期間において、前記第２電流源回路が有する容量手段は、供給された電流を電圧に変換することを特徴とする発光装置の駆動方法。
33. 複数の配線及び複数の走査線並びに複数の画素がマトリクス状に配置された画素部と、
    前記複数の配線の各々に対応した複数の電流源回路並びに第１及び第２シフトレジスタを有する信号線駆動回路が設けられ、
    前記複数の画素の各々は発光素子を有する発光装置の駆動方法であって、
    １フレーム期間は複数の水平走査期間を有し、
    前記複数の水平走査期間の各々は、設定動作期間を有し、
    前記設定動作期間において、前記複数の電流源回路の各々が有する容量手段は、前記第１シフトレジスタから供給されるサンプリングパルスに従って、供給された電流を電圧に変換することを特徴とする発光装置の駆動方法。
34. 複数の配線及び複数の画素がマトリクス状に配置された画素部と、
    前記複数の配線の各々に対応した複数の電流源回路並びに第１及び第２シフトレジスタを有する信号線駆動回路が設けられ、
    前記複数の画素の各々は発光素子を有する発光装置の駆動方法であって、
    １フレーム期間は複数の水平走査期間と設定動作期間を有し、
    前記設定動作期間において、前記複数の電流源回路の各々が有する容量手段は、前記第１シフトレジスタから供給されるサンプリングパルスに従って、供給された電流を電圧に変換することを特徴とする発光装置の駆動方法。
35. 請求項３１乃至請求項３４のいずれか一項において、
    前記第１及び前記第２シフトレジスタは、異なる周波数で動作することを特徴とする発光装置の駆動方法。
36. 請求項３１乃至請求項３４のいずれか一項において、
    前記画素部は線順次駆動又は点順次駆動を行うことを特徴とする発光装置の駆動方法。
37. 請求項３１乃至請求項３４のいずれか一項において、
    前記複数の配線は、複数の信号線又は複数の電流線であることを特徴とする発光装置の駆動方法。

Images