JPH1154713A - 半導体メモリ素子 - Google Patents
半導体メモリ素子Info
- Publication number
- JPH1154713A JPH1154713A JP9202789A JP20278997A JPH1154713A JP H1154713 A JPH1154713 A JP H1154713A JP 9202789 A JP9202789 A JP 9202789A JP 20278997 A JP20278997 A JP 20278997A JP H1154713 A JPH1154713 A JP H1154713A
- Authority
- JP
- Japan
- Prior art keywords
- film
- platinum
- rhodium
- ferroelectric
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
- H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/60—Capacitors
- H10D1/68—Capacitors having no potential barriers
- H10D1/682—Capacitors having no potential barriers having dielectrics comprising perovskite structures
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
- Non-Volatile Memory (AREA)
Abstract
(57)【要約】
【課題】 ＩｒＯ2、ＲｕＯ2、ＲｈＯ2等の酸化物電極
を用いると強誘電体特有の分極値と印加電界の相関を示
すヒステリシスループの非対称、リーク電流密度の増加
などの劣化を引き起こしていた。 【解決手段】 強誘電体膜であるＰＺＴ膜１１に直接接
するように、上部電極１５として、白金とロジウムとの
合金酸化膜を形成する。
を用いると強誘電体特有の分極値と印加電界の相関を示
すヒステリシスループの非対称、リーク電流密度の増加
などの劣化を引き起こしていた。 【解決手段】 強誘電体膜であるＰＺＴ膜１１に直接接
するように、上部電極１５として、白金とロジウムとの
合金酸化膜を形成する。
Description
【０００１】
【発明の属する技術分野】本発明は、強誘電体薄膜又は
高誘電体薄膜を用いたキャパシタ絶縁膜にする半導体メ
モリ素子に関するものである。
高誘電体薄膜を用いたキャパシタ絶縁膜にする半導体メ
モリ素子に関するものである。
【０００２】
【従来の技術】従来の不揮発性メモリであるＥＰＲＯＭ
やＥＥＰＲＯＭ、フラッシュメモリ等は読み出し時間こ
そＤＲＡＭ並であるが書き込み時間が長く高速動作は期
待できない。これに対して、強誘電体キャパシタを用い
た不揮発性メモリである強誘電体メモリは、読み出し、
書き込み共にＤＲＡＭ並であり、高速動作が期待できる
不揮発性メモリである。
やＥＥＰＲＯＭ、フラッシュメモリ等は読み出し時間こ
そＤＲＡＭ並であるが書き込み時間が長く高速動作は期
待できない。これに対して、強誘電体キャパシタを用い
た不揮発性メモリである強誘電体メモリは、読み出し、
書き込み共にＤＲＡＭ並であり、高速動作が期待できる
不揮発性メモリである。
【０００３】この強誘電体メモリのデバイス構造は、強
誘電体キャパシタ１つと選択トランジスタ１つで１セル
を構成する。
誘電体キャパシタ１つと選択トランジスタ１つで１セル
を構成する。
【０００４】強誘電体キャパシタの電極材料として、強
誘電体を結晶化させるための高温酸化性雰囲気中におけ
る耐性があるなどの理由から、上部電極、下部電極とも
に白金が広く用いられている。一方、強誘電体キャパシ
タに用いる強誘電体材料としては、これまでよく検討さ
れてきたＰｂＺｒxＴｉ1-xＯ3（ＰＺＴ）やＰＺＴに比
べて疲労特性がよく低電圧駆動が可能なＳｒＢｉ2Ｔａ2
Ｏ9（ＳＢＴ）やＢｉ4Ｔｉ3Ｏ12（ＢＩＴ）が注目さ
れ、現在盛んに検討されている。
誘電体を結晶化させるための高温酸化性雰囲気中におけ
る耐性があるなどの理由から、上部電極、下部電極とも
に白金が広く用いられている。一方、強誘電体キャパシ
タに用いる強誘電体材料としては、これまでよく検討さ
れてきたＰｂＺｒxＴｉ1-xＯ3（ＰＺＴ）やＰＺＴに比
べて疲労特性がよく低電圧駆動が可能なＳｒＢｉ2Ｔａ2
Ｏ9（ＳＢＴ）やＢｉ4Ｔｉ3Ｏ12（ＢＩＴ）が注目さ
れ、現在盛んに検討されている。
【０００５】上記強誘電体薄膜の形成方法としては、Ｍ
ＯＤ（Ｍｅｔａｌ ＯｒｇａｎｉｃＤｅｐｏｓｉｔｉｏ
ｎ）法、ゾルゲル法、ＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇ
ａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓ
ｉｔｉｏｎ）法、スパッタリング法等があるが、いずれ
の成膜法においても、酸化物強誘電体膜は、６００〜８
００℃程度の高温の酸化雰囲気の熱処理で結晶化させる
必要がある。
ＯＤ（Ｍｅｔａｌ ＯｒｇａｎｉｃＤｅｐｏｓｉｔｉｏ
ｎ）法、ゾルゲル法、ＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇ
ａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓ
ｉｔｉｏｎ）法、スパッタリング法等があるが、いずれ
の成膜法においても、酸化物強誘電体膜は、６００〜８
００℃程度の高温の酸化雰囲気の熱処理で結晶化させる
必要がある。
【０００６】このような酸化物の強誘電体材料を用いて
スタック型キャパシタを形成する場合、選択トランジス
タなどのＭＯＳトランジスタ上に第１の層間絶縁膜を設
け、下部電極、強誘電体薄膜の順に積層し、所望の形状
にドライエッチング技術を用いて加工し、この上を液体
ＴＥＯＳ（テトラエトキシシラン）の蒸気をオゾン分解
するＣＶＤ法（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐ
ｏｓｉｔｉｏｎ）を用いて形成したオゾンＴＥＯＳ膜で
第２の層間絶縁膜を覆い、キャパシタ上部を開口し、上
部電極のコンタクトを取るのが一般的である。さらに、
その上に第３の層間絶縁膜を形成し、その他配線を施
す。
スタック型キャパシタを形成する場合、選択トランジス
タなどのＭＯＳトランジスタ上に第１の層間絶縁膜を設
け、下部電極、強誘電体薄膜の順に積層し、所望の形状
にドライエッチング技術を用いて加工し、この上を液体
ＴＥＯＳ（テトラエトキシシラン）の蒸気をオゾン分解
するＣＶＤ法（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐ
ｏｓｉｔｉｏｎ）を用いて形成したオゾンＴＥＯＳ膜で
第２の層間絶縁膜を覆い、キャパシタ上部を開口し、上
部電極のコンタクトを取るのが一般的である。さらに、
その上に第３の層間絶縁膜を形成し、その他配線を施
す。
【０００７】一方、ＤＲＡＭの高集積化に対応して、キ
ャパシタ容量を増大させるために、従来用いられてきた
シリコン酸化膜よりも誘電率の高い材料であるタンタル
酸化物（Ｔａ2Ｏ5）やチタン酸ストロンチウム（ＳｒＴ
ｉＯ3）、チタン酸バリウム・ストロンチウム（（Ｂ
ｉ，Ｓｒ）ＴｉＯ3）等の酸化物高誘電体材料が将来の
２５６メガビットからギガビット以上の高集積ＤＲＡＭ
に適用されようとしており、盛んに開発が行われてい
る。このような高誘電体材料を用いてスタック型キャパ
シタを形成する場合も上記の強誘電体キャパシタと同様
な方法を用いている。
ャパシタ容量を増大させるために、従来用いられてきた
シリコン酸化膜よりも誘電率の高い材料であるタンタル
酸化物（Ｔａ2Ｏ5）やチタン酸ストロンチウム（ＳｒＴ
ｉＯ3）、チタン酸バリウム・ストロンチウム（（Ｂ
ｉ，Ｓｒ）ＴｉＯ3）等の酸化物高誘電体材料が将来の
２５６メガビットからギガビット以上の高集積ＤＲＡＭ
に適用されようとしており、盛んに開発が行われてい
る。このような高誘電体材料を用いてスタック型キャパ
シタを形成する場合も上記の強誘電体キャパシタと同様
な方法を用いている。
【０００８】上述のような方法で、強誘電体キャパシタ
を形成し、上部電極として白金、チタン、窒化チタンの
順に積層し、上部電極をドライブライン形状に加工す
る。更に、第３の層間絶縁膜を形成するが、その層間絶
縁膜材料として、ＰＥＣＶＤ（プラズマアシスト）によ
るＴＥＯＳ分解のＣＶＤ膜（プラズマＴＥＯＳ膜）を用
いることが望ましい。
を形成し、上部電極として白金、チタン、窒化チタンの
順に積層し、上部電極をドライブライン形状に加工す
る。更に、第３の層間絶縁膜を形成するが、その層間絶
縁膜材料として、ＰＥＣＶＤ（プラズマアシスト）によ
るＴＥＯＳ分解のＣＶＤ膜（プラズマＴＥＯＳ膜）を用
いることが望ましい。
【０００９】なぜならば、その他の方法として用いられ
ることの多い、オゾンＴＥＯＳ膜は下地依存性が大き
く、図２に示すように、形成膜厚にバラツキが生じるの
で、段差が増大し、その後の微細加工が困難になるから
である。この上、この膜は膜ストレスが大きいため、あ
る一定膜厚以上堆積させると、膜にクラックが入ったり
剥がれたりすることがある。
ることの多い、オゾンＴＥＯＳ膜は下地依存性が大き
く、図２に示すように、形成膜厚にバラツキが生じるの
で、段差が増大し、その後の微細加工が困難になるから
である。この上、この膜は膜ストレスが大きいため、あ
る一定膜厚以上堆積させると、膜にクラックが入ったり
剥がれたりすることがある。
【００１０】また、その他の一般的な方法として、シラ
ン等を原料とする熱分解ＣＶＤ法が挙げられる。この方
法では、成膜後の水素含有量は比較的少ないものの、強
誘電体膜や下部電極などの耐熱性を超える高温の還元性
雰囲気で成膜するので用いることができない。
ン等を原料とする熱分解ＣＶＤ法が挙げられる。この方
法では、成膜後の水素含有量は比較的少ないものの、強
誘電体膜や下部電極などの耐熱性を超える高温の還元性
雰囲気で成膜するので用いることができない。
【００１１】しかしながら、プラズマＴＥＯＳ膜も成膜
する際の雰囲気が水素を含む還元性であり、この水素
は、プラズマＴＥＯＳを成膜する際に上部電極を通して
拡散し、酸化物である強誘電体の表面を還元してしま
う。また、成膜後のプラズマＴＥＯＳ膜にも微量の水素
を含んでいるため、成膜後にアニールを行う度にプラズ
マＴＥＯＳ膜から水素が離脱し、拡散するので、徐々に
強誘電体膜が還元し、強誘電性特性を劣化させてしまう
と共に、キャパシタリーク電流を増やすという問題があ
る。
する際の雰囲気が水素を含む還元性であり、この水素
は、プラズマＴＥＯＳを成膜する際に上部電極を通して
拡散し、酸化物である強誘電体の表面を還元してしま
う。また、成膜後のプラズマＴＥＯＳ膜にも微量の水素
を含んでいるため、成膜後にアニールを行う度にプラズ
マＴＥＯＳ膜から水素が離脱し、拡散するので、徐々に
強誘電体膜が還元し、強誘電性特性を劣化させてしまう
と共に、キャパシタリーク電流を増やすという問題があ
る。
【００１２】更に、大きな問題として、素子を形成し終
えた段階で、基板中の欠陥を補償するために水素雰囲気
中でアニールを行う必要がある。この場合も上述の場合
と同様に、水素が膜中を拡散し、強誘電体膜を劣化させ
てしまう。この問題を解決するために、上部電極として
水素の影響を抑えるＩｒＯ2、ＲｕＯ2、ＲｈＯ2等の酸
化物電極を用いる試みもなされている。
えた段階で、基板中の欠陥を補償するために水素雰囲気
中でアニールを行う必要がある。この場合も上述の場合
と同様に、水素が膜中を拡散し、強誘電体膜を劣化させ
てしまう。この問題を解決するために、上部電極として
水素の影響を抑えるＩｒＯ2、ＲｕＯ2、ＲｈＯ2等の酸
化物電極を用いる試みもなされている。
【００１３】また、上部電極として白金とロジウムとの
合金を用いる技術が、特開平５−３４３２５１号公報に
開示されているが、図１０を用いてこの技術を説明す
る。
合金を用いる技術が、特開平５−３４３２５１号公報に
開示されているが、図１０を用いてこの技術を説明す
る。
【００１４】まず、ｎ型シリコン基板上に形成された第
１のシリコン酸化膜１０２上に、白金とロジウムの合金
膜１０１をＤＣスパッタ法を用いて形成する。次に、フ
ォトレジストをマスクに白金とロジウムの合金膜１０１
をハロゲン系のガスを用いてドライエッチング法によっ
てエッチングした後、フォトレジストを除去して、下部
電極とする。
１のシリコン酸化膜１０２上に、白金とロジウムの合金
膜１０１をＤＣスパッタ法を用いて形成する。次に、フ
ォトレジストをマスクに白金とロジウムの合金膜１０１
をハロゲン系のガスを用いてドライエッチング法によっ
てエッチングした後、フォトレジストを除去して、下部
電極とする。
【００１５】次に、強誘電体膜であるＰＺＴをＲＦスパ
ッタ法で形成した後、下部電極と同様にフォト工程を経
て、エッチングを行い、誘電体膜１０３を形成する。次
に、白金とロジウムとの合金膜をＤＣスパッタ法によっ
て形成した後、下部電極形成と同様に、フォトレジスト
をマスクに白金とロジウムとの合金膜をハロゲン系のガ
スを用いてドライエッチング法によってエッチングし、
上部電極１０４を形成する。その後、第２のシリコン酸
化膜１０６を形成した後、上部電極へのコンタクトホー
ル、及びＡｌ配線層１０５を形成して、図１０に示す断
面構造をもつ強誘電体メモリセルを形成する。
ッタ法で形成した後、下部電極と同様にフォト工程を経
て、エッチングを行い、誘電体膜１０３を形成する。次
に、白金とロジウムとの合金膜をＤＣスパッタ法によっ
て形成した後、下部電極形成と同様に、フォトレジスト
をマスクに白金とロジウムとの合金膜をハロゲン系のガ
スを用いてドライエッチング法によってエッチングし、
上部電極１０４を形成する。その後、第２のシリコン酸
化膜１０６を形成した後、上部電極へのコンタクトホー
ル、及びＡｌ配線層１０５を形成して、図１０に示す断
面構造をもつ強誘電体メモリセルを形成する。
【００１６】
【発明が解決しようとする課題】しかしながら、ＩｒＯ
2、ＲｕＯ2、ＲｈＯ2等の酸化物電極を用いると逆に強
誘電体特有の分極値と印加電界の相関を示すヒステリシ
スループの非対称、リーク電流密度の増加などの劣化を
引き起こしていた。また、ＩｒＯ2、ＲｕＯ2、ＲｈＯ2
等の酸化物電極を用いると、電極表面のモフォロジーが
悪くなり、特に下部電極に用いた場合は、バリアメタル
が酸化され、リーク電流密度が増加するという問題が生
じる。
2、ＲｕＯ2、ＲｈＯ2等の酸化物電極を用いると逆に強
誘電体特有の分極値と印加電界の相関を示すヒステリシ
スループの非対称、リーク電流密度の増加などの劣化を
引き起こしていた。また、ＩｒＯ2、ＲｕＯ2、ＲｈＯ2
等の酸化物電極を用いると、電極表面のモフォロジーが
悪くなり、特に下部電極に用いた場合は、バリアメタル
が酸化され、リーク電流密度が増加するという問題が生
じる。
【００１７】また、上記問題が強誘電体キャパシタの場
合について述べたが、酸化物である高誘電体を用いたキ
ャパシタを形成する際にも、層間絶縁膜や熱処理雰囲気
中からの水素の拡散が起こり、白金を触媒として活性化
された水素によって、高誘電体膜が還元され、実効的に
誘電率が低下するという問題があった。
合について述べたが、酸化物である高誘電体を用いたキ
ャパシタを形成する際にも、層間絶縁膜や熱処理雰囲気
中からの水素の拡散が起こり、白金を触媒として活性化
された水素によって、高誘電体膜が還元され、実効的に
誘電率が低下するという問題があった。
【００１８】更に、図１０に示すように、強誘電体キャ
パシタの上部電極として白金とロジウムとの合金膜を形
成する場合、白金とロジウムとの合金膜が白金の結晶性
を有しているため、水素を通しやすく、強誘電体膜の特
性劣化が生じる。また、層間絶縁膜等の形成時に、白金
とロジウムとの合金膜が酸化されて体積膨張を起こし、
密着性の弱いところから剥離が生じる可能性がある。
パシタの上部電極として白金とロジウムとの合金膜を形
成する場合、白金とロジウムとの合金膜が白金の結晶性
を有しているため、水素を通しやすく、強誘電体膜の特
性劣化が生じる。また、層間絶縁膜等の形成時に、白金
とロジウムとの合金膜が酸化されて体積膨張を起こし、
密着性の弱いところから剥離が生じる可能性がある。
【００１９】
【課題を解決するための手段】請求項１記載の本発明の
半導体メモリ素子は、下部電極と上部電極とで、強誘電
体膜又は高誘電体膜を挟み込む強誘電体キャパシタ又は
高誘電体キャパシタを有する半導体メモリ素子におい
て、上記上部電極の内、上記強誘電体膜又は高誘電体膜
表面と直接接する位置に白金とロジウムとの合金酸化膜
が形成されていることを特徴とするものである。
半導体メモリ素子は、下部電極と上部電極とで、強誘電
体膜又は高誘電体膜を挟み込む強誘電体キャパシタ又は
高誘電体キャパシタを有する半導体メモリ素子におい
て、上記上部電極の内、上記強誘電体膜又は高誘電体膜
表面と直接接する位置に白金とロジウムとの合金酸化膜
が形成されていることを特徴とするものである。
【００２０】また、請求項２記載の本発明の半導体メモ
リ素子は、上記白金とロジウムとの合金酸化膜中の白金
とロジウムとの合計に対するロジウムの含有率が１０％
以上２０％以下であることを特徴とする、請求項１記載
の半導体メモリ素子である。
リ素子は、上記白金とロジウムとの合金酸化膜中の白金
とロジウムとの合計に対するロジウムの含有率が１０％
以上２０％以下であることを特徴とする、請求項１記載
の半導体メモリ素子である。
【００２１】更に、請求項３記載の本発明の半導体メモ
リ素子は、上記白金とロジウムとの合金酸化膜中の全元
素に対する酸素原子の含有率が１０％以上１７％以下で
あることを特徴とする、請求項１又は請求項２記載の半
導体メモリ素子である。
リ素子は、上記白金とロジウムとの合金酸化膜中の全元
素に対する酸素原子の含有率が１０％以上１７％以下で
あることを特徴とする、請求項１又は請求項２記載の半
導体メモリ素子である。
【００２２】
【発明の実施の形態】以下、実施の形態に基づいて本発
明について詳細に説明する。
明について詳細に説明する。
【００２３】図１は本発明の第１の実施の形態の半導体
装置の断面図、図２はメタル段差上にオゾンＴＥＯＳ膜
を一般条件で成膜した場合の断面図、図３はメタル段差
上にプラズマＴＥＯＳ膜を一般条件で成膜した場合の断
面図、図４は図３のプラズマＴＥＯＳ膜をアルゴンスパ
ッタにより形状の改善を行った後の断面図、図５は本発
明の第１の実施の形態で作成した強誘電体キャパシタの
特性を示すヒステリシスループを示す図、図６は上部電
極に白金を用いた場合と、白金とロジウムとの合金酸化
物膜を用いた場合のキャパシタの残留分極値と熱処理温
度との関係を示す図、図７は上部電極に白金を用いた場
合と、白金とロジウムとの合金酸化物膜を用いた場合の
キャパシタの残留分極値と与えたパルス数の関係を示す
図、図８は本発明の第２の実施の形態の半導体装置の断
面図である。
装置の断面図、図２はメタル段差上にオゾンＴＥＯＳ膜
を一般条件で成膜した場合の断面図、図３はメタル段差
上にプラズマＴＥＯＳ膜を一般条件で成膜した場合の断
面図、図４は図３のプラズマＴＥＯＳ膜をアルゴンスパ
ッタにより形状の改善を行った後の断面図、図５は本発
明の第１の実施の形態で作成した強誘電体キャパシタの
特性を示すヒステリシスループを示す図、図６は上部電
極に白金を用いた場合と、白金とロジウムとの合金酸化
物膜を用いた場合のキャパシタの残留分極値と熱処理温
度との関係を示す図、図７は上部電極に白金を用いた場
合と、白金とロジウムとの合金酸化物膜を用いた場合の
キャパシタの残留分極値と与えたパルス数の関係を示す
図、図８は本発明の第２の実施の形態の半導体装置の断
面図である。
【００２４】図において、１はｎ型シリコン基板、２は
ｎ型シリコン基板１の表面に形成された素子分離のため
のロコス酸化膜、３はゲート酸化膜、４はゲート電極、
５はソース／ドレイン領域、６はシリコン基板１上に層
間絶縁膜として形成された第１のシリコン酸化膜、７は
ソース／ドレイン領域５とキャパシタ下部電極とのコン
タクトを取るために形成されたポリシリコンプラグ、８
はポリシリコンプラグ７上に形成され、ポリシリコンプ
ラグ７表面の酸化膜を還元し密着性を向上させるチタン
膜、９は拡散バリア層の窒化チタン膜、１０は下部電極
となる白金膜、１１は下部電極上に形成された強誘電体
薄膜であるＰＺＴ膜、１２はＰＺＴ膜１１の拡散及びシ
リサイド反応の防止のための酸化チタン膜、１３は保護
膜兼層間絶縁膜として形成された第２のシリコン酸化
膜、１４は第２のシリコン酸化膜１３と上部電極との密
着層となるチタン膜、１５はＰＺＴ膜１１上に形成され
た白金とロジウムとの合金の酸化物を用いた上部電極、
１６は密着層であり反射防止膜である窒化チタン膜、１
７は層間絶縁膜として形成された第３のシリコン酸化
膜、１８はソース／ドレイン領域５とのコンタクトを取
るために形成されたアルミニウムの引き出し電極、１９
はソース／ドレイン領域５とキャパシタ下部電極とのコ
ンタクトを取るために形成されたタングステンプラグ、
２０はタングステンプラグ上に形成された白金とロジウ
ムとの合金膜、２１は拡散バリア及び酸素阻止膜として
形成された白金とロジウムとの合金酸化膜、２２は強誘
電体膜のモフォロジーを改善させるための白金膜、２３
は下部電極上に形成された強誘電体膜であるＳＢＴ膜で
ある。
ｎ型シリコン基板１の表面に形成された素子分離のため
のロコス酸化膜、３はゲート酸化膜、４はゲート電極、
５はソース／ドレイン領域、６はシリコン基板１上に層
間絶縁膜として形成された第１のシリコン酸化膜、７は
ソース／ドレイン領域５とキャパシタ下部電極とのコン
タクトを取るために形成されたポリシリコンプラグ、８
はポリシリコンプラグ７上に形成され、ポリシリコンプ
ラグ７表面の酸化膜を還元し密着性を向上させるチタン
膜、９は拡散バリア層の窒化チタン膜、１０は下部電極
となる白金膜、１１は下部電極上に形成された強誘電体
薄膜であるＰＺＴ膜、１２はＰＺＴ膜１１の拡散及びシ
リサイド反応の防止のための酸化チタン膜、１３は保護
膜兼層間絶縁膜として形成された第２のシリコン酸化
膜、１４は第２のシリコン酸化膜１３と上部電極との密
着層となるチタン膜、１５はＰＺＴ膜１１上に形成され
た白金とロジウムとの合金の酸化物を用いた上部電極、
１６は密着層であり反射防止膜である窒化チタン膜、１
７は層間絶縁膜として形成された第３のシリコン酸化
膜、１８はソース／ドレイン領域５とのコンタクトを取
るために形成されたアルミニウムの引き出し電極、１９
はソース／ドレイン領域５とキャパシタ下部電極とのコ
ンタクトを取るために形成されたタングステンプラグ、
２０はタングステンプラグ上に形成された白金とロジウ
ムとの合金膜、２１は拡散バリア及び酸素阻止膜として
形成された白金とロジウムとの合金酸化膜、２２は強誘
電体膜のモフォロジーを改善させるための白金膜、２３
は下部電極上に形成された強誘電体膜であるＳＢＴ膜で
ある。
【００２５】以下に、本発明の第１の実施の形態の半導
体装置の製造工程を説明する。
体装置の製造工程を説明する。
【００２６】まず、シリコン基板１の表面に膜厚が約５
００Åのロコス酸化膜２を形成して、素子分離領域を形
成する。次に、ゲート酸化膜３、ゲート電極４、ソース
／ドレイン領域５等からなる選択トランジスタを公知の
技術で形成した後、層間絶縁膜として、ＣＶＤ（Ｃｈｅ
ｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法を
用いたオゾンＴＥＯＳ膜で第１のシリコン酸化膜６を５
０００Å程度成膜し、フォトリソグラフィ技術とドライ
エッチング技術とを用いて、直径０．５μｍのコンタク
トホールを形成する。
００Åのロコス酸化膜２を形成して、素子分離領域を形
成する。次に、ゲート酸化膜３、ゲート電極４、ソース
／ドレイン領域５等からなる選択トランジスタを公知の
技術で形成した後、層間絶縁膜として、ＣＶＤ（Ｃｈｅ
ｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法を
用いたオゾンＴＥＯＳ膜で第１のシリコン酸化膜６を５
０００Å程度成膜し、フォトリソグラフィ技術とドライ
エッチング技術とを用いて、直径０．５μｍのコンタク
トホールを形成する。
【００２７】続いて、ＣＶＤ法でコンタクトホールにポ
リシリコンを埋め込んだ後、リンをポリシリコンに拡散
させた上でＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉ
ｃａｌ Ｐｏｌｉｓｈｉｎｇ）法で表面を平坦化し、ポ
リシリコンプラグ７を形成する。このポリシリコンプラ
グ７上にポリシリコンと下部電極の白金とのシリサイド
反応を抑制するバリアメタルとして、ＤＣマグネトロン
反応性スパッタ法で膜厚３００Åのチタン膜８を成膜
し、更にＤＣマグネトロン反応性スパッタ法で膜厚２０
００Åの窒化チタン膜９を成膜した。このバリアメタル
上に下部電極として膜厚１０００Åの白金膜１０をＤＣ
マグネトロン反応性スパッタ法で成膜した。
リシリコンを埋め込んだ後、リンをポリシリコンに拡散
させた上でＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉ
ｃａｌ Ｐｏｌｉｓｈｉｎｇ）法で表面を平坦化し、ポ
リシリコンプラグ７を形成する。このポリシリコンプラ
グ７上にポリシリコンと下部電極の白金とのシリサイド
反応を抑制するバリアメタルとして、ＤＣマグネトロン
反応性スパッタ法で膜厚３００Åのチタン膜８を成膜
し、更にＤＣマグネトロン反応性スパッタ法で膜厚２０
００Åの窒化チタン膜９を成膜した。このバリアメタル
上に下部電極として膜厚１０００Åの白金膜１０をＤＣ
マグネトロン反応性スパッタ法で成膜した。
【００２８】更に、形成された下部電極の密着性を向上
させるために、電気炉中６００℃の窒素中で３０分間の
アニールを実施した。
させるために、電気炉中６００℃の窒素中で３０分間の
アニールを実施した。
【００２９】次に、ゾルゲル法を用いて、膜厚が２００
０ÅのＰＺＴ膜１１を成膜した。上記ＰＺＴ膜の形成方
法は、まず、２−メトキシエタノールを溶媒として酢酸
鉛、チタンイソプロポキシド、ジルコニウムイソプロポ
キドをそれぞれＰｂ：Ｔｉ：Ｚｒ＝１００：５２：４８
となるように溶解して、ゾルゲル原料溶液として、この
原料溶液をスピンナーを用いて回転数を３０００ｒｐｍ
として下部電極まで形成したシリコンウエハに塗布し、
大気中で１５０℃、１０分間の乾燥を行った後、大気中
で４００℃で３０分間の仮焼成を行う。塗布を所望の膜
厚２０００Åになるように３回から５回繰り返す。その
後、６５０℃で３０秒間、窒素と酸素の混合雰囲気中で
結晶化の熱処理をＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ
Ａｎｎｅａｌｉｎｇ）法を行う。この際の窒素と酸素
の流量比は、窒素流量：酸素流量＝４：１とした。
０ÅのＰＺＴ膜１１を成膜した。上記ＰＺＴ膜の形成方
法は、まず、２−メトキシエタノールを溶媒として酢酸
鉛、チタンイソプロポキシド、ジルコニウムイソプロポ
キドをそれぞれＰｂ：Ｔｉ：Ｚｒ＝１００：５２：４８
となるように溶解して、ゾルゲル原料溶液として、この
原料溶液をスピンナーを用いて回転数を３０００ｒｐｍ
として下部電極まで形成したシリコンウエハに塗布し、
大気中で１５０℃、１０分間の乾燥を行った後、大気中
で４００℃で３０分間の仮焼成を行う。塗布を所望の膜
厚２０００Åになるように３回から５回繰り返す。その
後、６５０℃で３０秒間、窒素と酸素の混合雰囲気中で
結晶化の熱処理をＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ
Ａｎｎｅａｌｉｎｇ）法を行う。この際の窒素と酸素
の流量比は、窒素流量：酸素流量＝４：１とした。
【００３０】次に、ＰＺＴ膜１１と下部電極１０とをド
ライエッチング法で、例えば、２．６μｍ角、３．０μ
ｍ角程度の大きさに加工した。その後、ＲＦマグネトロ
ン反応性スパッタ法で、酸化チタン膜１２を強誘電体キ
ャパシタを構成する各元素の拡散防止膜として、２５０
Å形成した。その上に、ＣＶＤ法を用いてオゾンＴＥＯ
Ｓ膜１３を第２の層間絶縁膜として成膜し、更にＲＦマ
グネトロン反応性スパッタ法によりチタン膜１４をその
上に形成されるキャパシタの上部電極との密着層として
３００Å形成した。次に、チタン膜１４、第２の層間絶
縁膜１３、酸化チタン膜１２を強誘電体キャパシタの上
部でドライエッチング法を用いて、例えば１．８μｍ各
程度の穴を開け、ＰＺＴ膜１１表面までコンタクトホー
ルを開口した。このドライエッチングによりＰＺＴ膜１
１にプラズマ照射による損傷ができるため、これを回復
させるために、ＲＴＡ法により、５００℃３０秒、酸素
中で熱処理を行った。
ライエッチング法で、例えば、２．６μｍ角、３．０μ
ｍ角程度の大きさに加工した。その後、ＲＦマグネトロ
ン反応性スパッタ法で、酸化チタン膜１２を強誘電体キ
ャパシタを構成する各元素の拡散防止膜として、２５０
Å形成した。その上に、ＣＶＤ法を用いてオゾンＴＥＯ
Ｓ膜１３を第２の層間絶縁膜として成膜し、更にＲＦマ
グネトロン反応性スパッタ法によりチタン膜１４をその
上に形成されるキャパシタの上部電極との密着層として
３００Å形成した。次に、チタン膜１４、第２の層間絶
縁膜１３、酸化チタン膜１２を強誘電体キャパシタの上
部でドライエッチング法を用いて、例えば１．８μｍ各
程度の穴を開け、ＰＺＴ膜１１表面までコンタクトホー
ルを開口した。このドライエッチングによりＰＺＴ膜１
１にプラズマ照射による損傷ができるため、これを回復
させるために、ＲＴＡ法により、５００℃３０秒、酸素
中で熱処理を行った。
【００３１】次に、強誘電体キャパシタの上部電極とし
て、ＲＦマグネトロン反応性スパッタ法で白金（Ｐｔ）
とロジウム（Ｒｈ）の合金酸化膜１５を１０００Å形成
した。
て、ＲＦマグネトロン反応性スパッタ法で白金（Ｐｔ）
とロジウム（Ｒｈ）の合金酸化膜１５を１０００Å形成
した。
【００３２】形成された白金とロジウムとの合金酸化膜
１５の元素組成比は、白金：ロジウム：酸素＝７０：１
５：１５で表された。成膜はＲＦマグネトロン反応性ス
パッタ法で、アルゴン：酸素＝２：１のガス流量比で反
応室内が１０ｍＴｏｒｒになるように全ガス流量を調整
しながら成膜した。白金とロジウムとの構成比で、ロジ
ウムが多くなると（１１１）を主ピークとする白金の結
晶性が悪くなり、後工程での熱処理中の堆積変化が大き
く好ましくない。よって、ロジウムは白金との元素比で
２０％以下にしなければならない。また、１０％以上の
ロジウムを含有しないと、十分な酸化物とならず、白金
原子が水素を活性化させる働きを抑制することはできな
い。よって、ロジウムは白金とロジウムの構成比で１０
％以上２０％以下としなければならない。また、上記と
同じ理由で、全元素に対する酸素は１０％以上、１７％
以下にしなければならない。
１５の元素組成比は、白金：ロジウム：酸素＝７０：１
５：１５で表された。成膜はＲＦマグネトロン反応性ス
パッタ法で、アルゴン：酸素＝２：１のガス流量比で反
応室内が１０ｍＴｏｒｒになるように全ガス流量を調整
しながら成膜した。白金とロジウムとの構成比で、ロジ
ウムが多くなると（１１１）を主ピークとする白金の結
晶性が悪くなり、後工程での熱処理中の堆積変化が大き
く好ましくない。よって、ロジウムは白金との元素比で
２０％以下にしなければならない。また、１０％以上の
ロジウムを含有しないと、十分な酸化物とならず、白金
原子が水素を活性化させる働きを抑制することはできな
い。よって、ロジウムは白金とロジウムの構成比で１０
％以上２０％以下としなければならない。また、上記と
同じ理由で、全元素に対する酸素は１０％以上、１７％
以下にしなければならない。
【００３３】次に、白金とロジウムとの合金酸化物上に
膜厚が２５０Åの窒化チタン膜１６をＲＦマグネトロン
反応性スパッタ法で成膜した。これは、第３の層間絶縁
膜との密着性を向上させ、また、フォトリソグラフィ工
程の際の反射防止膜として働く。
膜厚が２５０Åの窒化チタン膜１６をＲＦマグネトロン
反応性スパッタ法で成膜した。これは、第３の層間絶縁
膜との密着性を向上させ、また、フォトリソグラフィ工
程の際の反射防止膜として働く。
【００３４】次に、窒化チタン膜１６、白金とロジウム
との合金酸化膜１５及びチタン膜１４を塩素ガスを用い
たドライエッチング法でドライブライン形状に加工し
た。上述のように、このドライエッチングでもＰＺＴ膜
にプラズマ照射による間接的な損傷ができるため、これ
を回復させる目的で、ＲＴＡ法により５５０℃で３０秒
間、酸素中で熱処理を行った。
との合金酸化膜１５及びチタン膜１４を塩素ガスを用い
たドライエッチング法でドライブライン形状に加工し
た。上述のように、このドライエッチングでもＰＺＴ膜
にプラズマ照射による間接的な損傷ができるため、これ
を回復させる目的で、ＲＴＡ法により５５０℃で３０秒
間、酸素中で熱処理を行った。
【００３５】次に、原料をＴＥＯＳとし、プラズマＴＥ
ＯＳ膜を３０００Å、オゾンＴＥＯＳ膜を７０００Å、
プラズマＴＥＯＳ膜を３０００Åからなる第３の層間絶
縁膜１７を成膜した。一般にプラズマＴＥＯＳ膜は膜中
に水分含有量は少ないが、水素含有量が多く、膜厚を厚
くすると図３に示すような形状になりやすい。一方、オ
ゾンＴＥＯＳ膜は膜中の水素含有量が少ないが水分を多
く含み、下地依存性をもち、図２に示すように層間絶縁
膜の膜厚がばらつき、コンタクトの深さが異なる（図２
の符号Ａ〜Ｃ）形状になり易い。これにより、コンタク
トホールが開口しないという問題が生じる可能性があ
る。
ＯＳ膜を３０００Å、オゾンＴＥＯＳ膜を７０００Å、
プラズマＴＥＯＳ膜を３０００Åからなる第３の層間絶
縁膜１７を成膜した。一般にプラズマＴＥＯＳ膜は膜中
に水分含有量は少ないが、水素含有量が多く、膜厚を厚
くすると図３に示すような形状になりやすい。一方、オ
ゾンＴＥＯＳ膜は膜中の水素含有量が少ないが水分を多
く含み、下地依存性をもち、図２に示すように層間絶縁
膜の膜厚がばらつき、コンタクトの深さが異なる（図２
の符号Ａ〜Ｃ）形状になり易い。これにより、コンタク
トホールが開口しないという問題が生じる可能性があ
る。
【００３６】そこで、まず、第３の層間絶縁膜として、
プラズマＴＥＯＳ膜を３０００Å形成した。この程度の
膜厚でもオーバーハングな形状（図３の符号Ｄ参照）に
なるため、アルゴンを用いた逆スパッタにより形状を図
４のように改善させた後、オゾンＴＥＯＳ膜を７０００
Å形成した。この膜には、水分を多く含むため、さら
に、プラズマＴＥＯＳ膜を３０００Å形成し、水分の上
方向への拡散を防ぐ。ここに、コンタクトホールを形成
し、ソース／ドレイン領域からのアルミニウム引き出し
電極１８をＤＣマグネトロン反応性スパッタ法にて形成
した。
プラズマＴＥＯＳ膜を３０００Å形成した。この程度の
膜厚でもオーバーハングな形状（図３の符号Ｄ参照）に
なるため、アルゴンを用いた逆スパッタにより形状を図
４のように改善させた後、オゾンＴＥＯＳ膜を７０００
Å形成した。この膜には、水分を多く含むため、さら
に、プラズマＴＥＯＳ膜を３０００Å形成し、水分の上
方向への拡散を防ぐ。ここに、コンタクトホールを形成
し、ソース／ドレイン領域からのアルミニウム引き出し
電極１８をＤＣマグネトロン反応性スパッタ法にて形成
した。
【００３７】上述の工程により形成された強誘電体膜を
有するキャパシタの白金とロジウムとの合金酸化膜から
なる上部電極とシリコン基板からのアルミニウム引き出
し電極との間に、三角波を印加することにより、図５に
示すヒステリシスループが得られた。なお、この印加し
た三角波は、５Ｖで周波数は７５Ｈｚとした。図５に示
したように、５Ｖで飽和分極値は２９．２μＣ／ｃ
ｍ2、残留分極値は１５．６μＣ／ｃｍ2であり、強誘電
体キャパシタとして用いるのに十分な大きさの強誘電性
が得られた。また、ヒステリシスループの対称性がほと
んど崩れていないことから、上部電極とシリコン基板の
間のコンタクトが十分に取れていることが示される。
有するキャパシタの白金とロジウムとの合金酸化膜から
なる上部電極とシリコン基板からのアルミニウム引き出
し電極との間に、三角波を印加することにより、図５に
示すヒステリシスループが得られた。なお、この印加し
た三角波は、５Ｖで周波数は７５Ｈｚとした。図５に示
したように、５Ｖで飽和分極値は２９．２μＣ／ｃ
ｍ2、残留分極値は１５．６μＣ／ｃｍ2であり、強誘電
体キャパシタとして用いるのに十分な大きさの強誘電性
が得られた。また、ヒステリシスループの対称性がほと
んど崩れていないことから、上部電極とシリコン基板の
間のコンタクトが十分に取れていることが示される。
【００３８】また、従来技術を用いてキャパシタ上部電
極に白金を用いて同様なキャパシタを形成し、本発明を
適用したキャパタシタと従来技術のキャパシタを同時
に、５％水素、９５％窒素雰囲気中で１０分間の熱処理
を、熱処理温度を変えて実施し、熱処理後の残留分極値
を測定した。図６に示すように、従来技術を用いたキャ
パシタでは１８０℃前後で残留分極値が低下するのに対
し、本発明のキャパシタでは、４３０℃まで残留分極値
が低下しないことが分かった。
極に白金を用いて同様なキャパシタを形成し、本発明を
適用したキャパタシタと従来技術のキャパシタを同時
に、５％水素、９５％窒素雰囲気中で１０分間の熱処理
を、熱処理温度を変えて実施し、熱処理後の残留分極値
を測定した。図６に示すように、従来技術を用いたキャ
パシタでは１８０℃前後で残留分極値が低下するのに対
し、本発明のキャパシタでは、４３０℃まで残留分極値
が低下しないことが分かった。
【００３９】一方、強誘電体には分極反転を繰り返すと
分極値が低下するという現象である疲労があることが知
られている。キャパシタに１ＭＨｚ、５Ｖｐｐの方形波
を印加した場合、従来の上部電極に白金を用いた構造で
は、図７に示すように、１０9回以上の分極反転後の残
留分極値が急激に低下するのに対し、本発明を用いるこ
とにより、分極反転を伴う分極値の低下が起こる反転回
数が大幅に改善され、１０12回の分極反転を繰り返すま
で疲労が起こらないことがわかった。
分極値が低下するという現象である疲労があることが知
られている。キャパシタに１ＭＨｚ、５Ｖｐｐの方形波
を印加した場合、従来の上部電極に白金を用いた構造で
は、図７に示すように、１０9回以上の分極反転後の残
留分極値が急激に低下するのに対し、本発明を用いるこ
とにより、分極反転を伴う分極値の低下が起こる反転回
数が大幅に改善され、１０12回の分極反転を繰り返すま
で疲労が起こらないことがわかった。
【００４０】尚、本実施の形態においては、強誘電体膜
の成膜法としてゾルゲル法を用いているが、ＭＯＣＶＤ
法、真空蒸着法、マグネトロン反応性スパッタ法、ＭＯ
Ｄ法当の方法を用いてもよい。また、本実施の形態にお
いては、強誘電体膜として、ＰＺＴ膜を用いているが、
ＰｂＴｉＯ3、（ＰｂxＬａ1-x）ＴｉＯ3、（ＰｂxＬａ
1-x）（ＺｒyＴｉ1-y）Ｏ3、Ｂｉ4Ｔｉ3Ｏ12、ＢａＴｉ
Ｏ3、ＬｉＮｂＯ3、ＬｉＴａＯ3、ＳｒＢｉ2Ｔｉ2Ｏ9、
ＹＭｎＯ3、Ｓｒ2Ｎｂ2Ｏ7、ＳｒＢｉ2（ＴａxＮ
ｂ1-x）2Ｏ9等においても、また、高誘電体膜として、
（ＢａxＳｒ1-x）ＴｉＯ3、ＳｒＢｉ4Ｔｉ4Ｏ15等にお
いても、同様な構造を用いることができる。
の成膜法としてゾルゲル法を用いているが、ＭＯＣＶＤ
法、真空蒸着法、マグネトロン反応性スパッタ法、ＭＯ
Ｄ法当の方法を用いてもよい。また、本実施の形態にお
いては、強誘電体膜として、ＰＺＴ膜を用いているが、
ＰｂＴｉＯ3、（ＰｂxＬａ1-x）ＴｉＯ3、（ＰｂxＬａ
1-x）（ＺｒyＴｉ1-y）Ｏ3、Ｂｉ4Ｔｉ3Ｏ12、ＢａＴｉ
Ｏ3、ＬｉＮｂＯ3、ＬｉＴａＯ3、ＳｒＢｉ2Ｔｉ2Ｏ9、
ＹＭｎＯ3、Ｓｒ2Ｎｂ2Ｏ7、ＳｒＢｉ2（ＴａxＮ
ｂ1-x）2Ｏ9等においても、また、高誘電体膜として、
（ＢａxＳｒ1-x）ＴｉＯ3、ＳｒＢｉ4Ｔｉ4Ｏ15等にお
いても、同様な構造を用いることができる。
【００４１】次に、本発明の第２の実施の形態の半導体
装置の製造工程を説明する。
装置の製造工程を説明する。
【００４２】まず、シリコン基板１の表面に膜厚が約５
００Åのロコス酸化膜２を形成して、素子分離領域を形
成する。次に、ゲート酸化膜３、ゲート電極４、ソース
／ドレイン領域５等からなる選択トランジスタを公知の
技術で形成した後、層間絶縁膜として、ＣＶＤ法を用い
たオゾンＴＥＯＳ膜で第１のシリコン酸化膜６を５００
０Å程度成膜し、フォトリソグラフィ技術とドライエッ
チング技術とを用いて、直径０．５μｍのコンタクトホ
ールを形成する。
００Åのロコス酸化膜２を形成して、素子分離領域を形
成する。次に、ゲート酸化膜３、ゲート電極４、ソース
／ドレイン領域５等からなる選択トランジスタを公知の
技術で形成した後、層間絶縁膜として、ＣＶＤ法を用い
たオゾンＴＥＯＳ膜で第１のシリコン酸化膜６を５００
０Å程度成膜し、フォトリソグラフィ技術とドライエッ
チング技術とを用いて、直径０．５μｍのコンタクトホ
ールを形成する。
【００４３】続いて、ＣＶＤ法でコンタクトホールにタ
ングステンを埋め込んだ後、ＣＭＰ法で表面を平坦化
し、タングステンプラグ１９を形成する。このタングス
テンプラグ７上にＤＣマグネトロン反応性スパッタ法で
膜厚が７００Åの白金とロジウムとの合金膜を成膜し、
次に、ＤＣマグネトロン反応性スパッタ法で膜厚が５０
０Åの白金膜２２を成膜した。形成された白金とロジウ
ムとの合金膜の元素組成比は、白金：ロジウム＝８０：
２０で、白金とロジウムとの合金の酸化膜の元素構成比
は、白金：ロジウム：酸素＝７０：１５：１５で表され
た。成膜白金はマグネトロン反応性スパッタ法で、アル
ゴン：酸素＝２：１のガス流量比で反応室内が１０ｍＴ
ｏｒｒになるように全ガス流量を調整しながら成膜し
た。
ングステンを埋め込んだ後、ＣＭＰ法で表面を平坦化
し、タングステンプラグ１９を形成する。このタングス
テンプラグ７上にＤＣマグネトロン反応性スパッタ法で
膜厚が７００Åの白金とロジウムとの合金膜を成膜し、
次に、ＤＣマグネトロン反応性スパッタ法で膜厚が５０
０Åの白金膜２２を成膜した。形成された白金とロジウ
ムとの合金膜の元素組成比は、白金：ロジウム＝８０：
２０で、白金とロジウムとの合金の酸化膜の元素構成比
は、白金：ロジウム：酸素＝７０：１５：１５で表され
た。成膜白金はマグネトロン反応性スパッタ法で、アル
ゴン：酸素＝２：１のガス流量比で反応室内が１０ｍＴ
ｏｒｒになるように全ガス流量を調整しながら成膜し
た。
【００４４】次に、ＭＯＤ法により、この下部電極上に
ＳｒＢｉ2Ｔａ2Ｏ9（ＳＢＴ）のＭＯＤ原料溶液をスピ
ンナーを用いて、３０００ｒｐｍで塗布して、乾燥を２
５０℃で５分間行った。第１の焼成を大気圧の酸素雰囲
気中で６００℃で５分間行い、その後、結晶化の熱処理
をＲＴＡ法で８００℃で５分間の第２の焼成を酸素雰囲
気中で行う。塗布から結晶化のための熱処理までの工程
を所望の膜厚の２０００ÅのＳＢＴ膜２３になるように
３回から５回繰り返した。形成方法は、ＭＯＤ法だけで
なく、スパッタリング法やＭＯＣＶＤ法等でもよい。こ
の際、白金とロジウムとの合金膜で、ロジウムの構成比
が多くなると（１１１）を主ピークとする白金の結晶性
や膜の平坦性が悪くなり、上層にくる強誘電体膜のリー
ク電流特性が悪化する。よって、ロジウムは白金との元
素比で多くても８０％以下にしなくてはならない。ま
た、白金とロジウムとの合金酸化膜で、ロジウムの含有
量が少ないと、十分な酸化膜とならず、酸素ブロック効
果が薄れ、酸素存在下でのアニール中にタングステンプ
ラグの表面を酸化して電気的な導通不良を起こしてしま
う。よって、白金とロジウムとの合金酸化膜中、白金と
ロジウムとの元素比でロジウムは１０％以上含有してい
なければならない。
ＳｒＢｉ2Ｔａ2Ｏ9（ＳＢＴ）のＭＯＤ原料溶液をスピ
ンナーを用いて、３０００ｒｐｍで塗布して、乾燥を２
５０℃で５分間行った。第１の焼成を大気圧の酸素雰囲
気中で６００℃で５分間行い、その後、結晶化の熱処理
をＲＴＡ法で８００℃で５分間の第２の焼成を酸素雰囲
気中で行う。塗布から結晶化のための熱処理までの工程
を所望の膜厚の２０００ÅのＳＢＴ膜２３になるように
３回から５回繰り返した。形成方法は、ＭＯＤ法だけで
なく、スパッタリング法やＭＯＣＶＤ法等でもよい。こ
の際、白金とロジウムとの合金膜で、ロジウムの構成比
が多くなると（１１１）を主ピークとする白金の結晶性
や膜の平坦性が悪くなり、上層にくる強誘電体膜のリー
ク電流特性が悪化する。よって、ロジウムは白金との元
素比で多くても８０％以下にしなくてはならない。ま
た、白金とロジウムとの合金酸化膜で、ロジウムの含有
量が少ないと、十分な酸化膜とならず、酸素ブロック効
果が薄れ、酸素存在下でのアニール中にタングステンプ
ラグの表面を酸化して電気的な導通不良を起こしてしま
う。よって、白金とロジウムとの合金酸化膜中、白金と
ロジウムとの元素比でロジウムは１０％以上含有してい
なければならない。
【００４５】次に、このＳＢＴ膜上にＤＣマグネトロン
反応性スパッタ法で、白金とロジウムとの合金酸化膜１
５を強誘電体キャパシタの上部電極として１０００Å形
成した。次に、フォトリソグラフィ技術を用いて、フォ
トレジストによるパターニングを行い、白金とロジウム
との合金酸化膜をドライエッチング法で、例えば、２．
７μｍ角に、ＳＢＴ膜を３．０μｍ角程度の大きさに加
工した。その後、ＲＦマグネトロン反応性スパッタ法
で、酸化チタン膜１２を強誘電体キャパシタを構成する
各元素の拡散防止膜として、２５０Å形成した。その上
に、ＣＶＤ法を用いてオゾンＴＥＯＳ膜１３を第２の層
間絶縁膜として成膜し、更にＲＦマグネトロン反応性ス
パッタ法によりチタン膜１４をその上に形成されるドラ
イブライン配線との密着層として３００Å形成した。
反応性スパッタ法で、白金とロジウムとの合金酸化膜１
５を強誘電体キャパシタの上部電極として１０００Å形
成した。次に、フォトリソグラフィ技術を用いて、フォ
トレジストによるパターニングを行い、白金とロジウム
との合金酸化膜をドライエッチング法で、例えば、２．
７μｍ角に、ＳＢＴ膜を３．０μｍ角程度の大きさに加
工した。その後、ＲＦマグネトロン反応性スパッタ法
で、酸化チタン膜１２を強誘電体キャパシタを構成する
各元素の拡散防止膜として、２５０Å形成した。その上
に、ＣＶＤ法を用いてオゾンＴＥＯＳ膜１３を第２の層
間絶縁膜として成膜し、更にＲＦマグネトロン反応性ス
パッタ法によりチタン膜１４をその上に形成されるドラ
イブライン配線との密着層として３００Å形成した。
【００４６】次に、チタン膜１４、第２の層間絶縁膜１
３、酸化チタン膜１２を強誘電体キャパシタの上部でド
ライエッチング法を用いて、例えば０．８μｍ各程度の
穴を開け、ＳＢＴ膜表面までコンタクトホールを開口し
た。
３、酸化チタン膜１２を強誘電体キャパシタの上部でド
ライエッチング法を用いて、例えば０．８μｍ各程度の
穴を開け、ＳＢＴ膜表面までコンタクトホールを開口し
た。
【００４７】次に、ＲＦマグネトロン反応性パッタ法で
白金とロジウムの合金膜２４を１０００Å形成した。
尚、ここで、白金とロジウムとの合金膜の代わりに白金
を用いてもよい。上部電極ＰｔＲｈＯx上に更にＰｔＲ
ｈ又はＰｔが用いられるのはドライブラインとしてで、
後の８００℃の高温熱処理を必要としており、高温での
耐性がある白金とロジウムとの合金膜又は白金膜を用い
る。コスト的にみると、白金とロジウムとの合金膜の方
が、白金とロジウムとの合金酸化膜を成膜する装置で同
一スパッタターゲットを用いて成膜できるという利点が
あるが、配線抵抗が白金よりも若干高いので場合によっ
ては白金を用いる事も考えられる。
白金とロジウムの合金膜２４を１０００Å形成した。
尚、ここで、白金とロジウムとの合金膜の代わりに白金
を用いてもよい。上部電極ＰｔＲｈＯx上に更にＰｔＲ
ｈ又はＰｔが用いられるのはドライブラインとしてで、
後の８００℃の高温熱処理を必要としており、高温での
耐性がある白金とロジウムとの合金膜又は白金膜を用い
る。コスト的にみると、白金とロジウムとの合金膜の方
が、白金とロジウムとの合金酸化膜を成膜する装置で同
一スパッタターゲットを用いて成膜できるという利点が
あるが、配線抵抗が白金よりも若干高いので場合によっ
ては白金を用いる事も考えられる。
【００４８】次に、この白金又は白金とロジウムとの合
金膜上に膜厚２５０Åの窒化チタン膜１６をＲＦマグネ
トロン反応性スパッタで成膜した。これは、第３の層間
絶縁膜との密着性を向上させ、次工程のフォトリソグラ
フィー工程で反射防止膜として働く。次に、フォトリソ
グラフィー技術を用いて、フォトレジストによりドライ
ブライン配線形状にパターニングを行う。
金膜上に膜厚２５０Åの窒化チタン膜１６をＲＦマグネ
トロン反応性スパッタで成膜した。これは、第３の層間
絶縁膜との密着性を向上させ、次工程のフォトリソグラ
フィー工程で反射防止膜として働く。次に、フォトリソ
グラフィー技術を用いて、フォトレジストによりドライ
ブライン配線形状にパターニングを行う。
【００４９】次に、窒化チタン膜、白金及びチタン又は
窒化チタン膜、白金とロジウムとの合金膜及びチタンを
塩素ガスを用いたドライエッチング法でドライブライン
形状に加工した。このドライエッチングでもＳＢＴ膜に
プラズマ照射による間接的な損傷ができるため、これを
回復させると共に強誘電体キャパシタのリーク特性を改
善させる目的で大気圧の酸素雰囲気で８００℃、１５分
間の熱処理を行った。
窒化チタン膜、白金とロジウムとの合金膜及びチタンを
塩素ガスを用いたドライエッチング法でドライブライン
形状に加工した。このドライエッチングでもＳＢＴ膜に
プラズマ照射による間接的な損傷ができるため、これを
回復させると共に強誘電体キャパシタのリーク特性を改
善させる目的で大気圧の酸素雰囲気で８００℃、１５分
間の熱処理を行った。
【００５０】次に、原料をＴＥＯＳとし、プラズマＴＥ
ＯＳ膜を３０００Å、オゾンＴＥＯＳ膜を７０００Å、
プラズマＴＥＯＳ膜を３０００Åからなる第３の層間絶
縁膜１７を成膜した。一般にプラズマＴＥＯＳ膜は膜中
に水分含有量は少ないが、水素含有量が多く、膜厚を厚
くすると図３に示すような形状になりやすい。一方、オ
ゾンＴＥＯＳ膜は膜中の水素含有量が少ないが水分を多
く含み、下地依存性をもち、図２に示すような形状にな
り易い。そこで、まず、第３の層間絶縁膜として、プラ
ズマＴＥＯＳ膜を３０００Å形成した。この程度の膜厚
でもオーバーハングな形状になるため、アルゴンを用い
た逆スパッタにより形状を図４のように改善させた後、
オゾンＴＥＯＳ膜を７０００Å形成した。この膜には、
水分を多く含むため、さらに、プラズマＴＥＯＳ膜を３
０００Å形成し、水分の上方向への拡散を防ぐ。ここ
に、コンタクトホールを形成し、ソース／ドレイン領域
５からのアルミニウム引き出し電極１８をＤＣマグネト
ロンスパッタ法にて形成した。
ＯＳ膜を３０００Å、オゾンＴＥＯＳ膜を７０００Å、
プラズマＴＥＯＳ膜を３０００Åからなる第３の層間絶
縁膜１７を成膜した。一般にプラズマＴＥＯＳ膜は膜中
に水分含有量は少ないが、水素含有量が多く、膜厚を厚
くすると図３に示すような形状になりやすい。一方、オ
ゾンＴＥＯＳ膜は膜中の水素含有量が少ないが水分を多
く含み、下地依存性をもち、図２に示すような形状にな
り易い。そこで、まず、第３の層間絶縁膜として、プラ
ズマＴＥＯＳ膜を３０００Å形成した。この程度の膜厚
でもオーバーハングな形状になるため、アルゴンを用い
た逆スパッタにより形状を図４のように改善させた後、
オゾンＴＥＯＳ膜を７０００Å形成した。この膜には、
水分を多く含むため、さらに、プラズマＴＥＯＳ膜を３
０００Å形成し、水分の上方向への拡散を防ぐ。ここ
に、コンタクトホールを形成し、ソース／ドレイン領域
５からのアルミニウム引き出し電極１８をＤＣマグネト
ロンスパッタ法にて形成した。
【００５１】上述の工程により形成された強誘電体膜を
有するキャパシタの白金とロジウムとの合金酸化膜から
なる上部電極とシリコン基板からのアルミニウム引き出
し電極との間に、三角波を印加することにより、図９に
示すヒステリシスループが得られた。なお、この印加し
た三角波は、３Ｖで周波数は７５Ｈｚとした。図９に示
したように、３Ｖで飽和分極値は１４．３μＣ／ｃ
ｍ2、残留分極値は９．０μＣ／ｃｍ2であり、強誘電体
キャパシタとして用いるのに十分な大きさの強誘電性が
得られた。また、ヒステリシスループの対称性がほとん
ど崩れていないことから、上部電極とシリコン基板の間
のコンタクトが十分に取れていることが示される。
有するキャパシタの白金とロジウムとの合金酸化膜から
なる上部電極とシリコン基板からのアルミニウム引き出
し電極との間に、三角波を印加することにより、図９に
示すヒステリシスループが得られた。なお、この印加し
た三角波は、３Ｖで周波数は７５Ｈｚとした。図９に示
したように、３Ｖで飽和分極値は１４．３μＣ／ｃ
ｍ2、残留分極値は９．０μＣ／ｃｍ2であり、強誘電体
キャパシタとして用いるのに十分な大きさの強誘電性が
得られた。また、ヒステリシスループの対称性がほとん
ど崩れていないことから、上部電極とシリコン基板の間
のコンタクトが十分に取れていることが示される。
【００５２】また、強誘電体には分極反転を伴う疲労
も、第１の実施の形態と同様に大幅に改善されることが
わかった。
も、第１の実施の形態と同様に大幅に改善されることが
わかった。
【００５３】尚、本実施の形態においては、強誘電体膜
の成膜法としてＭＯＤ法を用いているが、ＭＯＣＶＤ
法、真空蒸着法、反応性マグネトロンスパッタ法、ゾル
ゲル法等の方法を用いてもよい。また、本実施の形態に
おいては、強誘電体膜として、ＳＢＴ膜を用いている
が、ＰＺＴ、ＰｂＴｉＯ3、（ＰｂxＬａ1-x）ＴｉＯ3、
（ＰｂxＬａ1-x）（ＺｒyＴｉ1-y）Ｏ3、Ｂｉ4Ｔｉ3Ｏ
12、ＢａＴｉＯ3、ＬｉＮｂＯ3、ＬｉＴａＯ3、ＹＭｎ
Ｏ3、Ｓｒ2Ｎｂ2Ｏ7、ＳｒＢｉ2（ＴａxＮｂ1-x）2Ｏ9
等においても、また、高誘電体膜として、（ＢａxＳｒ
1-x）ＴｉＯ3、ＳｒＢｉ4Ｔｉ4Ｏ15等においても、同様
な構造を用いることができる。
の成膜法としてＭＯＤ法を用いているが、ＭＯＣＶＤ
法、真空蒸着法、反応性マグネトロンスパッタ法、ゾル
ゲル法等の方法を用いてもよい。また、本実施の形態に
おいては、強誘電体膜として、ＳＢＴ膜を用いている
が、ＰＺＴ、ＰｂＴｉＯ3、（ＰｂxＬａ1-x）ＴｉＯ3、
（ＰｂxＬａ1-x）（ＺｒyＴｉ1-y）Ｏ3、Ｂｉ4Ｔｉ3Ｏ
12、ＢａＴｉＯ3、ＬｉＮｂＯ3、ＬｉＴａＯ3、ＹＭｎ
Ｏ3、Ｓｒ2Ｎｂ2Ｏ7、ＳｒＢｉ2（ＴａxＮｂ1-x）2Ｏ9
等においても、また、高誘電体膜として、（ＢａxＳｒ
1-x）ＴｉＯ3、ＳｒＢｉ4Ｔｉ4Ｏ15等においても、同様
な構造を用いることができる。
【００５４】また、第１の実施の形態及び第２の実施の
形態において、第３の層間絶縁膜として、プラズマＴＥ
ＯＳ膜とオゾンＴＥＯＳ膜との組み合わせを用いたが、
これらい加えて同ように水素を含みシランを原料とする
ＥＣＲ又はヘリコンなどのプラズマＣＶＤによるシリコ
ン酸化膜やプラズマＳｉＮ膜、ＳＯＧ膜、ＳｉＯＦ膜等
の単層または組み合わせによる積層構造の層間絶縁膜も
用いることができる。
形態において、第３の層間絶縁膜として、プラズマＴＥ
ＯＳ膜とオゾンＴＥＯＳ膜との組み合わせを用いたが、
これらい加えて同ように水素を含みシランを原料とする
ＥＣＲ又はヘリコンなどのプラズマＣＶＤによるシリコ
ン酸化膜やプラズマＳｉＮ膜、ＳＯＧ膜、ＳｉＯＦ膜等
の単層または組み合わせによる積層構造の層間絶縁膜も
用いることができる。
【００５５】
【発明の効果】以上、詳細に説明したように、本発明を
用い、強誘電体膜や高誘電体膜に直接接するように、白
金とロジウムとの合金酸化膜を上部電極として形成する
ことにより、酸化物強誘電体や高誘電体を用いたキャパ
シタ形成後にも、活性化された水素による誘電体の還元
による強誘電体の劣化を引き起こさずに、プラズマＴＥ
ＯＳ膜を層間絶縁膜として用いることができる。
用い、強誘電体膜や高誘電体膜に直接接するように、白
金とロジウムとの合金酸化膜を上部電極として形成する
ことにより、酸化物強誘電体や高誘電体を用いたキャパ
シタ形成後にも、活性化された水素による誘電体の還元
による強誘電体の劣化を引き起こさずに、プラズマＴＥ
ＯＳ膜を層間絶縁膜として用いることができる。
【００５６】また、第３の層間絶縁膜にプラズマＴＥＯ
Ｓ膜を用いることにより、下地の依存性なくＣＶＤ法と
しては均一な膜厚で成膜することができ、段差部を増大
させることがないので、この後の微細加工を容易にする
ことができる。また、上部電極が水素の拡散を防止する
ため、拡散防止の保護膜を形成する必要がなく、さらに
段差を低減することができる。
Ｓ膜を用いることにより、下地の依存性なくＣＶＤ法と
しては均一な膜厚で成膜することができ、段差部を増大
させることがないので、この後の微細加工を容易にする
ことができる。また、上部電極が水素の拡散を防止する
ため、拡散防止の保護膜を形成する必要がなく、さらに
段差を低減することができる。
【００５７】更に、最終的に回復するための水素シンタ
ーを強誘電特性や高誘電特性を劣化させることなしに行
うことができる。また、上部電極、強誘電体又は高誘電
体ともに酸化物で構成されているため、後工程で行われ
る熱処理や経時変化においても、強誘電体又は高誘電体
を構成する各元素や酸素原子などの移動が起こりにく
く、強誘電体の疲労特性や高誘電体の経時的な誘電率の
低下の面でも改善される。
ーを強誘電特性や高誘電特性を劣化させることなしに行
うことができる。また、上部電極、強誘電体又は高誘電
体ともに酸化物で構成されているため、後工程で行われ
る熱処理や経時変化においても、強誘電体又は高誘電体
を構成する各元素や酸素原子などの移動が起こりにく
く、強誘電体の疲労特性や高誘電体の経時的な誘電率の
低下の面でも改善される。
【００５８】また、ＩｒＯ2、ＲｕＯ2、ＲｈＯ2等の酸
化物導電体を上部電極に用いる場合と異なり、上部及び
下部で同じ白金系材料を用いているので、キャパシタへ
の電界の印加方向に関するキャパシタ特性の非対称性も
起こりにくい。
化物導電体を上部電極に用いる場合と異なり、上部及び
下部で同じ白金系材料を用いているので、キャパシタへ
の電界の印加方向に関するキャパシタ特性の非対称性も
起こりにくい。
【図面の簡単な説明】
【図１】本発明の一の実施の形態の半導体装置の断面図
である。
である。
【図２】メタル段差上にオゾンＴＥＯＳ膜を一般条件で
成膜した場合の断面図である。
成膜した場合の断面図である。
【図３】メタル段差上にプラズマＴＥＯＳ膜を一般条件
で成膜した場合の断面図である。
で成膜した場合の断面図である。
【図４】図３のプラズマＴＥＯＳ膜をアルゴンスパッタ
により形状の改善を行った後の断面図である。
により形状の改善を行った後の断面図である。
【図５】本発明の第１の実施の形態で作成した強誘電体
キャパシタの特性を示すヒステリシスループを示す図で
ある。
キャパシタの特性を示すヒステリシスループを示す図で
ある。
【図６】上部電極に白金を用いた場合と、白金とロジウ
ムとの合金酸化物膜を用いた場合のキャパシタの残留分
極値と熱処理温度との関係を示す図である。
ムとの合金酸化物膜を用いた場合のキャパシタの残留分
極値と熱処理温度との関係を示す図である。
【図７】上部電極に白金を用いた場合と、白金とロジウ
ムとの合金酸化物膜を用いた場合のキャパシタの残留分
極値と与えたパルス数の関係を示す図である。
ムとの合金酸化物膜を用いた場合のキャパシタの残留分
極値と与えたパルス数の関係を示す図である。
【図８】本発明の第２の実施の形態の半導体装置の断面
図である。
図である。
【図９】本発明の第２の実施の形態で作成した強誘電体
キャパシタの特性を示すヒステリシスループを示す図で
ある。
キャパシタの特性を示すヒステリシスループを示す図で
ある。
【図１０】従来技術の説明に供する図である。
１ ｎ型シリコン基板 ２ ロコス酸化膜 ３ ゲート酸化膜 ４ ゲート電極 ５ ソース／ドレイン領域 ６ 第１のシリコン酸化膜 ７ ポリシリコンプラグ ８ チタン膜 ９ 窒化チタン膜 １０ 白金下部電極 １１ ＰＺＴ膜 １２ 酸化チタン膜 １３ 第２のシリコン酸化膜 １４ チタン膜 １５ 上部電極 １６ 窒化チタン膜 １７ 第３のシリコン酸化膜 １８ アルミニウムの引き出し電極 １９ タングステンプラグ ２０ 白金とロジウムとの合金膜 ２１ 白金とロジウムとの合金酸化膜 ２２ 白金膜 ２３ ＳＢＴ膜
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０１Ｌ 21/8247 29/788 29/792
Claims (3)
- 【請求項１】 下部電極と上部電極とで、強誘電体膜又
は高誘電体膜を挟み込む強誘電体キャパシタ又は高誘電
体キャパシタを有する半導体メモリ素子において、 上記上部電極の内、上記強誘電体膜又は高誘電体膜表面
と直接接する位置に白金とロジウムとの合金酸化膜が形
成されていることを特徴とする半導体メモリ素子。 - 【請求項２】 上記白金とロジウムとの合金酸化膜中の
白金とロジウムとの合計に対するロジウムの含有率が１
０％以上２０％以下であることを特徴とする、請求項１
記載の半導体メモリ素子。 - 【請求項３】 上記白金とロジウムとの合金酸化膜中の
全元素に対する酸素原子の含有率が１０％以上１７％以
下であることを特徴とする、請求項１又は請求項２記載
の半導体メモリ素子。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20278997A JP3484324B2 (ja) | 1997-07-29 | 1997-07-29 | 半導体メモリ素子 |
| US09/115,244 US6201271B1 (en) | 1997-07-29 | 1998-07-14 | Semiconductor memory device prevented from deterioration due to activated hydrogen |
| KR1019980030260A KR100306198B1 (ko) | 1997-07-29 | 1998-07-28 | 활성 수소에 의한 열화를 방지한 반도체 메모리 소자 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20278997A JP3484324B2 (ja) | 1997-07-29 | 1997-07-29 | 半導体メモリ素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1154713A true JPH1154713A (ja) | 1999-02-26 |
| JP3484324B2 JP3484324B2 (ja) | 2004-01-06 |
Family
ID=16463228
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20278997A Expired - Fee Related JP3484324B2 (ja) | 1997-07-29 | 1997-07-29 | 半導体メモリ素子 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6201271B1 (ja) |
| JP (1) | JP3484324B2 (ja) |
| KR (1) | KR100306198B1 (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001044377A (ja) * | 1999-07-26 | 2001-02-16 | Samsung Electronics Co Ltd | 三重金属配線一つのトランジスター／一つのキャパシタ及びその製造方法 |
| US6297527B1 (en) * | 1999-05-12 | 2001-10-02 | Micron Technology, Inc. | Multilayer electrode for ferroelectric and high dielectric constant capacitors |
| US6441492B1 (en) * | 1999-09-10 | 2002-08-27 | James A. Cunningham | Diffusion barriers for copper interconnect systems |
| KR100358137B1 (ko) * | 1999-12-30 | 2002-10-25 | 주식회사 하이닉스반도체 | 기저 층간절연막으로서 수소확산 방지를 위한 티타늄산화막을 구비하는 강유전체 메모리 소자의 제조 방법 |
| KR100362179B1 (ko) * | 1999-12-30 | 2002-11-23 | 주식회사 하이닉스반도체 | 수소 확산을 방지할 수 있는 산화막 및 티타늄막 이중층을구비하는 반도체 메모리 소자 및 그 제조 방법 |
| US6495412B1 (en) | 1998-09-11 | 2002-12-17 | Fujitsu Limited | Semiconductor device having a ferroelectric capacitor and a fabrication process thereof |
| KR100370235B1 (ko) * | 1999-09-10 | 2003-01-30 | 삼성전자 주식회사 | 캐패시터 보호막을 포함하는 반도체 메모리 소자 및 그제조방법 |
| US6737697B2 (en) | 2000-04-11 | 2004-05-18 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method and system for fabricating the same |
| JP2004303993A (ja) * | 2003-03-31 | 2004-10-28 | Seiko Epson Corp | 半導体装置の製造方法及び半導体装置 |
| JP2008135669A (ja) * | 2006-11-29 | 2008-06-12 | Fujitsu Ltd | 半導体装置及びその製造方法 |
Families Citing this family (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3974697B2 (ja) * | 1997-11-28 | 2007-09-12 | ローム株式会社 | キャパシタおよびその製法 |
| US6271131B1 (en) | 1998-08-26 | 2001-08-07 | Micron Technology, Inc. | Methods for forming rhodium-containing layers such as platinum-rhodium barrier layers |
| US6239028B1 (en) * | 1998-09-03 | 2001-05-29 | Micron Technology, Inc. | Methods for forming iridium-containing films on substrates |
| JP2000315778A (ja) * | 1999-04-30 | 2000-11-14 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
| JP2000349257A (ja) * | 1999-06-07 | 2000-12-15 | Nec Corp | 薄膜キャパシタ及びその製造方法 |
| KR100308131B1 (ko) * | 1999-10-01 | 2001-11-02 | 김영환 | 반도체 소자의 커패시터 제조 방법 |
| US6964873B2 (en) * | 1999-10-29 | 2005-11-15 | Fujitsu Limited | Semiconductor device having a ferroelectric capacitor and a fabrication process thereof |
| KR100362189B1 (ko) * | 1999-12-30 | 2002-11-23 | 주식회사 하이닉스반도체 | 수소 확산을 방지할 수 있는 산화막 및 티타늄막 이중층을구비하는 반도체 메모리 소자 및 그 제조 방법 |
| US6597028B2 (en) * | 2000-06-26 | 2003-07-22 | Ramtron International Corporation | Capacitively coupled ferroelectric random access memory cell and a method for manufacturing the same |
| US6455370B1 (en) * | 2000-08-16 | 2002-09-24 | Micron Technology, Inc. | Method of patterning noble metals for semiconductor devices by electropolishing |
| US6660631B1 (en) * | 2000-08-31 | 2003-12-09 | Micron Technology, Inc. | Devices containing platinum-iridium films and methods of preparing such films and devices |
| WO2002081770A2 (en) * | 2000-11-22 | 2002-10-17 | Massachusetts Institute Of Technology | Room temperature luminescent erbium oxide thin films for photonics |
| KR100420117B1 (ko) * | 2001-03-12 | 2004-03-02 | 삼성전자주식회사 | 수소 확산방지막을 포함하는 반도체 장치 및 그 제조 방법 |
| KR100407575B1 (ko) * | 2001-04-18 | 2003-12-01 | 삼성전자주식회사 | 강유전체 메모리 장치 및 그 형성 방법 |
| JP2002368200A (ja) * | 2001-06-08 | 2002-12-20 | Sony Corp | 半導体記憶装置 |
| KR100423906B1 (ko) * | 2001-08-08 | 2004-03-22 | 삼성전자주식회사 | 강유전성 메모리 장치 및 그 제조방법 |
| US6576538B2 (en) * | 2001-08-30 | 2003-06-10 | Micron Technology, Inc. | Technique for high efficiency metalorganic chemical vapor deposition |
| US6918960B2 (en) * | 2001-11-28 | 2005-07-19 | Micron Technology, Inc. | CVD of PtRh with good adhesion and morphology |
| JP4090766B2 (ja) * | 2002-03-19 | 2008-05-28 | 富士通株式会社 | 半導体装置の製造方法 |
| JP2004039699A (ja) * | 2002-06-28 | 2004-02-05 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| US7097921B2 (en) * | 2003-05-29 | 2006-08-29 | Macronix International Co., Ltd. | Sandwich arc structure for preventing metal to contact from shifting |
| JP4434809B2 (ja) * | 2004-03-29 | 2010-03-17 | 三洋電機株式会社 | 半導体装置の製造方法 |
| JP2006041182A (ja) * | 2004-07-27 | 2006-02-09 | Oki Electric Ind Co Ltd | 半導体装置、及びその製造方法 |
| US8730647B2 (en) * | 2008-02-07 | 2014-05-20 | Ibiden Co., Ltd. | Printed wiring board with capacitor |
| JP7080579B2 (ja) * | 2016-12-02 | 2022-06-06 | 凸版印刷株式会社 | 電子部品製造方法 |
| US10861929B2 (en) * | 2018-06-27 | 2020-12-08 | Taiwan Semiconductor Manufacturing Co., Ltd. | Electronic device including a capacitor |
Family Cites Families (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5005102A (en) | 1989-06-20 | 1991-04-02 | Ramtron Corporation | Multilayer electrodes for integrated circuit capacitors |
| US5003428A (en) | 1989-07-17 | 1991-03-26 | National Semiconductor Corporation | Electrodes for ceramic oxide capacitors |
| EP0415751B1 (en) | 1989-08-30 | 1995-03-15 | Nec Corporation | Thin film capacitor and manufacturing method thereof |
| US5142437A (en) | 1991-06-13 | 1992-08-25 | Ramtron Corporation | Conducting electrode layers for ferroelectric capacitors in integrated circuits and method |
| US5185689A (en) | 1992-04-29 | 1993-02-09 | Motorola Inc. | Capacitor having a ruthenate electrode and method of formation |
| JPH05343251A (ja) | 1992-06-11 | 1993-12-24 | Seiko Epson Corp | 誘電体装置 |
| US5335138A (en) | 1993-02-12 | 1994-08-02 | Micron Semiconductor, Inc. | High dielectric constant capacitor and method of manufacture |
| JP2874512B2 (ja) | 1993-05-13 | 1999-03-24 | 日本電気株式会社 | 薄膜キャパシタ及びその製造方法 |
| US5407855A (en) | 1993-06-07 | 1995-04-18 | Motorola, Inc. | Process for forming a semiconductor device having a reducing/oxidizing conductive material |
| JPH0794600A (ja) | 1993-06-29 | 1995-04-07 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| EP0738009B1 (en) * | 1993-08-05 | 2003-05-07 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device having capacitor |
| JPH0794680A (ja) | 1993-09-22 | 1995-04-07 | Fujitsu Ltd | 半導体装置の製造方法 |
| JP3247023B2 (ja) | 1994-01-13 | 2002-01-15 | ローム株式会社 | 誘電体キャパシタ、不揮発性メモリおよびその製造方法 |
| US5566045A (en) * | 1994-08-01 | 1996-10-15 | Texas Instruments, Inc. | High-dielectric-constant material electrodes comprising thin platinum layers |
| US5622893A (en) | 1994-08-01 | 1997-04-22 | Texas Instruments Incorporated | Method of forming conductive noble-metal-insulator-alloy barrier layer for high-dielectric-constant material electrodes |
| US5555486A (en) | 1994-12-29 | 1996-09-10 | North Carolina State University | Hybrid metal/metal oxide electrodes for ferroelectric capacitors |
| JPH08274270A (ja) | 1995-03-30 | 1996-10-18 | Toshiba Corp | 電子部品 |
| JPH08316430A (ja) | 1995-05-15 | 1996-11-29 | Mitsubishi Electric Corp | 半導体メモリとその製造方法、スタックドキャパシタ |
| JPH0945872A (ja) | 1995-07-28 | 1997-02-14 | Olympus Optical Co Ltd | 誘電体薄膜素子 |
| KR100200299B1 (ko) | 1995-11-30 | 1999-06-15 | 김영환 | 반도체 소자 캐패시터 형성방법 |
| JPH09162372A (ja) | 1995-12-13 | 1997-06-20 | Ricoh Co Ltd | 電極材料及びこれを用いた容量素子 |
| US5633781A (en) | 1995-12-22 | 1997-05-27 | International Business Machines Corporation | Isolated sidewall capacitor having a compound plate electrode |
| JP3587004B2 (ja) * | 1996-11-05 | 2004-11-10 | ソニー株式会社 | 半導体メモリセルのキャパシタ構造及びその作製方法 |
| US5790366A (en) * | 1996-12-06 | 1998-08-04 | Sharp Kabushiki Kaisha | High temperature electrode-barriers for ferroelectric and other capacitor structures |
-
1997
- 1997-07-29 JP JP20278997A patent/JP3484324B2/ja not_active Expired - Fee Related
-
1998
- 1998-07-14 US US09/115,244 patent/US6201271B1/en not_active Expired - Fee Related
- 1998-07-28 KR KR1019980030260A patent/KR100306198B1/ko not_active Expired - Fee Related
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6495412B1 (en) | 1998-09-11 | 2002-12-17 | Fujitsu Limited | Semiconductor device having a ferroelectric capacitor and a fabrication process thereof |
| US6297527B1 (en) * | 1999-05-12 | 2001-10-02 | Micron Technology, Inc. | Multilayer electrode for ferroelectric and high dielectric constant capacitors |
| JP2001044377A (ja) * | 1999-07-26 | 2001-02-16 | Samsung Electronics Co Ltd | 三重金属配線一つのトランジスター／一つのキャパシタ及びその製造方法 |
| US6441492B1 (en) * | 1999-09-10 | 2002-08-27 | James A. Cunningham | Diffusion barriers for copper interconnect systems |
| KR100370235B1 (ko) * | 1999-09-10 | 2003-01-30 | 삼성전자 주식회사 | 캐패시터 보호막을 포함하는 반도체 메모리 소자 및 그제조방법 |
| KR100358137B1 (ko) * | 1999-12-30 | 2002-10-25 | 주식회사 하이닉스반도체 | 기저 층간절연막으로서 수소확산 방지를 위한 티타늄산화막을 구비하는 강유전체 메모리 소자의 제조 방법 |
| KR100362179B1 (ko) * | 1999-12-30 | 2002-11-23 | 주식회사 하이닉스반도체 | 수소 확산을 방지할 수 있는 산화막 및 티타늄막 이중층을구비하는 반도체 메모리 소자 및 그 제조 방법 |
| US6737697B2 (en) | 2000-04-11 | 2004-05-18 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method and system for fabricating the same |
| US6939725B2 (en) | 2000-04-11 | 2005-09-06 | Matsushita Electric Industrial Co., Ltd. | Method of fabricating semiconductor device with capacitor covered by a TEOS-03 film |
| JP2004303993A (ja) * | 2003-03-31 | 2004-10-28 | Seiko Epson Corp | 半導体装置の製造方法及び半導体装置 |
| JP2008135669A (ja) * | 2006-11-29 | 2008-06-12 | Fujitsu Ltd | 半導体装置及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6201271B1 (en) | 2001-03-13 |
| JP3484324B2 (ja) | 2004-01-06 |
| KR19990014221A (ko) | 1999-02-25 |
| KR100306198B1 (ko) | 2001-12-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3484324B2 (ja) | 半導体メモリ素子 | |
| JP3319994B2 (ja) | 半導体記憶素子 | |
| JP3452763B2 (ja) | 半導体記憶装置および半導体記憶装置の製造方法 | |
| KR100729231B1 (ko) | 강유전체 구조물, 강유전체 구조물의 형성 방법, 강유전체구조물을 구비하는 반도체 장치 및 그 제조 방법 | |
| JPH09260600A (ja) | 半導体メモリ素子の製造方法 | |
| JPH1154721A (ja) | 半導体装置の製造方法および製造装置 | |
| US9129853B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP3581114B2 (ja) | 拡散防止膜およびその製造方法および半導体記憶素子およびその製造方法 | |
| US6352898B2 (en) | Method of manufacturing a semiconductor memory device incorporating a capacitor therein | |
| JPH11111930A (ja) | 半導体記憶素子の製造方法 | |
| JP3419665B2 (ja) | 半導体装置の製造方法 | |
| JP4445091B2 (ja) | 強誘電体記憶素子 | |
| JPH11307736A (ja) | 半導体メモリ素子の製造方法 | |
| JP2003218325A (ja) | 強誘電体膜形成方法及び半導体装置製造方法 | |
| JP2004023086A (ja) | 半導体装置の製造方法 | |
| JP2003224207A (ja) | 半導体装置およびその製造方法 | |
| JPH11233734A (ja) | 半導体メモリ素子及びその製造方法 | |
| US20070212796A1 (en) | Method for manufacturing ferroelectric memory device and ferroelectric memory device | |
| JP3127086B2 (ja) | 半導体メモリ素子 | |
| JPH1012751A (ja) | 強誘電体記憶素子 | |
| JP2000349246A (ja) | 誘電体素子 | |
| JPH11186510A (ja) | 強誘電体キャパシタの形成方法及び不揮発性半導体記憶素子の製造方法 | |
| KR100384847B1 (ko) | 캐패시터의 제조 방법 | |
| JP2003243628A (ja) | 強誘電体薄膜、強誘電体キャパシタ、及び強誘電体メモリ素子の製造方法 | |
| JP2003197772A (ja) | キャパシタ、半導体記憶装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071017 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081017 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081017 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091017 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |