JP3419665B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3419665B2 JP3419665B2 JP29450297A JP29450297A JP3419665B2 JP 3419665 B2 JP3419665 B2 JP 3419665B2 JP 29450297 A JP29450297 A JP 29450297A JP 29450297 A JP29450297 A JP 29450297A JP 3419665 B2 JP3419665 B2 JP 3419665B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- thin film
- oxygen
- oxide dielectric
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H10P14/6314—
-
- H10P14/6522—
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
- H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/60—Capacitors
- H10D1/68—Capacitors having no potential barriers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/60—Capacitors
- H10D1/68—Capacitors having no potential barriers
- H10D1/692—Electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/60—Capacitors
- H10D1/68—Capacitors having no potential barriers
- H10D1/692—Electrodes
- H10D1/694—Electrodes comprising noble metals or noble metal oxides
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/60—Capacitors
- H10D1/68—Capacitors having no potential barriers
- H10D1/692—Electrodes
- H10D1/696—Electrodes comprising multiple layers, e.g. comprising a barrier layer and a metal layer
-
- H10P14/6544—
-
- H10P14/69392—
-
- H10P14/69393—
-
- H10P14/69394—
-
- H10P14/69395—
-
- H10P14/69398—
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
-
- H10W20/065—
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】この発明は、半導体装置のキ
ャパシタを製造する方法に関するものである。
ャパシタを製造する方法に関するものである。
【０００２】
【従来の技術】従来より、半導体装置内にキャパシタを
作り込む方法として、ポリシリコン、金属層或いは酸化
物導電体層等からなる下部電極上に、酸化タンタルやチ
タン酸バリウムストロンチウム等の酸化膜によって誘電
体膜を形成し、さらにルテニウムやイリジウム等からな
る上部電極を形成する方法が知られている。
作り込む方法として、ポリシリコン、金属層或いは酸化
物導電体層等からなる下部電極上に、酸化タンタルやチ
タン酸バリウムストロンチウム等の酸化膜によって誘電
体膜を形成し、さらにルテニウムやイリジウム等からな
る上部電極を形成する方法が知られている。
【０００３】また、このようなキャパシタを製造する際
には、誘電体膜の形成後に、酸素、活性酸素或いはオゾ
ン中で、加熱処理を行う場合がある。これは、この誘電
体膜を結晶化して誘電率を向上させたり、酸素欠損を補
償してリーク電流の低減を図ったりするためである（例
えば特開平９−８２９１５号公報参照）。
には、誘電体膜の形成後に、酸素、活性酸素或いはオゾ
ン中で、加熱処理を行う場合がある。これは、この誘電
体膜を結晶化して誘電率を向上させたり、酸素欠損を補
償してリーク電流の低減を図ったりするためである（例
えば特開平９−８２９１５号公報参照）。
【０００４】
【発明が解決しようとする課題】図１６は、従来のキャ
パシタの一構造例を示す断面図である。
パシタの一構造例を示す断面図である。
【０００５】同図に示したように、シリコンウェハ１６
０１の表面には、素子分離膜としての酸化シリコン膜１
６０２と、ＭＯＳトランジスタ等の一部を構成する拡散
層１６０３とが形成された後、層間絶縁膜１６０４が形
成される。次に、この層間絶縁膜１６０４にコンタクト
ホール１６０５を形成した後、下部電極１６０６として
の層間配線部１６０６ａおよび導電層１６０６ｂをポリ
シリコン等で形成する。続いて、全面に酸化タンタル膜
等の誘電体膜１６０７を形成した後、上述したように、
酸素、活性酸素或いはオゾン中で加熱処理を行う。そし
て、誘電体膜１６０７の全面に、ルテニウム膜或いはイ
リジウム膜等の上部電極１６０８を形成して、キャパシ
タを完成する。
０１の表面には、素子分離膜としての酸化シリコン膜１
６０２と、ＭＯＳトランジスタ等の一部を構成する拡散
層１６０３とが形成された後、層間絶縁膜１６０４が形
成される。次に、この層間絶縁膜１６０４にコンタクト
ホール１６０５を形成した後、下部電極１６０６として
の層間配線部１６０６ａおよび導電層１６０６ｂをポリ
シリコン等で形成する。続いて、全面に酸化タンタル膜
等の誘電体膜１６０７を形成した後、上述したように、
酸素、活性酸素或いはオゾン中で加熱処理を行う。そし
て、誘電体膜１６０７の全面に、ルテニウム膜或いはイ
リジウム膜等の上部電極１６０８を形成して、キャパシ
タを完成する。
【０００６】しかしながら、図１６に示したような従来
のキャパシタには、以下のような欠点があった。
のキャパシタには、以下のような欠点があった。
【０００７】上述のように、従来は、誘電体膜１６０７
の形成後に、酸素等の雰囲気中で加熱処理を行うことと
していたので、層間配線部１６０６ａと導電層１６０６
ｂとの境界面近傍で酸化シリコン層１６０６ｃが形成さ
れてしまう場合がある。この場合には、上述のキャパシ
タに加えて、層間配線部１６０６ａ、酸化シリコン層１
６０６ｃおよび導電層１６０６ｂからなるキャパシタも
形成され、従って、半導体装置内に直列接続された二個
のキャパシタが存在することになる。このため、かかる
半導体装置に形成されるキャパシタ全体としての誘電率
は、設計値よりも小さくなってしまう。
の形成後に、酸素等の雰囲気中で加熱処理を行うことと
していたので、層間配線部１６０６ａと導電層１６０６
ｂとの境界面近傍で酸化シリコン層１６０６ｃが形成さ
れてしまう場合がある。この場合には、上述のキャパシ
タに加えて、層間配線部１６０６ａ、酸化シリコン層１
６０６ｃおよび導電層１６０６ｂからなるキャパシタも
形成され、従って、半導体装置内に直列接続された二個
のキャパシタが存在することになる。このため、かかる
半導体装置に形成されるキャパシタ全体としての誘電率
は、設計値よりも小さくなってしまう。
【０００８】また、上述の加熱処理において、導電層１
６０６ｂが酸化して表面の凹凸が増大することにより、
完成後のキャパシタのリーク電流が増加してしまう場合
もある。
６０６ｂが酸化して表面の凹凸が増大することにより、
完成後のキャパシタのリーク電流が増加してしまう場合
もある。
【０００９】これとは逆に、加熱処理時に誘電体膜１６
０７中の酸素が放出されて酸素欠損が発生し、これによ
ってキャパシタのリーク電流が増加する場合もある。
０７中の酸素が放出されて酸素欠損が発生し、これによ
ってキャパシタのリーク電流が増加する場合もある。
【００１０】さらに、上述の導電層１６０６ｂを他の材
料（金属や酸化物導電体層）で形成する場合には、この
導電層１６０６ｂと層間配線部１６０６ａとの間にバリ
ア層（図示せず）を形成することがあるが、かかる場合
に上述のような加熱処理を行うと、このバリア層が酸化
して導電層１６０６ｂと層間配線部１６０６ａとの間に
キャパシタを形成してしまうおそれがあり、この場合も
キャパシタ全体としての誘電率が低下する。
料（金属や酸化物導電体層）で形成する場合には、この
導電層１６０６ｂと層間配線部１６０６ａとの間にバリ
ア層（図示せず）を形成することがあるが、かかる場合
に上述のような加熱処理を行うと、このバリア層が酸化
して導電層１６０６ｂと層間配線部１６０６ａとの間に
キャパシタを形成してしまうおそれがあり、この場合も
キャパシタ全体としての誘電率が低下する。
【００１１】これらの欠点は、いずれも、半導体装置の
歩留まりを低下させて製造コストを上昇させる原因とな
るものである。
歩留まりを低下させて製造コストを上昇させる原因とな
るものである。
【００１２】このような理由により、半導体装置の製造
段階での加熱処理に起因する歩留まりの低下を防止する
技術が嘱望されていた。
段階での加熱処理に起因する歩留まりの低下を防止する
技術が嘱望されていた。
【００１３】
【課題を解決するための手段】（１）第１の発明は、半
導体基板上に形成された下部電極と、この下部電極を覆
うように形成された酸化誘電体膜と、この酸化誘電体膜
上に形成された上部電極とを備えたキャパシタを有する
半導体装置の製造方法に関する。そして、酸化誘電体膜
を形成するための被酸化物質を含有する酸化誘電体膜形
成用薄膜とこの酸化誘電体膜形成用薄膜に酸素を供給す
るための酸素供給用薄膜とを少なくとも有する積層構造
を形成する第１工程と、積層構造を酸素を含まない雰囲
気中で加熱処理することによって酸素供給用薄膜から酸
化誘電体膜形成用薄膜に酸素を供給する第２工程とを備
え、第１工程が被酸化物質を窒化してなる酸化誘電体膜
形成用薄膜とこの酸化誘電体膜形成用薄膜中の被酸化物
質に酸素を供給するための酸素供給用酸化膜とを少なく
とも有する積層構造を形成する工程であり、且つ、第２
工程が積層構造を酸素を含まない雰囲気中で加熱処理す
ることによって被酸化物質を酸化して酸化誘電体膜を形
成する工程である。
導体基板上に形成された下部電極と、この下部電極を覆
うように形成された酸化誘電体膜と、この酸化誘電体膜
上に形成された上部電極とを備えたキャパシタを有する
半導体装置の製造方法に関する。そして、酸化誘電体膜
を形成するための被酸化物質を含有する酸化誘電体膜形
成用薄膜とこの酸化誘電体膜形成用薄膜に酸素を供給す
るための酸素供給用薄膜とを少なくとも有する積層構造
を形成する第１工程と、積層構造を酸素を含まない雰囲
気中で加熱処理することによって酸素供給用薄膜から酸
化誘電体膜形成用薄膜に酸素を供給する第２工程とを備
え、第１工程が被酸化物質を窒化してなる酸化誘電体膜
形成用薄膜とこの酸化誘電体膜形成用薄膜中の被酸化物
質に酸素を供給するための酸素供給用酸化膜とを少なく
とも有する積層構造を形成する工程であり、且つ、第２
工程が積層構造を酸素を含まない雰囲気中で加熱処理す
ることによって被酸化物質を酸化して酸化誘電体膜を形
成する工程である。
【００１４】これにより、酸素を含まない雰囲気中での
加熱処理によって酸化誘電体膜形成用薄膜を酸化させる
ことができるので、この酸化誘電体膜形成用薄膜以外の
部分の酸化を防止することができる。
加熱処理によって酸化誘電体膜形成用薄膜を酸化させる
ことができるので、この酸化誘電体膜形成用薄膜以外の
部分の酸化を防止することができる。
【００１５】（２）第２の発明は、半導体基板上に形成
された下部電極と、この下部電極を覆うように形成され
た酸化誘電体膜と、この酸化誘電体膜上に形成された上
部電極とを備えたキャパシタを有する半導体装置の製造
方法に関する。そして、酸化誘電体膜を形成するための
被酸化物質を含有する酸化誘電体膜形成用薄膜とこの酸
化誘電体膜形成用薄膜に酸素を供給するための酸素供給
用薄膜とを少なくとも有する積層構造を形成する第１工
程と、積層構造を酸素を含まない雰囲気中で加熱処理す
ることによって酸素供給用薄膜から酸化誘電体膜形成用
薄膜に酸素を供給する第２工程とを備え、且つ、下部電
極が貫通孔内に形成された層間配線部とこの層間配線部
上に形成されたバリア層と、圧縮応力が印加されるよう
にバリア層上に形成された金属薄膜とこの金属薄膜上に
形成された酸素供給用薄膜とを有する。
された下部電極と、この下部電極を覆うように形成され
た酸化誘電体膜と、この酸化誘電体膜上に形成された上
部電極とを備えたキャパシタを有する半導体装置の製造
方法に関する。そして、酸化誘電体膜を形成するための
被酸化物質を含有する酸化誘電体膜形成用薄膜とこの酸
化誘電体膜形成用薄膜に酸素を供給するための酸素供給
用薄膜とを少なくとも有する積層構造を形成する第１工
程と、積層構造を酸素を含まない雰囲気中で加熱処理す
ることによって酸素供給用薄膜から酸化誘電体膜形成用
薄膜に酸素を供給する第２工程とを備え、且つ、下部電
極が貫通孔内に形成された層間配線部とこの層間配線部
上に形成されたバリア層と、圧縮応力が印加されるよう
にバリア層上に形成された金属薄膜とこの金属薄膜上に
形成された酸素供給用薄膜とを有する。
【００１６】このような構成によれば、圧縮応力が印加
されるように金属薄膜を形成したので、この金属薄膜を
酸素が透過し難く、したがって、バリア層および層間配
線部が酸化し難くなる。
されるように金属薄膜を形成したので、この金属薄膜を
酸素が透過し難く、したがって、バリア層および層間配
線部が酸化し難くなる。
【００１７】（３）第３の発明は、半導体基板上に形成
された下部電極と、この下部電極を覆うように形成され
た酸化誘電体膜と、この酸化誘電体膜上に形成された上
部電極とを備えたキャパシタを有する半導体装置の製造
方法に関する。そして、酸化誘電体膜を形成するための
被酸化物質を含有する酸化誘電体膜形成用薄膜とこの酸
化誘電体膜形成用薄膜に酸素を供給するための酸素供給
用薄膜とを少なくとも有する積層構造を形成する第１工
程と、積層構造を酸素を含まない雰囲気中で加熱処理す
ることによって酸素供給用薄膜から酸化誘電体膜形成用
薄膜に酸素を供給する第２工程とを備え、且つ、下部電
極が貫通孔内に形成された層間配線部とこの層間配線部
上に形成されたバリア層と圧縮応力が印加されるように
バリア層上に形成された第１の金属薄膜とこの第１の金
属薄膜上に形成された酸素供給用薄膜と引っ張り応力が
印加されるようにこの酸素供給用薄膜上に形成された第
２の金属薄膜を有する。
された下部電極と、この下部電極を覆うように形成され
た酸化誘電体膜と、この酸化誘電体膜上に形成された上
部電極とを備えたキャパシタを有する半導体装置の製造
方法に関する。そして、酸化誘電体膜を形成するための
被酸化物質を含有する酸化誘電体膜形成用薄膜とこの酸
化誘電体膜形成用薄膜に酸素を供給するための酸素供給
用薄膜とを少なくとも有する積層構造を形成する第１工
程と、積層構造を酸素を含まない雰囲気中で加熱処理す
ることによって酸素供給用薄膜から酸化誘電体膜形成用
薄膜に酸素を供給する第２工程とを備え、且つ、下部電
極が貫通孔内に形成された層間配線部とこの層間配線部
上に形成されたバリア層と圧縮応力が印加されるように
バリア層上に形成された第１の金属薄膜とこの第１の金
属薄膜上に形成された酸素供給用薄膜と引っ張り応力が
印加されるようにこの酸素供給用薄膜上に形成された第
２の金属薄膜を有する。
【００１８】このような構成によれば、圧縮応力が印加
されるように第１の金属薄膜を形成したのでバリア層お
よび層間配線部を酸化し難くすることができ、且つ、引
っ張り応力が印加されるように第２の金属薄膜を形成し
たので酸素供給用薄膜から酸化誘電体膜形成用薄膜に供
給される酸素を活性化することができる。
されるように第１の金属薄膜を形成したのでバリア層お
よび層間配線部を酸化し難くすることができ、且つ、引
っ張り応力が印加されるように第２の金属薄膜を形成し
たので酸素供給用薄膜から酸化誘電体膜形成用薄膜に供
給される酸素を活性化することができる。
【００１９】（４）第４の発明は、半導体基板上に形成
された下部電極と、この下部電極を覆うように形成され
た酸化誘電体膜と、この酸化誘電体膜上に形成された上
部電極とを備えたキャパシタを有する半導体装置の製造
方法に関する。そして、酸化誘電体膜を形成するための
被酸化物質を含有する酸化誘電体膜形成用薄膜とこの酸
化誘電体膜形成用薄膜に酸素を供給するための酸素供給
用薄膜とを少なくとも有する積層構造を形成する第１工
程と、積層構造を酸素を含まない雰囲気中で加熱処理す
ることによって酸素供給用薄膜から酸化誘電体膜形成用
薄膜に酸素を供給する第２工程とを備え、且つ、下部電
極が貫通孔内に形成された層間配線部とこの層間配線部
上に形成されたバリア層と圧縮応力が印加されるように
バリア層上に形成された第３の金属薄膜とこの第３の金
属薄膜上に形成された第１の酸素供給用薄膜とを備え、
上部電極が酸化誘電体膜形成用薄膜上に形成された第２
の酸素供給用薄膜と圧縮応力が印加されるように第２の
酸素供給用薄膜上に形成された第４の金属薄膜とを備え
る。このような構成によれば、圧縮応力が印加されるよ
うに第３の金属薄膜を形成したのでバリア層および層間
配線部を酸化し難くすることができ、且つ、圧縮応力が
印加されるように第４の金属薄膜を形成したので素子外
に発散する酸素量を減らして酸化誘電体膜形成用薄膜の
形成に寄与する酸素量を増加させることができる。
された下部電極と、この下部電極を覆うように形成され
た酸化誘電体膜と、この酸化誘電体膜上に形成された上
部電極とを備えたキャパシタを有する半導体装置の製造
方法に関する。そして、酸化誘電体膜を形成するための
被酸化物質を含有する酸化誘電体膜形成用薄膜とこの酸
化誘電体膜形成用薄膜に酸素を供給するための酸素供給
用薄膜とを少なくとも有する積層構造を形成する第１工
程と、積層構造を酸素を含まない雰囲気中で加熱処理す
ることによって酸素供給用薄膜から酸化誘電体膜形成用
薄膜に酸素を供給する第２工程とを備え、且つ、下部電
極が貫通孔内に形成された層間配線部とこの層間配線部
上に形成されたバリア層と圧縮応力が印加されるように
バリア層上に形成された第３の金属薄膜とこの第３の金
属薄膜上に形成された第１の酸素供給用薄膜とを備え、
上部電極が酸化誘電体膜形成用薄膜上に形成された第２
の酸素供給用薄膜と圧縮応力が印加されるように第２の
酸素供給用薄膜上に形成された第４の金属薄膜とを備え
る。このような構成によれば、圧縮応力が印加されるよ
うに第３の金属薄膜を形成したのでバリア層および層間
配線部を酸化し難くすることができ、且つ、圧縮応力が
印加されるように第４の金属薄膜を形成したので素子外
に発散する酸素量を減らして酸化誘電体膜形成用薄膜の
形成に寄与する酸素量を増加させることができる。
【００２０】
【発明の実施の形態】以下、この発明の実施の形態につ
いて、図面を用いて説明する。なお、図中、各構成成分
の大きさ、形状および配置関係は、この発明が理解でき
る程度に概略的に示してあるにすぎず、また、以下に説
明する数値的条件は単なる例示にすぎないことを理解さ
れたい。
いて、図面を用いて説明する。なお、図中、各構成成分
の大きさ、形状および配置関係は、この発明が理解でき
る程度に概略的に示してあるにすぎず、また、以下に説
明する数値的条件は単なる例示にすぎないことを理解さ
れたい。
【００２１】第１の実施の形態
まず、この発明の第１の実施の形態に係る半導体装置の
製造方法について、図１および図２を用いて説明する。
製造方法について、図１および図２を用いて説明する。
【００２２】図１は、この実施の形態に係る半導体装置
の製造方法を説明するための断面工程図である。
の製造方法を説明するための断面工程図である。
【００２３】まず、従来と同様にして、シリコンウェ
ハ１０１の表面に、素子分離膜としてのＳｉＯ2 膜１０
２と、ＭＯＳトランジスタ等の一部を構成する拡散層１
０３とを形成する。
ハ１０１の表面に、素子分離膜としてのＳｉＯ2 膜１０
２と、ＭＯＳトランジスタ等の一部を構成する拡散層１
０３とを形成する。
【００２４】次に、シリコンウェハ１０１の全面に、
例えばＣＶＤ(Chemical Vapor Deposition )法等によ
り、例えば厚さ７００〜１０００ｎｍの層間絶縁膜１０
４を形成する。
例えばＣＶＤ(Chemical Vapor Deposition )法等によ
り、例えば厚さ７００〜１０００ｎｍの層間絶縁膜１０
４を形成する。
【００２５】続いて、この層間絶縁膜１０４に、通常
のフォトリソグラフィー技術等を用いて、コンタクトホ
ール１０５を形成する。
のフォトリソグラフィー技術等を用いて、コンタクトホ
ール１０５を形成する。
【００２６】そして、例えばスパッタリング法を用い
て、全面に例えば厚さ２０〜１００ｎｍのポリシリコン
を堆積した後、通常のフォトリソグラフィー技術等を用
いてパターニングすることにより、層間配線部１０６ａ
と導電層１０６ｂとからなる下部電極１０６を形成する
（図１（Ａ）参照）。
て、全面に例えば厚さ２０〜１００ｎｍのポリシリコン
を堆積した後、通常のフォトリソグラフィー技術等を用
いてパターニングすることにより、層間配線部１０６ａ
と導電層１０６ｂとからなる下部電極１０６を形成する
（図１（Ａ）参照）。
【００２７】さらに、スパッタリング法またはＣＶＤ
法等を用いて、全面に例えば厚さ１０〜１００ｎｍのＴ
ｉＮ膜１０７を、酸化誘電体膜形成用薄膜として形成す
る。
法等を用いて、全面に例えば厚さ１０〜１００ｎｍのＴ
ｉＮ膜１０７を、酸化誘電体膜形成用薄膜として形成す
る。
【００２８】次に、このＴｉＮ膜１０７の全面に、ス
パッタリング法またはＣＶＤ法等を用いて、例えば厚さ
が５０〜２００ｎｍのＲｕＯ2 膜１０８を、酸素供給用
薄膜として形成する（図１（Ｂ）参照）。
パッタリング法またはＣＶＤ法等を用いて、例えば厚さ
が５０〜２００ｎｍのＲｕＯ2 膜１０８を、酸素供給用
薄膜として形成する（図１（Ｂ）参照）。
【００２９】最後に、酸素を含まない雰囲気中（例え
ばＮ2 、Ｈｅ、Ａｒ、Ｘｅ等の雰囲気中）で、急速加熱
法（ＲＴＡ）等を用い、例えば６００℃の加熱処理を例
えば３分間行う。これにより、ＲｕＯ2 膜１０８内の酸
素をＴｉＮ膜１０７に供給して、酸化誘電体膜としての
ＴｉＯ2 膜１０９を得ることができる（図１（Ｃ）参
照）。このとき、ＲｕＯ2 膜１０８は、酸素が奪われて
Ｒｕ膜１１０となり、また、完成後のキャパシタにおい
ては上部電極として使用される。
ばＮ2 、Ｈｅ、Ａｒ、Ｘｅ等の雰囲気中）で、急速加熱
法（ＲＴＡ）等を用い、例えば６００℃の加熱処理を例
えば３分間行う。これにより、ＲｕＯ2 膜１０８内の酸
素をＴｉＮ膜１０７に供給して、酸化誘電体膜としての
ＴｉＯ2 膜１０９を得ることができる（図１（Ｃ）参
照）。このとき、ＲｕＯ2 膜１０８は、酸素が奪われて
Ｒｕ膜１１０となり、また、完成後のキャパシタにおい
ては上部電極として使用される。
【００３０】図２は、この実施の形態に係るキャパシタ
の組成を分析したＸ線回折パターンを示す図である。ま
た、同図において、縦軸はＸ線の反射強度（規格値）
を、横軸はブラッグ角２θを、それぞれ示している。
の組成を分析したＸ線回折パターンを示す図である。ま
た、同図において、縦軸はＸ線の反射強度（規格値）
を、横軸はブラッグ角２θを、それぞれ示している。
【００３１】同図に符号ａで示したように、上述の加熱
処理（工程）を行う前は、ＴｉＮおよびＲｕＯ2 の回
折ピークが検出された。これに対して、加熱処理後は、
符号ｂで示したように、ＴｉＯ2 およびＲｕの回折ピー
クが検出された。このことから、上述の加熱処理によっ
て、ＴｉＮ膜１０７はＴｉＯ2 膜１０９に、ＲｕＯ2膜
１０８はＲｕ膜１１０に、それぞれ変化したことが確認
できた。
処理（工程）を行う前は、ＴｉＮおよびＲｕＯ2 の回
折ピークが検出された。これに対して、加熱処理後は、
符号ｂで示したように、ＴｉＯ2 およびＲｕの回折ピー
クが検出された。このことから、上述の加熱処理によっ
て、ＴｉＮ膜１０７はＴｉＯ2 膜１０９に、ＲｕＯ2膜
１０８はＲｕ膜１１０に、それぞれ変化したことが確認
できた。
【００３２】このように、この実施の形態に係る半導体
装置の製造方法によれば、酸素を含まない雰囲気中での
加熱処理によって、ＴｉＯ2 膜１０９を形成することが
できる。従って、下部電極１０６を形成するポリシリコ
ンの酸化を抑制することができる。
装置の製造方法によれば、酸素を含まない雰囲気中での
加熱処理によって、ＴｉＯ2 膜１０９を形成することが
できる。従って、下部電極１０６を形成するポリシリコ
ンの酸化を抑制することができる。
【００３３】このため、この実施の形態によれば、層間
配線部１０６ａと導電層１０６ｂとの境界面近傍にＳｉ
Ｏ2 膜が生成されることによる実質的な誘電率の低下
や、導電層１０６ｂが酸化して表面の凹凸が増大するこ
とによるリーク電流の増加を防止することができる。そ
して、これにより、半導体装置の歩留まりの向上を図る
ことができる。
配線部１０６ａと導電層１０６ｂとの境界面近傍にＳｉ
Ｏ2 膜が生成されることによる実質的な誘電率の低下
や、導電層１０６ｂが酸化して表面の凹凸が増大するこ
とによるリーク電流の増加を防止することができる。そ
して、これにより、半導体装置の歩留まりの向上を図る
ことができる。
【００３４】また、導電層１０６ｂにＴｉを堆積するの
ではなく、ＴｉＮを堆積することとしたので、この導電
層１０６ｂ上にチタンシリサイドが形成されることを防
止でき、この点でも歩留まりの向上を図ることができ
る。
ではなく、ＴｉＮを堆積することとしたので、この導電
層１０６ｂ上にチタンシリサイドが形成されることを防
止でき、この点でも歩留まりの向上を図ることができ
る。
【００３５】なお、ここでは、酸化誘電体膜形成用薄膜
としてＴｉＮ膜１０７を用いた場合を例にとって説明し
たが、例えばＴａＮ、ＺｒＮ、ＨｆＮ等の窒化膜を使用
してもよい。
としてＴｉＮ膜１０７を用いた場合を例にとって説明し
たが、例えばＴａＮ、ＺｒＮ、ＨｆＮ等の窒化膜を使用
してもよい。
【００３６】また、ここでは、酸素供給用薄膜としてＲ
ｕＯ2 膜１０８を用いたが、この酸素供給用薄膜は酸化
誘電体膜の形成物質よりも熱的に不安定な酸化物導電体
であればよく、例えばＩｒＯ2 膜や、ＲｕＯ2 とＩｒＯ
2 との混合体からなる膜を使用することもできる。
ｕＯ2 膜１０８を用いたが、この酸素供給用薄膜は酸化
誘電体膜の形成物質よりも熱的に不安定な酸化物導電体
であればよく、例えばＩｒＯ2 膜や、ＲｕＯ2 とＩｒＯ
2 との混合体からなる膜を使用することもできる。
【００３７】さらに、酸素供給用薄膜としては、ＲｕＯ
2 膜１０８に代えて、例えばＲｕＯX 膜（０＜Ｘ＜２）
等、酸素濃度の異なる薄膜を使用することとしてもよ
い。このようにして酸素供給用薄膜の酸素濃度を適当に
変更することにより、上述の酸化誘電体膜形成用薄膜に
供給される酸素量を制御することができ、例えば酸素の
過剰供給の防止等を図ることができる。
2 膜１０８に代えて、例えばＲｕＯX 膜（０＜Ｘ＜２）
等、酸素濃度の異なる薄膜を使用することとしてもよ
い。このようにして酸素供給用薄膜の酸素濃度を適当に
変更することにより、上述の酸化誘電体膜形成用薄膜に
供給される酸素量を制御することができ、例えば酸素の
過剰供給の防止等を図ることができる。
【００３８】第２の実施の形態
次に、この発明の第２の実施の形態に係る半導体装置の
製造方法について、図３〜図５を用いて説明する。
製造方法について、図３〜図５を用いて説明する。
【００３９】図３は、この実施の形態に係る半導体装置
の製造方法を説明するための断面工程図である。
の製造方法を説明するための断面工程図である。
【００４０】まず、上述の第１の実施の形態と同様に
して、シリコンウェハ３０１の表面に、素子分離膜とし
てのＳｉＯ2 膜３０２および拡散層３０３を形成し、さ
らに、シリコンウェハ３０１の全面にＣＶＤ法等で例え
ば厚さ７００〜１０００ｎｍの層間絶縁膜３０４を形成
する。そして、この層間絶縁膜３０４に、通常のフォト
リソグラフィー技術等を用いて、コンタクトホール３０
５を形成する。
して、シリコンウェハ３０１の表面に、素子分離膜とし
てのＳｉＯ2 膜３０２および拡散層３０３を形成し、さ
らに、シリコンウェハ３０１の全面にＣＶＤ法等で例え
ば厚さ７００〜１０００ｎｍの層間絶縁膜３０４を形成
する。そして、この層間絶縁膜３０４に、通常のフォト
リソグラフィー技術等を用いて、コンタクトホール３０
５を形成する。
【００４１】次に、例えばスパッタリング法を用い
て、全面に例えば厚さ２０〜１００ｎｍのポリシリコン
を堆積した後、通常のフォトリソグラフィー技術等を用
いてパターニングすることにより、層間配線部３０６ａ
と導電層３０６ｂとからなる下部電極３０６を形成する
（図３（Ａ）参照）。
て、全面に例えば厚さ２０〜１００ｎｍのポリシリコン
を堆積した後、通常のフォトリソグラフィー技術等を用
いてパターニングすることにより、層間配線部３０６ａ
と導電層３０６ｂとからなる下部電極３０６を形成する
（図３（Ａ）参照）。
【００４２】続いて、スパッタリング法またはＣＶＤ
法等を用いて、全面に例えば厚さ１０〜１００ｎｍのＴ
ｉＮ膜３０７を、本発明の酸化絶縁体膜形成用薄膜とし
て形成する。
法等を用いて、全面に例えば厚さ１０〜１００ｎｍのＴ
ｉＮ膜３０７を、本発明の酸化絶縁体膜形成用薄膜とし
て形成する。
【００４３】そして、スパッタリング法またはＣＶＤ
法等を用いて、ＴｉＮ膜３０７の全面に、例えば厚さ１
０ｎｍのＲｕ膜３０８を、本発明の金属薄膜として形成
する。
法等を用いて、ＴｉＮ膜３０７の全面に、例えば厚さ１
０ｎｍのＲｕ膜３０８を、本発明の金属薄膜として形成
する。
【００４４】ここで、このＲｕ膜３０８は、引っ張り応
力が印加されるように形成することが望ましい。これは
後の工程（工程参照）で加熱処理を行う際に、酸素の
透過性を十分に持たせるためである。
力が印加されるように形成することが望ましい。これは
後の工程（工程参照）で加熱処理を行う際に、酸素の
透過性を十分に持たせるためである。
【００４５】図４は、Ｒｕ膜３０８を形成する際のガス
圧と、形成後のＲｕ膜３０８の印加応力との関係を示す
グラフである。また、同図において、横軸はガス圧［ｍ
Ｔｏｒｒ］を、縦軸は印加応力［ｄｙｎｅ／ｃｍ2 ］
を、それぞれ示している。
圧と、形成後のＲｕ膜３０８の印加応力との関係を示す
グラフである。また、同図において、横軸はガス圧［ｍ
Ｔｏｒｒ］を、縦軸は印加応力［ｄｙｎｅ／ｃｍ2 ］
を、それぞれ示している。
【００４６】この図からわかるように、Ｒｕ膜３０８に
引っ張り応力を印加するためには、成膜時のガス圧を例
えば６．５ｍＴｏｒｒ以上とすればよい。
引っ張り応力を印加するためには、成膜時のガス圧を例
えば６．５ｍＴｏｒｒ以上とすればよい。
【００４７】次に、このＲｕ膜３０８の全面に、スパ
ッタリング法またはＣＶＤ法等を用いて、例えば厚さが
５０〜２００ｎｍのＲｕＯ2 膜３０９を、酸素供給用薄
膜として形成する（図３（Ｂ）参照）。
ッタリング法またはＣＶＤ法等を用いて、例えば厚さが
５０〜２００ｎｍのＲｕＯ2 膜３０９を、酸素供給用薄
膜として形成する（図３（Ｂ）参照）。
【００４８】最後に、酸素を含まない雰囲気中（例え
ばＮ2 、Ｈｅ、Ａｒ、Ｘｅ等の雰囲気中）で、急速加熱
法（ＲＴＡ）等を用い、例えば６００℃の加熱処理を例
えば３分間行う。これにより、ＲｕＯ2 膜３０９内の酸
素をＲｕ膜３０８で活性化してＴｉＮ膜３０７に供給
し、酸化誘電体膜としてのＴｉＯ2 膜３１０を得ること
ができる（図３（Ｃ）参照）。また、このとき、ＲｕＯ
2 膜３０９は、酸素を奪われてＲｕ膜３１１となる。そ
して、このＲｕ膜３１１と上述のＲｕ膜３０８とが、完
成後のキャパシタの上部電極となる。
ばＮ2 、Ｈｅ、Ａｒ、Ｘｅ等の雰囲気中）で、急速加熱
法（ＲＴＡ）等を用い、例えば６００℃の加熱処理を例
えば３分間行う。これにより、ＲｕＯ2 膜３０９内の酸
素をＲｕ膜３０８で活性化してＴｉＮ膜３０７に供給
し、酸化誘電体膜としてのＴｉＯ2 膜３１０を得ること
ができる（図３（Ｃ）参照）。また、このとき、ＲｕＯ
2 膜３０９は、酸素を奪われてＲｕ膜３１１となる。そ
して、このＲｕ膜３１１と上述のＲｕ膜３０８とが、完
成後のキャパシタの上部電極となる。
【００４９】図５は、この実施の形態に係るキャパシタ
の組成を分析したＸ線回折パターンを示す図であり、
（Ａ）は引っ張り応力が印加されるようにＲｕ膜３０８
を形成した場合を、（Ｂ）は圧縮応力が印加されるよう
にＲｕ膜３０８を形成した場合を、それぞれ示してい
る。また、同図において、縦軸はＸ線の反射強度（規格
値）を、横軸はブラッグ角２θを、それぞれ示してい
る。
の組成を分析したＸ線回折パターンを示す図であり、
（Ａ）は引っ張り応力が印加されるようにＲｕ膜３０８
を形成した場合を、（Ｂ）は圧縮応力が印加されるよう
にＲｕ膜３０８を形成した場合を、それぞれ示してい
る。また、同図において、縦軸はＸ線の反射強度（規格
値）を、横軸はブラッグ角２θを、それぞれ示してい
る。
【００５０】同図（Ａ）に示したように、引っ張り応力
が印加されるようにＲｕ膜３０８を形成した場合は、Ｔ
ｉＮ膜３０７は完全にＴｉＯ2 膜３１０に変化してい
る。これに対して、圧縮応力が印加されるようにＲｕ膜
３０８を形成した場合は、ＴｉＮ膜３０７の酸化が行わ
れていない。
が印加されるようにＲｕ膜３０８を形成した場合は、Ｔ
ｉＮ膜３０７は完全にＴｉＯ2 膜３１０に変化してい
る。これに対して、圧縮応力が印加されるようにＲｕ膜
３０８を形成した場合は、ＴｉＮ膜３０７の酸化が行わ
れていない。
【００５１】この実施の形態によれば、上述のように、
酸化絶縁体膜形成用薄膜としてのＴｉＮ膜３０７と酸素
供給用薄膜としてのＲｕＯ2 膜３０９との間に金属薄膜
としてのＲｕ膜３０８を形成することとしたので、かか
るＲｕの触媒性によって、より活性な酸素をＴｉＮ膜３
０７に供給することができる。従って、第１の実施の形
態の場合と同程度の加熱処理時間（上記工程）で、高
品質のＴｉＯ2 膜３１０（すなわちチタンと酸素との結
合色が大きく、安定した膜）を形成することができ、キ
ャパシタの誘電率の向上やリーク電流の低下を図る上で
有効である。一方、ＴｉＯ2 膜３１０の品質が第１の実
施の形態の場合と同程度でよい場合には、この実施の形
態により、加熱処理時間を短縮することができる。
酸化絶縁体膜形成用薄膜としてのＴｉＮ膜３０７と酸素
供給用薄膜としてのＲｕＯ2 膜３０９との間に金属薄膜
としてのＲｕ膜３０８を形成することとしたので、かか
るＲｕの触媒性によって、より活性な酸素をＴｉＮ膜３
０７に供給することができる。従って、第１の実施の形
態の場合と同程度の加熱処理時間（上記工程）で、高
品質のＴｉＯ2 膜３１０（すなわちチタンと酸素との結
合色が大きく、安定した膜）を形成することができ、キ
ャパシタの誘電率の向上やリーク電流の低下を図る上で
有効である。一方、ＴｉＯ2 膜３１０の品質が第１の実
施の形態の場合と同程度でよい場合には、この実施の形
態により、加熱処理時間を短縮することができる。
【００５２】また、酸素を含まない雰囲気中での加熱処
理によって下部電極３０６の酸化を抑制することができ
る点、導電層３０６ｂ上にチタンシリサイドが形成され
ることが防止できる点は、第１の実施の形態と同様であ
る。
理によって下部電極３０６の酸化を抑制することができ
る点、導電層３０６ｂ上にチタンシリサイドが形成され
ることが防止できる点は、第１の実施の形態と同様であ
る。
【００５３】なお、ここでは、金属薄膜としてＲｕ膜３
０８を用いたが、この金属薄膜の形成材料は、酸素に対
する触媒作用がある金属であればよく、例えばＩｒやＰ
ｔを使用してもよい。
０８を用いたが、この金属薄膜の形成材料は、酸素に対
する触媒作用がある金属であればよく、例えばＩｒやＰ
ｔを使用してもよい。
【００５４】また、酸化誘電体膜形成用薄膜として例え
ばＴａＮ、ＺｒＮ、ＨｆＮ等の他の窒化膜を使用しても
よい点は、第１の実施の形態と同様である。
ばＴａＮ、ＺｒＮ、ＨｆＮ等の他の窒化膜を使用しても
よい点は、第１の実施の形態と同様である。
【００５５】さらに、酸素供給用薄膜が、膜酸化誘電体
膜の形成物質よりも熱的に不安定な酸化物導電体（例え
ばＩｒＯ2 膜、ＲｕＯ2 とＩｒＯ2 との混合体膜等）で
あればよい点や酸素濃度の異なる薄膜を使用することと
してもよい点も、第１の実施の形態と同様である。
膜の形成物質よりも熱的に不安定な酸化物導電体（例え
ばＩｒＯ2 膜、ＲｕＯ2 とＩｒＯ2 との混合体膜等）で
あればよい点や酸素濃度の異なる薄膜を使用することと
してもよい点も、第１の実施の形態と同様である。
【００５６】第３の実施の形態
次に、この発明の第３の実施の形態に係る半導体装置の
製造方法について、図６を用いて説明する。
製造方法について、図６を用いて説明する。
【００５７】図６は、この実施の形態に係る半導体装置
の製造方法を説明するための断面工程図である。
の製造方法を説明するための断面工程図である。
【００５８】まず、上述の各実施の形態と同様にし
て、シリコンウェハ６０１の表面に、素子分離膜として
のＳｉＯ2 膜６０２および拡散層６０３を形成し、さら
に、シリコンウェハ６０１の全面にＣＶＤ法等で例えば
厚さ７００〜１０００ｎｍの層間絶縁膜６０４を形成す
る。そして、この層間絶縁膜６０４に、通常のフォトリ
ソグラフィー技術等を用いて、コンタクトホール６０５
を形成する。
て、シリコンウェハ６０１の表面に、素子分離膜として
のＳｉＯ2 膜６０２および拡散層６０３を形成し、さら
に、シリコンウェハ６０１の全面にＣＶＤ法等で例えば
厚さ７００〜１０００ｎｍの層間絶縁膜６０４を形成す
る。そして、この層間絶縁膜６０４に、通常のフォトリ
ソグラフィー技術等を用いて、コンタクトホール６０５
を形成する。
【００５９】次に、例えばスパッタリング法を用い
て、全面にポリシリコンを堆積した後でエッチバックを
行うことにより、層間配線部６０６を形成する（図６
（Ａ）参照）。
て、全面にポリシリコンを堆積した後でエッチバックを
行うことにより、層間配線部６０６を形成する（図６
（Ａ）参照）。
【００６０】そして、スパッタリング法またはＣＶＤ
法等を用いて、Ｔｉ層、Ｒｕ層およびＲｕＯ2 層を順次
堆積し、さらに、これらの膜を通常のフォトリソグラフ
ィー技術等を用いてパターニングすることにより、バリ
ア層としてのＴｉ膜６０７、金属薄膜としてのＲｕ膜６
０８および酸素供給用薄膜としてのＲｕＯ2 膜６０９を
形成する。これらの各膜６０７〜６０９全体としての膜
厚は例えば５０〜１５０ｎｍとすればよく、また、Ｒｕ
Ｏ2 膜６０９の膜厚は例えば２０〜１００ｎｍとすれば
よい。
法等を用いて、Ｔｉ層、Ｒｕ層およびＲｕＯ2 層を順次
堆積し、さらに、これらの膜を通常のフォトリソグラフ
ィー技術等を用いてパターニングすることにより、バリ
ア層としてのＴｉ膜６０７、金属薄膜としてのＲｕ膜６
０８および酸素供給用薄膜としてのＲｕＯ2 膜６０９を
形成する。これらの各膜６０７〜６０９全体としての膜
厚は例えば５０〜１５０ｎｍとすればよく、また、Ｒｕ
Ｏ2 膜６０９の膜厚は例えば２０〜１００ｎｍとすれば
よい。
【００６１】ここで、Ｒｕ膜６０８は、圧縮応力が印加
されるように形成することが望ましい。これは後の工程
（工程参照）で加熱処理を行う際に、Ｔｉ膜６０７や
層間配線部６０６が酸化されないようにするためである
（後述）。
されるように形成することが望ましい。これは後の工程
（工程参照）で加熱処理を行う際に、Ｔｉ膜６０７や
層間配線部６０６が酸化されないようにするためである
（後述）。
【００６２】なお、これらの各膜６０７〜６０９と上述
の層間配線部６０６とにより、下部電極６１０が構成さ
れる。
の層間配線部６０６とにより、下部電極６１０が構成さ
れる。
【００６３】続いて、スパッタリング法またはＣＶＤ
法等を用いて、全面に、例えば厚さ１０〜１００ｎｍの
ＴｉＮ膜６１１を、本発明の酸化絶縁体膜形成用薄膜と
して形成する。
法等を用いて、全面に、例えば厚さ１０〜１００ｎｍの
ＴｉＮ膜６１１を、本発明の酸化絶縁体膜形成用薄膜と
して形成する。
【００６４】そして、このＴｉＮ膜６１１の全面に、
スパッタリング法またはＣＶＤ法等を用いて、例えば厚
さが５０〜２００ｎｍのＲｕ膜６１２を、上部電極とし
て形成する（図６（Ｂ）参照）。
スパッタリング法またはＣＶＤ法等を用いて、例えば厚
さが５０〜２００ｎｍのＲｕ膜６１２を、上部電極とし
て形成する（図６（Ｂ）参照）。
【００６５】最後に、酸素を含まない雰囲気中（例え
ばＮ2 、Ｈｅ、Ａｒ、Ｘｅ等の雰囲気中）で、急速加熱
法（ＲＴＡ）等を用い、例えば６００℃の加熱処理を例
えば３分間行う。これにより、ＲｕＯ2 膜６０９内の酸
素をＴｉＮ膜６１１に供給して、酸化誘電体膜としての
ＴｉＯ2 膜６１３を得ることができる（図６（Ｃ）参
照）。また、このとき、ＲｕＯ2 膜６０９は、酸素を奪
われてＲｕ膜６１４となる。
ばＮ2 、Ｈｅ、Ａｒ、Ｘｅ等の雰囲気中）で、急速加熱
法（ＲＴＡ）等を用い、例えば６００℃の加熱処理を例
えば３分間行う。これにより、ＲｕＯ2 膜６０９内の酸
素をＴｉＮ膜６１１に供給して、酸化誘電体膜としての
ＴｉＯ2 膜６１３を得ることができる（図６（Ｃ）参
照）。また、このとき、ＲｕＯ2 膜６０９は、酸素を奪
われてＲｕ膜６１４となる。
【００６６】ここで、この実施の形態では、上述のよう
に、Ｒｕ膜６０８を、圧縮応力が印加されるように形成
している。このため、図４で説明したように、このＲｕ
膜６０８は、酸素をほとんど透過させない。従って、こ
の加熱処理工程で、ＲｕＯ2膜６０９内の酸素がその下
のＴｉ膜６０７や層間配線部６０６等に達することを防
止できるので、かかるＴｉ膜６０７や層間配線部６０６
等の酸化を抑制することができる。
に、Ｒｕ膜６０８を、圧縮応力が印加されるように形成
している。このため、図４で説明したように、このＲｕ
膜６０８は、酸素をほとんど透過させない。従って、こ
の加熱処理工程で、ＲｕＯ2膜６０９内の酸素がその下
のＴｉ膜６０７や層間配線部６０６等に達することを防
止できるので、かかるＴｉ膜６０７や層間配線部６０６
等の酸化を抑制することができる。
【００６７】このように、この実施の形態によれば、下
部電極６１０内に酸素供給用薄膜としてのＲｕＯ2 膜６
０９と金属薄膜としてのＲｕ膜６０８とを設けたので、
層間配線部６０６を形成するポリシリコンの酸化を、上
述の各実施の形態よりもさらに確実に防止することがで
きる。
部電極６１０内に酸素供給用薄膜としてのＲｕＯ2 膜６
０９と金属薄膜としてのＲｕ膜６０８とを設けたので、
層間配線部６０６を形成するポリシリコンの酸化を、上
述の各実施の形態よりもさらに確実に防止することがで
きる。
【００６８】また、上部電極を最初からルテニウムＲｕ
で形成することとしたので、上述の各実施の形態の場合
よりも、後の工程での金属配線等を容易なものとするこ
とができる。
で形成することとしたので、上述の各実施の形態の場合
よりも、後の工程での金属配線等を容易なものとするこ
とができる。
【００６９】さらに、酸素を含まない雰囲気中での加熱
処理によって下部電極６１０の酸化やチタンシリサイド
の形成を防止できる点は、上述の各実施の形態の場合と
同様である。
処理によって下部電極６１０の酸化やチタンシリサイド
の形成を防止できる点は、上述の各実施の形態の場合と
同様である。
【００７０】なお、この実施の形態では上部電極として
のＲｕ膜６１２を形成する工程（工程）の後で加熱処
理工程（工程）を行うこととしたが、加熱処理の方を
先に行うこととしてもよい。
のＲｕ膜６１２を形成する工程（工程）の後で加熱処
理工程（工程）を行うこととしたが、加熱処理の方を
先に行うこととしてもよい。
【００７１】加えて、ここではバリア層としてＴｉ膜６
０７を用いたが、ＴｉＮ膜やＴｉ／ＴｉＮ積層膜等を使
用してもよい。
０７を用いたが、ＴｉＮ膜やＴｉ／ＴｉＮ積層膜等を使
用してもよい。
【００７２】また、金属薄膜としてＲｕ膜６０８を用い
たが、この金属薄膜の形成材料は、酸素に対する触媒作
用がある金属であればよく、例えばＩｒやＰｔを使用し
てもよい。
たが、この金属薄膜の形成材料は、酸素に対する触媒作
用がある金属であればよく、例えばＩｒやＰｔを使用し
てもよい。
【００７３】さらに、酸化誘電体膜形成用薄膜として例
えばＴａＮ、ＺｒＮ、ＨｆＮ等の他の窒化膜を使用して
もよい点は、上述の各実施の形態と同様である。
えばＴａＮ、ＺｒＮ、ＨｆＮ等の他の窒化膜を使用して
もよい点は、上述の各実施の形態と同様である。
【００７４】併せて、酸素供給用薄膜が、膜酸化誘電体
膜の形成物質よりも熱的に不安定な酸化物導電体（例え
ばＩｒＯ2 膜、ＲｕＯ2 とＩｒＯ2 との混合体膜等）で
あればよい点や酸素濃度の異なる薄膜を使用することと
してもよい点も、上述の各実施の形態と同様である。
膜の形成物質よりも熱的に不安定な酸化物導電体（例え
ばＩｒＯ2 膜、ＲｕＯ2 とＩｒＯ2 との混合体膜等）で
あればよい点や酸素濃度の異なる薄膜を使用することと
してもよい点も、上述の各実施の形態と同様である。
【００７５】第４の実施の形態
次に、この発明の第４の実施の形態に係る半導体装置の
製造方法について、図７を用いて説明する。
製造方法について、図７を用いて説明する。
【００７６】図７は、この実施の形態に係る半導体装置
の製造方法を説明するための断面工程図である。
の製造方法を説明するための断面工程図である。
【００７７】まず、上述の第３の実施の形態と同様に
して、シリコンウェハ７０１の表面に、素子分離膜とし
てのＳｉＯ2 膜７０２および拡散層７０３を形成し、さ
らに、シリコンウェハ７０１の全面にＣＶＤ法等で例え
ば厚さ７００〜１０００ｎｍの層間絶縁膜７０４を形成
する。そして、この層間絶縁膜７０４に、通常のフォト
リソグラフィー技術等を用いて、コンタクトホール７０
５を形成する。
して、シリコンウェハ７０１の表面に、素子分離膜とし
てのＳｉＯ2 膜７０２および拡散層７０３を形成し、さ
らに、シリコンウェハ７０１の全面にＣＶＤ法等で例え
ば厚さ７００〜１０００ｎｍの層間絶縁膜７０４を形成
する。そして、この層間絶縁膜７０４に、通常のフォト
リソグラフィー技術等を用いて、コンタクトホール７０
５を形成する。
【００７８】次に、例えばスパッタリング法を用い
て、全面にポリシリコンを堆積した後でエッチバックを
行うことにより、層間配線部７０６を形成する（図７
（Ａ）参照）。
て、全面にポリシリコンを堆積した後でエッチバックを
行うことにより、層間配線部７０６を形成する（図７
（Ａ）参照）。
【００７９】そして、第３の実施の形態と同様にして
Ｔｉ層、Ｒｕ層およびＲｕＯ2 層を順次堆積した後（膜
厚も同様とする）、さらに、例えば厚さ１０ｎｍのＲｕ
層を堆積し、これらの膜を通常のフォトリソグラフィー
技術等を用いてパターニングすることにより、バリア層
としてのＴｉ膜７０７、金属薄膜としてのＲｕ膜７０
８、酸素供給用薄膜としてのＲｕＯ2 膜７０９および金
属薄膜としてのＲｕ膜７１０を形成する。
Ｔｉ層、Ｒｕ層およびＲｕＯ2 層を順次堆積した後（膜
厚も同様とする）、さらに、例えば厚さ１０ｎｍのＲｕ
層を堆積し、これらの膜を通常のフォトリソグラフィー
技術等を用いてパターニングすることにより、バリア層
としてのＴｉ膜７０７、金属薄膜としてのＲｕ膜７０
８、酸素供給用薄膜としてのＲｕＯ2 膜７０９および金
属薄膜としてのＲｕ膜７１０を形成する。
【００８０】ここで、Ｒｕ膜７０８は、第３の実施の形
態と同様、圧縮応力が印加されるように形成することが
望ましい。一方、Ｒｕ膜７１０は、引っ張り応力が印加
されるように形成することが望ましい（後述）。
態と同様、圧縮応力が印加されるように形成することが
望ましい。一方、Ｒｕ膜７１０は、引っ張り応力が印加
されるように形成することが望ましい（後述）。
【００８１】なお、これらの各膜７０７〜７１０と上述
の層間配線部７０６とにより、下部電極７１１が構成さ
れる。
の層間配線部７０６とにより、下部電極７１１が構成さ
れる。
【００８２】続いて、スパッタリング法またはＣＶＤ
法等を用いて、全面に、例えば厚さ１０〜１００ｎｍの
ＴｉＮ膜７１２を、本発明の酸化絶縁体膜形成用薄膜と
して形成する。
法等を用いて、全面に、例えば厚さ１０〜１００ｎｍの
ＴｉＮ膜７１２を、本発明の酸化絶縁体膜形成用薄膜と
して形成する。
【００８３】そして、このＴｉＮ膜の全面に、スパッ
タリング法またはＣＶＤ法等を用いて、例えば厚さが５
０〜２００ｎｍのＲｕ膜７１３を、上部電極として形成
する（図７（Ｂ）参照）。
タリング法またはＣＶＤ法等を用いて、例えば厚さが５
０〜２００ｎｍのＲｕ膜７１３を、上部電極として形成
する（図７（Ｂ）参照）。
【００８４】最後に、酸素を含まない雰囲気中（例え
ばＮ2 、Ｈｅ、Ａｒ、Ｘｅ等の雰囲気中）で、急速加熱
法（ＲＴＡ）等を用い、例えば６００℃の加熱処理を例
えば３分間行う。これにより、ＲｕＯ2 膜７０９内の酸
素をＴｉＮ膜７１２に供給して、酸化誘電体膜としての
ＴｉＯ2 膜７１４を得ることができる（図７（Ｃ）参
照）。また、このとき、ＲｕＯ2 膜７０９は、酸素を奪
われてＲｕ膜７１５となる。
ばＮ2 、Ｈｅ、Ａｒ、Ｘｅ等の雰囲気中）で、急速加熱
法（ＲＴＡ）等を用い、例えば６００℃の加熱処理を例
えば３分間行う。これにより、ＲｕＯ2 膜７０９内の酸
素をＴｉＮ膜７１２に供給して、酸化誘電体膜としての
ＴｉＯ2 膜７１４を得ることができる（図７（Ｃ）参
照）。また、このとき、ＲｕＯ2 膜７０９は、酸素を奪
われてＲｕ膜７１５となる。
【００８５】このように、この実施の形態では、上述の
ように、Ｒｕ膜７０８を、圧縮応力が印加されるように
形成している。このため、図４で説明したように、この
Ｒｕ膜７０８は、酸素をほとんど透過させない。従っ
て、この加熱処理工程で、ＲｕＯ2 膜７０９内の酸素が
その下のＴｉ膜７０７や層間配線部７０６等に達するこ
とを防止できるので、かかるＴｉ膜７０７や層間配線部
７０６等の酸化を抑制することができる。
ように、Ｒｕ膜７０８を、圧縮応力が印加されるように
形成している。このため、図４で説明したように、この
Ｒｕ膜７０８は、酸素をほとんど透過させない。従っ
て、この加熱処理工程で、ＲｕＯ2 膜７０９内の酸素が
その下のＴｉ膜７０７や層間配線部７０６等に達するこ
とを防止できるので、かかるＴｉ膜７０７や層間配線部
７０６等の酸化を抑制することができる。
【００８６】一方、上述のように、Ｒｕ膜７１０は、引
っ張り応力が印加されるように形成されている。このた
め、上述の第２の実施の形態と同様、かかるＲｕの触媒
性によって活性化された酸素をＴｉＮ膜７１２に供給す
ることができる。
っ張り応力が印加されるように形成されている。このた
め、上述の第２の実施の形態と同様、かかるＲｕの触媒
性によって活性化された酸素をＴｉＮ膜７１２に供給す
ることができる。
【００８７】また、Ｒｕ膜７１０によって活性化された
酸素でＴｉＮ膜７１２を酸化することとしたので、第２
の実施の形態と同様、キャパシタの誘電率の向上やリー
ク電流の低下を図ることができ、或いは、加熱処理時間
を短縮することができる。
酸素でＴｉＮ膜７１２を酸化することとしたので、第２
の実施の形態と同様、キャパシタの誘電率の向上やリー
ク電流の低下を図ることができ、或いは、加熱処理時間
を短縮することができる。
【００８８】さらに、上部電極を最初からルテニウムＲ
ｕで形成することとしたので、上述の各実施の形態の場
合よりも、後の工程での金属配線等を容易なものとする
ことができる。
ｕで形成することとしたので、上述の各実施の形態の場
合よりも、後の工程での金属配線等を容易なものとする
ことができる。
【００８９】そして、酸素を含まない雰囲気中での加熱
処理によって下部電極７１１の酸化やチタンシリサイド
の形成を防止できる点は、上述の各実施の形態の場合と
同様である。
処理によって下部電極７１１の酸化やチタンシリサイド
の形成を防止できる点は、上述の各実施の形態の場合と
同様である。
【００９０】なお、バリア層としてＴｉＮ膜やＴｉ／Ｔ
ｉＮ積層膜等を使用してもよい点、金属薄膜としてＩｒ
やＰｔを使用してもよい点、酸化誘電体膜形成用薄膜と
してＴａＮ、ＺｒＮ、ＨｆＮ等を使用してもよい点、お
よび、酸素供給用薄膜としてＩｒＯ2 膜やＲｕＯ2 ／Ｉ
ｒＯ2 混合体膜を使用してもよく且つ酸素濃度の異なる
薄膜を使用することとしてもよい点は、上述の各実施の
形態と同様である。
ｉＮ積層膜等を使用してもよい点、金属薄膜としてＩｒ
やＰｔを使用してもよい点、酸化誘電体膜形成用薄膜と
してＴａＮ、ＺｒＮ、ＨｆＮ等を使用してもよい点、お
よび、酸素供給用薄膜としてＩｒＯ2 膜やＲｕＯ2 ／Ｉ
ｒＯ2 混合体膜を使用してもよく且つ酸素濃度の異なる
薄膜を使用することとしてもよい点は、上述の各実施の
形態と同様である。
【００９１】第５の実施の形態
次に、この発明の第５の実施の形態に係る半導体装置の
製造方法について、図８を用いて説明する。
製造方法について、図８を用いて説明する。
【００９２】図８は、この実施の形態に係る半導体装置
の製造方法を説明するための断面工程図である。
の製造方法を説明するための断面工程図である。
【００９３】まず、第３の実施の形態と同様にして、
シリコンウェハ８０１の表面に、素子分離膜としてのＳ
ｉＯ2 膜８０２および拡散層８０３を形成し、さらに、
シリコンウェハ８０１の全面にＣＶＤ法等で例えば厚さ
７００〜１０００ｎｍの層間絶縁膜８０４を形成する。
そして、この層間絶縁膜８０４に、通常のフォトリソグ
ラフィー技術等を用いて、コンタクトホール８０５を形
成する。
シリコンウェハ８０１の表面に、素子分離膜としてのＳ
ｉＯ2 膜８０２および拡散層８０３を形成し、さらに、
シリコンウェハ８０１の全面にＣＶＤ法等で例えば厚さ
７００〜１０００ｎｍの層間絶縁膜８０４を形成する。
そして、この層間絶縁膜８０４に、通常のフォトリソグ
ラフィー技術等を用いて、コンタクトホール８０５を形
成する。
【００９４】次に、例えばスパッタリング法を用い
て、全面にポリシリコンを堆積した後でエッチバックを
行うことにより、層間配線部８０６を形成する（図８
（Ａ）参照）。
て、全面にポリシリコンを堆積した後でエッチバックを
行うことにより、層間配線部８０６を形成する（図８
（Ａ）参照）。
【００９５】そして、第３の実施の形態と同様にし
て、Ｔｉ層、Ｒｕ層およびＲｕＯ2 層を順次堆積し（膜
厚も同様とする）、さらに、これらの膜を通常のフォト
リソグラフィー技術等を用いてパターニングすることに
より、バリア層としてのＴｉ膜８０７、金属薄膜として
のＲｕ膜８０８および酸素供給用薄膜としてのＲｕＯ2
膜８０９を形成する。
て、Ｔｉ層、Ｒｕ層およびＲｕＯ2 層を順次堆積し（膜
厚も同様とする）、さらに、これらの膜を通常のフォト
リソグラフィー技術等を用いてパターニングすることに
より、バリア層としてのＴｉ膜８０７、金属薄膜として
のＲｕ膜８０８および酸素供給用薄膜としてのＲｕＯ2
膜８０９を形成する。
【００９６】ここで、Ｒｕ膜８０８は、第３の実施の形
態と同様、圧縮応力が印加されるように形成することが
望ましい。
態と同様、圧縮応力が印加されるように形成することが
望ましい。
【００９７】なお、これらの各膜８０７〜８０９と上述
の層間配線部８０６とにより、下部電極８１０が構成さ
れる。
の層間配線部８０６とにより、下部電極８１０が構成さ
れる。
【００９８】続いて、スパッタリング法またはＣＶＤ
法等を用いて、全面に、例えば厚さ１０〜１００ｎｍの
ＴｉＮ膜８１１を、本発明の酸化絶縁体膜形成用薄膜と
して形成する。
法等を用いて、全面に、例えば厚さ１０〜１００ｎｍの
ＴｉＮ膜８１１を、本発明の酸化絶縁体膜形成用薄膜と
して形成する。
【００９９】さらに、このＴｉＮ膜８１１の全面に、
スパッタリング法またはＣＶＤ法等を用いて、例えば厚
さが５０〜２００ｎｍのＲｕＯ2 膜８１２を、酸素供給
用薄膜として形成する。
スパッタリング法またはＣＶＤ法等を用いて、例えば厚
さが５０〜２００ｎｍのＲｕＯ2 膜８１２を、酸素供給
用薄膜として形成する。
【０１００】その後、スパッタリング法またはＣＶＤ
法等を用いて、このＲｕＯ2 膜８１２の全面に、例えば
厚さが数十ｎｍのＲｕ膜８１３を、金属薄膜として形成
する（図８（Ｂ）参照）。
法等を用いて、このＲｕＯ2 膜８１２の全面に、例えば
厚さが数十ｎｍのＲｕ膜８１３を、金属薄膜として形成
する（図８（Ｂ）参照）。
【０１０１】なお、このＲｕ膜８１３も、圧縮応力が印
加されるように形成することが望ましい。
加されるように形成することが望ましい。
【０１０２】最後に、酸素を含まない雰囲気中（例え
ばＮ2 、Ｈｅ、Ａｒ、Ｘｅ等の雰囲気中）で、急速加熱
法（ＲＴＡ）等を用い、例えば６００℃の加熱処理を例
えば３分間行う。これにより、ＲｕＯ2 膜８０９，８１
２内の酸素をＴｉＮ膜８１１に供給して、酸化誘電体膜
としてのＴｉＯ2 膜８１４を得ることができる（図８
（Ｃ）参照）。また、このとき、ＲｕＯ2 膜８０９，８
１２は、酸素を奪われてＲｕ膜８１５，８１６となる。
ばＮ2 、Ｈｅ、Ａｒ、Ｘｅ等の雰囲気中）で、急速加熱
法（ＲＴＡ）等を用い、例えば６００℃の加熱処理を例
えば３分間行う。これにより、ＲｕＯ2 膜８０９，８１
２内の酸素をＴｉＮ膜８１１に供給して、酸化誘電体膜
としてのＴｉＯ2 膜８１４を得ることができる（図８
（Ｃ）参照）。また、このとき、ＲｕＯ2 膜８０９，８
１２は、酸素を奪われてＲｕ膜８１５，８１６となる。
【０１０３】ここで、この実施の形態では、上述のよう
に、Ｒｕ膜８０８を、圧縮応力が印加されるように形成
している。このため、図４で説明したように、このＲｕ
膜８０８は、酸素をほとんど透過させず、従って、Ｔｉ
膜８０７や層間配線部８０６の酸化を抑制することがで
きる。
に、Ｒｕ膜８０８を、圧縮応力が印加されるように形成
している。このため、図４で説明したように、このＲｕ
膜８０８は、酸素をほとんど透過させず、従って、Ｔｉ
膜８０７や層間配線部８０６の酸化を抑制することがで
きる。
【０１０４】同様に、Ｒｕ膜８１３も、圧縮応力が印加
されるように形成している。これにより、ＲｕＯ2 膜８
０９から素子外（図８（Ｂ）の上方向）に発散する酸素
量を減らして、ＴｉＮ膜８１１の酸化に寄与する酸素量
を増加させることができるので、酸化の効率が向上す
る。
されるように形成している。これにより、ＲｕＯ2 膜８
０９から素子外（図８（Ｂ）の上方向）に発散する酸素
量を減らして、ＴｉＮ膜８１１の酸化に寄与する酸素量
を増加させることができるので、酸化の効率が向上す
る。
【０１０５】さらに、上部電極の表面を最初からＲｕで
形成することとしたので、上述の各実施の形態の場合よ
りも、後の工程での金属配線等を容易なものとすること
ができる。
形成することとしたので、上述の各実施の形態の場合よ
りも、後の工程での金属配線等を容易なものとすること
ができる。
【０１０６】また、酸素を含まない雰囲気中での加熱処
理によって下部電極８１０の酸化やチタンシリサイドの
形成を防止できる点は、上述の各実施の形態の場合と同
様である。
理によって下部電極８１０の酸化やチタンシリサイドの
形成を防止できる点は、上述の各実施の形態の場合と同
様である。
【０１０７】なお、バリア層としてＴｉＮ膜やＴｉ／Ｔ
ｉＮ積層膜等を使用してもよい点、金属薄膜としてＩｒ
やＰｔを使用してもよい点、酸化誘電体膜形成用薄膜と
してＴａＮ、ＺｒＮ、ＨｆＮ等を使用してもよい点、お
よび、酸素供給用薄膜としてＩｒＯ2 膜やＲｕＯ2 ／Ｉ
ｒＯ2 混合体膜を使用してもよく且つ酸素濃度の異なる
薄膜を使用することとしてもよい点は、上述の各実施の
形態と同様である。
ｉＮ積層膜等を使用してもよい点、金属薄膜としてＩｒ
やＰｔを使用してもよい点、酸化誘電体膜形成用薄膜と
してＴａＮ、ＺｒＮ、ＨｆＮ等を使用してもよい点、お
よび、酸素供給用薄膜としてＩｒＯ2 膜やＲｕＯ2 ／Ｉ
ｒＯ2 混合体膜を使用してもよく且つ酸素濃度の異なる
薄膜を使用することとしてもよい点は、上述の各実施の
形態と同様である。
【０１０８】第６の実施の形態
次に、この発明の第６の実施の形態に係る半導体装置の
製造方法について、図９を用いて説明する。
製造方法について、図９を用いて説明する。
【０１０９】図９は、この実施の形態に係る半導体装置
の製造方法を説明するための断面工程図である。
の製造方法を説明するための断面工程図である。
【０１１０】まず、第３の実施の形態と同様にして、
シリコンウェハ９０１の表面に、素子分離膜としてのＳ
ｉＯ2 膜９０２および拡散層９０３を形成し、さらに、
シリコンウェハ９０１の全面にＣＶＤ法等で例えば厚さ
７００〜１０００ｎｍの層間絶縁膜９０４を形成する。
そして、この層間絶縁膜９０４に、通常のフォトリソグ
ラフィー技術等を用いて、コンタクトホール９０５を形
成する。
シリコンウェハ９０１の表面に、素子分離膜としてのＳ
ｉＯ2 膜９０２および拡散層９０３を形成し、さらに、
シリコンウェハ９０１の全面にＣＶＤ法等で例えば厚さ
７００〜１０００ｎｍの層間絶縁膜９０４を形成する。
そして、この層間絶縁膜９０４に、通常のフォトリソグ
ラフィー技術等を用いて、コンタクトホール９０５を形
成する。
【０１１１】次に、例えばスパッタリング法を用い
て、全面にポリシリコンを堆積した後でエッチバックを
行うことにより、層間配線部９０６を形成する（図９
（Ａ）参照）。
て、全面にポリシリコンを堆積した後でエッチバックを
行うことにより、層間配線部９０６を形成する（図９
（Ａ）参照）。
【０１１２】そして、第３の実施の形態と同様にし
て、Ｔｉ層、Ｒｕ層およびＲｕＯ2 層を順次堆積し（膜
厚も同様とする）、さらに、これらの膜を通常のフォト
リソグラフィー技術等を用いてパターニングすることに
より、バリア層としてのＴｉ膜９０７、金属薄膜として
のＲｕ膜９０８および酸素供給用薄膜としてのＲｕＯ2
膜９０９を形成する。
て、Ｔｉ層、Ｒｕ層およびＲｕＯ2 層を順次堆積し（膜
厚も同様とする）、さらに、これらの膜を通常のフォト
リソグラフィー技術等を用いてパターニングすることに
より、バリア層としてのＴｉ膜９０７、金属薄膜として
のＲｕ膜９０８および酸素供給用薄膜としてのＲｕＯ2
膜９０９を形成する。
【０１１３】ここで、Ｒｕ膜９０８は、第３の実施の形
態と同様、圧縮応力が印加されるように形成することが
望ましい。
態と同様、圧縮応力が印加されるように形成することが
望ましい。
【０１１４】なお、これらの各膜９０７〜９０９と上述
の層間配線部９０６とにより、下部電極９１０が構成さ
れる。
の層間配線部９０６とにより、下部電極９１０が構成さ
れる。
【０１１５】続いて、スパッタリング法またはＣＶＤ
法等を用いて、全面に、例えば厚さ１０〜１００ｎｍの
ＴｉＮ膜９１１を、本発明の酸化絶縁体膜形成用薄膜と
して形成する。
法等を用いて、全面に、例えば厚さ１０〜１００ｎｍの
ＴｉＮ膜９１１を、本発明の酸化絶縁体膜形成用薄膜と
して形成する。
【０１１６】その後、スパッタリング法またはＣＶＤ
法等を用いて、このＴｉＮ膜９１１の全面に、例えば厚
さが数十ｎｍのＲｕ膜９１２を、金属薄膜として形成す
る（図９（Ｂ）参照）。
法等を用いて、このＴｉＮ膜９１１の全面に、例えば厚
さが数十ｎｍのＲｕ膜９１２を、金属薄膜として形成す
る（図９（Ｂ）参照）。
【０１１７】なお、このＲｕ膜９１２は、引っ張り応力
が印加されるように形成することが望ましい。
が印加されるように形成することが望ましい。
【０１１８】さらに、このＲｕ膜９１２の全面に、ス
パッタリング法またはＣＶＤ法等を用いて、例えば厚さ
が５０〜２００ｎｍのＲｕＯ2 膜９１３を、酸素供給用
薄膜として形成する。
パッタリング法またはＣＶＤ法等を用いて、例えば厚さ
が５０〜２００ｎｍのＲｕＯ2 膜９１３を、酸素供給用
薄膜として形成する。
【０１１９】最後に、酸素を含まない雰囲気中（例え
ばＮ2 、Ｈｅ、Ａｒ、Ｘｅ等の雰囲気中）で、急速加熱
法（ＲＴＡ）等を用い、例えば６００℃の加熱処理を例
えば３分間行う。これにより、ＲｕＯ2 膜９０９，９１
３内の酸素をＴｉＮ膜９１１に供給して、酸化誘電体膜
としてのＴｉＯ2 膜９１４を得ることができる（図９
（Ｃ）参照）。また、このとき、ＲｕＯ2 膜９０９，９
１３は、酸素を奪われてＲｕ膜９１５，９１６となる。
ばＮ2 、Ｈｅ、Ａｒ、Ｘｅ等の雰囲気中）で、急速加熱
法（ＲＴＡ）等を用い、例えば６００℃の加熱処理を例
えば３分間行う。これにより、ＲｕＯ2 膜９０９，９１
３内の酸素をＴｉＮ膜９１１に供給して、酸化誘電体膜
としてのＴｉＯ2 膜９１４を得ることができる（図９
（Ｃ）参照）。また、このとき、ＲｕＯ2 膜９０９，９
１３は、酸素を奪われてＲｕ膜９１５，９１６となる。
【０１２０】ここで、この実施の形態では、上述のよう
に、Ｒｕ膜９０８を、圧縮応力が印加されるように形成
している。このため、図４で説明したように、このＲｕ
膜９０８は、酸素をほとんど透過させず、従って、Ｔｉ
膜９０７や層間配線部９０６等の酸化を抑制することが
できる。
に、Ｒｕ膜９０８を、圧縮応力が印加されるように形成
している。このため、図４で説明したように、このＲｕ
膜９０８は、酸素をほとんど透過させず、従って、Ｔｉ
膜９０７や層間配線部９０６等の酸化を抑制することが
できる。
【０１２１】一方、Ｒｕ膜９１２は、引っ張り応力が印
加されるように形成している。これにより、ＲｕＯ2 膜
９１３からＴｉＮ膜９１１に供給される酸素を活性化す
ることができるので、第２の実施の形態および第４の実
施の形態と同様、キャパシタの誘電率の向上やリーク電
流の低下を図ることができ、或いは、加熱処理時間を短
縮することができる。
加されるように形成している。これにより、ＲｕＯ2 膜
９１３からＴｉＮ膜９１１に供給される酸素を活性化す
ることができるので、第２の実施の形態および第４の実
施の形態と同様、キャパシタの誘電率の向上やリーク電
流の低下を図ることができ、或いは、加熱処理時間を短
縮することができる。
【０１２２】また、酸素を含まない雰囲気中での加熱処
理によって下部電極９１０の酸化やチタンシリサイドの
形成を防止できる点は、上述の各実施の形態の場合と同
様である。
理によって下部電極９１０の酸化やチタンシリサイドの
形成を防止できる点は、上述の各実施の形態の場合と同
様である。
【０１２３】なお、バリア層としてＴｉＮ膜やＴｉ／Ｔ
ｉＮ積層膜等を使用してもよい点、金属薄膜としてイリ
ジウムＩｒや白金Ｐｔを使用してもよい点、酸化誘電体
膜形成用薄膜としてＴａＮ、ＺｒＮ、ＨｆＮ等を使用し
てもよい点、および、酸素供給用薄膜としてＩｒＯ2 膜
やＲｕＯ2 ／ＩｒＯ2 混合体膜を使用してもよく且つ酸
素濃度の異なる薄膜を使用することとしてもよい点は、
上述の各実施の形態と同様である。
ｉＮ積層膜等を使用してもよい点、金属薄膜としてイリ
ジウムＩｒや白金Ｐｔを使用してもよい点、酸化誘電体
膜形成用薄膜としてＴａＮ、ＺｒＮ、ＨｆＮ等を使用し
てもよい点、および、酸素供給用薄膜としてＩｒＯ2 膜
やＲｕＯ2 ／ＩｒＯ2 混合体膜を使用してもよく且つ酸
素濃度の異なる薄膜を使用することとしてもよい点は、
上述の各実施の形態と同様である。
【０１２４】第７の実施の形態
次に、この発明の第７の実施の形態に係る半導体装置の
製造方法について、図１０を用いて説明する。
製造方法について、図１０を用いて説明する。
【０１２５】この実施の形態は、酸化誘電体膜形成用薄
膜および酸化誘電体膜として酸化タンタルＴａ2 Ｏ5 膜
を用いた点が、上述の第１の実施の形態と異なる。
膜および酸化誘電体膜として酸化タンタルＴａ2 Ｏ5 膜
を用いた点が、上述の第１の実施の形態と異なる。
【０１２６】図１０は、この実施の形態に係る半導体装
置の製造方法を説明するための断面工程図である。
置の製造方法を説明するための断面工程図である。
【０１２７】まず、第１の実施の形態と同様にして、
シリコンウェハ１００１の表面に、素子分離膜としての
ＳｉＯ2 膜１００２と、ＭＯＳトランジスタ等の一部を
構成する拡散層１００３とを形成し、さらに、全面に層
間絶縁膜１００４を形成した後、コンタクトホール１０
０５を形成する。
シリコンウェハ１００１の表面に、素子分離膜としての
ＳｉＯ2 膜１００２と、ＭＯＳトランジスタ等の一部を
構成する拡散層１００３とを形成し、さらに、全面に層
間絶縁膜１００４を形成した後、コンタクトホール１０
０５を形成する。
【０１２８】そして、例えばスパッタリング法を用い
て、全面に例えば厚さ２０〜１００ｎｍのポリシリコン
を堆積した後、通常のフォトリソグラフィー技術等を用
いてパターニングすることにより、層間配線部１００６
ａと導電層１００６ｂとからなる下部電極１００６を形
成する（図１０（Ａ）参照）。
て、全面に例えば厚さ２０〜１００ｎｍのポリシリコン
を堆積した後、通常のフォトリソグラフィー技術等を用
いてパターニングすることにより、層間配線部１００６
ａと導電層１００６ｂとからなる下部電極１００６を形
成する（図１０（Ａ）参照）。
【０１２９】続いて、全面に、例えばＣＶＤ法等によ
り、例えば厚さ５〜３０ｎｍのＴａ2 Ｏ5 膜１００７
を、酸化誘電体膜形成用薄膜として形成する。この場
合、原料ガスとしてはＴａ（Ｃ2 Ｈ5 Ｏ）5 を用い、成
膜温度を例えば３５０〜５００℃とすればよい。
り、例えば厚さ５〜３０ｎｍのＴａ2 Ｏ5 膜１００７
を、酸化誘電体膜形成用薄膜として形成する。この場
合、原料ガスとしてはＴａ（Ｃ2 Ｈ5 Ｏ）5 を用い、成
膜温度を例えば３５０〜５００℃とすればよい。
【０１３０】次に、このＴａ2 Ｏ5 膜１００７の全面
に、スパッタリング法またはＣＶＤ法等を用いて、例え
ば厚さが５０〜２００ｎｍのＲｕＯ2 膜１００８を、酸
素供給用薄膜として形成する（図１０（Ｂ）参照）。
に、スパッタリング法またはＣＶＤ法等を用いて、例え
ば厚さが５０〜２００ｎｍのＲｕＯ2 膜１００８を、酸
素供給用薄膜として形成する（図１０（Ｂ）参照）。
【０１３１】最後に、酸素を含まない雰囲気中（例え
ばＮ2 、Ｈｅ、Ａｒ、Ｘｅ等の雰囲気中）で、急速加熱
法（ＲＴＡ）等を用い、例えば６００℃の加熱処理を例
えば３分間行う。これにより、ＲｕＯ2 膜１００８内の
酸素をＴａ2 Ｏ5 膜１００７に供給して、酸素欠損を補
償することができる。このとき、ＲｕＯ2 膜１００８
は、酸素が奪われてＲｕ膜１００９となり、完成後のキ
ャパシタにおいては上部電極として使用される。
ばＮ2 、Ｈｅ、Ａｒ、Ｘｅ等の雰囲気中）で、急速加熱
法（ＲＴＡ）等を用い、例えば６００℃の加熱処理を例
えば３分間行う。これにより、ＲｕＯ2 膜１００８内の
酸素をＴａ2 Ｏ5 膜１００７に供給して、酸素欠損を補
償することができる。このとき、ＲｕＯ2 膜１００８
は、酸素が奪われてＲｕ膜１００９となり、完成後のキ
ャパシタにおいては上部電極として使用される。
【０１３２】このように、この実施の形態に係る半導体
装置の製造方法によれば、酸素を含まない雰囲気中での
加熱処理によって、Ｔａ2 Ｏ5 膜１００７の酸素欠損を
補償することができる。従って、キャパシタのリーク電
流の増加を防止することができる。
装置の製造方法によれば、酸素を含まない雰囲気中での
加熱処理によって、Ｔａ2 Ｏ5 膜１００７の酸素欠損を
補償することができる。従って、キャパシタのリーク電
流の増加を防止することができる。
【０１３３】なお、ここでは、酸素供給用薄膜としてＲ
ｕＯ2 膜１００８を用いたが、この酸素供給用薄膜は酸
化誘電体膜の形成物質よりも熱的に不安定な酸化物導電
体であればよく、例えばＩｒＯ2 膜や、ＲｕＯ2 とＩｒ
Ｏ2 との混合体からなる膜を使用することもできる。ま
た、酸素濃度の異なる薄膜を使用することとしてもよい
点は、第１の実施の形態の場合と同様である。
ｕＯ2 膜１００８を用いたが、この酸素供給用薄膜は酸
化誘電体膜の形成物質よりも熱的に不安定な酸化物導電
体であればよく、例えばＩｒＯ2 膜や、ＲｕＯ2 とＩｒ
Ｏ2 との混合体からなる膜を使用することもできる。ま
た、酸素濃度の異なる薄膜を使用することとしてもよい
点は、第１の実施の形態の場合と同様である。
【０１３４】第８の実施の形態
次に、この発明の第８の実施の形態に係る半導体装置の
製造方法について、図１１を用いて説明する。
製造方法について、図１１を用いて説明する。
【０１３５】この実施の形態は、酸化誘電体膜形成用薄
膜としての酸化タンタルＴａ2 Ｏ5膜に上下両電極側か
ら酸素を供給する点で、上述の第７の実施の形態と異な
る。
膜としての酸化タンタルＴａ2 Ｏ5膜に上下両電極側か
ら酸素を供給する点で、上述の第７の実施の形態と異な
る。
【０１３６】図１１は、この実施の形態に係る半導体装
置の製造方法を説明するための断面工程図である。
置の製造方法を説明するための断面工程図である。
【０１３７】まず、上述の各実施の形態と同様にし
て、シリコンウェハ１１０１の表面に、素子分離膜とし
てのＳｉＯ2 膜１１０２および拡散層１１０３を形成
し、さらに、シリコンウェハ１１０１の全面にＣＶＤ法
等で例えば厚さ７００〜１０００ｎｍの層間絶縁膜１１
０４を形成する。そして、この層間絶縁膜１１０４に、
通常のフォトリソグラフィー技術等を用いて、コンタク
トホール１１０５を形成する。
て、シリコンウェハ１１０１の表面に、素子分離膜とし
てのＳｉＯ2 膜１１０２および拡散層１１０３を形成
し、さらに、シリコンウェハ１１０１の全面にＣＶＤ法
等で例えば厚さ７００〜１０００ｎｍの層間絶縁膜１１
０４を形成する。そして、この層間絶縁膜１１０４に、
通常のフォトリソグラフィー技術等を用いて、コンタク
トホール１１０５を形成する。
【０１３８】次に、例えばスパッタリング法を用い
て、全面にポリシリコンを堆積した後でエッチバックを
行うことにより、層間配線部１１０６を形成する（図１
１（Ａ）参照）。
て、全面にポリシリコンを堆積した後でエッチバックを
行うことにより、層間配線部１１０６を形成する（図１
１（Ａ）参照）。
【０１３９】そして、スパッタリング法またはＣＶＤ
法等を用いて、Ｔｉ層、Ｒｕ層およびＲｕＯ2 層を順次
堆積し、さらに、これらの膜を通常のフォトリソグラフ
ィー技術等を用いてパターニングすることにより、バリ
ア層としてのＴｉ膜１１０７、金属薄膜としてのＲｕ膜
１１０８および酸素供給用薄膜としてのＲｕＯ2 膜１１
０９を形成する。これらの各膜１１０７〜１１０９全体
としての膜厚は例えば５０〜１５０ｎｍとすればよく、
また、ＲｕＯ2 膜１１０９の膜厚は例えば２０〜１００
ｎｍとすればよい。
法等を用いて、Ｔｉ層、Ｒｕ層およびＲｕＯ2 層を順次
堆積し、さらに、これらの膜を通常のフォトリソグラフ
ィー技術等を用いてパターニングすることにより、バリ
ア層としてのＴｉ膜１１０７、金属薄膜としてのＲｕ膜
１１０８および酸素供給用薄膜としてのＲｕＯ2 膜１１
０９を形成する。これらの各膜１１０７〜１１０９全体
としての膜厚は例えば５０〜１５０ｎｍとすればよく、
また、ＲｕＯ2 膜１１０９の膜厚は例えば２０〜１００
ｎｍとすればよい。
【０１４０】ここで、Ｒｕ膜１１０８は、圧縮応力が印
加されるように形成することが望ましい。これは、酸素
を透過させ難いようにＲｕ膜１１０８を形成して、後の
工程（工程参照）で加熱処理を行う際に、Ｔｉ膜１１
０７や層間配線部１１０６が酸化されないようにするた
めである。
加されるように形成することが望ましい。これは、酸素
を透過させ難いようにＲｕ膜１１０８を形成して、後の
工程（工程参照）で加熱処理を行う際に、Ｔｉ膜１１
０７や層間配線部１１０６が酸化されないようにするた
めである。
【０１４１】続いて、スパッタリング法またはＣＶＤ
法等を用いて、全面に、例えば厚さ１０〜１００ｎｍの
Ｔａ2 Ｏ5 膜１１１０を、本発明の酸化絶縁体膜形成用
薄膜として形成する。
法等を用いて、全面に、例えば厚さ１０〜１００ｎｍの
Ｔａ2 Ｏ5 膜１１１０を、本発明の酸化絶縁体膜形成用
薄膜として形成する。
【０１４２】そして、このＴａ2 Ｏ5 膜１１１０の全
面に、スパッタリング法またはＣＶＤ法等を用いて、例
えば厚さが５０〜２００ｎｍのＲｕＯ2 膜１１１１を、
酸素供給用薄膜として形成する（図１１（Ｂ）参照）。
面に、スパッタリング法またはＣＶＤ法等を用いて、例
えば厚さが５０〜２００ｎｍのＲｕＯ2 膜１１１１を、
酸素供給用薄膜として形成する（図１１（Ｂ）参照）。
【０１４３】最後に、酸素を含まない雰囲気中（例え
ばＮ2 、Ｈｅ、Ａｒ、Ｘｅ等の雰囲気中）で、急速加熱
法（ＲＴＡ）等を用い、例えば６００℃の加熱処理を例
えば３分間行う。これにより、ＲｕＯ2 膜１１０９，１
１１１内の酸素をＴａ2 Ｏ5膜１１１０に供給して、か
かるＴａ2 Ｏ5 膜１１１０の酸素欠損を補償することが
できる。また、このとき、ＲｕＯ2 膜１１０９，１１１
１は、酸素を奪われてＲｕ膜１１１２，１１１３とな
る。そして、Ｒｕ膜１１１２は、Ｔｉ膜１１０７、Ｒｕ
膜１１０８および層間配線部１１０６とともに、下部電
極１１１４を構成する（図１１（Ｃ）参照）。一方、Ｒ
ｕ膜１１１３は、上部電極を構成する（同図参照）。
ばＮ2 、Ｈｅ、Ａｒ、Ｘｅ等の雰囲気中）で、急速加熱
法（ＲＴＡ）等を用い、例えば６００℃の加熱処理を例
えば３分間行う。これにより、ＲｕＯ2 膜１１０９，１
１１１内の酸素をＴａ2 Ｏ5膜１１１０に供給して、か
かるＴａ2 Ｏ5 膜１１１０の酸素欠損を補償することが
できる。また、このとき、ＲｕＯ2 膜１１０９，１１１
１は、酸素を奪われてＲｕ膜１１１２，１１１３とな
る。そして、Ｒｕ膜１１１２は、Ｔｉ膜１１０７、Ｒｕ
膜１１０８および層間配線部１１０６とともに、下部電
極１１１４を構成する（図１１（Ｃ）参照）。一方、Ｒ
ｕ膜１１１３は、上部電極を構成する（同図参照）。
【０１４４】このように、この実施の形態に係る半導体
装置の製造方法によっても、酸素を含まない雰囲気中で
の加熱処理によって、Ｔａ2 Ｏ5 膜１１１０の酸素欠損
を補償することができる。従って、下部電極１１１４等
の酸化を伴うことなくキャパシタのリーク電流の増加を
防止することができる。
装置の製造方法によっても、酸素を含まない雰囲気中で
の加熱処理によって、Ｔａ2 Ｏ5 膜１１１０の酸素欠損
を補償することができる。従って、下部電極１１１４等
の酸化を伴うことなくキャパシタのリーク電流の増加を
防止することができる。
【０１４５】また、このＴａ2 Ｏ5 膜１１１０に上下両
電極１１１３，１１１４側から酸素を供給することとし
たので、キャパシタのリーク電流を上述の第７の実施の
形態よりもさらに確実に防止することができる。或い
は、第７の実施の形態と同等のリーク電流でよい場合に
は、加熱処理時間を短縮することができる。
電極１１１３，１１１４側から酸素を供給することとし
たので、キャパシタのリーク電流を上述の第７の実施の
形態よりもさらに確実に防止することができる。或い
は、第７の実施の形態と同等のリーク電流でよい場合に
は、加熱処理時間を短縮することができる。
【０１４６】なお、ここではバリア層としてＴｉ膜１１
０７を用いたが、ＴｉＮ膜やＴｉ／ＴｉＮ積層膜等を使
用してもよい。
０７を用いたが、ＴｉＮ膜やＴｉ／ＴｉＮ積層膜等を使
用してもよい。
【０１４７】併せて、酸素供給用薄膜が、膜酸化誘電体
膜の形成物質よりも熱的に不安定な酸化物導電体（例え
ばＩｒＯ2 膜、ＲｕＯ2 とＩｒＯ2 との混合体膜等）で
あればよい点や、酸素濃度の異なる薄膜を使用すること
としてもよい点は、上述の各実施の形態と同様である。
膜の形成物質よりも熱的に不安定な酸化物導電体（例え
ばＩｒＯ2 膜、ＲｕＯ2 とＩｒＯ2 との混合体膜等）で
あればよい点や、酸素濃度の異なる薄膜を使用すること
としてもよい点は、上述の各実施の形態と同様である。
【０１４８】第９の実施の形態
次に、この発明の第９の実施の形態に係る半導体装置の
製造方法について、図１２を用いて説明する。
製造方法について、図１２を用いて説明する。
【０１４９】この実施の形態は、酸化誘電体膜形成用薄
膜としての酸化タンタルＴａ2 Ｏ5膜に活性化した酸素
を供給する点で、上述の第８の実施の形態と異なる。
膜としての酸化タンタルＴａ2 Ｏ5膜に活性化した酸素
を供給する点で、上述の第８の実施の形態と異なる。
【０１５０】図１２は、この実施の形態に係る半導体装
置の製造方法を説明するための断面工程図である。
置の製造方法を説明するための断面工程図である。
【０１５１】まず、上述の各実施の形態と同様にし
て、シリコンウェハ１２０１の表面に、素子分離膜とし
てのＳｉＯ2 膜１２０２および拡散層１２０３を形成
し、さらに、シリコンウェハ１２０１の全面にＣＶＤ法
等で例えば厚さ７００〜１０００ｎｍの層間絶縁膜１２
０４を形成する。そして、この層間絶縁膜１２０４に、
通常のフォトリソグラフィー技術等を用いて、コンタク
トホール１２０５を形成する。
て、シリコンウェハ１２０１の表面に、素子分離膜とし
てのＳｉＯ2 膜１２０２および拡散層１２０３を形成
し、さらに、シリコンウェハ１２０１の全面にＣＶＤ法
等で例えば厚さ７００〜１０００ｎｍの層間絶縁膜１２
０４を形成する。そして、この層間絶縁膜１２０４に、
通常のフォトリソグラフィー技術等を用いて、コンタク
トホール１２０５を形成する。
【０１５２】次に、例えばスパッタリング法を用い
て、全面にポリシリコンを堆積した後でエッチバックを
行うことにより、層間配線部１２０６を形成する（図１
２（Ａ）参照）。
て、全面にポリシリコンを堆積した後でエッチバックを
行うことにより、層間配線部１２０６を形成する（図１
２（Ａ）参照）。
【０１５３】そして、スパッタリング法またはＣＶＤ
法等を用いて、Ｔｉ層、Ｒｕ層、ＲｕＯ2 層およびＲｕ
層を順次堆積し、さらに、これらの膜を通常のフォトリ
ソグラフィー技術等を用いてパターニングすることによ
り、バリア層としてのＴｉ膜１２０７、金属薄膜として
のＲｕ膜１２０８、酸素供給用薄膜としてのＲｕＯ2膜
１２０９および金属薄膜としてのＲｕ膜１２１０を形成
する。これらの各膜１２０７〜１２０９全体としての膜
厚は例えば５０〜１５０ｎｍとすればよく、また、Ｒｕ
Ｏ2 膜１２０９の膜厚は例えば２０〜１００ｎｍとすれ
ばよい。
法等を用いて、Ｔｉ層、Ｒｕ層、ＲｕＯ2 層およびＲｕ
層を順次堆積し、さらに、これらの膜を通常のフォトリ
ソグラフィー技術等を用いてパターニングすることによ
り、バリア層としてのＴｉ膜１２０７、金属薄膜として
のＲｕ膜１２０８、酸素供給用薄膜としてのＲｕＯ2膜
１２０９および金属薄膜としてのＲｕ膜１２１０を形成
する。これらの各膜１２０７〜１２０９全体としての膜
厚は例えば５０〜１５０ｎｍとすればよく、また、Ｒｕ
Ｏ2 膜１２０９の膜厚は例えば２０〜１００ｎｍとすれ
ばよい。
【０１５４】ここで、Ｒｕ膜１２０８は、圧縮応力が印
加されるように形成することが望ましい。これは、酸素
を透過させ難いようにＲｕ膜１２０８を形成して、後の
工程（工程参照）で加熱処理を行う際に、Ｔｉ膜１２
０７や層間配線部１２０６が酸化されないようにするた
めである。
加されるように形成することが望ましい。これは、酸素
を透過させ難いようにＲｕ膜１２０８を形成して、後の
工程（工程参照）で加熱処理を行う際に、Ｔｉ膜１２
０７や層間配線部１２０６が酸化されないようにするた
めである。
【０１５５】一方、Ｒｕ膜１２１０は、引っ張り応力が
印加されるように形成することとが望ましい。これは、
酸素を透過させ易いようにＲｕ膜１２１０を形成し、こ
のＲｕ膜１２１０を通過させることにより活性化された
酸素を得るためである。
印加されるように形成することとが望ましい。これは、
酸素を透過させ易いようにＲｕ膜１２１０を形成し、こ
のＲｕ膜１２１０を通過させることにより活性化された
酸素を得るためである。
【０１５６】続いて、スパッタリング法またはＣＶＤ
法等を用いて、全面に、例えば厚さ１０〜１００ｎｍの
Ｔａ2 Ｏ5 膜１２１１を、本発明の酸化絶縁体膜形成用
薄膜として形成する。
法等を用いて、全面に、例えば厚さ１０〜１００ｎｍの
Ｔａ2 Ｏ5 膜１２１１を、本発明の酸化絶縁体膜形成用
薄膜として形成する。
【０１５７】さらに、スパッタリング法またはＣＶＤ
法等を用いて、Ｔａ2 Ｏ5 膜１２１１の全面に、例えば
厚さ１０ｎｍのＲｕ膜１２１２を、本発明の金属薄膜と
して形成する。
法等を用いて、Ｔａ2 Ｏ5 膜１２１１の全面に、例えば
厚さ１０ｎｍのＲｕ膜１２１２を、本発明の金属薄膜と
して形成する。
【０１５８】このＲｕ膜１２１２も、引っ張り応力が印
加されるように形成することとが望ましい。これは、酸
素を透過させ易いようにＲｕ膜１２１２を形成し、この
Ｒｕ膜１２１２を通過させることにより活性化された酸
素を得るためである。
加されるように形成することとが望ましい。これは、酸
素を透過させ易いようにＲｕ膜１２１２を形成し、この
Ｒｕ膜１２１２を通過させることにより活性化された酸
素を得るためである。
【０１５９】その後、Ｒｕ膜１２１２の全面に、スパ
ッタリング法またはＣＶＤ法等を用いて、例えば厚さが
５０〜２００ｎｍのＲｕＯ2 膜１２１３を、酸素供給用
薄膜として形成する（図１２（Ｂ）参照）。
ッタリング法またはＣＶＤ法等を用いて、例えば厚さが
５０〜２００ｎｍのＲｕＯ2 膜１２１３を、酸素供給用
薄膜として形成する（図１２（Ｂ）参照）。
【０１６０】最後に、酸素を含まない雰囲気中（例え
ばＮ2 、Ｈｅ、Ａｒ、Ｘｅ等の雰囲気中）で、急速加熱
法（ＲＴＡ）等を用い、例えば６００℃の加熱処理を例
えば３分間行う。これにより、ＲｕＯ2 膜１２０９，１
２１３内の酸素をＴａ2 Ｏ5膜１２１１に供給して、か
かるＴａ2 Ｏ5 膜１２１１の酸素欠損を補償することが
できる。また、このとき、ＲｕＯ2 膜１２０９，１２１
３は、酸素を奪われてＲｕ膜１２１４，１２１５とな
る。そして、Ｒｕ膜１２１４は、Ｔｉ膜１２０７、Ｒｕ
膜１２０８，１２１０および層間配線部１２０６ととも
に、下部電極１２１６を構成する（図１２（Ｃ）参
照）。一方、Ｒｕ膜１２１５は、Ｒｕ膜１２１２ととも
に、上部電極を構成する（同図参照）。
ばＮ2 、Ｈｅ、Ａｒ、Ｘｅ等の雰囲気中）で、急速加熱
法（ＲＴＡ）等を用い、例えば６００℃の加熱処理を例
えば３分間行う。これにより、ＲｕＯ2 膜１２０９，１
２１３内の酸素をＴａ2 Ｏ5膜１２１１に供給して、か
かるＴａ2 Ｏ5 膜１２１１の酸素欠損を補償することが
できる。また、このとき、ＲｕＯ2 膜１２０９，１２１
３は、酸素を奪われてＲｕ膜１２１４，１２１５とな
る。そして、Ｒｕ膜１２１４は、Ｔｉ膜１２０７、Ｒｕ
膜１２０８，１２１０および層間配線部１２０６ととも
に、下部電極１２１６を構成する（図１２（Ｃ）参
照）。一方、Ｒｕ膜１２１５は、Ｒｕ膜１２１２ととも
に、上部電極を構成する（同図参照）。
【０１６１】このように、この実施の形態に係る半導体
装置の製造方法によれば、活性化された酸素をＴａ2 Ｏ
5 膜１２１１に供給することができるので、酸素欠損
を、第８の実施の形態の場合よりもさらに効率よく補償
することができる。
装置の製造方法によれば、活性化された酸素をＴａ2 Ｏ
5 膜１２１１に供給することができるので、酸素欠損
を、第８の実施の形態の場合よりもさらに効率よく補償
することができる。
【０１６２】なお、酸素を活性化させるための金属薄膜
としてＲｕ膜１２１０，１２１２を用いたが、この金属
薄膜の形成材料は、酸素に対する触媒作用がある金属で
あればよく、例えばイリジウムＩｒや白金Ｐｔを使用し
てもよい。
としてＲｕ膜１２１０，１２１２を用いたが、この金属
薄膜の形成材料は、酸素に対する触媒作用がある金属で
あればよく、例えばイリジウムＩｒや白金Ｐｔを使用し
てもよい。
【０１６３】また、バリア層としてＴｉＮ膜やＴｉ／Ｔ
ｉＮ積層膜等を使用してもよい点、酸素供給用薄膜がＩ
ｒＯ2 膜、ＲｕＯ2 とＩｒＯ2 との混合体膜等でもよく
且つ酸素濃度の異なる薄膜を使用することとしてもよい
点は、上述の各実施の形態と同様である。
ｉＮ積層膜等を使用してもよい点、酸素供給用薄膜がＩ
ｒＯ2 膜、ＲｕＯ2 とＩｒＯ2 との混合体膜等でもよく
且つ酸素濃度の異なる薄膜を使用することとしてもよい
点は、上述の各実施の形態と同様である。
【０１６４】第１０の実施の形態
次に、この発明の第１０の実施の形態に係る半導体装置
の製造方法について、図１３を用いて説明する。
の製造方法について、図１３を用いて説明する。
【０１６５】この実施の形態は、酸化誘電体膜形成用薄
膜および酸化誘電体膜として結晶質のＢＳＴ（チタン酸
バリウムストロンチウム）膜を用いた点が、上述の第１
の実施の形態と異なる。
膜および酸化誘電体膜として結晶質のＢＳＴ（チタン酸
バリウムストロンチウム）膜を用いた点が、上述の第１
の実施の形態と異なる。
【０１６６】図１３は、この実施の形態に係る半導体装
置の製造方法を説明するための断面工程図である。
置の製造方法を説明するための断面工程図である。
【０１６７】まず、第１の実施の形態と同様にして、
シリコンウェハ１３０１の表面に、素子分離膜としての
ＳｉＯ2 膜１３０２と、ＭＯＳトランジスタ等の一部を
構成する拡散層１３０３とを形成し、さらに、全面に層
間絶縁膜１３０４を形成した後、コンタクトホール１３
０５を形成する。
シリコンウェハ１３０１の表面に、素子分離膜としての
ＳｉＯ2 膜１３０２と、ＭＯＳトランジスタ等の一部を
構成する拡散層１３０３とを形成し、さらに、全面に層
間絶縁膜１３０４を形成した後、コンタクトホール１３
０５を形成する。
【０１６８】そして、例えばスパッタリング法を用い
て、全面に例えば厚さ２０〜１００ｎｍのポリシリコン
を堆積した後、通常のフォトリソグラフィー技術等を用
いてパターニングすることにより、層間配線部１３０６
ａと導電層１３０６ｂとからなる下部電極１３０６を形
成する（図１３（Ａ）参照）。
て、全面に例えば厚さ２０〜１００ｎｍのポリシリコン
を堆積した後、通常のフォトリソグラフィー技術等を用
いてパターニングすることにより、層間配線部１３０６
ａと導電層１３０６ｂとからなる下部電極１３０６を形
成する（図１３（Ａ）参照）。
【０１６９】続いて、例えばＣＶＤ法等により、全面
に、例えば厚さ５〜３０ｎｍのＢＳＴ膜１３０７を、酸
化誘電体膜形成用薄膜として形成する。ここで、このＢ
ＳＴ膜１３０７は、ペロブスカイト構造の結晶体により
構成される。
に、例えば厚さ５〜３０ｎｍのＢＳＴ膜１３０７を、酸
化誘電体膜形成用薄膜として形成する。ここで、このＢ
ＳＴ膜１３０７は、ペロブスカイト構造の結晶体により
構成される。
【０１７０】次に、このＢＳＴ膜１３０７の全面に、
スパッタリング法またはＣＶＤ法等を用いて、例えば厚
さが５０〜２００ｎｍのＲｕＯ2 膜１３０８を、酸素供
給用薄膜として形成する（図１３（Ｂ）参照）。
スパッタリング法またはＣＶＤ法等を用いて、例えば厚
さが５０〜２００ｎｍのＲｕＯ2 膜１３０８を、酸素供
給用薄膜として形成する（図１３（Ｂ）参照）。
【０１７１】最後に、酸素を含まない雰囲気中（例え
ばＮ2 、Ｈｅ、Ａｒ、Ｘｅ等の雰囲気中）で、急速加熱
法（ＲＴＡ）等を用い、例えば６００℃の加熱処理を例
えば３分間行う。これにより、ＲｕＯ2 膜１３０８内の
酸素をＢＳＴ膜１３０７に供給して、酸素欠損を補償す
ることができる。このとき、ＲｕＯ2 膜１３０８は、酸
素が奪われてＲｕ膜１３０９となり、完成後のキャパシ
タにおいては上部電極として使用される（図１３（Ｃ）
参照）。
ばＮ2 、Ｈｅ、Ａｒ、Ｘｅ等の雰囲気中）で、急速加熱
法（ＲＴＡ）等を用い、例えば６００℃の加熱処理を例
えば３分間行う。これにより、ＲｕＯ2 膜１３０８内の
酸素をＢＳＴ膜１３０７に供給して、酸素欠損を補償す
ることができる。このとき、ＲｕＯ2 膜１３０８は、酸
素が奪われてＲｕ膜１３０９となり、完成後のキャパシ
タにおいては上部電極として使用される（図１３（Ｃ）
参照）。
【０１７２】このように、この実施の形態に係る半導体
装置の製造方法によれば、酸素を含まない雰囲気中での
加熱処理によって、ＢＳＴ膜１３０７に酸素を供給する
ことができるので、ポリシリコン等を酸化させることな
く、かかるＢＳＴ膜１３０７の酸素欠損を補償すること
ができる。
装置の製造方法によれば、酸素を含まない雰囲気中での
加熱処理によって、ＢＳＴ膜１３０７に酸素を供給する
ことができるので、ポリシリコン等を酸化させることな
く、かかるＢＳＴ膜１３０７の酸素欠損を補償すること
ができる。
【０１７３】なお、ここでは、酸素供給用薄膜としてＲ
ｕＯ2 膜１３０８を用いたが、この酸素供給用薄膜は酸
化誘電体膜の形成物質よりも熱的に不安定な酸化物導電
体であればよく、例えばＩｒＯ2 膜や、ＲｕＯ2 とＩｒ
Ｏ2 との混合体からなる膜を使用することもできる。ま
た、第１の実施の形態と同様、酸素濃度の異なる薄膜を
使用することとしてもよい。
ｕＯ2 膜１３０８を用いたが、この酸素供給用薄膜は酸
化誘電体膜の形成物質よりも熱的に不安定な酸化物導電
体であればよく、例えばＩｒＯ2 膜や、ＲｕＯ2 とＩｒ
Ｏ2 との混合体からなる膜を使用することもできる。ま
た、第１の実施の形態と同様、酸素濃度の異なる薄膜を
使用することとしてもよい。
【０１７４】また、ＢＳＴ膜１３０７に供給する酸素を
活性化させるために、上部電極または下部電極の少なく
とも一方に、Ｒｕ、ＩｒまたはＰｔ等で形成された金属
薄膜を設けることとしてもよい。
活性化させるために、上部電極または下部電極の少なく
とも一方に、Ｒｕ、ＩｒまたはＰｔ等で形成された金属
薄膜を設けることとしてもよい。
【０１７５】第１１の実施の形態
次に、この発明の第１１の実施の形態に係る半導体装置
の製造方法について、図１４を用いて説明する。
の製造方法について、図１４を用いて説明する。
【０１７６】この実施の形態は、酸化誘電体膜形成用薄
膜として非晶質のＢＳＴ膜を用いた点が、上述の第１０
の実施の形態と異なる。
膜として非晶質のＢＳＴ膜を用いた点が、上述の第１０
の実施の形態と異なる。
【０１７７】図１４は、この実施の形態に係る半導体装
置の製造方法を説明するための断面工程図である。
置の製造方法を説明するための断面工程図である。
【０１７８】まず、第１の実施の形態と同様にして、
シリコンウェハ１４０１の表面に、素子分離膜としての
ＳｉＯ2 膜１４０２と、ＭＯＳトランジスタ等の一部を
構成する拡散層１４０３とを形成し、さらに、全面に層
間絶縁膜１４０４を形成した後、コンタクトホール１４
０５を形成する。
シリコンウェハ１４０１の表面に、素子分離膜としての
ＳｉＯ2 膜１４０２と、ＭＯＳトランジスタ等の一部を
構成する拡散層１４０３とを形成し、さらに、全面に層
間絶縁膜１４０４を形成した後、コンタクトホール１４
０５を形成する。
【０１７９】そして、例えばスパッタリング法を用い
て、全面に例えば厚さ２０〜１００ｎｍのポリシリコン
を堆積した後、通常のフォトリソグラフィー技術等を用
いてパターニングすることにより、層間配線部１４０６
ａと導電層１４０６ｂとからなる下部電極１４０６を形
成する（図１４（Ａ）参照）。
て、全面に例えば厚さ２０〜１００ｎｍのポリシリコン
を堆積した後、通常のフォトリソグラフィー技術等を用
いてパターニングすることにより、層間配線部１４０６
ａと導電層１４０６ｂとからなる下部電極１４０６を形
成する（図１４（Ａ）参照）。
【０１８０】続いて、例えば４００℃以下のＣＶＤ法
等により、全面に、例えば厚さ５〜３０ｎｍの非晶質の
ＢＳＴ膜１４０７を、酸化誘電体膜形成用薄膜として形
成する。
等により、全面に、例えば厚さ５〜３０ｎｍの非晶質の
ＢＳＴ膜１４０７を、酸化誘電体膜形成用薄膜として形
成する。
【０１８１】次に、このＢＳＴ膜１４０７の全面に、
スパッタリング法またはＣＶＤ法等を用いて、例えば厚
さが５０〜２００ｎｍのＲｕＯ2 膜１４０８を、酸素供
給用薄膜として形成する（図１４（Ｂ）参照）。
スパッタリング法またはＣＶＤ法等を用いて、例えば厚
さが５０〜２００ｎｍのＲｕＯ2 膜１４０８を、酸素供
給用薄膜として形成する（図１４（Ｂ）参照）。
【０１８２】最後に、酸素を含まない雰囲気中（例え
ばＮ2 、Ｈｅ、Ａｒ、Ｘｅ等の雰囲気中）で、急速加熱
法（ＲＴＡ）等を用い、例えば５００℃の加熱処理を例
えば３分間行う。これにより、ＢＳＴ膜１４０７が結晶
化して、ペロブスカイト構造の結晶体からなる、酸化誘
電体膜としてのＢＳＴ膜１４０９が形成される。また、
このとき、ＲｕＯ2 膜１４０８内の酸素が、ＢＳＴ膜１
４０９に供給されて、酸素欠損が補償される。同時に、
ＲｕＯ2 膜１４０８は、酸素が奪われてＲｕ膜１４１０
となり、完成後のキャパシタにおいては上部電極として
使用される（図１４（Ｃ）参照）。
ばＮ2 、Ｈｅ、Ａｒ、Ｘｅ等の雰囲気中）で、急速加熱
法（ＲＴＡ）等を用い、例えば５００℃の加熱処理を例
えば３分間行う。これにより、ＢＳＴ膜１４０７が結晶
化して、ペロブスカイト構造の結晶体からなる、酸化誘
電体膜としてのＢＳＴ膜１４０９が形成される。また、
このとき、ＲｕＯ2 膜１４０８内の酸素が、ＢＳＴ膜１
４０９に供給されて、酸素欠損が補償される。同時に、
ＲｕＯ2 膜１４０８は、酸素が奪われてＲｕ膜１４１０
となり、完成後のキャパシタにおいては上部電極として
使用される（図１４（Ｃ）参照）。
【０１８３】このように、この実施の形態に係る半導体
装置の製造方法では、まず、非晶質のＢＳＴ膜１４０７
を酸化誘電体膜形成用薄膜として形成することとした
（上記工程）。従って、ＲｕＯ2 膜１４０８を形成す
る際（上記工程）にはＢＳＴは非晶質であり、誘電率
が低いので、ＲｕＯ2 膜１４０８を形成する工程（上記
工程）でＢＳＴ膜１４０７がチャージアップして半導
体装置に局所的な絶縁破壊（例えばゲート酸化膜の破壊
等）が発生することを抑制できる。そして、その後の加
熱処理工程では、このＢＳＴ膜１４０７を結晶化するの
で（上記工程）、誘電率が十分に大きい酸化誘電体膜
（ＢＳＴ膜１４０９）を形成することができる。すなわ
ち、この実施の形態によれば、ＲｕＯ2 膜１４０８を形
成する際の絶縁破壊を防止して、半導体装置の歩留まり
を向上させることができる。
装置の製造方法では、まず、非晶質のＢＳＴ膜１４０７
を酸化誘電体膜形成用薄膜として形成することとした
（上記工程）。従って、ＲｕＯ2 膜１４０８を形成す
る際（上記工程）にはＢＳＴは非晶質であり、誘電率
が低いので、ＲｕＯ2 膜１４０８を形成する工程（上記
工程）でＢＳＴ膜１４０７がチャージアップして半導
体装置に局所的な絶縁破壊（例えばゲート酸化膜の破壊
等）が発生することを抑制できる。そして、その後の加
熱処理工程では、このＢＳＴ膜１４０７を結晶化するの
で（上記工程）、誘電率が十分に大きい酸化誘電体膜
（ＢＳＴ膜１４０９）を形成することができる。すなわ
ち、この実施の形態によれば、ＲｕＯ2 膜１４０８を形
成する際の絶縁破壊を防止して、半導体装置の歩留まり
を向上させることができる。
【０１８４】また、酸素を含まない雰囲気中での加熱処
理によって、ＢＳＴ膜１４０７に酸素を供給することが
できるのでポリシリコン等を酸化させることなくＢＳＴ
膜１４０７の酸素欠損を補償することができる点は、上
述の第１０の実施の形態と同様である。
理によって、ＢＳＴ膜１４０７に酸素を供給することが
できるのでポリシリコン等を酸化させることなくＢＳＴ
膜１４０７の酸素欠損を補償することができる点は、上
述の第１０の実施の形態と同様である。
【０１８５】なお、ここでは、酸素供給用薄膜としてＲ
ｕＯ2 膜１４０８を用いたが、この酸素供給用薄膜は酸
化誘電体膜の形成物質よりも熱的に不安定な酸化物導電
体であればよく、例えばＩｒＯ2 膜や、ＲｕＯ2 とＩｒ
Ｏ2 との混合体からなる膜を使用することもできる。さ
らに、第１の実施の形態と同様、酸素濃度の異なる薄膜
を使用することとしてもよい。
ｕＯ2 膜１４０８を用いたが、この酸素供給用薄膜は酸
化誘電体膜の形成物質よりも熱的に不安定な酸化物導電
体であればよく、例えばＩｒＯ2 膜や、ＲｕＯ2 とＩｒ
Ｏ2 との混合体からなる膜を使用することもできる。さ
らに、第１の実施の形態と同様、酸素濃度の異なる薄膜
を使用することとしてもよい。
【０１８６】また、ＢＳＴ膜１４０７に供給する酸素を
活性化させるために、上部電極または下部電極の少なく
とも一方に、ルテニウムＲｕ、イリジウムＩｒまたは白
金Ｐｔ等で形成された金属薄膜を設けることとしてもよ
い。
活性化させるために、上部電極または下部電極の少なく
とも一方に、ルテニウムＲｕ、イリジウムＩｒまたは白
金Ｐｔ等で形成された金属薄膜を設けることとしてもよ
い。
【０１８７】第１２の実施の形態
次に、この発明の第１２の実施の形態に係る半導体装置
の製造方法について、図１５を用いて説明する。
の製造方法について、図１５を用いて説明する。
【０１８８】この実施の形態は、酸化誘電体膜形成用薄
膜および酸化誘電体膜としてＰＺＴ（チタン酸ジルコン
酸塩）膜を用いた点が、上述の第１の実施や第１０の実
施の形態と異なる。
膜および酸化誘電体膜としてＰＺＴ（チタン酸ジルコン
酸塩）膜を用いた点が、上述の第１の実施や第１０の実
施の形態と異なる。
【０１８９】図１５は、この実施の形態に係る半導体装
置の製造方法を説明するための断面工程図である。
置の製造方法を説明するための断面工程図である。
【０１９０】まず、第１の実施の形態と同様にして、
シリコンウェハ１５０１の表面に、素子分離膜としての
ＳｉＯ2 膜１５０２と、ＭＯＳトランジスタ等の一部を
構成する拡散層１５０３とを形成し、さらに、全面に層
間絶縁膜１５０４を形成した後、コンタクトホール１５
０５を形成する。
シリコンウェハ１５０１の表面に、素子分離膜としての
ＳｉＯ2 膜１５０２と、ＭＯＳトランジスタ等の一部を
構成する拡散層１５０３とを形成し、さらに、全面に層
間絶縁膜１５０４を形成した後、コンタクトホール１５
０５を形成する。
【０１９１】そして、例えばスパッタリング法を用い
て、全面に例えば厚さ２０〜１００ｎｍのポリシリコン
を堆積した後、通常のフォトリソグラフィー技術等を用
いてパターニングすることにより、層間配線部１５０６
ａと導電層１５０６ｂとからなる下部電極１５０６を形
成する（図１５（Ａ）参照）。
て、全面に例えば厚さ２０〜１００ｎｍのポリシリコン
を堆積した後、通常のフォトリソグラフィー技術等を用
いてパターニングすることにより、層間配線部１５０６
ａと導電層１５０６ｂとからなる下部電極１５０６を形
成する（図１５（Ａ）参照）。
【０１９２】続いて、例えば反応性スパッタ法または
Ｓｏｌ−Ｇｅｌ法等により、全面に、例えば厚さ５〜３
０ｎｍの、パイロクロア相或いは非晶質のＲＺＴ膜１５
０７を、酸化誘電体膜形成用薄膜として形成する。
Ｓｏｌ−Ｇｅｌ法等により、全面に、例えば厚さ５〜３
０ｎｍの、パイロクロア相或いは非晶質のＲＺＴ膜１５
０７を、酸化誘電体膜形成用薄膜として形成する。
【０１９３】ここで、このＲＺＴ膜１５０７の形成条件
は、反応性スパッタ法による場合は、例えば、成膜温度
を２００〜４００℃、Ａｒ／Ｏ2 流量比を９〜０．１、
膜形成圧力を１ｍＴｏｒｒ〜０．１Ｔｏｒｒ、ターゲッ
トを焼結体ターゲットまたは金属ターゲットとすればよ
い。一方、Ｓｏｌ−Ｇｅｌ法の場合は、例えば、成膜原
料を鉛、チタン、ジルコニウムのアルコキシド溶液と
し、焼成温度を２００〜４００℃、雰囲気ガスを酸素を
含むガスとすればよい。
は、反応性スパッタ法による場合は、例えば、成膜温度
を２００〜４００℃、Ａｒ／Ｏ2 流量比を９〜０．１、
膜形成圧力を１ｍＴｏｒｒ〜０．１Ｔｏｒｒ、ターゲッ
トを焼結体ターゲットまたは金属ターゲットとすればよ
い。一方、Ｓｏｌ−Ｇｅｌ法の場合は、例えば、成膜原
料を鉛、チタン、ジルコニウムのアルコキシド溶液と
し、焼成温度を２００〜４００℃、雰囲気ガスを酸素を
含むガスとすればよい。
【０１９４】次に、このＲＺＴ膜１５０７の全面に、
スパッタリング法またはＣＶＤ法等を用いて、例えば厚
さが５０〜２００ｎｍのＲｕＯ2 膜１５０８を、酸素供
給用薄膜として形成する（図１５（Ｂ）参照）。
スパッタリング法またはＣＶＤ法等を用いて、例えば厚
さが５０〜２００ｎｍのＲｕＯ2 膜１５０８を、酸素供
給用薄膜として形成する（図１５（Ｂ）参照）。
【０１９５】最後に、酸素を含まない雰囲気中（例え
ばＮ2 、Ｈｅ、Ａｒ、Ｘｅ等の雰囲気中）で、急速加熱
法（ＲＴＡ）等を用い、例えば６００℃の加熱処理を例
えば３分間行う。これにより、ＲｕＯ2 膜１５０８内の
酸素をＲＺＴ膜１５０７に供給して、酸素欠損を補償す
ることができる。このとき、ＲｕＯ2 膜１５０８は、酸
素が奪われてＲｕ膜１５０９となり、完成後のキャパシ
タにおいては上部電極として使用される（図１５（Ｃ）
参照）。
ばＮ2 、Ｈｅ、Ａｒ、Ｘｅ等の雰囲気中）で、急速加熱
法（ＲＴＡ）等を用い、例えば６００℃の加熱処理を例
えば３分間行う。これにより、ＲｕＯ2 膜１５０８内の
酸素をＲＺＴ膜１５０７に供給して、酸素欠損を補償す
ることができる。このとき、ＲｕＯ2 膜１５０８は、酸
素が奪われてＲｕ膜１５０９となり、完成後のキャパシ
タにおいては上部電極として使用される（図１５（Ｃ）
参照）。
【０１９６】このように、この実施の形態に係る半導体
装置の製造方法によれば、酸素を含まない雰囲気中での
加熱処理によって、ＲＺＴ膜１５０７に酸素を供給する
ことができるので、ポリシリコン等を酸化させることな
く、かかるＲＺＴ膜１５０７の酸素欠損を補償すること
ができる。
装置の製造方法によれば、酸素を含まない雰囲気中での
加熱処理によって、ＲＺＴ膜１５０７に酸素を供給する
ことができるので、ポリシリコン等を酸化させることな
く、かかるＲＺＴ膜１５０７の酸素欠損を補償すること
ができる。
【０１９７】なお、ここでは、酸素供給用薄膜としてＲ
ｕＯ2 膜１５０８を用いたが、この酸素供給用薄膜は酸
化誘電体膜の形成物質よりも熱的に不安定な酸化物導電
体であればよく、例えばＩｒＯ2 膜や、ＲｕＯ2 とＩｒ
Ｏ2 との混合体からなる膜を使用することもできる。さ
らに、第１の実施の形態と同様、酸素濃度の異なる薄膜
を使用することとしてもよい。
ｕＯ2 膜１５０８を用いたが、この酸素供給用薄膜は酸
化誘電体膜の形成物質よりも熱的に不安定な酸化物導電
体であればよく、例えばＩｒＯ2 膜や、ＲｕＯ2 とＩｒ
Ｏ2 との混合体からなる膜を使用することもできる。さ
らに、第１の実施の形態と同様、酸素濃度の異なる薄膜
を使用することとしてもよい。
【０１９８】また、ＲＺＴ膜１５０７に供給する酸素を
活性化させるために、上部電極または下部電極の少なく
とも一方に、Ｒｕ、ＩｒまたはＰｔ等で形成された金属
薄膜を設けることとしてもよい。
活性化させるために、上部電極または下部電極の少なく
とも一方に、Ｒｕ、ＩｒまたはＰｔ等で形成された金属
薄膜を設けることとしてもよい。
【０１９９】
【発明の効果】以上詳細に説明したように、この発明に
よれば、この実施の形態に係る半導体装置の製造方法に
よれば、酸素を含まない雰囲気中での加熱処理によって
酸化誘電体膜を形成することができ、或いは、形成され
た酸化誘電体膜の酸素欠損を補償することができる。従
って、ポリシリコン等を酸化させることがないので、半
導体装置の歩留まりを向上させることができる。
よれば、この実施の形態に係る半導体装置の製造方法に
よれば、酸素を含まない雰囲気中での加熱処理によって
酸化誘電体膜を形成することができ、或いは、形成され
た酸化誘電体膜の酸素欠損を補償することができる。従
って、ポリシリコン等を酸化させることがないので、半
導体装置の歩留まりを向上させることができる。
【図１】第１の実施の形態に係る半導体装置の製造方法
を説明するための断面工程図である。
を説明するための断面工程図である。
【図２】第１の実施の形態に係るキャパシタの組成を分
析したＸ線回折パターンを示す図である。
析したＸ線回折パターンを示す図である。
【図３】第２の実施の形態に係る半導体装置の製造方法
を説明するための断面工程図である。
を説明するための断面工程図である。
【図４】第２の実施の形態においてＲｕ膜を形成する際
のガス圧と、形成後のＲｕ膜の印加応力との関係を示す
グラフである。
のガス圧と、形成後のＲｕ膜の印加応力との関係を示す
グラフである。
【図５】第２の実施の形態に係るキャパシタの組成を分
析したＸ線回折パターンを示す図であり、（Ａ）は引っ
張り応力が印加されるようにＲｕ膜を形成した場合を、
（Ｂ）は圧縮応力が印加されるようにＲｕ膜を形成した
場合を、それぞれ示している。
析したＸ線回折パターンを示す図であり、（Ａ）は引っ
張り応力が印加されるようにＲｕ膜を形成した場合を、
（Ｂ）は圧縮応力が印加されるようにＲｕ膜を形成した
場合を、それぞれ示している。
【図６】第３の実施の形態に係る半導体装置の製造方法
を説明するための断面工程図である。
を説明するための断面工程図である。
【図７】第４の実施の形態に係る半導体装置の製造方法
を説明するための断面工程図である。
を説明するための断面工程図である。
【図８】第５の実施の形態に係る半導体装置の製造方法
を説明するための断面工程図である。
を説明するための断面工程図である。
【図９】第６の実施の形態に係る半導体装置の製造方法
を説明するための断面工程図である。
を説明するための断面工程図である。
【図１０】第７の実施の形態に係る半導体装置の製造方
法を説明するための断面工程図である。
法を説明するための断面工程図である。
【図１１】第８の実施の形態に係る半導体装置の製造方
法を説明するための断面工程図である。
法を説明するための断面工程図である。
【図１２】第９の実施の形態に係る半導体装置の製造方
法を説明するための断面工程図である。
法を説明するための断面工程図である。
【図１３】第１０の実施の形態に係る半導体装置の製造
方法を説明するための断面工程図である。
方法を説明するための断面工程図である。
【図１４】第１１の実施の形態に係る半導体装置の製造
方法を説明するための断面工程図である。
方法を説明するための断面工程図である。
【図１５】第１２の実施の形態に係る半導体装置の製造
方法を説明するための断面工程図である。
方法を説明するための断面工程図である。
【図１６】従来の半導体装置一構造例を示す断面図であ
る。
る。
１０１ シリコンウェハ
１０２ ＳｉＯ2 膜
１０３ 拡散層
１０４ 層間絶縁膜
１０５ コンタクトホール
１０６ 下部電極
１０６ａ 層間配線部
１０６ｂ 導電層
１０７ ＴｉＮ膜
１０８ ＲｕＯ2 膜
１０９ ＴｉＯ2 膜
１１０ Ｒｕ膜
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 平７−93969（ＪＰ，Ａ)
特開 平10−56153（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 21/8242
H01L 27/10 - 27/115
Claims (12)
- 【請求項１】 半導体基板上に形成された下部電極と、
この下部電極を覆うように形成された酸化誘電体膜と、
この酸化誘電体膜上に形成された上部電極とを備えたキ
ャパシタを有する半導体装置の製造方法において、 前記酸化誘電体膜を形成するための被酸化物質を含有す
る酸化誘電体膜形成用薄膜と、この酸化誘電体膜形成用
薄膜に酸素を供給するための酸素供給用薄膜とを少なく
とも有する積層構造を形成する第１工程と、前記積層構
造を酸素を含まない雰囲気中で加熱処理することによっ
て、前記酸素供給用薄膜から前記酸化誘電体膜形成用薄
膜に酸素を供給する第２工程とを備え、 前記第１工程が、前記被酸化物質を窒化してなる酸化誘
電体膜形成用薄膜と、この酸化誘電体膜形成用薄膜中の
前記被酸化物質に酸素を供給するための酸素供給用酸化
膜とを少なくとも有する積層構造を形成する工程であ
り、 前記第２工程が、前記積層構造を酸素を含まない雰囲気
中で加熱処理することによって、前記被酸化物質を酸化
して前記酸化誘電体膜を形成する工程である、 ことを特徴とする半導体装置の製造方法。 - 【請求項２】 前記上部電極が、前記酸素供給用薄膜を
有することを特徴とする請求項１に記載の半導体装置の
製造方法。 - 【請求項３】 前記上部電極が、前記酸素供給用薄膜か
ら前記酸化誘電体膜形成用薄膜に供給される酸素を活性
化するための金属薄膜をさらに有することを特徴とする
請求項２に記載の半導体装置の製造方法。 - 【請求項４】 前記酸化誘電体膜形成用薄膜が、窒化チ
タン膜、窒化タンタル膜、窒化ジルコニウム膜または窒
化ハフニウム膜であることを特徴とする請求項１に記載
の半導体装置の製造方法。 - 【請求項５】 半導体基板上に形成された下部電極と、
この下部電極を覆うように形成された酸化誘電体膜と、
この酸化誘電体膜上に形成された上部電極とを備えたキ
ャパシタを有する半導体装置の製造方法において、 前記酸化誘電体膜を形成するための被酸化物質を含有す
る酸化誘電体膜形成用薄膜と、この酸化誘電体膜形成用
薄膜に酸素を供給するための酸素供給用薄膜とを少なく
とも有する積層構造を形成する第１工程と、前記積層構
造を酸素を含まない雰囲気中で加熱処理することによっ
て、前記酸素供給用薄膜から前記酸化誘電体膜形成用薄
膜に酸素を供給する第２工程とを備え、 前記下部電極が、貫通孔内に形成された層間配線部と、
この層間配線部上に形成されたバリア層と、圧縮応力が
印加されるように前記バリア層上に形成された金属薄膜
と、この金属薄膜上に形成された前記酸素供給用薄膜と
を有する、 ことを特徴とする半導体装置の製造方法。 - 【請求項６】 半導体基板上に形成された下部電極と、
この下部電極を覆うように形成された酸化誘電体膜と、
この酸化誘電体膜上に形成された上部電極とを備えたキ
ャパシタを有する半導体装置の製造方法において、 前記酸化誘電体膜を形成するための被酸化物質を含有す
る酸化誘電体膜形成用薄膜と、この酸化誘電体膜形成用
薄膜に酸素を供給するための酸素供給用薄膜とを少なく
とも有する積層構造を形成する第１工程と、前記積層構
造を酸素を含まない雰囲気中で加熱処理することによっ
て、前記酸素供給用薄膜から前記酸化誘電体膜形成用薄
膜に酸素を供給する第２工程とを備え、 前記下部電極が、前記貫通孔内に形成された層間配線部
と、この層間配線部上に形成されたバリア層と、圧縮応
力が印加されるように前記バリア層上に形成された第１
の金属薄膜と、この第１の金属薄膜上に形成された前記
酸素供給用薄膜と、引っ張り応力が印加されるようにこ
の酸素供給用薄膜上に形成された第２の金属薄膜を有す
る、 ことを特徴とする半導体装置の製造方法。 - 【請求項７】 半導体基板上に形成された下部電極と、
この下部電極を覆うように形成された酸化誘電体膜と、
この酸化誘電体膜上に形成された上部電極とを備えたキ
ャパシタを有する半導体装置の製造方法において、 前記酸化誘電体膜を形成するための被酸化物質を含有す
る酸化誘電体膜形成用薄膜と、この酸化誘電体膜形成用
薄膜に酸素を供給するための酸素供給用薄膜とを少なく
とも有する積層構造を形成する第１工程と、前記積層構
造を酸素を含まない雰囲気中で加熱処理することによっ
て、前記酸素供給用薄膜から前記酸化誘電体膜形成用薄
膜に酸素を供給する第２工程とを備え、 前記下部電極が、貫通孔内に形成された層間配線部と、
この層間配線部上に形成されたバリア層と、圧縮応力が
印加されるように前記バリア層上に形成された第３の金
属薄膜と、この第３の金属薄膜上に形成された第１の前
記酸素供給用薄膜とを備え、 前記上部電極が、前記酸化誘電体膜形成用薄膜上に形成
された第２の前記酸素供給用薄膜と、圧縮応力が印加さ
れるように前記第２の酸素供給用薄膜上に形成された第
４の金属薄膜とを備える、 ことを特徴とする半導体装置の製造方法。 - 【請求項８】 前記第１の酸素供給用薄膜から前記酸化
誘電体膜形成用薄膜に供給される酸素を活性化するため
に前記下部電極に設けられた第５の金属薄膜、または、
前記第２の酸素供給用薄膜から前記酸化誘電体膜形成用
薄膜に供給される酸素を活性化するために前記上部電極
に設けられた第６の金属薄膜の、少なくとも一方をさら
に有することを特徴とする請求項７に記載の半導体装置
の製造方法。 - 【請求項９】 前記酸化誘電体膜形成用薄膜が、酸化タ
ンタル膜またはチタン酸ジルコン塩酸膜であることを特
徴とする請求項５〜７のいずれかに記載の半導体装置の
製造方法。 - 【請求項１０】 前記酸化誘電体膜形成用薄膜が非晶質
のチタン酸バリウムストロンチウム膜またはチタン酸ジ
ルコン塩酸膜であり、前記酸化誘電体膜が前記第２工程
で結晶化された前記チタン酸バリウムストロンチウム膜
または前記チタン酸ジルコン塩酸膜であることを特徴と
する請求項５〜７のいずれかに記載の半導体装置の製造
方法。 - 【請求項１１】 前記酸素供給用薄膜が、酸化ルテニウ
ム膜、酸化イリジウム膜またはこれらの混合体からなる
膜であることを特徴とする請求項５〜１０のいずれかに
記載の半導体装置の製造方法。 - 【請求項１２】 前記金属薄膜が、ルテニウム、イリジ
ウムまたは白金のいずれかにより形成されていることを
特徴とする請求項３、６または８に記載の半導体装置の
製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29450297A JP3419665B2 (ja) | 1997-10-27 | 1997-10-27 | 半導体装置の製造方法 |
| US09/081,567 US6284587B1 (en) | 1997-10-27 | 1998-05-19 | Fabricating method for semiconductor device |
| TW087107786A TW421880B (en) | 1997-10-27 | 1998-05-20 | Manufacturing method for semiconductor device |
| CNB981167608A CN1146981C (zh) | 1997-10-27 | 1998-07-31 | 半导体器件的制造方法 |
| KR1019980044628A KR100335977B1 (ko) | 1997-10-27 | 1998-10-23 | 반도체 장치의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29450297A JP3419665B2 (ja) | 1997-10-27 | 1997-10-27 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11135743A JPH11135743A (ja) | 1999-05-21 |
| JP3419665B2 true JP3419665B2 (ja) | 2003-06-23 |
Family
ID=17808612
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29450297A Expired - Fee Related JP3419665B2 (ja) | 1997-10-27 | 1997-10-27 | 半導体装置の製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6284587B1 (ja) |
| JP (1) | JP3419665B2 (ja) |
| KR (1) | KR100335977B1 (ja) |
| CN (1) | CN1146981C (ja) |
| TW (1) | TW421880B (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6358810B1 (en) * | 1998-07-28 | 2002-03-19 | Applied Materials, Inc. | Method for superior step coverage and interface control for high K dielectric capacitors and related electrodes |
| TW457703B (en) * | 1998-08-31 | 2001-10-01 | Siemens Ag | Micro-electronic structure, method for its production and its application in a memory-cell |
| US6492241B1 (en) * | 2000-04-10 | 2002-12-10 | Micron Technology, Inc. | Integrated capacitors fabricated with conductive metal oxides |
| KR100403611B1 (ko) * | 2000-06-07 | 2003-11-01 | 삼성전자주식회사 | 금속-절연체-금속 구조의 커패시터 및 그 제조방법 |
| US7253076B1 (en) * | 2000-06-08 | 2007-08-07 | Micron Technologies, Inc. | Methods for forming and integrated circuit structures containing ruthenium and tungsten containing layers |
| DE10052411B4 (de) * | 2000-10-23 | 2008-07-31 | Mitsubishi Materials Silicon Corp. | Wärmebehandlungsverfahren eines Siliciumwafers und der wärmebehandelte Siliciumwafer |
| US6682597B2 (en) * | 2000-10-23 | 2004-01-27 | Mitsubishi Materials Silicon Corporation | Silicon wafer, and heat treatment method of the same and the heat-treated silicon wafer |
| US6617248B1 (en) | 2000-11-10 | 2003-09-09 | Micron Technology, Inc. | Method for forming a ruthenium metal layer |
| JP4650602B2 (ja) * | 2003-03-26 | 2011-03-16 | セイコーエプソン株式会社 | 強誘電体キャパシタの製造方法 |
| US7169658B2 (en) * | 2004-01-29 | 2007-01-30 | Infineon Technologies Ag | Method for formation of an ultra-thin film and semiconductor device containing such a film |
| CN100463182C (zh) * | 2004-10-19 | 2009-02-18 | 精工爱普生株式会社 | 铁电体存储器及其制造方法 |
| US20060261441A1 (en) * | 2005-05-23 | 2006-11-23 | Micron Technology, Inc. | Process for forming a low carbon, low resistance metal film during the manufacture of a semiconductor device and systems including same |
| JP5845866B2 (ja) * | 2011-12-07 | 2016-01-20 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
| CN103165905A (zh) * | 2013-02-28 | 2013-06-19 | 北京化工大学常州先进材料研究院 | 一种锂空气电池空气电极及其制备方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2529384B1 (fr) * | 1982-06-25 | 1986-04-11 | Thomson Csf | Procede de reduction de compose en couche sur un substrat et son application a la fabrication de structure semi-conductrice a effet de champ |
| JPH04171975A (ja) * | 1990-11-06 | 1992-06-19 | Nippon Steel Corp | 容量素子及びその製造方法 |
| JPH08330512A (ja) * | 1995-05-31 | 1996-12-13 | Sony Corp | キャパシタおよびその製造方法 |
| JPH0982915A (ja) | 1995-09-18 | 1997-03-28 | Toshiba Corp | 半導体装置の製造方法 |
-
1997
- 1997-10-27 JP JP29450297A patent/JP3419665B2/ja not_active Expired - Fee Related
-
1998
- 1998-05-19 US US09/081,567 patent/US6284587B1/en not_active Expired - Fee Related
- 1998-05-20 TW TW087107786A patent/TW421880B/zh not_active IP Right Cessation
- 1998-07-31 CN CNB981167608A patent/CN1146981C/zh not_active Expired - Fee Related
- 1998-10-23 KR KR1019980044628A patent/KR100335977B1/ko not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| TW421880B (en) | 2001-02-11 |
| JPH11135743A (ja) | 1999-05-21 |
| KR19990037356A (ko) | 1999-05-25 |
| CN1215917A (zh) | 1999-05-05 |
| KR100335977B1 (ko) | 2002-08-22 |
| US6284587B1 (en) | 2001-09-04 |
| CN1146981C (zh) | 2004-04-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3484324B2 (ja) | 半導体メモリ素子 | |
| JP3970477B2 (ja) | 強誘電体集積回路及びその製造方法 | |
| US6300212B1 (en) | Method of fabricating semiconductor device having memory capacitor including ferroelectric layer made of composite metal oxide | |
| US7001778B2 (en) | Method of making layered superlattice material with improved microstructure | |
| JP2003174146A (ja) | 強誘電体キャパシタおよびその製造方法 | |
| JP3419665B2 (ja) | 半導体装置の製造方法 | |
| JP2003510839A (ja) | バリア層を有する集積回路およびその製造方法 | |
| JPH11111930A (ja) | 半導体記憶素子の製造方法 | |
| JP2001237402A (ja) | 構造化された金属酸化物含有層および半導体構造素子の製造方法 | |
| JP2003068991A (ja) | 半導体装置及びその製造方法 | |
| JPH11307736A (ja) | 半導体メモリ素子の製造方法 | |
| US20040113186A1 (en) | Method of making layered superlattice material with ultra-thin top layer | |
| JP4438963B2 (ja) | 強誘電体キャパシタ | |
| KR100333667B1 (ko) | 강유전체 메모리 소자의 캐패시터 제조 방법 | |
| KR20000067642A (ko) | 강유전체 캐패시터 구조체의 건식식각 방법 | |
| US20050272171A1 (en) | Method for manufacturing ferroelectric capacitor, method for manufacturing ferroelectric memory, ferroelectric capacitor and ferroelectric memory | |
| JP3294214B2 (ja) | 薄膜キャパシタ | |
| JPH11233734A (ja) | 半導体メモリ素子及びその製造方法 | |
| JP4268804B2 (ja) | 超薄膜の上層を有する積層超格子材料の製造方法 | |
| CN100355042C (zh) | 铁电存储元件及制造具有超薄顶层的层状超晶格材料的方法 | |
| KR100388465B1 (ko) | 루테늄 하부전극을 갖는 강유전체 캐패시터 및 그 형성방법 | |
| JPH0897382A (ja) | 半導体メモリ素子 | |
| JP4330113B2 (ja) | 集積回路の製造方法 | |
| US6437968B1 (en) | Capacitive element | |
| KR100388466B1 (ko) | 루테늄 하부전극을 갖는 강유전체 캐패시터 및 그 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030401 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080418 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090418 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090418 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100418 Year of fee payment: 7 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100418 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110418 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120418 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120418 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130418 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |