JPH1141130A - ミクサ回路および受信装置 - Google Patents
ミクサ回路および受信装置Info
- Publication number
- JPH1141130A JPH1141130A JP9195305A JP19530597A JPH1141130A JP H1141130 A JPH1141130 A JP H1141130A JP 9195305 A JP9195305 A JP 9195305A JP 19530597 A JP19530597 A JP 19530597A JP H1141130 A JPH1141130 A JP H1141130A
- Authority
- JP
- Japan
- Prior art keywords
- offset
- mixer
- input
- voltage
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Superheterodyne Receivers (AREA)
Abstract
(57)【要約】
【課題】 入力レベル変動に対して迅速に追従して精度
の高い直流オフセット電圧に補償する。 【解決手段】非情報通信自／起動時に、スイッチ10を端
子10b の試験信号発生回路８側に接続し、連続波試験信
号をバランスミクサ３に与える。入力レベル検出回路９
では、バランスミクサ３の入力レベルが検出され、補償
電圧発生回路6Aに供給される。補償電圧発生回路6Aの中
の記憶回路6A1 のアドレスADR1からアドレスADRnまでで
なるアドレス部に供給し直流オフセット検出回路５の出
力直流オフセット電圧の検出結果をアドレスADR1からア
ドレスADRnまでに対応した記憶部に補償電圧V1〜補償電
圧Vnまでを記憶する。補償電圧発生回路6Aには、フェー
ジングなどによって変動する入力レベルに対応した補償
電圧Vi〜Vnが記憶される。読み出された補償電圧Viで加
算回路34からの直流オフセット電圧を含んだバランスミ
クサ３の出力のオフセット電圧が補償され、出力され
る。
の高い直流オフセット電圧に補償する。 【解決手段】非情報通信自／起動時に、スイッチ10を端
子10b の試験信号発生回路８側に接続し、連続波試験信
号をバランスミクサ３に与える。入力レベル検出回路９
では、バランスミクサ３の入力レベルが検出され、補償
電圧発生回路6Aに供給される。補償電圧発生回路6Aの中
の記憶回路6A1 のアドレスADR1からアドレスADRnまでで
なるアドレス部に供給し直流オフセット検出回路５の出
力直流オフセット電圧の検出結果をアドレスADR1からア
ドレスADRnまでに対応した記憶部に補償電圧V1〜補償電
圧Vnまでを記憶する。補償電圧発生回路6Aには、フェー
ジングなどによって変動する入力レベルに対応した補償
電圧Vi〜Vnが記憶される。読み出された補償電圧Viで加
算回路34からの直流オフセット電圧を含んだバランスミ
クサ３の出力のオフセット電圧が補償され、出力され
る。
Description
【０００１】
【発明の属する技術分野】本発明は、ミクサ回路および
受信装置に関し、たとえば、無線通信装置のバランスミ
クサ回路への適用を行い得るものである。
受信装置に関し、たとえば、無線通信装置のバランスミ
クサ回路への適用を行い得るものである。
【０００２】
【従来の技術】従来、出力直流オフセット電圧補償機能
を有するバランスミクサは、通信時にミクサ出力を積分
した積分値電圧を平均化し、これをオフセット電圧とし
て補償していた。
を有するバランスミクサは、通信時にミクサ出力を積分
した積分値電圧を平均化し、これをオフセット電圧とし
て補償していた。
【０００３】図２は、従来構成の直流オフセット補償バ
ランスミクサの構成図である。この図２において、信号
入力端子１に入力信号1aを加え、局部発振器２の局部発
振信号と共にバランスミクサ３に加える。このバランス
ミクサ３は、第１のミクサ32と、第２のミクサ33と、局
部発振信号を位相反転するための位相反転回路31と、加
算回路34とから構成され、第１のミクサ32および第２の
ミクサ33とは互いに位相が反転した状態で局部発振信号
eLo と入力信号eiが乗算される。
ランスミクサの構成図である。この図２において、信号
入力端子１に入力信号1aを加え、局部発振器２の局部発
振信号と共にバランスミクサ３に加える。このバランス
ミクサ３は、第１のミクサ32と、第２のミクサ33と、局
部発振信号を位相反転するための位相反転回路31と、加
算回路34とから構成され、第１のミクサ32および第２の
ミクサ33とは互いに位相が反転した状態で局部発振信号
eLo と入力信号eiが乗算される。
【０００４】第１のミクサ32および第２のミクサ33に加
えられる入力信号1aをeiとし、第１のミクサ32および第
２のミクサ33に加えられる局部発振信号をそれぞれeLo
1,eLo2 とする。第１のミクサ32の２次変換係数をk1と
し、第２のミクサ33の２次変換係数をk2とすると、次の
ように表すことができる。
えられる入力信号1aをeiとし、第１のミクサ32および第
２のミクサ33に加えられる局部発振信号をそれぞれeLo
1,eLo2 とする。第１のミクサ32の２次変換係数をk1と
し、第２のミクサ33の２次変換係数をk2とすると、次の
ように表すことができる。
【０００５】
【数１】 ei=A(t)cos( ωｔ＋Φ) ・・・・(1)
【０００６】
【数２】 eLo1=-B(t)cos(ωt) ・・・・(2)
【０００７】
【数３】 eLo2=B(t)cos( ωt) ・・・・(3) これらの式から、ミクサ出力eoは、次のように表すこと
ができる。
ができる。
【０００８】
【数４】 eo=k1(ei+eLo1)2-k2(ei-eLo2)2 =k1(2 ×ei×eLo1+ei2+eLo12)-k2(-2 ×ei*eLo2+eLo22+ei2)・・・(4) ここで、基底周波数信号だけを取り出すと、次のように
表すことができる。
表すことができる。
【０００９】
【数５】 eo=-k1A(t)B ・cos(Φ)-k2・A(t)B ・cos(Φ) +1/2k1A2(t)-1/2k2A2(t)+1/2k1B2-1/2k2B2 ・・・・(5) この式(5) の第１項および第２項は、ミクサの本来の必
要とする基底周波数に変換されたミクサ出力であり、第
３項および第４項は、第１のミクサ32および第２のミク
サ33に対する入力信号自身が２乗されて出力される信号
である。また、第５項および第６項は、局部発振信号が
２乗されて出力される直流成分である。第３項および第
４項の信号は、２次歪みによる干渉成分であり、それぞ
れの直流成分の差が、信号成分による直流オフセット電
圧である。第５項および第６項は、局部発振信号による
直流の発生であり、その差が、局部発振信号による直流
オフセット電圧となる。
要とする基底周波数に変換されたミクサ出力であり、第
３項および第４項は、第１のミクサ32および第２のミク
サ33に対する入力信号自身が２乗されて出力される信号
である。また、第５項および第６項は、局部発振信号が
２乗されて出力される直流成分である。第３項および第
４項の信号は、２次歪みによる干渉成分であり、それぞ
れの直流成分の差が、信号成分による直流オフセット電
圧である。第５項および第６項は、局部発振信号による
直流の発生であり、その差が、局部発振信号による直流
オフセット電圧となる。
【００１０】理想的には、k1A1=k2A2 でk1=k2 である必
要がある。しかし、ミクサの変換係数k1,k2 のばらつき
や位相反転回路の損失によって第３項の信号と第４項の
信号の大きさが異なり、加算回路34でキャンセルされず
に出力される。
要がある。しかし、ミクサの変換係数k1,k2 のばらつき
や位相反転回路の損失によって第３項の信号と第４項の
信号の大きさが異なり、加算回路34でキャンセルされず
に出力される。
【００１１】
【発明が解決しようとする課題】上述のように、バラン
スミクサのそれぞれのミクサの変換係数のばらつきや、
周辺回路の損失のばらつきなどによって、入力信号に起
因するオフセット電圧および局部発振信号に起因するオ
フセット電圧などがある。
スミクサのそれぞれのミクサの変換係数のばらつきや、
周辺回路の損失のばらつきなどによって、入力信号に起
因するオフセット電圧および局部発振信号に起因するオ
フセット電圧などがある。
【００１２】局部発振信号に起因するオフセット電圧
は、定常的に一定であるが、入力信号によるオフセット
電圧は、受信機でAGC （自動利得制御）がかけられるも
のの、入力レベルが高速にフェージングによって変動す
るため、AGC が十分追随できず、高速な入力レベル変動
分に対するオフセット電圧の補償が十分に行えなかっ
た。
は、定常的に一定であるが、入力信号によるオフセット
電圧は、受信機でAGC （自動利得制御）がかけられるも
のの、入力レベルが高速にフェージングによって変動す
るため、AGC が十分追随できず、高速な入力レベル変動
分に対するオフセット電圧の補償が十分に行えなかっ
た。
【００１３】このようなことから、入力レベルや周波数
変動に対して迅速に追従して精度の高い直流オフセット
電圧補償を行うことができるミクサ回路および受信装置
の実現が要請されている。
変動に対して迅速に追従して精度の高い直流オフセット
電圧補償を行うことができるミクサ回路および受信装置
の実現が要請されている。
【００１４】
【課題を解決するための手段】そこで、本発明は、入力
信号と局部発振信号とを取り込みミクシング信号を出力
するミクサと、このミクシング信号に含まれる直流オフ
セット電圧を検出しオフセット補償する直流オフセット
補償手段とを含むミクサ回路において、以下の特徴的な
構成で上述の課題を解決する。
信号と局部発振信号とを取り込みミクシング信号を出力
するミクサと、このミクシング信号に含まれる直流オフ
セット電圧を検出しオフセット補償する直流オフセット
補償手段とを含むミクサ回路において、以下の特徴的な
構成で上述の課題を解決する。
【００１５】すなわち、本ミクサ回路は、(1) ミクサに
オフセット補償を行うための試験信号を発生する試験信
号発生手段と、(2) ミクサの入力レベルを検出する入力
レベル検出手段とを含み、(3) 直流オフセット補償手段
は、試験信号をミクサに入力したときの入力レベル検出
結果と、このときにミクシング信号に含まれる直流オフ
セット電圧を検出し、この直流オフセット電圧に対する
オフセット補償電圧とを求めて管理するものであって、
入力試験信号のレベルの変化に応じて前記オフセット補
償電圧を設定し管理するオフセット補償電圧管理部を含
み、非試験信号入力時には、この設定・管理されている
オフセット補償電圧を使用してオフセット補償を行う。
オフセット補償を行うための試験信号を発生する試験信
号発生手段と、(2) ミクサの入力レベルを検出する入力
レベル検出手段とを含み、(3) 直流オフセット補償手段
は、試験信号をミクサに入力したときの入力レベル検出
結果と、このときにミクシング信号に含まれる直流オフ
セット電圧を検出し、この直流オフセット電圧に対する
オフセット補償電圧とを求めて管理するものであって、
入力試験信号のレベルの変化に応じて前記オフセット補
償電圧を設定し管理するオフセット補償電圧管理部を含
み、非試験信号入力時には、この設定・管理されている
オフセット補償電圧を使用してオフセット補償を行う。
【００１６】このような構成を採ることで、予め試験信
号（たとえば、変調信号または無変調信号）によって、
入力レベルに応じたオフセット補償電圧が設定・管理さ
れているため、従来に比べ精度が高く適切なオフセット
補償電圧を設定できる。このため試験信号でない本来の
入力信号（たとえば、通信信号）がミクサに入力される
場合に、オフセット補償電圧管理部に設定・管理されて
いるオフセット補償電圧を使用して適切なオフセット補
償を行うことができるようになる。したがって、入力レ
ベルが高速に変動した場合であっても十分に追従して変
動に対するオフセット電圧の補償を十分に適切に行うこ
とができる。
号（たとえば、変調信号または無変調信号）によって、
入力レベルに応じたオフセット補償電圧が設定・管理さ
れているため、従来に比べ精度が高く適切なオフセット
補償電圧を設定できる。このため試験信号でない本来の
入力信号（たとえば、通信信号）がミクサに入力される
場合に、オフセット補償電圧管理部に設定・管理されて
いるオフセット補償電圧を使用して適切なオフセット補
償を行うことができるようになる。したがって、入力レ
ベルが高速に変動した場合であっても十分に追従して変
動に対するオフセット電圧の補償を十分に適切に行うこ
とができる。
【００１７】そして、オフセット補償電圧管理部を、た
とえば、メモリ回路から構成し、このメモリ回路が、入
力信号のパラメータ（たとえば、レベルや周波数など）
をアドレスとして、このアドレスに対応してオフセット
補償電圧を記憶する構成にすることで、簡単な小型の回
路構成で実現でき、記憶情報容量も大きくでき、オフセ
ット補償電圧を検索するアクセス速度も高速にすること
ができるようになる。
とえば、メモリ回路から構成し、このメモリ回路が、入
力信号のパラメータ（たとえば、レベルや周波数など）
をアドレスとして、このアドレスに対応してオフセット
補償電圧を記憶する構成にすることで、簡単な小型の回
路構成で実現でき、記憶情報容量も大きくでき、オフセ
ット補償電圧を検索するアクセス速度も高速にすること
ができるようになる。
【００１８】また、本発明は、(1) ミクサにオフセット
補償を行うための試験信号を発生する試験信号発生手段
と、(2) ミクサの入力周波数を検出する入力周波数検出
手段とを含み、(3) 直流オフセット補償手段は、試験信
号をミクサに入力したときの入力周波数検出結果と、こ
のときにミクシング信号に含まれる直流オフセット電圧
を検出し、この直流オフセット電圧に対するオフセット
補償電圧とを求めて管理するものであって、入力試験信
号の周波数の変化に応じて前記オフセット補償電圧を設
定し管理するオフセット補償電圧管理部を含み、非試験
信号入力時には、この設定・管理されているオフセット
補償電圧を使用して前記オフセット補償を行うように構
成することで、入力信号に大きな周波数変動が起きた場
合であっても高速に周波数の変動に応じたオフセット補
償電圧を選択し適切にオフセット補償を行うことができ
るようになる。
補償を行うための試験信号を発生する試験信号発生手段
と、(2) ミクサの入力周波数を検出する入力周波数検出
手段とを含み、(3) 直流オフセット補償手段は、試験信
号をミクサに入力したときの入力周波数検出結果と、こ
のときにミクシング信号に含まれる直流オフセット電圧
を検出し、この直流オフセット電圧に対するオフセット
補償電圧とを求めて管理するものであって、入力試験信
号の周波数の変化に応じて前記オフセット補償電圧を設
定し管理するオフセット補償電圧管理部を含み、非試験
信号入力時には、この設定・管理されているオフセット
補償電圧を使用して前記オフセット補償を行うように構
成することで、入力信号に大きな周波数変動が起きた場
合であっても高速に周波数の変動に応じたオフセット補
償電圧を選択し適切にオフセット補償を行うことができ
るようになる。
【００１９】
【発明の実施の形態】次に本発明の好適な実施例を図面
を用いて説明する。そこで、先ず、本実施例では、出力
直流オフセット補償機能を有するバランスミクサにおい
て、このバランスミクサの信号入力端子に入力レベル検
出回路と、試験信号発生器およびスイッチなどからなる
試験信号入力回路とを設ける。そして、さらに、試験信
号入力時のミクサ出力直流オフセット電圧を検出する直
流オフセット検出回路および補償電圧を発生する補償電
圧発生回路およびバランスミクサ出力に補償電圧を加算
する補償電圧加算回路を設ける。
を用いて説明する。そこで、先ず、本実施例では、出力
直流オフセット補償機能を有するバランスミクサにおい
て、このバランスミクサの信号入力端子に入力レベル検
出回路と、試験信号発生器およびスイッチなどからなる
試験信号入力回路とを設ける。そして、さらに、試験信
号入力時のミクサ出力直流オフセット電圧を検出する直
流オフセット検出回路および補償電圧を発生する補償電
圧発生回路およびバランスミクサ出力に補償電圧を加算
する補償電圧加算回路を設ける。
【００２０】この補償電圧発生回路は、試験信号入力レ
ベルをアドレスとする記憶回路（たとえば、メモリ回
路）に、対応する検出直流オフセット補償電圧を記憶さ
せ、通信時には、試験信号を遮断し、受信入力信号を加
え、この受信信号入力レベルを入力レベル検出回路によ
って検出し、このレベル検出結果に基づき記憶回路の対
応したアドレスに記憶された補償電圧を選択し、選択し
た直流オフセット補償電圧を加算回路を通じて加算する
ように構成する。
ベルをアドレスとする記憶回路（たとえば、メモリ回
路）に、対応する検出直流オフセット補償電圧を記憶さ
せ、通信時には、試験信号を遮断し、受信入力信号を加
え、この受信信号入力レベルを入力レベル検出回路によ
って検出し、このレベル検出結果に基づき記憶回路の対
応したアドレスに記憶された補償電圧を選択し、選択し
た直流オフセット補償電圧を加算回路を通じて加算する
ように構成する。
【００２１】このような構成によって、フェージングな
どによって入力レベルが変動しても的確な直流オフセッ
ト補償電圧が発生できるようにする。また、記憶装置に
記憶された補償電圧の更新を、装置の起動時および／ま
たは非情報通信時に行うように構成する。
どによって入力レベルが変動しても的確な直流オフセッ
ト補償電圧が発生できるようにする。また、記憶装置に
記憶された補償電圧の更新を、装置の起動時および／ま
たは非情報通信時に行うように構成する。
【００２２】図１は、直流オフセット補償バランスミク
サ回路の構成図である。この図１において、直流オフセ
ット補償バランスミクサ回路は、受信機からの入力信号
1aが供給される入力端子１と、連続波(CW)を試験信号と
して発生する試験信号発生回路８からの連続波試験信号
を選択するスイッチ10とがバランスミクサ３の入力側に
接続されている。さらに、このバランスミクサ３の入力
側には、入力レベル検出回路９が接続されておりバラン
スミクサ入力レベルを検出する。
サ回路の構成図である。この図１において、直流オフセ
ット補償バランスミクサ回路は、受信機からの入力信号
1aが供給される入力端子１と、連続波(CW)を試験信号と
して発生する試験信号発生回路８からの連続波試験信号
を選択するスイッチ10とがバランスミクサ３の入力側に
接続されている。さらに、このバランスミクサ３の入力
側には、入力レベル検出回路９が接続されておりバラン
スミクサ入力レベルを検出する。
【００２３】本バランスミクサ３は、局部発振器２から
の局部発振信号が位相反転回路31によって互いに反転さ
れた局部発振信号2aと入力信号1aを分岐した信号とが供
給される第１のミクサ32および第２のミクサ33と、第１
のミクサ32および第２のミクサ33の出力信号を反転加算
する加算回路34とから構成されている。
の局部発振信号が位相反転回路31によって互いに反転さ
れた局部発振信号2aと入力信号1aを分岐した信号とが供
給される第１のミクサ32および第２のミクサ33と、第１
のミクサ32および第２のミクサ33の出力信号を反転加算
する加算回路34とから構成されている。
【００２４】本バランスミクサ３の出力側には、補償電
圧発生回路6Aからの補償信号とバランスミクサ３の加算
回路34の出力信号とを加算する加算回路４が備えられ、
この加算結果は出力端子７に出力される。直流オフセッ
ト検出回路５は、出力端子７に出力された直流オフセッ
ト電圧を検出し、検出結果を補償電圧発生回路6Aに与え
る。さらに、入力レベル検出回路９は、バランスミクサ
３の入力レベルを検出しこの入力レベル検出結果を補償
電圧発生回路6Aに与える。
圧発生回路6Aからの補償信号とバランスミクサ３の加算
回路34の出力信号とを加算する加算回路４が備えられ、
この加算結果は出力端子７に出力される。直流オフセッ
ト検出回路５は、出力端子７に出力された直流オフセッ
ト電圧を検出し、検出結果を補償電圧発生回路6Aに与え
る。さらに、入力レベル検出回路９は、バランスミクサ
３の入力レベルを検出しこの入力レベル検出結果を補償
電圧発生回路6Aに与える。
【００２５】次に、直流オフセット補償バランスミクサ
回路の動作を説明する。図３は、本実施例の直流オフセ
ット補償バランスミクサ回路における非情報通信時／起
動時における動作フローチャートである。図４は、本実
施例の直流オフセット補償バランスミクサ回路における
通信時の動作フローチャートである。
回路の動作を説明する。図３は、本実施例の直流オフセ
ット補償バランスミクサ回路における非情報通信時／起
動時における動作フローチャートである。図４は、本実
施例の直流オフセット補償バランスミクサ回路における
通信時の動作フローチャートである。
【００２６】先ず、非情報通信自または起動時に（ステ
ップS10 ）、スイッチ10を端子10bの試験信号発生回路
８側に接続し、連続波試験信号をバランスミクサ３に与
える（ステップS20 ）。この連続波試験信号は、本来の
受信信号と同じ周波数の正弦波からなり、振幅を順次変
える。
ップS10 ）、スイッチ10を端子10bの試験信号発生回路
８側に接続し、連続波試験信号をバランスミクサ３に与
える（ステップS20 ）。この連続波試験信号は、本来の
受信信号と同じ周波数の正弦波からなり、振幅を順次変
える。
【００２７】入力レベル検出回路９では、バランスミク
サ３の入力レベルが検出され（ステップS30 ）、補償電
圧発生回路6Aに供給される。入力レベル検出結果は、こ
の補償電圧発生回路6Aの中の、たとえばメモリ素子やプ
ロセッサなどからなる記憶回路6A1 のアドレスADR1から
アドレスADRnまででなるアドレス部に供給し、直流オフ
セット検出回路５の出力直流オフセット電圧の検出結果
を上記アドレスADR1からアドレスADRnまでに対応した記
憶部に補償電圧V1から補償電圧Vnまでを記憶する（ステ
ップS40 〜S80 ）。
サ３の入力レベルが検出され（ステップS30 ）、補償電
圧発生回路6Aに供給される。入力レベル検出結果は、こ
の補償電圧発生回路6Aの中の、たとえばメモリ素子やプ
ロセッサなどからなる記憶回路6A1 のアドレスADR1から
アドレスADRnまででなるアドレス部に供給し、直流オフ
セット検出回路５の出力直流オフセット電圧の検出結果
を上記アドレスADR1からアドレスADRnまでに対応した記
憶部に補償電圧V1から補償電圧Vnまでを記憶する（ステ
ップS40 〜S80 ）。
【００２８】すなわち、最初の入力レベル検出に対して
（ステップS30 ）、アドレスADRiを設定し（ステップS4
0 ）、そして、そのときの出力直流オフセット電圧を検
出して（ステップS50 ）、このアドレスADRiに対する補
償電圧Viを設定する（ステップS60 ）。アドレスADRiが
アドレスADRn以下であれば（ステップS70 ）、次のアド
レスADRi=i+1の設定を行うために、入力レベルを変更し
て（ステップS80 ）、同じように上述のステップS30 〜
S70 を実行して、すべてのアドレスに対して補償電圧Vi
〜Vnを設定する。
（ステップS30 ）、アドレスADRiを設定し（ステップS4
0 ）、そして、そのときの出力直流オフセット電圧を検
出して（ステップS50 ）、このアドレスADRiに対する補
償電圧Viを設定する（ステップS60 ）。アドレスADRiが
アドレスADRn以下であれば（ステップS70 ）、次のアド
レスADRi=i+1の設定を行うために、入力レベルを変更し
て（ステップS80 ）、同じように上述のステップS30 〜
S70 を実行して、すべてのアドレスに対して補償電圧Vi
〜Vnを設定する。
【００２９】これによって、補償電圧発生回路6Aには、
フェージングなどによって変動する入力レベルに対応し
た補償電圧Vi〜Vnが記憶されることになる。
フェージングなどによって変動する入力レベルに対応し
た補償電圧Vi〜Vnが記憶されることになる。
【００３０】なお、記憶される補償電圧Vi〜Vnの更新
は、装置の起動時や、非情報通信時などに行い、温度変
動や、経時変化に対応して最適に更新される（ステップ
S10 〜S80 ）。補償電圧発生回路6Aの補償電圧の記憶更
新が済むと、通信時の動作を行う（図３、図４のステッ
プS90 ）。すなわち、先ず、スイッチ10を入力端子側10
a に切り換えて、本来の受信機からの入力信号1aが供給
される。この入力信号1aの入力レベルが入力レベル検出
回路９で検出され（図４のステップS92 ）、この検出結
果が補償電圧発生回路6Aに与えられ、この検出レベルに
対応したアドレスADRi（ステップS94 ）に記憶された補
償電圧Viが読み出されて（ステップS96 ）、加算回路４
に供給される。この加算回路４で、読み出された補償電
圧Viで加算回路34からの直流オフセット電圧を含んだバ
ランスミクサ３の出力のオフセット電圧が補償され（ス
テップS98 ）、出力端子７に出力される（ステップS10
0）。
は、装置の起動時や、非情報通信時などに行い、温度変
動や、経時変化に対応して最適に更新される（ステップ
S10 〜S80 ）。補償電圧発生回路6Aの補償電圧の記憶更
新が済むと、通信時の動作を行う（図３、図４のステッ
プS90 ）。すなわち、先ず、スイッチ10を入力端子側10
a に切り換えて、本来の受信機からの入力信号1aが供給
される。この入力信号1aの入力レベルが入力レベル検出
回路９で検出され（図４のステップS92 ）、この検出結
果が補償電圧発生回路6Aに与えられ、この検出レベルに
対応したアドレスADRi（ステップS94 ）に記憶された補
償電圧Viが読み出されて（ステップS96 ）、加算回路４
に供給される。この加算回路４で、読み出された補償電
圧Viで加算回路34からの直流オフセット電圧を含んだバ
ランスミクサ３の出力のオフセット電圧が補償され（ス
テップS98 ）、出力端子７に出力される（ステップS10
0）。
【００３１】以上のようにして、入力レベルにより変動
する直流オフセット電圧を、最適に補償でき、また、温
度変動や、経時変動などがあっても、適宜、補償電圧発
生回路6Aの補償電圧を最適に更新することができるの
で、良好なバランスミクサ回路出力を得ることができ
る。
する直流オフセット電圧を、最適に補償でき、また、温
度変動や、経時変動などがあっても、適宜、補償電圧発
生回路6Aの補償電圧を最適に更新することができるの
で、良好なバランスミクサ回路出力を得ることができ
る。
【００３２】また、移動通信システムで、高周波(RF)チ
ャネルが複数個存在するシステムにおいては、高周波チ
ャネルにより、変換係数などがばらつくが、これは以下
のようにして対応することができる。
ャネルが複数個存在するシステムにおいては、高周波チ
ャネルにより、変換係数などがばらつくが、これは以下
のようにして対応することができる。
【００３３】すなわち、局部発振周波数および試験信号
発生回路の周波数を順次変え、補償電圧発生回路におい
て、周波数毎に補償電圧を設定すればよい。
発生回路の周波数を順次変え、補償電圧発生回路におい
て、周波数毎に補償電圧を設定すればよい。
【００３４】また、以上説明した実施例では、試験信号
は無変調の正弦波であったが、変調信号を用いても同一
の効果を得ることができる。さらに、直流オフセット電
圧は、電源電圧変動によっても変化するが、非通信時を
利用してオフセット補償電圧の更新を行うことができる
ので、電源電圧変動に起因する直流オフセット電圧の補
償も効果的に行うことができる。
は無変調の正弦波であったが、変調信号を用いても同一
の効果を得ることができる。さらに、直流オフセット電
圧は、電源電圧変動によっても変化するが、非通信時を
利用してオフセット補償電圧の更新を行うことができる
ので、電源電圧変動に起因する直流オフセット電圧の補
償も効果的に行うことができる。
【００３５】
【発明の効果】以上述べたように本発明は、試験信号を
ミクサに入力したときの入力レベル（または周波数）検
出結果と、このときにミクシング信号に含まれる直流オ
フセット電圧を検出し、この直流オフセット電圧に対す
るオフセット補償電圧とを求めて設定・管理すると共
に、入力試験信号のレベル（または周波数）の変化に応
じてオフセット補償電圧を設定・管理するオフセット補
償電圧管理部を含み、非試験信号入力時には設定・管理
されている前記オフセット補償電圧を使用して前記オフ
セット補償を行うように構成したので、入力レベルや周
波数変動に対して迅速に追従して精度の高い直流オフセ
ット電圧補償を行うことができるようになる。
ミクサに入力したときの入力レベル（または周波数）検
出結果と、このときにミクシング信号に含まれる直流オ
フセット電圧を検出し、この直流オフセット電圧に対す
るオフセット補償電圧とを求めて設定・管理すると共
に、入力試験信号のレベル（または周波数）の変化に応
じてオフセット補償電圧を設定・管理するオフセット補
償電圧管理部を含み、非試験信号入力時には設定・管理
されている前記オフセット補償電圧を使用して前記オフ
セット補償を行うように構成したので、入力レベルや周
波数変動に対して迅速に追従して精度の高い直流オフセ
ット電圧補償を行うことができるようになる。
【図１】本発明の実施例の直流オフセット補償バランス
ミクサ回路の構成図である。
ミクサ回路の構成図である。
【図２】従来例の直流オフセット補償バランスミクサ回
路の構成図である。
路の構成図である。
【図３】本実施例の直流オフセット補償バランスミクサ
回路における非情報通信時／起動時における動作フロー
チャートである。
回路における非情報通信時／起動時における動作フロー
チャートである。
【図４】本実施例の直流オフセット補償バランスミクサ
回路における通信時の動作フローチャートである。
回路における通信時の動作フローチャートである。
２ 局部発振器 ３ バランスミクサ ５ 直流オフセット検出回路 6A 補償電圧発生回路 6A1 記憶回路 ８ 試験信号発生回路 ９ 入力レベル検出回路
Claims (6)
- 【請求項１】 入力信号と局部発振信号とを取り込みミ
クシング信号を出力するミクサと、このミクシング信号
に含まれる直流オフセット電圧を検出しオフセット補償
する直流オフセット補償手段とを含むミクサ回路におい
て、該ミクサ回路は、 前記ミクサにオフセット補償を行うための試験信号を発
生する試験信号発生手段と、 前記ミクサの入力レベルを検出する入力レベル検出手段
とを含み、 前記直流オフセット補償手段は、前記試験信号を前記ミ
クサに入力したときの入力レベル検出結果と、このとき
に前記ミクシング信号に含まれる前記直流オフセット電
圧を検出して該直流オフセット電圧に対するオフセット
補償電圧とを求めて管理するものであって、前記入力試
験信号のレベルの変化に応じて前記オフセット補償電圧
を設定し管理するオフセット補償電圧管理部を含み、 非試験信号入力時には該設定・管理されているオフセッ
ト補償電圧を使用して前記オフセット補償を行うことを
特徴とするミクサ回路。 - 【請求項２】 請求項１に記載のミクサ回路において、
前記非試験信号が前記ミクサに入力されると、前記入力
レベル検出手段は、入力レベルを検出し、前記直流オフ
セット補償手段は、前記入力レベルの検出結果に応じた
オフセット補償電圧を前記オフセット補償電圧管理部か
ら選択して前記ミクシング信号に含まれる前記直流オフ
セット電圧をオフセット補償することを特徴とするミク
サ回路。 - 【請求項３】 入力信号と局部発振信号とを取り込みミ
クシング信号を出力するミクサと、このミクシング信号
に含まれる直流オフセット電圧を検出しオフセット補償
する直流オフセット補償手段とを含むミクサ回路におい
て、該ミクサ回路は、 前記ミクサにオフセット補償を行うための試験信号を発
生する試験信号発生手段と、 前記ミクサの入力周波数を検出する入力周波数検出手段
とを含み、 前記直流オフセット補償手段は、前記試験信号を前記ミ
クサに入力したときの入力周波数検出結果と、このとき
に前記ミクシング信号に含まれる前記直流オフセット電
圧を検出し該直流オフセット電圧に対するオフセット補
償電圧とを求めて管理するものであって、前記入力試験
信号の周波数の変化に応じて前記オフセット補償電圧を
設定し管理するオフセット補償電圧管理部を含み、 非試験信号入力時には該設定・管理されているオフセッ
ト補償電圧を使用して前記オフセット補償を行うことを
特徴とするミクサ回路。 - 【請求項４】 請求項３に記載のミクサ回路において、
前記非試験信号が前記ミクサに入力されると、前記入力
周波数検出手段は、入力周波数を検出し、前記直流オフ
セット補償手段は、前記入力周波数の検出結果に応じた
オフセット補償電圧を前記オフセット補償電圧管理部か
ら選択して前記ミクシング信号に含まれる前記直流オフ
セット電圧をオフセット補償することを特徴とするミク
サ回路。 - 【請求項５】 請求項１ないし４のいずれかに記載のミ
クサ回路において、前記オフセット補償電圧管理部はメ
モリ回路を含み、該メモリ回路は、入力信号のパラメー
タをアドレスとして、該アドレスに対応してオフセット
補償電圧を記憶する構成であることを特徴とするミクサ
回路。 - 【請求項６】 請求項１ないし５のいずれかに記載のミ
クサ回路を含む受信装置であって、該受信装置は、 起動直後または情報非受信時に、前記試験信号の前記ミ
クサへの供給によって前記直流オフセット補償手段での
オフセット補償電圧の設定・管理を行い、または前記オ
フセット補償電圧の更新を行い、 情報受信時には、前記設定・管理されているオフセット
補償電圧を使用して前記オフセット補償を行うことを特
徴とする受信装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9195305A JPH1141130A (ja) | 1997-07-22 | 1997-07-22 | ミクサ回路および受信装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9195305A JPH1141130A (ja) | 1997-07-22 | 1997-07-22 | ミクサ回路および受信装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1141130A true JPH1141130A (ja) | 1999-02-12 |
Family
ID=16338952
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9195305A Pending JPH1141130A (ja) | 1997-07-22 | 1997-07-22 | ミクサ回路および受信装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1141130A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001060982A (ja) * | 1999-07-08 | 2001-03-06 | Sony Internatl Europ Gmbh | 較正方法及び較正装置 |
| US7079590B2 (en) | 2000-10-16 | 2006-07-18 | Telefonaktiebolaget L M Ericsson (Publ) | DC-offset compensation |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6454818A (en) * | 1987-08-26 | 1989-03-02 | Pioneer Electronic Corp | Offset compensation circuit |
| JPH08307465A (ja) * | 1995-04-28 | 1996-11-22 | Mitsubishi Electric Corp | 受信装置の補償方法・受信装置及び送受信装置 |
| JPH1093647A (ja) * | 1996-06-21 | 1998-04-10 | Toshiba Corp | 直流オフセット除去機能を備えた受信機およびこれを用いた通信システム |
-
1997
- 1997-07-22 JP JP9195305A patent/JPH1141130A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6454818A (en) * | 1987-08-26 | 1989-03-02 | Pioneer Electronic Corp | Offset compensation circuit |
| JPH08307465A (ja) * | 1995-04-28 | 1996-11-22 | Mitsubishi Electric Corp | 受信装置の補償方法・受信装置及び送受信装置 |
| JPH1093647A (ja) * | 1996-06-21 | 1998-04-10 | Toshiba Corp | 直流オフセット除去機能を備えた受信機およびこれを用いた通信システム |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001060982A (ja) * | 1999-07-08 | 2001-03-06 | Sony Internatl Europ Gmbh | 較正方法及び較正装置 |
| US7079590B2 (en) | 2000-10-16 | 2006-07-18 | Telefonaktiebolaget L M Ericsson (Publ) | DC-offset compensation |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8140038B2 (en) | Adaptive receivers | |
| US7062240B2 (en) | Automatic frequency control processing in multi-channel receivers | |
| US10775512B2 (en) | Method and apparatus for second order intercept point (IP2) calibration | |
| EP0984648A2 (en) | Mobile assisted handoff for CDMA and wideband CDMA networks | |
| EP3742804A1 (en) | Method for controlling ue to search for cell, ue, and network device | |
| EP1087536B1 (en) | Mobile communication terminal | |
| JP7041512B2 (ja) | 半導体装置及びテスト方法 | |
| JPH1168557A (ja) | 基準周波数発生装置 | |
| JPH1141130A (ja) | ミクサ回路および受信装置 | |
| JP2005229274A (ja) | 送信電力制御装置 | |
| RU2121220C1 (ru) | Схема для синхронизации частоты параметрона диэлектрического резонатора (варианты) | |
| JPH1141033A (ja) | 直交バランスミクサ回路および受信装置 | |
| JPWO2003092180A1 (ja) | ダイレクトコンバージョン受信機 | |
| JP2000165261A (ja) | 無線通信機の送信出力制御回路 | |
| JP2000329806A (ja) | スペクトラムアナライザ | |
| JPH1141129A (ja) | バランスミクサ回路 | |
| KR100206462B1 (ko) | 주파수도약방식의 통신시스템을 위한 위상동기루프 | |
| JPH08167842A (ja) | 発振装置 | |
| CA2088187C (en) | Fm demodulation circuit | |
| JP2000124825A (ja) | 受信回路と受信方法 | |
| JP2006013588A (ja) | ベクトル変調信号発生装置 | |
| JP2000324092A (ja) | クロック供給装置 | |
| JP4436217B2 (ja) | リップル特性補正回路及びリップル特性補正方法 | |
| JP2001066356A (ja) | 位相校正機能を有する受信機、位相差校正方法、及び位相差検出装置、並びに電波方向探知装置 | |
| JP2001230631A (ja) | ダイレクトコンバージョン受信機 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20030909 |