[go: up one dir, main page]

JPH11168212A - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
JPH11168212A
JPH11168212A JP9348663A JP34866397A JPH11168212A JP H11168212 A JPH11168212 A JP H11168212A JP 9348663 A JP9348663 A JP 9348663A JP 34866397 A JP34866397 A JP 34866397A JP H11168212 A JPH11168212 A JP H11168212A
Authority
JP
Japan
Prior art keywords
metal
semiconductor device
insulating film
substrate
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9348663A
Other languages
Japanese (ja)
Other versions
JP4856297B2 (en
Inventor
Tadahiro Omi
忠弘 大見
Takehisa Nitta
雄久 新田
Kazuhide Ino
和英 伊野
Hisakuni Shinohara
壽邦 篠原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ULTLA CLEAN TECHNOLOGY KAIHATSU KENKYUSHO KK
Original Assignee
ULTLA CLEAN TECHNOLOGY KAIHATSU KENKYUSHO KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ULTLA CLEAN TECHNOLOGY KAIHATSU KENKYUSHO KK filed Critical ULTLA CLEAN TECHNOLOGY KAIHATSU KENKYUSHO KK
Priority to JP34866397A priority Critical patent/JP4856297B2/en
Publication of JPH11168212A publication Critical patent/JPH11168212A/en
Application granted granted Critical
Publication of JP4856297B2 publication Critical patent/JP4856297B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H10D64/01354

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

(57)【要約】 【課題】 本発明は、金属ゲート電極表面を低温で金属
絶縁膜に変え、デバイスの、すなわち、回路・システム
の信頼性を向上するデバイス構造、および、その製作方
法を提供することを目的とする。 【解決手段】 本発明の半導体装置は、MOSデバイス
のゲート電極を金属を用いて形成し、その側壁を金属絶
縁膜に改質し、デバイスの信頼性を向上したことを特徴
とする。また、良質な金属絶縁膜を、低温で形成したこ
とを特徴とする。
(57) Abstract: The present invention provides a device structure for changing the surface of a metal gate electrode to a metal insulating film at a low temperature to improve the reliability of a device, that is, a circuit / system, and a method of manufacturing the same. The purpose is to do. SOLUTION: The semiconductor device according to the present invention is characterized in that a gate electrode of a MOS device is formed using a metal, and a side wall thereof is modified into a metal insulating film to improve the reliability of the device. Further, a high-quality metal insulating film is formed at a low temperature.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明が属する技術分野】本発明は、高速動作を実現す
る金属ゲート電極を有したMOSトランジスタの信頼性
向上のために、新たな構造を導入した半導体装置に関す
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device having a new structure for improving the reliability of a MOS transistor having a metal gate electrode for realizing high-speed operation.

【0002】[0002]

【従来の技術】過去30年近くにわたり、半導体デバイ
スの素子寸法の縮少により、半導体集積回路の動作速度
の増大が実現されてきた。現在までは半導体デバイスの
チャネル長といった素子寸法の縮小により、デバイスの
電流駆動能力の増大、すなわち、回路の高速化が可能で
あったが、デバイス寸法がサブクオーターミクロンの領
域に入り、回路速度が寄生抵抗・寄生容量により決定さ
れつつある。
2. Description of the Related Art Over the past thirty years, the operating speed of a semiconductor integrated circuit has been increased due to the reduction in element size of a semiconductor device. Until now, the reduction in device dimensions, such as the channel length of semiconductor devices, has made it possible to increase the current drive capability of the device, that is, increase the circuit speed.However, the device dimensions have entered the sub-quarter micron range, and the circuit speed has increased. It is being determined by parasitic resistance and parasitic capacitance.

【0003】これらの問題を回避するために、MOSデ
バイスのゲート・ソース・ドレイン領域を自己整合的に
シリサイド化するサリサイド技術、あるいは、ゲートの
シート抵抗をさらに小さくするために、ゲート電極を高
濃度にドーピングされた多結晶シリコンと金属シリサイ
ドの積層構造としたポリサイド技術が開発されてきた。
また、配線構造においても、低抵抗化のために銅配線
が、低負荷容量化のために低誘電率層間絶縁膜が導入さ
れつつある。しかし、次世代のMOSデバイス高速化の
ためには、さらに寄生抵抗を小さくしなければならな
い。そのための解決手段として、近年、金属をゲート電
極に用いたMOSデバイス構造が注目を浴びている。
In order to avoid these problems, a salicide technique in which the gate, source and drain regions of a MOS device are silicided in a self-aligned manner, or in order to further reduce the sheet resistance of the gate, a gate electrode having a high concentration is used. Polycide technology has been developed which has a laminated structure of polycrystalline silicon and metal silicide doped with undoped silicon.
Also in the wiring structure, copper wiring is being introduced for lowering resistance, and low dielectric constant interlayer insulating film is being introduced for lowering load capacity. However, in order to increase the speed of the next-generation MOS device, the parasitic resistance must be further reduced. As a solution to that problem, in recent years, a MOS device structure using a metal for a gate electrode has attracted attention.

【0004】しかし、金属をゲート電極材料として用い
ることにより高速化は実現されるが、信頼性が劣化する
という問題があり、この解決手段が強く求められてい
る。
[0004] However, although the use of a metal as a gate electrode material can increase the speed, there is a problem that the reliability is deteriorated, and there is a strong demand for a solution to this problem.

【0005】特に大きな問題は、ゲート・ソース間、あ
るいは、ゲート・ドレイン間の耐圧の減少である。多結
晶シリコンをゲート電極材料として用いた場合、ゲート
電極を異方性エッチングにより形成した後に、酸化雰囲
気で熱処理し(再酸化工程と一般に呼ばれる)ゲート電
極エッジ部を丸め、エッジ部での電界集中を緩和し、さ
らに、ゲート電極エッジ部のシリコン酸化膜SiO
2(ゲート絶縁膜)を厚くすることにより、ゲート・ソ
ース間、および、ゲート・ドレイン間の耐圧をゲート・
基板(チャネル)間の耐圧より大きくすることが可能で
あった。しかし、金属をゲート電極に用いた場合、薄く
良質な絶縁膜を形成することができない。
A particularly serious problem is a decrease in the breakdown voltage between the gate and the source or between the gate and the drain. When polycrystalline silicon is used as the gate electrode material, after the gate electrode is formed by anisotropic etching, heat treatment is performed in an oxidizing atmosphere (generally called a re-oxidation step), and the edge of the gate electrode is rounded. And the silicon oxide film SiO at the edge of the gate electrode
2 By increasing the thickness of the gate insulating film, the breakdown voltage between the gate and source and between the gate and drain
It was possible to increase the breakdown voltage between the substrates (channels). However, when a metal is used for the gate electrode, a thin and high-quality insulating film cannot be formed.

【0006】[0006]

【発明が解決しようとする課題】本発明は、上記従来例
の問題点を解決すべく、金属ゲート電極表面を低温で金
属絶縁膜に変え、デバイスの、すなわち、回路・システ
ムの信頼性を向上するデバイス構造、および、その製作
方法を提供することを目的とする。
SUMMARY OF THE INVENTION The present invention solves the above-mentioned problems of the prior art by changing the surface of a metal gate electrode to a metal insulating film at a low temperature to improve the reliability of a device, that is, the reliability of a circuit / system. It is an object of the present invention to provide a device structure and a manufacturing method thereof.

【0007】[0007]

【課題を解決するための手段】本発明の半導体装置は、
MOSデバイスのゲート電極を金属を用いて形成し、そ
の側壁を金属絶縁膜に改質し、デバイスの信頼性を向上
したことを特徴とする。また、良質な金属絶縁膜を、低
温で形成したことを特徴とする。
According to the present invention, there is provided a semiconductor device comprising:
A gate electrode of a MOS device is formed by using a metal, and a side wall thereof is modified to a metal insulating film to improve device reliability. Further, a high-quality metal insulating film is formed at a low temperature.

【0008】[0008]

【実施例】以下、図面を参照して本発明の実施例を示
す。
Embodiments of the present invention will be described below with reference to the drawings.

【0009】(実施例1)図1に本発明のデバイスの製
作フロー概略図を、図2に製作の際用いたクラスターツ
ールの一部を示す。フィールド酸化膜102により素子
分離を行ない、室温ウェット洗浄を枚葉洗浄装置202
でおこなった後、水分・ハイドロカーボン等の不純物濃
度が10ppb以下の乾燥空気雰囲気の搬送路201を
経て、基板はクラスターツールのローディングチャンバ
203に搬送される。本クラスターツールは全てのチャ
ンバが、窒素を適量流すことにより数mTorrの圧力
に維持されており、常に、微量のガスを流すことにより
ガス排気系からの不純物逆拡散を抑えている。プロセス
チャンバ204でゲート絶縁膜Ta25を有機金属ガス
ソースを用いた化学気相成長(MOCVD)により膜厚
8nm成膜後、プロセスチャンバ205で、Ta25
膜の改質をXe/He(20%)/O2(3%)プラズ
マを用い行う。
(Embodiment 1) FIG. 1 is a schematic diagram of a manufacturing flow of a device of the present invention, and FIG. 2 shows a part of a cluster tool used for manufacturing. Element isolation is performed by the field oxide film 102, and wet cleaning at room temperature is performed on a single wafer cleaning apparatus 202.
After that, the substrate is transferred to the loading chamber 203 of the cluster tool via the transfer path 201 in a dry air atmosphere having an impurity concentration of water, hydrocarbon, or the like of 10 ppb or less. In this cluster tool, all chambers are maintained at a pressure of several mTorr by flowing an appropriate amount of nitrogen, and a small amount of gas is always supplied to suppress impurity back-diffusion from the gas exhaust system. After a gate insulating film Ta 2 O 5 is formed to a thickness of 8 nm by chemical vapor deposition (MOCVD) using an organic metal gas source in the process chamber 204, the Ta 2 O 5 thin film is modified in the process chamber 205 by Xe / It is performed using He (20%) / O 2 (3%) plasma.

【0010】Ta25の成膜はTa(OC255/O2
/Arを用い、基板温度450℃、圧力1Torrで行
った。但し、成膜条件はこれに限定されるものではな
く、TaのソースガスとしてTaCl5、Ta(N(C
325、H3Ta(C252などを用いてもよい。
また、Ta25の替わりにSiO2、Si34、Ti
2、BST[(Ba,Sr)TiO3]などの他の絶縁
膜、あるいはPZTなどの強誘電体薄膜を用いてもよい
ことは言うまでもない。さらに、成膜・改質時の酸化種
として、O2を用いているが、H2O・H2O/H2・N2
・NO2等の酸化種を用いても同様の結果が得られるこ
とは言うまでもない。
The film of Ta 2 O 5 is formed of Ta (OC 2 H 5 ) 5 / O 2
/ Ar was used at a substrate temperature of 450 ° C. and a pressure of 1 Torr. However, the film forming conditions are not limited to these, and TaCl 5 , Ta (N (C
H 3) 2) 5, H 3 Ta (C 2 H 5) may be used 2 or the like.
Also, instead of Ta 2 O 5 , SiO 2 , Si 3 N 4 , Ti
It goes without saying that another insulating film such as O 2 or BST [(Ba, Sr) TiO 3 ] or a ferroelectric thin film such as PZT may be used. Further, O 2 is used as an oxidizing species at the time of film formation / reforming, but H 2 O.H 2 O / H 2 .N 2
· NO Similar results with an oxidizing species such as 2 is of course obtained.

【0011】Ta25薄膜の改質に用いたプラズマ装置
の概略図を図3に示す。このプラズマ装置は、真空容器
301と前記容器内でプラズマを生成させるために必要
な原料ガスの導入口302、前記容器内に導入された原
料ガスを排気する真空ポンプ303を有し、前記容器を
構成する壁部の一部はマイクロ波を略略損失なく透過で
きる材料からなる誘電体板304であり、その誘電体板
をはさんで前記容器の外側にはマイクロ波を放射するア
ンテナ305が設置されている。前記容器の内側には、
処理される基板308を載置するための電極306が設
けられており、前記アンテナのマイクロ波の放射面と基
体のプラズマ処理を行う面とを略々平行に対向して配置
されている。電極306には加熱機構が設けられてお
り、プロセス中、基板温度を上昇させることが可能とな
っている。アンテナより放射されたマイクロ波を排気口
側へ伝搬するのを防ぎ、前記基板上だけに均一にプラズ
マを生成させる目的で反射板309が設けられている。
また、原料ガス導入の均一化のため、本装置の原料ガス
は、シャワープレート307をとうして多数の小孔から
プロセス空間に導入される。この原料ガスは複数の真空
ポンプ303より外部へ排気される。各真空ポンプの上
部には、ガスのコンダクタンスを低下させないよう比較
的広い空間が設けてある。このように前記基体側部に略
々等間隔に並べられた複数の真空ポンプから排気する
と、ガスのコンダクタンスをほとんど低下させることな
く回転方向に均一な基体上のガス流を実現することがで
きる。
FIG. 3 is a schematic view of a plasma apparatus used for modifying a Ta 2 O 5 thin film. The plasma apparatus includes a vacuum vessel 301, an inlet 302 for a source gas necessary for generating plasma in the vessel, and a vacuum pump 303 for exhausting the source gas introduced into the vessel. A part of the constituting wall is a dielectric plate 304 made of a material capable of transmitting microwaves with almost no loss, and an antenna 305 for radiating microwaves is installed outside the container with the dielectric plate interposed therebetween. ing. Inside the container,
An electrode 306 for mounting a substrate 308 to be processed is provided, and the microwave radiating surface of the antenna and the surface of the substrate on which plasma processing is performed are arranged substantially parallel to each other. The electrode 306 is provided with a heating mechanism so that the substrate temperature can be increased during the process. A reflector 309 is provided for the purpose of preventing the microwave radiated from the antenna from propagating to the exhaust port side and uniformly generating plasma only on the substrate.
Further, in order to make the introduction of the source gas uniform, the source gas of the present apparatus is introduced into the process space through the shower plate 307 from a number of small holes. This source gas is exhausted from the plurality of vacuum pumps 303 to the outside. A relatively large space is provided at the upper part of each vacuum pump so as not to lower the conductance of the gas. By evacuating from a plurality of vacuum pumps arranged at substantially equal intervals on the side of the base as described above, a uniform gas flow on the base in the rotation direction can be realized without substantially reducing the conductance of the gas.

【0012】本例では、マイクロ波アンテナとしてラジ
アルラインスロットアンテナを用い、基板温度500℃
で行った。本マイクロ波プラズマの特徴は電子温度が約
1eVと低く、基板に入射するイオンのエネルギを10
eV以下に制御できる点である。また、質量の重いXe
イオンを用いることにより下地Si基板に欠陥を入れる
ことなく、表面近傍にのみエネルギを伝えることが可能
となる。一般によく使用されるArの原子半径が1.8
8Åであるのに比べ、Xeの原子半径は2.17Åと大
きく、基板中に打ち込まれづらく、基板表面にのみ効率
よくエネルギを伝えることができるためである。また、
ArおよびXeの原子量はそれぞれ39.95、13
1.3であり、XeはArなどにくらべ重く、基板表面
へのエネルギおよび運動量の伝達効率が低く欠陥をつく
りずらいという効果もあり、欠陥に非常に敏感なゲート
酸化膜の改質をイオン照射を用いて行う際、適してい
る。MOCVDにより成膜したTa25は改質を行わな
い場合、10-6A/cm2程度のリーク電流が流れてしま
うが、Xe/He(20%)/O2(3%)プラズマを
用いて改質を行うと、リーク電流を10-9 A/cm2
減少させられる。これは、膜中の酸素欠損がなくなった
ことに起因する。改質前のO/Ta比が2.43であっ
たのに対し、改質することによりO/Ta比を化学量論
的な2.50にすることができた。これは、Heをガス
中に添加することで酸素ラジカルの生成率を向上し、加
えて高圧にしたことで分子間衝突が効果的に発生しより
酸素ラジカルを効率よく生成できるようになったこと
と、低エネルギのXeイオン照射により下地にダメージ
を与えること無く表面近傍のみを活性化できたためであ
る。
In this embodiment, a radial line slot antenna is used as a microwave antenna, and a substrate temperature of 500 ° C.
I went in. The feature of this microwave plasma is that the electron temperature is as low as about 1 eV and the energy of
The point is that it can be controlled to eV or less. In addition, heavy Xe
The use of ions makes it possible to transmit energy only to the vicinity of the surface without causing defects in the underlying Si substrate. A commonly used atomic radius of Ar is 1.8.
Compared with 8 °, the atomic radius of Xe is as large as 2.17 °, so that Xe is hard to be implanted into the substrate and energy can be efficiently transmitted only to the substrate surface. Also,
The atomic weights of Ar and Xe are 39.95 and 13 respectively.
Xe is 1.3, which is heavier than Ar or the like, has a low energy and momentum transfer efficiency to the substrate surface, and has the effect of making it difficult to form defects. Suitable when using irradiation. When Ta 2 O 5 formed by MOCVD is not modified, a leak current of about 10 −6 A / cm 2 flows, but Xe / He (20%) / O 2 (3%) plasma is generated. When used for reforming, the leakage current can be reduced to 10 −9 A / cm 2 . This is because oxygen deficiency in the film has disappeared. While the O / Ta ratio before the reforming was 2.43, the O / Ta ratio could be made stoichiometric to 2.50 by the reforming. This is because the addition of He into the gas improves the generation rate of oxygen radicals, and the higher pressure increases the efficiency of intermolecular collisions and the more efficient generation of oxygen radicals. This is because only the vicinity of the surface can be activated without damaging the base by irradiation with low energy Xe ions.

【0013】ゲート絶縁膜形成後、大気に曝すことなく
プロセスチャンバ206でゲート電極として用いるTa
薄膜104をスッパタ法により成膜した。Xeプラズマ
を用い、Ta原子の入射に対し25倍の量のXeイオン
を成膜表面に照射し、かつ、イオン照射エネルギを40
eVに制御し、bcc構造のTaを成膜できた。成膜し
たbcc−Taの比抵抗は14μΩcmであり、β−T
a(比抵抗が160μΩcm程度)に比べ一桁以上小さ
な値を得ることができ、200nm厚で0.7/□の低
シート抵抗が実現された。
After forming the gate insulating film, Ta used as a gate electrode in the process chamber 206 without being exposed to the atmosphere.
The thin film 104 was formed by the sputtering method. Xe plasma is used to irradiate the surface of the film with Xe ions in an amount 25 times that of the incident Ta atoms, and the ion irradiation energy is increased by 40%.
The film thickness was controlled to eV, and a Ta film having a bcc structure was formed. The specific resistance of the formed bcc-Ta is 14 μΩcm, and β-T
a (a specific resistance of about 160 μΩcm) could be obtained by one digit or more, and a low sheet resistance of 0.7 / □ was realized at a thickness of 200 nm.

【0014】ゲート電極堆積後、金属表面の酸化を防止
するために、Ta表面の窒化処理を図3に示したラジア
ルラインスロットアンテナを用いたマイクロ波プラズマ
によりプロセスチャンバ207で行い、5nm厚のTa
N層105を形成した。このとき、用いたガスはAr/
2(5%)である。その後、マスク用のSiO2膜10
6の堆積を行い、クラスターチャンバから搬出した。
After depositing the gate electrode, in order to prevent oxidation of the metal surface, nitriding of the Ta surface is performed in the process chamber 207 by microwave plasma using the radial line slot antenna shown in FIG.
An N layer 105 was formed. At this time, the gas used was Ar /
N 2 (5%). Then, the SiO 2 film 10 for the mask is used.
No. 6 was deposited and unloaded from the cluster chamber.

【0015】リソグラフィ工程によりゲートのレジスト
マスクを形成し、図4に示すクラスターチャンバでゲー
トの加工およびゲート電極側壁の再酸化工程を行った。
ローディングチャンバ401より基板を搬入し、エッチ
ングチャンバ402でマスクSiO2膜106の異方性
エッチングをC48/CO/Ar/O2プラズマにより行
い、その後、プロセスチャンバ403でレジストのアッ
シングをXe/O2プラズマにより行った。引き続きエ
ッチングチャンバ404でTa薄膜104の異方性エッ
チングをSiCl4プラズマにより行った。
A resist mask for the gate was formed by a lithography process, and a gate processing and a re-oxidation process for the side wall of the gate electrode were performed in the cluster chamber shown in FIG.
The substrate is loaded from the loading chamber 401, the mask SiO 2 film 106 is anisotropically etched by C 4 F 8 / CO / Ar / O 2 plasma in the etching chamber 402, and the resist is ashed in the process chamber 403 by Xe. / O 2 plasma. Subsequently, the anisotropic etching of the Ta thin film 104 was performed in the etching chamber 404 by using SiCl 4 plasma.

【0016】本発明の特徴であるTaゲート電極側壁の
再酸化工程をプロセスチャンバ405で行った。本プロ
セスに用いたプロセス装置は前記図3と同様のラジアル
ラインスロットアンテナを用いたマイクロ波励起プラズ
マ装置である。その際の処理条件は、使用ガスXe/H
e/O2、ガス圧500mTorr、分圧比はXe:H
e:O2=68%:30%:2%、マイクロ波電力は1
200W、酸化処理時間は15分、前記基板は電気的に
フローティング状態に保持、被処理体の温度は450℃
とした。但し、成膜条件はこれに限定されるものではな
く、Xeの変わりにArを用いても構わないが、Xeを
用いる方が好適である。
The reoxidation step of the side wall of the Ta gate electrode, which is a feature of the present invention, was performed in the process chamber 405. The process apparatus used in this process is a microwave-excited plasma apparatus using a radial line slot antenna similar to that shown in FIG. The processing conditions at that time were the gas used Xe / H
e / O 2 , gas pressure 500 mTorr, partial pressure ratio Xe: H
e: O 2 = 68%: 30%: 2%, microwave power is 1
200 W, oxidation time: 15 minutes, the substrate is kept electrically floating, the temperature of the object to be processed is 450 ° C.
And However, the film forming conditions are not limited to this, and Ar may be used instead of Xe, but Xe is more preferably used.

【0017】Ta25の改質の場合と同様に、Heを添
加したことにより酸素ラジカルを効率よく生成でき、ま
た、Xeプラズマを用いることによりゲート酸化膜に欠
陥を導入することなく、ゲート電極側壁にTa25を形
成しゲートエッジ部を丸め、電界集中を緩和することが
できた。Xeを含むガスプラズマを用いてゲート電極側
壁の酸化を施すことにより、ゲート・ソース間、およ
び、ゲート・ドレイン間の耐圧(電流密度100mA/
cm2のときの電圧)を3Vから5Vにすることができ
た。
As in the case of reforming Ta 2 O 5 , oxygen radicals can be efficiently generated by adding He, and the gate can be formed without introducing defects into the gate oxide film by using Xe plasma. Ta 2 O 5 was formed on the side wall of the electrode, and the gate edge was rounded to reduce the electric field concentration. By oxidizing the side wall of the gate electrode using a gas plasma containing Xe, the breakdown voltage between the gate and the source and between the gate and the drain (current density 100 mA /
(voltage at cm 2 ) could be changed from 3V to 5V.

【0018】以後、従来のプロセスを用いて、ソース・
ドレイン層108,109、サイドウォール110を形
成した。TaゲートSiO2ゲート絶縁膜において、7
000℃以上の履歴があるものでは、高周波C−V特性
により計測した電気的な酸化膜厚が実際の膜厚の2〜3
倍となる。リーク電流の観点からすると800℃の履歴
も許されるが、長期信頼性等を考慮すると、プロセス温
度の上限を700℃とする必要がある。また、大口径ウ
エハでの面内均一性・プロセス時間の短縮、さらには、
大量生産におけるプロセスマージンに加え、シリサイド
形成等のプロセスにおけるプロセス時間・最低反応温度
等を考慮すると、600℃以下でプロセスを行う方がよ
り好適である。
Thereafter, using the conventional process, the source
Drain layers 108 and 109 and side walls 110 were formed. In the Ta gate SiO 2 gate insulating film, 7
For those having a history of 000 ° C. or more, the electrical oxide film thickness measured by the high frequency CV characteristic is 2-3 times the actual film thickness.
Double. From the viewpoint of leakage current, a history of 800 ° C. is allowed, but considering long-term reliability and the like, it is necessary to set the upper limit of the process temperature to 700 ° C. In addition, in-plane uniformity and process time for large-diameter wafers are reduced,
In consideration of the process time, the minimum reaction temperature, and the like in processes such as silicide formation in addition to the process margin in mass production, it is more preferable to perform the process at 600 ° C. or lower.

【0019】以上示した成膜条件はこれに限定されるも
のではなく、同様な結果が得られるのであれば他のプラ
ズマ源、プロセス条件で行ってもよい。また、マスク用
SiO2膜106の堆積を行なわずに、ゲートの加工を
行ってもよいが、ソース・ドレイン層をイオン注入によ
り形成する場合、ゲートTa膜中にも不純物が打ち込ま
れ、ゲート電極のシート抵抗の上昇を引き起こすため、
マスク用SiO2膜を用いた方が好適である。マスク用
SiO2膜を用いない場合、レジストマスクでTa薄膜
104のエッチングを行い、その後、レジストのアッシ
ング工程とTaの再酸化工程を同時に行うこととなるた
め、Taゲート電極側壁のTa25膜の特性が前記プロ
セスに比べ劣化する。したがって、アッシングを行う際
は、マイクロ波電力を500Wにし、その後マイクロ波
電力を1200Wにし、Taゲート電極側壁の酸化を行
うことにより改善可能であり、このときのゲート・ソー
ス間、および、ゲート・ドレイン間の耐圧(電流密度1
00mA/cm2のときの電圧)は4.7Vであった。
The film forming conditions described above are not limited to the above, and other plasma sources and process conditions may be used as long as similar results can be obtained. The gate may be processed without depositing the mask SiO 2 film 106. However, when the source / drain layers are formed by ion implantation, impurities are also implanted in the gate Ta film, and Cause the sheet resistance to rise,
It is preferable to use a mask SiO 2 film. When the SiO 2 film for mask is not used, the Ta thin film 104 is etched with a resist mask, and then the resist ashing step and the Ta re-oxidation step are performed simultaneously, so that Ta 2 O 5 on the side wall of the Ta gate electrode is used. The properties of the film are degraded as compared to the above process. Therefore, when ashing is performed, it can be improved by setting the microwave power to 500 W, thereafter setting the microwave power to 1200 W, and oxidizing the side wall of the Ta gate electrode. Breakdown voltage between drains (current density 1
The voltage at the time of 00 mA / cm 2 was 4.7 V.

【0020】(実施例2)図5に本発明の別のデバイス
製作フロー概略図を示す。実施例1と異なる点は、Ta
25膜の形成をTaの直接酸化により行った点と、ゲー
トのTa薄膜成膜後に、ノンドープの多結晶シリコン5
05をプラズマCVD法(PECVD)により5nm厚
成膜し、その後にマスク用SiO2膜505を堆積した
点である。
(Embodiment 2) FIG. 5 shows a schematic diagram of another device manufacturing flow of the present invention. The difference from the first embodiment is that Ta
The point that the 2 O 5 film was formed by direct oxidation of Ta and that the non-doped polysilicon 5
5 is formed by a plasma CVD method (PECVD) to a thickness of 5 nm, and thereafter, a mask SiO 2 film 505 is deposited.

【0021】Ta25膜の形成は、まず、Taを6nm
厚成膜した後に、Taの直接酸化をXeHe/O2プラ
ズマを用いて行った。本プロセスに用いたプロセス装置
は前記図3と同様のラジアルラインスロットアンテナを
用いたマイクロ波励起プラズマ装置である。その際の処
理条件は、使用ガスXe/He/O2、ガス圧500m
Torr、分圧比はXe:He:O2=68%:30
%:2%、マイクロ波電力は1200W、酸化処理時間
は15分、前記基板は電気的にフローティング状態に保
持、被処理体の温度は450℃とした。但し、成膜条件
はこれに限定されるものではなく、Xeの変わりにAr
を用いても構わないが、Xeを用いる方が好適である。
The Ta 2 O 5 film is formed by first forming a Ta film of 6 nm.
After forming the thick film, direct oxidation of Ta was performed using XeHe / O 2 plasma. The process apparatus used in this process is a microwave-excited plasma apparatus using a radial line slot antenna similar to that shown in FIG. The processing conditions at that time were: Xe / He / O 2 gas used, gas pressure 500 m
Torr, partial pressure ratio: Xe: He: O 2 = 68%: 30
%: 2%, microwave power: 1200 W, oxidation time: 15 minutes, the substrate was kept electrically floating, and the temperature of the object to be processed was 450 ° C. However, the film forming conditions are not limited to these, and instead of Xe, Ar
May be used, but it is more preferable to use Xe.

【0022】前記ノンドープ多結晶シリコンの成膜は、
Ar/SiH4(1%)を用い、ガス圧100mTor
r、基板温度300℃で行った。今回は多結晶シリコン
を用いたが、アモルファスシリコンを用いても、あるい
はドーピングされたシリコンを適用しても構わない。こ
れらシリコン層は下地ゲート金属の酸化を防止するため
に用いられている。このシリコン層あるいは、実施例1
に記載のTaN層がない場合、ゲートと配線金属の間の
コンタクト抵抗が上昇するという問題が起こる。ただ
し、ゲートと配線金属とのコンタクトがない場合、すな
わち、フローティングゲートに本発明を適用する際は、
前記シリコン層あるいは、TaN層がなくてもよいが、
ゲートの抵抗上昇を抑えるために使用した方がよい。
The film formation of the non-doped polycrystalline silicon is as follows:
Ar / SiH 4 (1%), gas pressure 100 mTorr
r, at a substrate temperature of 300 ° C. This time, polycrystalline silicon was used, but amorphous silicon or doped silicon may be used. These silicon layers are used to prevent oxidation of the underlying gate metal. This silicon layer or Example 1
In the absence of the TaN layer described in (1), there arises a problem that the contact resistance between the gate and the wiring metal increases. However, when there is no contact between the gate and the wiring metal, that is, when applying the present invention to a floating gate,
The silicon layer or TaN layer may not be provided,
It is better to use it to suppress the rise in gate resistance.

【0023】前記ノンドープシリコン層は、例えばソー
ス・ドレイン領域の活性化アニール時に下地Taとシリ
サイド反応によりTa5Si3、あるいはTaSi2とな
るため、配線金属とのコンタクト抵抗の上昇をきたすよ
うな問題はない。
Since the non-doped silicon layer becomes Ta 5 Si 3 or TaSi 2 by a silicide reaction with the base Ta during activation annealing of the source / drain regions, for example, there is a problem that the contact resistance with the wiring metal is increased. There is no.

【0024】[0024]

【発明の効果】本発明よれば、金属ゲート電極表面を低
温で金属絶縁膜に変え、デバイスの、すなわち、回路・
システムの信頼性を向上するデバイス構造、および、そ
の製作方法を提供できる。
According to the present invention, the surface of a metal gate electrode is changed to a metal insulating film at a low temperature, and a device
A device structure for improving the reliability of the system and a method for manufacturing the same can be provided.

【図面の簡単な説明】[Brief description of the drawings]

【図1】実施例1のデバイスの製作フロー概略図であ
る。
FIG. 1 is a schematic diagram of a manufacturing flow of a device of Example 1.

【図2】製作の際用いたクラスターツールの一部を示す
図である。
FIG. 2 is a diagram showing a part of a cluster tool used for manufacturing.

【図3】Ta25薄膜の改質に用いたプラズマ装置の概
略図である。
FIG. 3 is a schematic view of a plasma apparatus used for modifying a Ta 2 O 5 thin film.

【図4】実施例1のクラスターチャンバを示す図であ
る。
FIG. 4 is a diagram illustrating a cluster chamber according to the first embodiment.

【図5】実施例2のデバイスの製作フロー概略図であ
る。
FIG. 5 is a schematic flow chart of manufacturing a device of Example 2.

【符号の説明】 102 フィールド酸化膜、 201 搬送路、 202 枚葉洗浄装置、 203 ローディングチャンバ、 204 プロセスチャンバ、 205 プロセスチャンバ、 301 真空容器、 302 導入口、 303 真空ポンプ、 304 誘電体板、 305 アンテナ、 306 電極、 307 シャワープレート、 309 反射板、 401 ローディングチャンバ、 402 エッチングチャンバ、 403 プロセスチャンバ、 404 エッチングチャンバ、 405 プロセスチャンバ。[Description of Signs] 102 field oxide film, 201 transfer path, 202 single wafer cleaning device, 203 loading chamber, 204 process chamber, 205 process chamber, 301 vacuum vessel, 302 inlet, 303 vacuum pump, 304 dielectric plate, 305 Antenna, 306 electrode, 307 shower plate, 309 reflector, 401 loading chamber, 402 etching chamber, 403 process chamber, 404 etching chamber, 405 process chamber.

フロントページの続き (72)発明者 新田 雄久 東京都文京区本郷4丁目1番4号株式会社 ウルトラクリーンテクノロジー開発研究所 内 (72)発明者 伊野 和英 宮城県仙台市青葉区荒巻字青葉(無番地) 東北大学内 (72)発明者 篠原 壽邦 宮城県仙台市青葉区荒巻字青葉(無番地) 東北大学内Continuing from the front page (72) Inventor Yuhisa Nitta Ultra Clean Technology Development Laboratory 4-1-1 Hongo, Bunkyo-ku, Tokyo (72) Inventor Kazuhide Ino Aoba Aramaki Aoba-ku, Aoba-ku, Sendai, Miyagi No.) Tohoku University (72) Inventor Toshihisa Shinohara Aoba-ku, Aoba-ku, Aoba-ku, Sendai City, Miyagi Prefecture (No address) Inside Tohoku University

Claims (8)

【特許請求の範囲】[Claims] 【請求項1】 第1型の電気伝導性の基体と、前記基体
の電気伝導性とは逆の第2型の電気伝導性を有し、前記
基体中もしくは前記基体上に相互に間隔をあけて配置さ
れて、相互間に基体中のチャネルを画定し、前記基体と
の電気接続部を形成する第1のソースおよびドレイン領
域と、該第1のソースおよびドレイン領域間にあるが、
該第1のソースおよびドレイン領域へもしくはいずれの
領域へも電気的に直接接触しないように第1の絶縁層を
介して、前記チャネルの上に置かれた金属ゲート電極を
有する半導体装置において、該金属ゲート電極の該チャ
ネルと接する面以外の少なくとも一部が該金属を含む絶
縁膜で覆われていることを特徴とする半導体装置。
An electrically conductive substrate of a first type and a second type of electrical conductivity opposite to that of said substrate, spaced apart from each other in or on said substrate. A first source and drain region disposed between the first source and drain regions to define a channel in the substrate therebetween and to form an electrical connection with the substrate, and between the first source and drain regions;
A semiconductor device having a metal gate electrode placed over the channel via a first insulating layer so as not to make direct electrical contact with the first source and drain regions or with any of the regions; A semiconductor device, wherein at least a part of a metal gate electrode other than a surface in contact with the channel is covered with an insulating film containing the metal.
【請求項2】 前記金属ゲート電極の側壁のみが該金属
を含む絶縁膜で覆われていることを特徴とする請求項1
に記載の半導体装置。
2. The semiconductor device according to claim 1, wherein only a side wall of said metal gate electrode is covered with an insulating film containing said metal.
3. The semiconductor device according to claim 1.
【請求項3】 前記金属ゲート電極がTaで構成され、
該Taゲート電極の該チャネルと接する面以外がタンタ
ル酸化膜で覆われていることを特徴とする請求項1また
は2に記載の半導体装置。
3. The metal gate electrode is made of Ta,
3. The semiconductor device according to claim 1, wherein a surface of the Ta gate electrode other than the surface in contact with the channel is covered with a tantalum oxide film.
【請求項4】 前記金属を含む絶縁膜を、基体の温度を
700℃以下に保ちながら該金属ゲート表面を改質する
ことにより形成したことを特徴とする請求項1ないし3
のいずれか1項に記載の半導体装置。
4. The method according to claim 1, wherein the insulating film containing the metal is formed by modifying the surface of the metal gate while maintaining the temperature of the substrate at 700 ° C. or lower.
The semiconductor device according to claim 1.
【請求項5】 前記金属を含む絶縁膜を、基体の温度を
600℃以下に保ちながら該金属ゲート表面を改質する
ことにより形成したことを特徴とする請求項1ないし4
のいずれか1項に記載の半導体装置。
5. The method according to claim 1, wherein the insulating film containing the metal is formed by modifying the surface of the metal gate while keeping the temperature of the base at 600 ° C. or less.
The semiconductor device according to claim 1.
【請求項6】 前記金属を含む絶縁膜を、基体の温度を
600℃以下に保ち、かつプラズマを用いた手段によ
り、該金属ゲート表面を改質することにより形成したこ
とを特徴とする請求項1ないし5のいずれか1項に記載
の半導体装置。
6. The method according to claim 1, wherein the insulating film containing the metal is formed by maintaining the temperature of the substrate at 600 ° C. or lower and modifying the surface of the metal gate by means using plasma. 6. The semiconductor device according to any one of 1 to 5.
【請求項7】 前記金属を含む絶縁膜を、基体の温度を
600℃以下に保ち、かつXeを含むプラズマを用いた
手段により、該金属ゲート表面を改質することにより形
成したことを特徴とする請求項1ないし6のいずれか1
項に記載の半導体装置。
7. The method according to claim 1, wherein the insulating film containing the metal is formed by maintaining the temperature of the base at 600 ° C. or lower and modifying the surface of the metal gate by means using plasma containing Xe. Any one of claims 1 to 6
13. The semiconductor device according to item 9.
【請求項8】 前記金属を含む絶縁膜を、基体の温度を
600℃以下に保ち、かつ酸素ラジカルを含む気体を用
いて、該金属ゲート表面を酸化することにより形成した
ことを特徴とする請求項1ないし7のいずれか1項に記
載の半導体装置。
8. The method according to claim 1, wherein the insulating film containing the metal is formed by oxidizing the surface of the metal gate using a gas containing oxygen radicals while keeping the temperature of the base at 600 ° C. or less. Item 8. The semiconductor device according to any one of Items 1 to 7.
JP34866397A 1997-12-02 1997-12-02 Manufacturing method of semiconductor device Expired - Fee Related JP4856297B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP34866397A JP4856297B2 (en) 1997-12-02 1997-12-02 Manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34866397A JP4856297B2 (en) 1997-12-02 1997-12-02 Manufacturing method of semiconductor device

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2010006274A Division JP5174050B2 (en) 2010-01-14 2010-01-14 Manufacturing method of semiconductor device

Publications (2)

Publication Number Publication Date
JPH11168212A true JPH11168212A (en) 1999-06-22
JP4856297B2 JP4856297B2 (en) 2012-01-18

Family

ID=18398528

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34866397A Expired - Fee Related JP4856297B2 (en) 1997-12-02 1997-12-02 Manufacturing method of semiconductor device

Country Status (1)

Country Link
JP (1) JP4856297B2 (en)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6593634B2 (en) 2000-04-13 2003-07-15 Seiko Epson Corporation Semiconductor device and method of manufacturing the same
US6646352B2 (en) 2000-04-13 2003-11-11 Seiko Epson Corporation Gate electrode comprising body centered cubic tantalum and tantalum nitride
JPWO2004073073A1 (en) * 2003-02-13 2006-06-01 東京エレクトロン株式会社 Semiconductor device manufacturing method and semiconductor manufacturing apparatus
US7138339B2 (en) 2002-10-04 2006-11-21 Seiko Epson Corporation Method of manufacturing semiconductor device including etching a conductive layer by using a gas including SiCl4 and NF3
US20080111167A1 (en) * 2006-06-20 2008-05-15 Sony Corporation Method for manufacturing semiconductor device and semiconductor device
JP2008147365A (en) * 2006-12-08 2008-06-26 Tohoku Univ Semiconductor device and manufacturing method of semiconductor device
JP2008159928A (en) * 2006-12-25 2008-07-10 Tohoku Univ Ion implantation apparatus and ion implantation method
US7422953B2 (en) 2001-09-27 2008-09-09 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same

Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56112758A (en) * 1980-02-12 1981-09-05 Chiyou Lsi Gijutsu Kenkyu Kumiai Insulated gate type semiconductor device and manufacture thereof
JPS58192377A (en) * 1982-05-07 1983-11-09 Hitachi Ltd Insulated gate type field effect semiconductor device
JPS60189968A (en) * 1984-03-09 1985-09-27 Sanyo Electric Co Ltd Manufacture of semiconductor device
JPS6251264A (en) * 1985-08-30 1987-03-05 Hitachi Ltd Manufcture of thin film transistor
JPS62180074A (en) * 1986-02-03 1987-08-07 Canon Inc Formation of deposited film by plasma cvd method
JPH04242933A (en) * 1991-01-01 1992-08-31 Tadahiro Omi Formation of oxide film
JPH0590292A (en) * 1991-09-30 1993-04-09 Semiconductor Energy Lab Co Ltd Semiconductor integrated circuit and manufacture thereof
JPH05190537A (en) * 1992-01-16 1993-07-30 Kojundo Chem Lab Co Ltd Modifying method for silicon oxide film of semiconductor device
JPH05315608A (en) * 1992-05-13 1993-11-26 Tadahiro Omi Semiconductor device
JPH0714986A (en) * 1993-06-22 1995-01-17 Toshiba Corp Semiconductor device manufacturing method and manufacturing apparatus thereof
JPH0729898A (en) * 1993-07-15 1995-01-31 Tadahiro Omi Semiconductor manufacturing method
JPH07131007A (en) * 1993-11-02 1995-05-19 Tadahiro Omi Semiconductor device
JPH07226507A (en) * 1994-02-10 1995-08-22 Fujitsu Ltd Semiconductor device and manufacturing method thereof
JPH07226515A (en) * 1993-10-30 1995-08-22 Samsung Electron Co Ltd Thin film transistor and manufacturing method thereof
JPH07273093A (en) * 1994-04-01 1995-10-20 Sony Corp Plasma etching method
JPH0888198A (en) * 1994-07-19 1996-04-02 Sumitomo Metal Ind Ltd Method for manufacturing semiconductor device

Patent Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56112758A (en) * 1980-02-12 1981-09-05 Chiyou Lsi Gijutsu Kenkyu Kumiai Insulated gate type semiconductor device and manufacture thereof
JPS58192377A (en) * 1982-05-07 1983-11-09 Hitachi Ltd Insulated gate type field effect semiconductor device
JPS60189968A (en) * 1984-03-09 1985-09-27 Sanyo Electric Co Ltd Manufacture of semiconductor device
JPS6251264A (en) * 1985-08-30 1987-03-05 Hitachi Ltd Manufcture of thin film transistor
JPS62180074A (en) * 1986-02-03 1987-08-07 Canon Inc Formation of deposited film by plasma cvd method
JPH04242933A (en) * 1991-01-01 1992-08-31 Tadahiro Omi Formation of oxide film
JPH0590292A (en) * 1991-09-30 1993-04-09 Semiconductor Energy Lab Co Ltd Semiconductor integrated circuit and manufacture thereof
JPH05190537A (en) * 1992-01-16 1993-07-30 Kojundo Chem Lab Co Ltd Modifying method for silicon oxide film of semiconductor device
JPH05315608A (en) * 1992-05-13 1993-11-26 Tadahiro Omi Semiconductor device
JPH0714986A (en) * 1993-06-22 1995-01-17 Toshiba Corp Semiconductor device manufacturing method and manufacturing apparatus thereof
JPH0729898A (en) * 1993-07-15 1995-01-31 Tadahiro Omi Semiconductor manufacturing method
JPH07226515A (en) * 1993-10-30 1995-08-22 Samsung Electron Co Ltd Thin film transistor and manufacturing method thereof
JPH07131007A (en) * 1993-11-02 1995-05-19 Tadahiro Omi Semiconductor device
JPH07226507A (en) * 1994-02-10 1995-08-22 Fujitsu Ltd Semiconductor device and manufacturing method thereof
JPH07273093A (en) * 1994-04-01 1995-10-20 Sony Corp Plasma etching method
JPH0888198A (en) * 1994-07-19 1996-04-02 Sumitomo Metal Ind Ltd Method for manufacturing semiconductor device

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6593634B2 (en) 2000-04-13 2003-07-15 Seiko Epson Corporation Semiconductor device and method of manufacturing the same
US6646352B2 (en) 2000-04-13 2003-11-11 Seiko Epson Corporation Gate electrode comprising body centered cubic tantalum and tantalum nitride
US7422953B2 (en) 2001-09-27 2008-09-09 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
US7737511B2 (en) 2001-09-27 2010-06-15 Kabushikik Kaisha Toshiba Semiconductor device and method of manufacturing the same
US7138339B2 (en) 2002-10-04 2006-11-21 Seiko Epson Corporation Method of manufacturing semiconductor device including etching a conductive layer by using a gas including SiCl4 and NF3
JPWO2004073073A1 (en) * 2003-02-13 2006-06-01 東京エレクトロン株式会社 Semiconductor device manufacturing method and semiconductor manufacturing apparatus
US20080111167A1 (en) * 2006-06-20 2008-05-15 Sony Corporation Method for manufacturing semiconductor device and semiconductor device
US8847292B2 (en) * 2006-06-20 2014-09-30 Sony Corporation Method for manufacturing semiconductor device and semiconductor device
JP2008147365A (en) * 2006-12-08 2008-06-26 Tohoku Univ Semiconductor device and manufacturing method of semiconductor device
JP2008159928A (en) * 2006-12-25 2008-07-10 Tohoku Univ Ion implantation apparatus and ion implantation method

Also Published As

Publication number Publication date
JP4856297B2 (en) 2012-01-18

Similar Documents

Publication Publication Date Title
US7662236B2 (en) Method for forming insulation film
US11574924B2 (en) Memory cell fabrication for 3D NAND applications
JP4334225B2 (en) Manufacturing method of electronic device material
US8105958B2 (en) Semiconductor device manufacturing method and plasma oxidation treatment method
KR100744590B1 (en) Method of forming underlying insulating film and semiconductor manufacturing apparatus
US9224594B2 (en) Surface preparation with remote plasma
US20090047778A1 (en) Plasma oxidation method and method for manufacturing semiconductor device
TW200913069A (en) Methods for low temperature oxidation of a semiconductor device
US7326655B2 (en) Method of forming an oxide layer
WO2021150280A1 (en) Methods and devices for subtractive self-alignment
US8216933B2 (en) Krypton sputtering of low resistivity tungsten
US9653311B1 (en) 3D NAND staircase CD fabrication utilizing ruthenium material
JP4083000B2 (en) Insulating film formation method
JP4856297B2 (en) Manufacturing method of semiconductor device
JPH11168090A (en) Semiconductor manufacturing method
TW201724500A (en) Method for fabricating a nanowire for a horizontal wraparound gate device for semiconductor applications
US7517812B2 (en) Method and system for forming a nitrided germanium-containing layer using plasma processing
US7517818B2 (en) Method for forming a nitrided germanium-containing layer using plasma processing
JP5174050B2 (en) Manufacturing method of semiconductor device
WO2005031869A1 (en) Semiconductor device, semiconductor device manufacturing method, semiconductor device manufacturing apparatus, and computer recording medium
US20250351335A1 (en) Method and structure of low-k spacer using post-treatment for memory applications
TW490503B (en) The nitridation method of titanium contained materials
US20230178375A1 (en) Methods for forming work function modulating layers
TWI442474B (en) Methods for forming conformal oxide layers on semiconductor devices
JP2006237640A (en) Manufacturing method for semiconductor

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20021004

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041125

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20070817

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20070807

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080521

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080722

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090708

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090907

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20091014

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100114

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20100126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100224

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100423

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20100521

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110831

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111028

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141104

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees