JPH11168090A - 半導体製造方法 - Google Patents
半導体製造方法Info
- Publication number
- JPH11168090A JPH11168090A JP34866297A JP34866297A JPH11168090A JP H11168090 A JPH11168090 A JP H11168090A JP 34866297 A JP34866297 A JP 34866297A JP 34866297 A JP34866297 A JP 34866297A JP H11168090 A JPH11168090 A JP H11168090A
- Authority
- JP
- Japan
- Prior art keywords
- plasma
- substrate
- film
- gas
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
Abstract
は、表面変質等のプラズマを用いたプロセスの際、Xe
を含むガスを用いて行うことを特徴とする。 【課題】 本発明は、基板、あるいは、新たに基板上に
堆積・形成する膜および基板の中に、イオン照射に起因
して導入される欠陥を劇的に減少させるプラズマプロセ
ス方法を提供することを目的とする。
Description
において、基板に欠陥を導入せずに所望のプロセスを実
現するための製造方法に関する。
ス寸法の縮少に伴い、下地基板への欠陥の導入を抑えた
高品質で、かつ、高速なプラズマプロセスが要求されて
いる。しかし、例えばC4F8,CO,O2,Arを用い
たシリコン酸化膜(SiO2)のエッチングにより、下
地シリコン基板に炭素(C)、フッ素(F)、酸素
(O)といった不純物が、図1に示すように深さ20〜
50nmも導入される。その結果、エッチング直後に配
線金属を成膜した場合、ソース・ドレイン層のコンタク
ト抵抗が増大し、デバイス速度が劣化してしまう。その
ため、SiO2エッチング後にSi基板表面を数10n
m除去し、その後に配線金属の成膜を行わなければなら
ず、工程数の増大、すなわち製造コストの増大へと至
る。また、MOSデバイスの微細化に伴い、短チャネル
効果を抑制するためにソース・ドレイン層を数10nm
に極浅化しなければならないが、現在の技術ではエッチ
ング後に数10nmシリコン層を除去しなければなら
ず、到底実現不可能である。
デバイスのゲート電極のシート抵抗を1Ω/□以下にし
なければならないが、現在の高濃度シリコンの表面をシ
リサイド化した構造では数Ω/□にするのが限界であ
る。さらに、自己整合的にシリサイドを形成したサリサ
イド技術を用いた場合、ゲート幅が0.2μm以下にな
ると細線効果により、シート抵抗が増大するという問題
も起こっている。したがって、ゲート電極に純金属を用
い、シート抵抗を減少させるために、基板に欠陥を導入
しない金属成膜方法が求められている。
の問題点を解決すべく、基板、あるいは、新たに基板上
に堆積・形成する膜および基板の中に、イオン照射に起
因して導入される欠陥を劇的に減少させるプラズマプロ
セス方法を提供することを目的とする。
は、プラズマプロセスの際、用いるガス種を変化させ、
基板表面に入射するイオン種を変えることにより、プラ
ズマプロセスに起因して基板内に導入される欠陥を劇的
に減少させることを特徴とする。イオン照射により基板
内に導入される欠陥量は、イオンの原子量、あるいは分
子量が小さいほど多くなるため、原子量の大きい原子・
分子をプロセスガスとして用いることを、また、プロセ
ス中にガス流量・ガス種を変化させることにより、基板
に導入される欠陥量を制御することを特徴とする。
す。
ンプラズマエッチング装置に用いた場合の実施例を示す
ものである。
例を示す模式図である。図2において、206は真空容
器、207は電極I、208は基板、209はフォーカ
スリング、210はシャワープレート、211は電極I
I、212はガス導入口、213は磁場の印加手段、2
14は真空ポンプ、215は整合回路I、216は高周
波電源I、217は整合回路II、218は高周波電源
IIである。
213として、複数の永久磁石を環状に並べたダイポー
ルリングマグネットが用いられている。ダイポールリン
グマグネットを構成する永久磁石は、永久磁石の位置が
半周する間に磁化方向が一回転するような向きで並べら
れており、真空容器内に基板に平行な磁場を生成し、プ
ラズマ密度を上昇させる効果がある。
シャワープレート210の多数の小孔からプロセス空間
に放出される。この導入ガス、及び基板表面から放出さ
れた反応生成ガスは、基板側部の磁場の印加手段213
a及び213bに挟まれた空間を通り、複数の真空ポン
プ214から外部へ排気される。真空ポンプ214の上
部には、ガスのコンダクタンスを低下させないよう比較
的広い空間が設けてある。
ら出力された高周波電力は、整合回路I215を通して
電極I217に印加され、プラズマを生成する。ダイポ
ールリングマグネットの磁場により、効率よく高密度プ
ラズマが実現される。しかし、電子のドリフトによりプ
ラズマの均一性が損なわれるため、リング上の上部電極
II211に別の周波数の高周波電力が供給されてい
る。
属板であり、基板208表面付近のプラズマの面内均一
性を向上させるために設けられたものである。100M
Hzの高周波電源II218から出力された高周波電力
は、整合回路II217を通して電極II211に印加
される。電極II211に適切な高周波電力を印加する
ことによって磁場印加によって生じる電極II211面
上の電子のドリフトと基板208面上の電子のドリフト
のバランスをとると、基板208表面付近のプラズマは
ほぼ完全に均一化される。
の実験を行った。プラズマ処理する基板として、直径2
00mmのSiウェハ上に絶縁膜BPSGを1.5μm
成膜し、その上にレジストと呼ばれるマスク材0.7μ
mを塗布し、露光、現像のプロセスを経て、前記マスク
材に直径0.18μmのホールパターンを形成したもの
を準備した。
波電力(13.56MHz)2000W、電極IIに印
加する高周波電力(100MHz)400 W、プロセ
ス圧力40mTorr、プロセスガス流量 C4F8:1
0sccm、CO:50sccm、Ar:200scc
m、O2:5sccmである。均一なプラズマを実現し
たことにより、面内均一性2%以下で、850nm/m
inの高速エッチングが実現された。
ウェット洗浄を経て、配線金属(Al−Si(1%))
を成膜・パターニング・エッチングし、配線金属と下地
高濃度シリコン層とのコンタクト抵抗を測定したとこ
ろ、ばらつきが多く、また、コンタクト抵抗率は平均
で、2.5×10-5Ωcm2と従来得られていたものよ
り1〜2桁も大きな値であった。
オン質量分析装置(SIMS)により測定したところ、
炭素(C)、フッ素(F)、酸素(O)といった不純物
が、図1に示すように深さ20〜50nmも導入されて
いることが分かった。これら、不純物が導入されたた
め、表面付近のSi中のキャリア濃度が減少し、コンタ
クト抵抗の上昇へと至った。したがって、従来はエッチ
ング後に下地シリコン層を数10nm除去し、低コンタ
クト抵抗を得てきた。
に、基板表面に入射するイオン種のほとんどは、Ar+
であり、その入射エネルギはおよそ500eVである。
一方、基板表面は常に薄いフロロカーボン(CxFy)の
ポリマー膜により覆われており、このポリマー膜に高エ
ネルギのArイオンが照射されることにより、BPSG
のエッチングが進行する。
コン層が現れると、ポリマー膜の堆積速度が上昇し、高
エネルギのArイオン照射によるエッチングとのバラン
スにより、下地Si層のエッチングが停止、あるいは、
著しくエッチング速度が低下し、下地シリコン層をエッ
チングせずに残すことが可能となる。
ン層までエッチングするために、一般に20〜40%程
度のオーバーエッチングを行う。したがって、シリコン
層の上に薄いCxFyポリマー層がある状態で、高エネル
ギのArイオンが照射されることとなり、このときに、
ポリマー層内に含まれる炭素(C)、フッ素(F)、酸
素(O)といった不純物が基板内に導入される。
の変わりに原子量の大きいXeを用いることにより、下
地シリコン層に導入される不純物量を減少させることに
特徴がある。図3にXeを希釈ガスとして用いた場合の
Si中の不純物プロファイルを示す。導入される不純物
量、および、その深さが大幅に減少していることが分か
る。これは、Arの原子半径が1.88Åであるのに比
べ、Xeの原子半径は2.17Åと大きく、ポリマーお
よびSi基板中に打ち込まれづらく、基板表面にのみ効
率よくエネルギを伝えることができるためである。ま
た、ArおよびXeの原子量はそれぞれ39.95、1
31.3であり、XeはArにくらべ重く、基板表面へ
のエネルギおよび運動量の伝達効率が低く欠陥をつくり
ずらいという効果もあり、図3に示すような結果が得ら
れた。
ッチング速度は530nm/minとArを用いた場合
の850nm/minにくらべ低い。これは、XeがA
rにくらべ、基板内に打ちこまれずらく、また、基板表
面へのエネルギおよび運動量の伝達効率が低いためであ
る。エッチング速度の低下は、スループットの減少、装
置生産性の低下へと至る。そこで、コンタクトホールの
エッチングを行う際、BPSGの膜厚の90%をエッチ
ングするまではAr/C4F8/CO/O2で行い、その
後ArをXeに切り替えてエッチングを行ったところ、
Si基板内への不純物の導入を抑えつつ、プロセス時間
の上昇を抑えることができた。また、これは高価なXe
の使用量の削減にもつながり、コストの削減ができた。
プラズマ装置、あるいは、他のプロセス条件に適用して
も同様な効果が得られることは言うまでもない。
ロンスパッタリング装置に応用した場合の実施例を示す
ものである。
素子の絶縁耐圧の測定系とを合わせて示した模式図であ
る。図4において、絶縁耐圧の測定をした素子は、n型
Siウェハからなる前記基体4001、フィールド酸化
膜4002、ゲート酸化膜4003、ゲート電極400
4から構成される。また、4005は絶縁耐圧の測定に
用いた探針、4006は電圧計、4007は電圧印加手
段、4008は電流計である。
定は、次に示す手順で行った。
O2からなるフィールド酸化膜4002(厚さ:500
nm)を熱酸化法[(H2+O2)ガス、 H2=1l/m
in、O2=1l/min、被処理体の温度=1000
℃]で形成後、フィールド酸化膜4002の一部をウェ
ットエッチング処理し、n型Siウェハ4001の表面
を露出させた。
た表面にのみ、熱酸化法[O2ガス、2l/min、被
処理体の温度=900℃]でゲート酸化膜(SiO2)
4003(面積=1.0×10-4cm2、厚さ=10.
2nm)を形成した。
=200nm)を成膜し、リソグラフィ工程、エッチン
グ工程によりゲート電極を形成した。尚、ゲート電極材
料としてTa、および、燐を1020cm-3程度ドープし
た多結晶シリコンを用いた。膜厚はすべて200nmで
ある。Taの成膜条件は別途示す。多結晶シリコン膜の
成膜条件は、基板温度650℃、圧力100Torr、
使用ガス種・流量はN2:SiH4:PH3=9950s
ccm:50sccm:0.5sccmであり、成膜
後、ドーパントの活性化アニールを850℃で30分
間、N2雰囲気中で行っている。
m)を、常圧CVD法により、400℃で堆積させ、リ
ソグラフィ工程、エッチング工程によりコンタクトホー
ルを形成した。
ングアニールを400℃で30分間、N2/H2=1.8
slm:0.2slm雰囲気中で行った。
させ、ゲート電極4004を介して直流電圧をn型Si
ウェハからなる被処理体4001に印加し、ゲート酸化
膜4003が絶縁破壊する電圧(すなわち絶縁耐圧)を
電圧計4006で測定した。
をスパッタ成膜するさいに、用いたプラズマ装置の概略
図を図5に示す。図5のプラズマ装置は真空容器401
の中に、平行平板型の2つの電極I402と電極II4
03を備え、前記電極IIの上にはTaターゲット40
4が、前記電極Iの上には膜を堆積させるシリコンウェ
ハ405とが、載置してあり、前記容器中に原料ガスを
導入し、前記電極I、前記電極IIに高周波を印加する
目的で整合回路I406、整合回路II412、高周波
電源I408、高周波電源II413が接続されてい
る。成膜速度を制御するために電極IIには、ローパス
フィルタ416を介し直流電源417が接続されてい
る。
めに複数の永久磁石を環状に並べたダイポールリングマ
グネット414が、前記容器外に設けてあり、ターゲッ
トの外周端より外側の領域に、ターゲット表面付近に生
成するプラズマの密度の均一化を図る目的で前記電極I
Iと電気的接合する部分に設けた接合インピーダンスを
調整する手段を付設した補助電極A410を設け、ター
ゲットの外周端より外側の領域で、前記基体及び前記電
極IIとは離間した位置に、これもまたターゲット表面
付近に生成するプラズマの密度の均一化を図る目的で電
極I、IIに印加される高周波とは別に独立した高周波
電力が印加される補助電極B411を設けている。
の磁場の印加手段414a及び414bに挟まれた空間
を通り、複数の真空ポンプ415から外部へ排気され
る。真空ポンプの上部には、ガスのコンダクタンスを低
下させないよう比較的広い空間が設けてある。
13.56MHz、前記電極IIに印加する周波数4
2.4MHzとし、補助電極Bに印加する周波数を10
0MHzとした。それぞれの電極に印加する高周波の周
波数は、上記値に限定されるものではないが補助電極B
に印加される高周波の周波数は、補助電極Bにかかるセ
ルフバイアス電位を低くし、それ自身のスパッタを避け
るようになるべく高く設定することが好ましい。
のスパッタ成膜条件を示す。一般にTaをスパッタ成膜
した場合、b−Taと呼ばれる比抵抗が160μΩcm
と大きな値を示すバルクと異なる結晶構造の薄膜が形成
される。
オン照射量、イオン照射エネルギを、それぞれ、高周波
電源II413の供給電力、高周波電源II408の供
給電力により、独立かつ精密に制御し、比抵抗が14μ
Ωcmと一桁以上小さなbcc構造のTaを成膜した。
尚、Ta成膜はArプラズマ、および、Xeプラズマを
用いた2通りの場合について行った。
の絶縁耐圧の測定結果を示すグラフである。Arを用い
た場合と比べ、Xeを用いて成膜した場合は、耐圧分布
が高い値を示している。これは、Arの原子半径が1.
88Åであるのに比べ、Xeの原子半径は2.17Åと
大きく、基板中に打ち込まれづらく、基板表面にのみ効
率よくエネルギを伝えることができるためである。ま
た、ArおよびXeの原子量はそれぞれ39.95、1
31.3であり、XeはArにくらべ重く、基板表面へ
のエネルギおよび運動量の伝達効率が低くゲート絶縁膜
中に欠陥をつくりずらいという効果もあり、図6に示す
ような結果が得られた。
素子の絶縁破壊注入電荷量の測定系とを合わせて示した
模式図である。図7において、絶縁破壊注入電荷量の測
定をした素子は、図4で示した素子と同じものである。
絶縁破壊注入電荷量の測定は、次に示す手順で行った。
に接触させ、ゲート電極5004を介して定電流源50
07より、電流密度が100mA/cm2となるよう
に、一定電流をn型Siウェハからなる前記基体500
1に印加し、ゲート酸化膜5003が絶縁破壊する時間
を測定した。電流密度値にこの時間をかけたものが絶縁
破壊注入電荷量である。
すグラフである。図8において、横軸は注入電荷量、縦
軸は各注入電荷量が得られた素子の累積頻度を示す。ゲ
ート電極材料としてArプラズマ、およびXeプラズマ
を用いてスパッタ成膜したTa薄膜、および、燐を10
20cm-3程度ドープした多結晶シリコンを用いた。膜厚
はすべて200nmである。図8から以下に示す点が明
らかとなった。
作製した素子は、注入電荷量の分布が広く(すなわちゲ
ート酸化膜の膜質の均一性が悪くなっている)かつ平均
電荷注入量はC/cm2と、低かった。
ト電極を作製した素子は、注入電荷量の分布が狭く(す
なわち膜質の均一性が良く)かつ C/cm2の高い平均
電荷注入量が得られ、多結晶シリコンをゲート電極に用
いたものと同等の結果である。さらに、Taをゲート電
極に用いた場合、ゲートのシート抵抗を0.7Ω/□と
目標である1Ω/□以下にすることが可能となり、デバ
イスの高速化が可能となった。
よび絶縁破壊注入電荷量特性の結果より、金属ゲート電
極をスパッタ成膜で形成する場合、Arプラズマでなく
Xeプラズマを用いることにより、下地ゲート酸化膜に
与えるダメージをほとんどなくすことが可能となる。こ
れは、XeイオンがArイオンに比べ基板内に入り込み
ずらく、基板表面に効果的にエネルギを供給しやすいと
いう特性と、XeイオンはArイオンに比べ基板表面へ
のエネルギおよび運動量の伝達効率が低くゲート絶縁膜
内に欠陥をつくりづらいという効果もあり、図6、8に
示すような結果が得られた。
外にHe、Ne、Krプラズマを用いたスパッタ成膜の
結果よりさらに明らかとなり、放射性元素のRnを除く
と希ガスの中で最も原子番号の大きなXeが最適であ
る。しかし、Xeは大気中の含量が0.087体積pp
mであり、Arの9340体積ppmに比べ非常に少な
く、Xeガスの価格はArガスに比べ100倍以上であ
る。したがって、プロセス中にガスを切り替えること
が、コスト削減の観点から適している。
化膜上にゲート電極を堆積し始める初期工程が、最もゲ
ート絶縁膜にダメージを与えやすく、重要であるため、
初めの20nmをXeプラズマで成膜し、その後はガス
を切り替え、Arプラズマで残りの180nmを成膜し
たところ、すべてXeプラズマで成膜したものと、同等
の結果が得られた。
に成膜する際は、初期過程をXeプラズマで行ない、そ
の後は、Xeと異なる希ガスを用いる方法がコスト削減
の観点から適している。スパッタレート・bcc構造の
Taを形成するための条件・ガスの価格といった観点か
ら、Xeの後にArを用いる方法が最も適している。あ
るいは、プロセスに用いた希ガスをポンプ後段より回収
・再利用する手段を設けることにより、コストの削減を
図れば、プロセス中すべて、Xeを用いて行なっても同
様なランニングコストを実現できる。
プラズマ装置、あるいは、異なる材質のプラズマ成膜に
適用しても同様な効果が得られることは言うまでもな
い。
ラインスロットアンテナプラズマ装置を用い、シリコン
基板表面を低温で酸化するプラズマ酸化プロセスに応用
した場合を示す。
ラズマ装置の概略図を図9に示す。このプラズマ装置
は、真空容器901と前記容器内でプラズマを生成させ
るために必要な原料ガスの導入口902、前記容器内に
導入された原料ガスを排気する真空ポンプ903を有
し、前記容器を構成する壁部の一部はマイクロ波を略略
損失なく透過できる材料からなる誘電体板904であ
り、その誘電体板をはさんで前記容器の外側にはマイク
ロ波を放射するアンテナ905が設置されている。
8を載置するための電極906が設けられており、前記
アンテナのマイクロ波の放射面と基体のプラズマ処理を
行う面とを略々平行に対向して配置されている。電極9
06には加熱機構が設けられており、プロセス中、基板
温度を上昇させることが可能となっている。
口側へ伝搬するのを防ぎ、前記基板上だけに均一にプラ
ズマを生成させる目的で反射板909が設けられてい
る。また、原料ガス導入の均一化のため、本装置の原料
ガスは、シャワープレート907をとうして多数の小孔
からプロセス空間に導入される。この原料ガスは複数の
真空ポンプ903より外部へ排気される。各真空ポンプ
の上部には、ガスのコンダクタンスを低下させないよう
比較的広い空間が設けてある。
べられた複数の真空ポンプから排気すると、ガスのコン
ダクタンスをほとんど低下させることなく回転方向に均
一な基体上のガス流を実現することができる。
アルラインスロットアンテナを用い、シリコン基板表面
を低温で酸化するプラズマ酸化プロセスに適用した。
い、Siウェハ表面をO2を含むガスプラズマで直接酸
化し、ゲート酸化膜を形成した場合について説明する。
図10は、本例で作製した素子の断面図と、素子の絶縁
耐圧の測定系とを合わせて示した模式図である。図10
において、絶縁耐圧の測定をした素子は、n型Siウェ
ハからなる前記基体6001、フィールド酸化膜600
2、ゲート酸化膜6003、ゲート電極6004から構
成される。また、6005は絶縁耐圧の測定に用いた探
針、6006は電圧計、6007は電圧印加手段、60
08は電流計である。
測定は、次に示す手順で行った。
O2からなるフィールド酸化膜6002(厚さ:800
nm)を熱酸化法[(H2+O2)ガス、 H2=1l/m
in、O2=1l/min、被処理体の温度=1000
℃]で形成後、フィールド酸化膜6002の一部をウェ
ットエッチング処理し、n型Siウェハ6001の表面
を露出させた。
せた表面のみ、本発明に係るプラズマプロセス用装置を
用いて直接酸化させ、SiO2からなるゲート酸化膜6
003(面積=1.0×10-4cm2、厚さ=7.6n
m)を形成した。その際の成膜条件は、成膜ガスはAr
/He/O2、ガス圧は30mTorr、分圧比はA
r:He:O2=68%:30%:2%、マイクロ波電
力は700W、酸化処理時間は20分、前記基板は電気
的にフローティング状態に保持、被処理体の温度は43
0℃とした。但し、成膜条件はこれに限定されるもので
はない。
ゲート酸化膜6003の上に、Alからなるゲート電極
6004(厚さ=1000nm)を蒸着法で形成した。
4に接触させ、ゲート電極6004を介して直流電圧を
n型Siウェハからなる被処理体6001に印加し、ゲ
ート酸化膜6003が絶縁破壊する電圧(すなわち絶縁
耐圧)を電圧計6006で測定した。
非酸化雰囲気下で低エネルギのイオンを基板表面に照射
し基板表面に吸着している不純物の脱離を行なった。ま
た、プラズマ酸化後にも同様な条件で低エネルギイオン
照射を行ない、膜の緻密性の向上を図った。その時の圧
力は300mTorr、マイクロ波電力150W、イオ
ン照射エネルギー4eVである。この表面クリーニング
およびポスト照射をHe、Ar、Xeプラズマを用いて
行なった。その際、ガス種の切り替えはプラズマを消す
ことなく行なった。プラズマ酸化の条件は、全ての場合
で同じである。
である。図11(a),(b),(c)はそれぞれH
e、Ar、Xeプラズマを用いて低エネルギイオン照射
による表面クリーニングを5分間行なった後に、ゲート
絶縁膜を作製し、その後に更に、He、Ar、Xeプラ
ズマを用いて低エネルギイオン照射によるポスト照射を
5分間行なったサンプルである。図11において、横軸
は絶縁耐圧、縦軸は各絶縁耐圧が得られた素子の頻度を
示す。例えば、横軸10MV/cmの棒グラフは、絶縁
耐圧が9.5〜10.4 MV/cmの範囲にある素子
の発生頻度である。
布のばらつきが小さく、かつ、その絶縁耐圧が大きいこ
とが分かる。これは、Xeイオンが、基板内部に欠陥を
作らず、表面にのみ効率よくエネルギを供給できるた
め、酸化前の基板表面を欠陥を導入することなく最も清
浄にでき、かつ、ポスト照射によりダメージを導入する
ことなくゲート酸化膜を緻密にできたからである。
プラズマ装置、あるいは、異なるプラズマ酸化条件に適
用しても同様な効果が得られることは言うまでもない。
ロットアンテナプラズマプロセス用装置を用いて、前記
基板の表面を低温で酸窒化するプラズマプロセスに応用
した場合を示す。
ンテナを用いたプラズマプロセス用装置については、実
施例3と同様であるため省略する。実施例3と同様にこ
こでは前記基板としてSiウェハを用い、Siウェハ表
面をO2、N2で直接酸窒化し、ゲート酸窒化膜を形成し
た場合について説明する。
と、素子の絶縁破壊注入電荷量の測定系とを合わせて示
した模式図である。図12において、絶縁破壊注入電荷
量の測定をした素子は、n型Siウェハからなる被処理
体7001、フィールド酸化膜7002、ゲート酸窒化
膜7003、ゲート電極7004から構成される。ま
た、7005は絶縁破壊注入電荷量の測定に用いた探
針、7006は電圧計、7007は定電流源、7008
は電流計である。図12に示す素子の形成および絶縁破
壊注入電荷量の測定は、次に示す手順で行った。
O2からなるフィールド酸化膜7002(厚さ:800
nm)を熱酸化法[(H2+O2)ガス、H2=1l/m
in、O2=1l/min、被処理体の温度=1000
℃]で形成後、フィールド酸化膜7002の一部をウェ
ットエッチング処理し、n型Siウェハ7001の表面
を露出させた。
た表面のみ、本発明に係るプラズマプロセス用装置を用
いて直接酸窒化させ、SiOxNyからなるゲート絶縁膜
7003(面積=1.0×10-4cm2、厚さ=5.6
nm)を形成した。その際の成膜条件は、初め15分間
は、ガス種Ar/He/O2、ガス圧30mTorr,
分圧比Ar:He:O2=68%:30%:2%、マイ
クロ波電力700Wで行ない、残り5分間は、ガス種A
r/He/N2、分圧比Ar:He:N2=68%:30
%:2%、マイクロ波パワー700Wである。被処理体
は電気的にフローティング状態に保持、被処理体の温度
は430℃、とした。
ゲート窒化膜7003の上に、Alからなるゲート電極
7004(厚さ=1000nm)を蒸着法で形成した。
4に接触させ、ゲート電極7004を介して定電流源7
007より、電流密度が100mA/cm2となるよう
に、一定電流をn型Siウェハからなる前記基体700
1に印加し、ゲート酸窒化膜7003が絶縁破壊する時
間を測定した。電流密度値にこの時間をかけたものが絶
縁破壊注入電荷量である。
示すグラフである。図13において、横軸は注入電荷
量、縦軸は各注入電荷量が得られた素子の累積頻度を示
す。実施例3で示したプラズマ酸化膜と本例のプラズマ
酸窒化膜を比較している。プラズマ酸窒化膜を用いるこ
とにより、高い平均電荷注入量が得られることが分か
る。これは、酸化膜形成後に窒化を行なうことにより、
ゲート絶縁膜に微量の窒素が混入し特性の改善がなされ
たためである。
に基板上に堆積・形成する膜および基板の中に、イオン
照射に起因して導入される欠陥を劇的に減少させるプラ
ズマプロセス方法を提供することができる。
グラフである。
図である。
純物プロファイルを示す。
圧の測定系とを合わせて示した模式図である。
の測定結果を示すグラフである。
縁破壊注入電荷量の測定系とを合わせて示した模式図で
ある。
ある。
の概略図である。
絶縁耐圧の測定系とを合わせて示した模式図である。
絶縁破壊注入電荷量の測定系とを合わせて示した模式図
である。
である。
Claims (8)
- 【請求項1】 成膜、エッチング、あるいは、表面変質
等のプラズマを用いたプロセスの際、Xeを含むガスを
用いて行う半導体製造方法。 - 【請求項2】成膜、エッチング、あるいは、表面変質等
のプラズマを用いたプロセスを行っている最中に、導入
ガスの種類あるいは流量の少なくとも一部を変化させる
半導体製造方法。 - 【請求項3】 成膜、エッチング、あるいは、表面変質
等のプラズマを用いたプロセスを行っている最中に、導
入ガスに含まれている希ガスの種類を変化させる半導体
製造方法。 - 【請求項4】 成膜、エッチング、あるいは、表面変質
等のプラズマを用いたプロセスを行っている最中に、導
入ガス種に含まれているArをXeに、あるいはXeを
Arに変化させる半導体製造方法。 - 【請求項5】 層間絶縁膜のエッチングをプラズマを用
いて行なう際、プロセスを行っている最中に、導入ガス
種に含まれているArをXeに変化させる半導体製造方
法。 - 【請求項6】 ゲート絶縁膜上に金属を含むゲート電極
をプラズマを用いて成膜する際、Xeを用いて行なう半
導体製造方法。 - 【請求項7】 ゲート絶縁膜上に金属を含むゲート電極
をプラズマを用いてスパッタ成膜する際、プロセスを行
っている最中に、導入ガスをXeからArに変化させる
半導体製造方法。 - 【請求項8】 成膜、エッチング、あるいは、表面変質
等のプラズマを用いたプロセスを行っている最中に、導
入ガス種に含まれているO2をN2に、あるいはN2をO2
に変化させる半導体製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34866297A JP3838397B2 (ja) | 1997-12-02 | 1997-12-02 | 半導体製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34866297A JP3838397B2 (ja) | 1997-12-02 | 1997-12-02 | 半導体製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006128985A Division JP2006237640A (ja) | 2006-05-08 | 2006-05-08 | 半導体製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11168090A true JPH11168090A (ja) | 1999-06-22 |
| JP3838397B2 JP3838397B2 (ja) | 2006-10-25 |
Family
ID=18398521
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34866297A Expired - Fee Related JP3838397B2 (ja) | 1997-12-02 | 1997-12-02 | 半導体製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3838397B2 (ja) |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001274148A (ja) * | 2000-03-24 | 2001-10-05 | Tokyo Electron Ltd | プラズマ処理装置及び方法 |
| JP2001274149A (ja) * | 2000-03-24 | 2001-10-05 | Tokyo Electron Ltd | プラズマ処理装置、プラズマ生成導入部材及び誘電体 |
| JP2008166840A (ja) * | 2008-03-10 | 2008-07-17 | Tokyo Electron Ltd | 絶縁膜形成方法、絶縁膜形成装置及びプラズマ処理ユニット |
| CN100423182C (zh) * | 2003-02-12 | 2008-10-01 | 兰姆研究有限公司 | 在等离子体加工系统中蚀刻时减少光致抗蚀剂变形的方法 |
| JP2008288620A (ja) * | 2002-05-16 | 2008-11-27 | Tokyo Electron Ltd | 基板処理方法 |
| JP2008306199A (ja) * | 2008-07-14 | 2008-12-18 | Tokyo Electron Ltd | プラズマ処理方法 |
| JP2010050462A (ja) * | 2001-01-22 | 2010-03-04 | Tokyo Electron Ltd | 電子デバイス材料の製造方法 |
| JP2010062576A (ja) * | 2001-01-25 | 2010-03-18 | Tokyo Electron Ltd | 電子デバイス材料の製造方法 |
| WO2010082517A1 (ja) * | 2009-01-16 | 2010-07-22 | 東京エレクトロン株式会社 | 半導体装置とその製造方法 |
| JP2012089855A (ja) * | 2000-03-13 | 2012-05-10 | Foundation For Advancement Of International Science | シリコン酸化膜の形成方法、シリコン窒化膜の形成方法、シリコン酸窒化膜の形成方法 |
| JP2015050440A (ja) * | 2013-09-04 | 2015-03-16 | 株式会社日立ハイテクノロジーズ | プラズマ処理方法 |
| JP2017041451A (ja) * | 2000-04-26 | 2017-02-23 | 株式会社半導体エネルギー研究所 | 表示装置の作製方法 |
| JP2019140238A (ja) * | 2018-02-09 | 2019-08-22 | 東京エレクトロン株式会社 | プラズマ処理システムおよびプラズマ処理方法 |
-
1997
- 1997-12-02 JP JP34866297A patent/JP3838397B2/ja not_active Expired - Fee Related
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012089855A (ja) * | 2000-03-13 | 2012-05-10 | Foundation For Advancement Of International Science | シリコン酸化膜の形成方法、シリコン窒化膜の形成方法、シリコン酸窒化膜の形成方法 |
| JP2001274149A (ja) * | 2000-03-24 | 2001-10-05 | Tokyo Electron Ltd | プラズマ処理装置、プラズマ生成導入部材及び誘電体 |
| JP2001274148A (ja) * | 2000-03-24 | 2001-10-05 | Tokyo Electron Ltd | プラズマ処理装置及び方法 |
| JP2020030415A (ja) * | 2000-04-26 | 2020-02-27 | 株式会社半導体エネルギー研究所 | 表示装置の作製方法 |
| JP2019040190A (ja) * | 2000-04-26 | 2019-03-14 | 株式会社半導体エネルギー研究所 | 表示装置の作製方法 |
| JP2018066994A (ja) * | 2000-04-26 | 2018-04-26 | 株式会社半導体エネルギー研究所 | 表示装置の作製方法 |
| JP2017041451A (ja) * | 2000-04-26 | 2017-02-23 | 株式会社半導体エネルギー研究所 | 表示装置の作製方法 |
| JP2010050462A (ja) * | 2001-01-22 | 2010-03-04 | Tokyo Electron Ltd | 電子デバイス材料の製造方法 |
| JP2010062576A (ja) * | 2001-01-25 | 2010-03-18 | Tokyo Electron Ltd | 電子デバイス材料の製造方法 |
| JP2008288620A (ja) * | 2002-05-16 | 2008-11-27 | Tokyo Electron Ltd | 基板処理方法 |
| CN100423182C (zh) * | 2003-02-12 | 2008-10-01 | 兰姆研究有限公司 | 在等离子体加工系统中蚀刻时减少光致抗蚀剂变形的方法 |
| JP2008166840A (ja) * | 2008-03-10 | 2008-07-17 | Tokyo Electron Ltd | 絶縁膜形成方法、絶縁膜形成装置及びプラズマ処理ユニット |
| JP2008306199A (ja) * | 2008-07-14 | 2008-12-18 | Tokyo Electron Ltd | プラズマ処理方法 |
| WO2010082517A1 (ja) * | 2009-01-16 | 2010-07-22 | 東京エレクトロン株式会社 | 半導体装置とその製造方法 |
| JP2015050440A (ja) * | 2013-09-04 | 2015-03-16 | 株式会社日立ハイテクノロジーズ | プラズマ処理方法 |
| JP2019140238A (ja) * | 2018-02-09 | 2019-08-22 | 東京エレクトロン株式会社 | プラズマ処理システムおよびプラズマ処理方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3838397B2 (ja) | 2006-10-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0179665B1 (en) | Apparatus and method for magnetron-enhanced plasma-assisted chemical vapor deposition | |
| US5770098A (en) | Etching process | |
| JP4255563B2 (ja) | 半導体製造方法及び半導体製造装置 | |
| JP4334225B2 (ja) | 電子デバイス材料の製造方法 | |
| US6830652B1 (en) | Microwave plasma processing apparatus | |
| KR100932815B1 (ko) | 저온 폴리-실리콘 박막 트랜지스터를 위한 다층 고품질게이트 유전체 | |
| US20100221895A1 (en) | Surface treatment apparatus and surface treatment method | |
| EP1100119A1 (en) | Plasma processing method | |
| US8105958B2 (en) | Semiconductor device manufacturing method and plasma oxidation treatment method | |
| JP2003338491A (ja) | プラズマ処理装置および半導体装置の製造方法 | |
| JP2005150637A (ja) | 処理方法及び装置 | |
| JP3838397B2 (ja) | 半導体製造方法 | |
| US20030013313A1 (en) | Process for fabricating semiconductor device | |
| WO2022089288A1 (zh) | 氧化物薄膜的制备方法 | |
| JP4910231B2 (ja) | 半導体装置の製造方法 | |
| JPH0864540A (ja) | 薄膜形成方法及び装置 | |
| TWI402912B (zh) | Manufacturing method of insulating film and manufacturing method of semiconductor device | |
| JP4126517B2 (ja) | 気相加工装置 | |
| JP4123428B2 (ja) | エッチング方法 | |
| JP4856297B2 (ja) | 半導体装置の製造方法 | |
| JP3362093B2 (ja) | エッチングダメージの除去方法 | |
| US20120234491A1 (en) | Plasma processing method and plasma processing apparatus | |
| JP2006237640A (ja) | 半導体製造方法 | |
| JP2002170820A (ja) | 薄膜トランジスタの製造方法およびそれに用いられるプラズマ処理装置 | |
| KR0175073B1 (ko) | 실리콘 함유층의 에칭방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041125 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051124 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051130 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060130 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060308 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060508 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060705 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060726 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090811 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090811 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090811 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100811 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100811 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110811 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120811 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120811 Year of fee payment: 6 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120811 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130811 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |