[go: up one dir, main page]

JPH11111981A - 半導体デバイス及びその製造方法 - Google Patents

半導体デバイス及びその製造方法

Info

Publication number
JPH11111981A
JPH11111981A JP10034553A JP3455398A JPH11111981A JP H11111981 A JPH11111981 A JP H11111981A JP 10034553 A JP10034553 A JP 10034553A JP 3455398 A JP3455398 A JP 3455398A JP H11111981 A JPH11111981 A JP H11111981A
Authority
JP
Japan
Prior art keywords
gate electrode
region
forming
semiconductor device
isolation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10034553A
Other languages
English (en)
Inventor
Shiku Yun Kan
カン・シク・ユン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
LG Semicon Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Semicon Co Ltd filed Critical LG Semicon Co Ltd
Publication of JPH11111981A publication Critical patent/JPH11111981A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D48/00—Individual devices not covered by groups H10D1/00 - H10D44/00
    • H10D48/30—Devices controlled by electric currents or voltages
    • H10D48/32—Devices controlled by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H10D48/34—Bipolar devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/01—Manufacture or treatment
    • H10D62/021—Forming source or drain recesses by etching e.g. recessing by etching and then refilling
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0212—Manufacture or treatment of FETs having insulated gates [IGFET] using self-aligned silicidation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/601—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs 
    • H10D30/608—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs  having non-planar bodies, e.g. having recessed gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/256—Source or drain electrodes for field-effect devices for lateral devices wherein the source or drain electrodes are recessed in semiconductor bodies
    • H10W10/011—
    • H10W10/10—

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

(57)【要約】 【課題】 デバイスの設計の余裕度を高め且つ高集積化
を図ることができる半導体デバイス及びその製造方法を
提供すること。 【解決手段】 基板の活性領域をフィールド領域から立
ち上がる台状に形成させ、その台状の表面にゲート電極
を形成させ、そのゲート電極の両側から立ち上がり部の
側面にかけて不純物領域を形成させた。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体デバイスに
関し、特にデバイスの設計の余裕度を高め且つ集積度を
高めることができる半導体デバイス及びその製造方法に
関する。
【０００２】
【従来の技術】一般に、半導体デバイスの高集積化が要
求され、そのための様々な方法が提案されている。これ
ら方法の中でも特にゲート電極の幅を減少させる方法が
注目されている。しかし、ゲート電極の幅を減少させる
方法は、パンチスルー現象を防止し難く、さらに短チャ
ネル効果が発生して信頼性ある素子を製造し難い。この
ため、設計の余裕度を高め且つデバイスの集積度を高め
得る方法が要求されている。
【０００３】以下、添付図面に基づき従来の半導体デバ
イス及びその製造方法を説明する。図１ａは従来の半導
体デバイスの平面図であり、図１ｂは図１ａのＩ−Ｉ線
上の断面図である。従来の半導体デバイスは、図１ａ、
ｂに示すように、半導体基板１のフィールド領域に浅い
トレンチを絶縁材で充填した隔離部２が形成されてい
る。この隔離部２で隔離された活性領域に一方向にゲー
ト酸化膜３、ゲート電極４が積層されて形成され、ゲー
ト電極４の側面に沿って一定の厚さに側壁スペーサ６が
形成されている。半導体基板１の側壁スペーサ６の下に
は低濃度不純物領域５が形成されており、それらの外側
にソース領域７ａ、ドレイン領域７ｂが形成されてい
る。さらに、ゲート電極４の上とソース領域７ａ及びド
レイン領域７ｂの表面にシリサイド層８ａが形成されて
いる。
【０００４】かかる構成を有する従来の半導体デバイス
の製造方法を以下に説明する。図２は図１ａのＩ−Ｉ線
上の従来の半導体デバイスの製造方法を示す断面図であ
る。まず、図２ａに示すように、活性領域とフィールド
領域を決めた後、フィールド領域の半導体基板１に浅い
トレンチ領域を形成し、そこに酸化膜を塗布してから研
磨工程で平坦化させて隔離部２を形成する。全面に熱酸
化工程で薄い酸化膜を形成し、酸化膜上にポリシリコン
層を塗布し、ゲート形成マスクを用いてポリシリコンと
酸化膜を異方性エッチングしてゲート酸化膜３、ゲート
電極４を形成する。このとき、デバイスの集積度を高め
るためにゲート電極４の幅を一般的なゲート電極よりも
小さく形成する。
【０００５】図２ｂに示すように、ゲート電極４をマス
クに用いてゲート電極４の両側の活性領域に低濃度不純
物イオンの注入を施して低濃度不純物領域５を形成す
る。この後、全面に気相成長法で酸化膜又は窒化膜を堆
積した後、異方性エッチングでゲート電極４を囲むよう
側壁スペーサ６を形成する。図２ｃに示すように、側壁
スペーサ６及びゲート電極４をマスクにしてゲート電極
４の両側の活性領域に不純物イオンを注入してソース領
域７ａとドレイン領域７ｂを形成する。その後、全面に
シリコン層と反応してシリサイドを形成可能な金属層８
を堆積する。例えば、Ｔｉ、Ｃｏ、Ｍｏ、Ｎｉ等のよう
な金属を堆積する。図２ｄに示すように、熱工程を施し
てソース領域７ａ及びドレイン領域７ｂの表面、及びゲ
ート電極４の表面にシリサイド層８ａを形成する。この
後、シリサイド層８ａが形成されなかった金属層８を除
去する。
【０００６】
【発明が解決しようとする課題】かかる従来の半導体デ
バイス及びその製造方法は以下の問題があった。ゲート
電極の幅を減少させてデバイスを高集積するとき、ゲー
ト電極の幅を強いて減少させると、短チャネル効果が大
きくなって信頼性あるデバイスを製造し難くなる。本発
明は、上記のような問題点を解決するためになされたも
のであり、デバイスの設計の余裕度を高め且つ高集積化
を図ることができる半導体デバイス及びその製造方法を
提供することが目的である。
【０００７】
【課題を解決するための手段】上記の目的を達成するた
めの本発明の半導体デバイスは、基板の活性領域をフィ
ールド領域から立ち上がる台状に形成させ、その台状の
表面にゲート電極を形成させ、そのゲート電極の両側か
ら立ち上がり部の側面にかけて不純物領域を形成させた
ことを特徴とする。
【０００８】さらに、本発明の半導体デバイスの製造方
法は、基板に活性領域とフィールド領域を定め、フィー
ルド領域にトレンチを形成させてそのトレンチを絶縁材
で充填して隔離部を形成させ、活性領域のゲート絶縁膜
の上にゲート電極を形成し、ゲート電極の側面に側壁ス
ペーサを形成するとともに、隔離部を所定の深さにエッ
チングし、ゲート電極の両側に隔離部に達するように不
純物領域を形成することを特徴とする。
【０００９】
【発明の実施の形態】以下、図面に基づき本発明実施形
態の半導体デバイス及びその製造方法を説明する。図３
ａは第１実施形態の半導体デバイスの平面図であり、図
３ｂは図３ａのII−II線上の断面図であり、図４は図３
ａのII−II線上の第１実施形態の製造方法を示す図であ
り、図５は第２実施形態の半導体デバイスの製造方法を
示す同じ位置での断面図である。第１実施形態は、図３
ａ、図３ｂに示すように、半導体基板２１のフィールド
領域に隔離部２２が形成されている。この隔離部２２
は、半導体基板２１のゲート電極が形成された箇所より
一段低い箇所に形成されている。すなわち、本実施形態
においてはフィールド領域と活性領域とに段差を設けて
いる。活性領域が上でフィールド領域が下である。半導
体基板から立ち上がっている立ち上がり部である活性領
域の表面にゲート電極２４が一方方向に形成されてい
る。そのゲート電極２４の幅は立ち上がり部の幅より狭
く形成されている。ゲート電極２４の側面には絶縁物か
らなる側壁スペーサ２６が形成されている。四角の台状
に立ち上がっている立ち上り部の幅は、このゲート電極
と側壁スペーサ２６を形成させた幅より広くされ、側壁
スペーサ２６の部分の外側から立ち上がり部の側面にか
けての部分を本実施形態ではソース領域２７ａ、ドレイ
ン領域２７ｂとしている。側壁スペーサ２６の下には低
濃度不純物領域２５を形成させている。ゲート電極２４
の表面、及び側壁スペーサ２６と隔離部２２との間の露
出されたソース領域２７ａ及びドレイン領域２７ｂ上に
シリサイド層２８ａが形成されている。すなわち、本実
施形態においてはフィールド領域から四角の台状に立ち
上がっている活性領域の立ち上がっている側面から表面
の側壁スペーサが形成されている部分までをソース、ド
レイン領域として利用している。
【００１０】かかる構成を有する本発明の第１実施形態
の半導体デバイスの製造方法を図４ａに示す。基板２１
に活性領域とフィールド領域を定め、フィールド領域に
隔離用の浅いトレンチを形成した後、トレンチ内に酸化
膜を堆積してから平坦化させて、すなわちトレンチを酸
化膜で充填して隔離部２２を形成する。この隔離部２２
は窒化膜を堆積して形成してもよい。次に、薄い酸化膜
２３とポリシリコン層２４を順次堆積した後、ゲート形
成マスクを用いてポリシリコン層２４と酸化膜２３とを
異方性エッチングしてゲート酸化膜２３の上にゲート電
極２４を形成する。
【００１１】ゲート電極２４の両側の半導体基板２１に
低濃度不純物イオンを注入して低濃度不純物領域２５を
形成する。この後、半導体基板２１に酸化膜又は窒化膜
を堆積し、異方性エッチングでゲート電極２４の両側に
側壁スペーサ２６を形成する。この側壁スペーサ２６を
形成するときのエッチングで同時に隔離部２２に堆積さ
せた酸化膜又は窒化膜を所定の深さだけエッチングす
る。したがって、図４ｂに示すように、フィールド領域
（隔離部２２）から四角の台状に立ち上がった活性領域
が形成される。その台状の立ち上り部の角の部分が露出
されている。このように同時にエッチングする場合に
は、側壁スペーサ２６と隔離部２２の絶縁物とは同じ物
質で形成されなければならない。上記のように隔離部２
２のエッチングを側壁スペーサ２６の形成とは別に形成
してもよい。すなわち、半導体基板２１上に酸化膜又は
窒化膜を堆積した後、異方性エッチングでゲート電極２
４の側面に側壁スペーサ２６を形成した後、隔離部２２
を所定の深さにエッチングして半導体基板２１の台状の
立ち上がり部の側面が露出されるようにする。この場合
には、側壁スペーサ２６の形成物質と隔離領域２２の形
成物質とは互いに異なる。例えば、側壁スペーサ２６が
窒化膜であり、隔離部２２が酸化膜である場合、酸化膜
の一部を湿式エッチングで除去することもできる。
【００１２】半導体基板の立ち上がり部の露出されてい
る部分の表面にｎ型の不純物イオンを傾斜させて注入
し、この後熱拡散工程でソース領域２７ａ、ドレイン領
域２７ｂを形成する。従って、本実施形態においてはソ
ース、ドレイン領域はＬ字状に形成される。このよう
に、隔離部２２に充填した絶縁材をエッチングすること
で立ち上がった台状の部分の角の部分にＬ字状にソース
領域２７ａとドレイン領域２７ｂを形成すると、ゲート
電極２４の幅を減少させなくても、ソース領域２７ａ、
ドレイン領域２７ｂの幅を減少させることになり、全体
の幅が小さくなり、デバイスの集積度を高めることがで
きる。図４ｃに示すように、半導体基板２１にシリコン
と反応してシリサイド層を形成可能な金属層８を堆積す
る。例えば、Ｔｉ、Ｃｏ、Ｍｏ、Ｎｉ等のような金属を
蒸着する。この後、図４ｄに示すように、熱工程で金属
層８に接するゲート電極２４の表面、且つソース領域２
７ａ及びドレイン領域２７ｂの表面にシリサイド層２８
ａを形成する。この後、シリサイド層２８ａが形成され
ない金属層２８を除去する。
【００１３】次は、本発明の第２実施形態の半導体デバ
イスの製造方法を説明する。図５ａに示すように、フィ
ールド領域に浅いトレンチを形成した後、トレンチ内に
酸化膜を堆積してから平坦化させて隔離部２２を形成す
る。この隔離部２２は窒化膜で形成してもよい。次に、
酸化膜、ポリシリコン層を順次堆積した後、ゲート形成
マスクを用いてポリシリコン層と酸化膜を異方性エッチ
ングしてゲート酸化膜２３、ゲート電極２４が積層され
るようにする。この後、トレンチ隔離部２２の所定領域
を除去して基板２１に台状の立ち上がり部を形成する。
【００１４】図５ｂに示すように、イオンを注入して立
ち上がり部表面にＬＤＤ構造を形成させてから基板２１
に酸化膜又は窒化膜を堆積した後、異方性エッチングで
ゲート電極２４の両側面に側壁スペーサ２６を形成す
る。この後、図５ｃ、図５ｄに示す方法はそれぞれ図４
ｃ、図４ｄに示す本発明の第１実施形態の方法と同様で
ある。
【００１５】
【発明の効果】上述したような本発明の半導体デバイス
は、活性領域をフィールド領域から立ち上がる立ち上が
り部として形成し、その立ち上がり部の表面にゲート電
極を形成させ、そのゲート電極の外側から立ち上がり部
の側面にかけてソース、ドレイン領域としたので、ゲー
ト電極の大きさを変えずに全体の幅を狭くすることがで
きるので、短チャネル効果の発生無しにレイアウト上の
チップサイズを減少させることができる。また、不純物
領域の表面にシリサイド層を形成することによりソース
領域及びドレイン領域の抵抗を小さくすることができ
る。不純物領域を傾斜イオン注入で形成すると、隔離部
がエッチングされてＬ字状に形成された面にイオンを均
一に注入することができる。
【図面の簡単な説明】
【図１】 従来の半導体デバイスの平面図（ａ）とＩ−
Ｉ線上の断面図（ｂ）。
【図２】 図１ａのＩ−Ｉ線上での従来の半導体デバイ
スの製造方法を示す図。
【図３】 本発明実施形態の半導体デバイスの平面図
（ａ）とａのII−II線上の断面図（ｂ）。
【図４】 図３ａのII−II線上での第１実施形態の半導
体デバイスの製造方法を示す図。
【図５】 図３ａのII−II線上での第２実施形態の半導
体デバイスの製造方法を示す図。
【符号の説明】
２１ 半導体基板 ２２ 隔離部 ２３ ゲート酸化膜 ２４ ゲート電極 ２５ ＬＤＤ領域 ２６ 側壁スペーサ ２７ａ ソース領域 ２７ｂ ドレイン領域 ２８ 金属層 ２８ａ シリサイド層 ２９ コンタクト領域

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 基板の活性領域をフィールド領域から立
    ち上がる台状に形成させ、その台状の表面にゲート電極
    を形成させ、そのゲート電極の両側から台状の立ち上が
    り部の側面にかけて不純物領域を形成させたことを特徴
    とする半導体デバイス。
  2. 【請求項２】 ゲート電極の表面及び不純物領域上に形
    成されたシリサイド層をさらに備えることを特徴とする
    請求項１記載の半導体デバイス。
  3. 【請求項３】 活性領域とフィールド領域を定め、フィ
    ールド領域にトレンチを形成させ、絶縁材で充填して隔
    離部を形成する工程と、 活性領域にゲート電極を形成する工程と、 ゲート電極の側面に側壁スペーサを形成するとともに、
    隔離部を所定の深さにエッチングする工程と、 側壁スペーサを形成させたゲート電極の両側から隔離部
    に達する部分に不純物領域を形成する工程とを備えるこ
    とを特徴とする半導体デバイスの製造方法。
  4. 【請求項４】 活性領域とフィールド領域を定め、フィ
    ールド領域にトレンチを形成させ、絶縁材で充填して隔
    離部を形成する工程と、 活性領域にゲート電極を形成する工程と、 ゲート電極の側面に側壁スペーサを形成する工程と、 隔離部を所定の深さにエッチングする工程と、 側壁スペーサを形成させたゲート電極の両側から隔離部
    に達する部分に不純物領域を形成する工程とを備えるこ
    とを特徴とする半導体デバイスの製造方法。
  5. 【請求項５】 ゲート電極の表面及び不純物領域上にシ
    リサイド層を形成する工程をさらに備えることを特徴と
    する請求項３、４いずれかに記載の半導体デバイスの製
    造方法。
  6. 【請求項６】 不純物領域は傾斜イオン注入で形成させ
    ることを特徴とする請求項３、４いずれかに記載の半導
    体デバイスの製造方法。
JP10034553A 1997-09-24 1998-02-17 半導体デバイス及びその製造方法 Pending JPH11111981A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019970048550A KR100344818B1 (ko) 1997-09-24 1997-09-24 반도체소자및그의제조방법
KR48550/1997 1997-09-24

Publications (1)

Publication Number Publication Date
JPH11111981A true JPH11111981A (ja) 1999-04-23

Family

ID=19521609

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10034553A Pending JPH11111981A (ja) 1997-09-24 1998-02-17 半導体デバイス及びその製造方法

Country Status (3)

Country Link
US (1) US6017801A (ja)
JP (1) JPH11111981A (ja)
KR (1) KR100344818B1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100691009B1 (ko) * 2005-05-27 2007-03-09 주식회사 하이닉스반도체 반도체 소자의 제조방법
CN103107195A (zh) * 2011-11-15 2013-05-15 台湾积体电路制造股份有限公司 半导体器件的应变结构

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3415459B2 (ja) * 1998-12-07 2003-06-09 株式会社東芝 半導体装置及びその製造方法
US6133105A (en) * 1999-04-27 2000-10-17 United Microelectronics Corp. Method of manufacturing borderless contact hole including a silicide layer on source/drain and sidewall of trench isolation structure
DE10052208C2 (de) * 2000-10-20 2002-11-28 Advanced Micro Devices Inc Verfahren zur Herstellung eines Feldeffekttransistors mittels einer Justiertechnologie auf der Grundlage von Seitenwandabstandselementen
US6580122B1 (en) * 2001-03-20 2003-06-17 Advanced Micro Devices, Inc. Transistor device having an enhanced width dimension and a method of making same
KR100414735B1 (ko) * 2001-12-10 2004-01-13 주식회사 하이닉스반도체 반도체소자 및 그 형성 방법
US6812103B2 (en) * 2002-06-20 2004-11-02 Micron Technology, Inc. Methods of fabricating a dielectric plug in MOSFETS to suppress short-channel effects
KR100466207B1 (ko) * 2002-07-04 2005-01-13 매그나칩 반도체 유한회사 반도체 소자의 제조 방법
JP4470398B2 (ja) * 2003-06-23 2010-06-02 Ｔｄｋ株式会社 電界効果トランジスタ
US7361973B2 (en) * 2004-05-21 2008-04-22 International Business Machines Corporation Embedded stressed nitride liners for CMOS performance improvement
US7186622B2 (en) * 2004-07-15 2007-03-06 Infineon Technologies Ag Formation of active area using semiconductor growth process without STI integration
US7358571B2 (en) * 2004-10-20 2008-04-15 Taiwan Semiconductor Manufacturing Company Isolation spacer for thin SOI devices
US7491614B2 (en) * 2005-01-13 2009-02-17 International Business Machines Corporation Methods for forming channel stop for deep trench isolation prior to deep trench etch
US7298009B2 (en) * 2005-02-01 2007-11-20 Infineon Technologies Ag Semiconductor method and device with mixed orientation substrate
US7253481B2 (en) * 2005-07-14 2007-08-07 Taiwan Semiconductor Manufacturing Company, Ltd. High performance MOS device with graded silicide
US8530355B2 (en) 2005-12-23 2013-09-10 Infineon Technologies Ag Mixed orientation semiconductor device and method
US20070190795A1 (en) * 2006-02-13 2007-08-16 Haoren Zhuang Method for fabricating a semiconductor device with a high-K dielectric
US7442619B2 (en) * 2006-05-18 2008-10-28 International Business Machines Corporation Method of forming substantially L-shaped silicide contact for a semiconductor device
US7569896B2 (en) * 2006-05-22 2009-08-04 Taiwan Semiconductor Manufacturing Company, Ltd. Transistors with stressed channels
US7364957B2 (en) * 2006-07-20 2008-04-29 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for semiconductor device with improved source/drain junctions
US20080150026A1 (en) * 2006-12-26 2008-06-26 International Business Machines Corporation Metal-oxide-semiconductor field effect transistor with an asymmetric silicide
US20100032759A1 (en) * 2008-08-11 2010-02-11 International Business Machines Corporation self-aligned soi schottky body tie employing sidewall silicidation
US8664072B2 (en) * 2012-05-30 2014-03-04 Globalfoundries Inc. Source and drain architecture in an active region of a P-channel transistor by tilted implantation
US9177968B1 (en) 2014-09-19 2015-11-03 Silanna Semiconductor U.S.A., Inc. Schottky clamped radio frequency switch
CN111952367B (zh) * 2019-05-15 2024-06-07 长鑫存储技术有限公司 半导体结构及其形成方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4622735A (en) * 1980-12-12 1986-11-18 Tokyo Shibaura Denki Kabushiki Kaisha Method for manufacturing a semiconductor device utilizing self-aligned silicide regions
JPS58175846A (ja) * 1982-04-08 1983-10-15 Toshiba Corp 半導体装置の製造方法
KR900007686B1 (ko) * 1986-10-08 1990-10-18 후지쓰 가부시끼가이샤 선택적으로 산화된 실리콘 기판상에 에피택셜 실리콘층과 다결정 실리콘층을 동시에 성장시키는 기상 증착방법
US4716128A (en) * 1986-12-10 1987-12-29 General Motors Corporation Method of fabricating silicon-on-insulator like devices
US4786955A (en) * 1987-02-24 1988-11-22 General Electric Company Semiconductor device with source and drain depth extenders and a method of making the same
JPH01143357A (ja) * 1987-11-30 1989-06-05 Hitachi Ltd 半導体装置およびその製法
JP3017860B2 (ja) * 1991-10-01 2000-03-13 株式会社東芝 半導体基体およびその製造方法とその半導体基体を用いた半導体装置
US5849621A (en) * 1996-06-19 1998-12-15 Advanced Micro Devices, Inc. Method and structure for isolating semiconductor devices after transistor formation
US5824586A (en) * 1996-10-23 1998-10-20 Advanced Micro Devices, Inc. Method of manufacturing a raised source/drain MOSFET

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100691009B1 (ko) * 2005-05-27 2007-03-09 주식회사 하이닉스반도체 반도체 소자의 제조방법
CN103107195A (zh) * 2011-11-15 2013-05-15 台湾积体电路制造股份有限公司 半导体器件的应变结构
CN103107195B (zh) * 2011-11-15 2015-10-21 台湾积体电路制造股份有限公司 半导体器件的应变结构

Also Published As

Publication number Publication date
KR19990026437A (ko) 1999-04-15
US6017801A (en) 2000-01-25
KR100344818B1 (ko) 2002-11-18

Similar Documents

Publication Publication Date Title
JPH11111981A (ja) 半導体デバイス及びその製造方法
US5472894A (en) Method of fabricating lightly doped drain transistor device
JP3157357B2 (ja) 半導体装置
JP3976882B2 (ja) トレンチゲート構造を持つｍｏｓ型半導体装置の製造方法
KR100521369B1 (ko) 고속도 및 저전력 소모 반도체 소자 및 그 제조 방법
US9018697B2 (en) fin FET and method of fabricating same
JP3309078B2 (ja) 電界効果トランジスタの製造方法
KR20000065719A (ko) 반도체 소자 및 그 제조방법
JP2003017506A (ja) Ｌ字型スペーサを利用する半導体トランジスタ及びその製造方法
JP2002033490A (ja) Ｓｏｉ−ｍｏｓ電界効果トランジスタ製造方法
JPH0923010A (ja) 半導体素子及びその製造方法
US6197648B1 (en) Manufacturing method of MOSFET having salicide structure
JP2007027738A (ja) 半導体装置及びその製作方法
JP2002329860A (ja) 高電圧素子及びその製造方法
JP3408437B2 (ja) 半導体装置の製造方法
JPH098321A (ja) 半導体素子のトランジスター構造及びその製造方法
JP4629867B2 (ja) トランジスタ及びその製造方法
JP2000501237A (ja) 少なくとも１個のｍｏｓトランジスタを有する集積回路装置の製造方法
KR20060042460A (ko) 반도체소자의 리세스 채널을 갖는 트랜지스터 제조방법
KR20060128472A (ko) 리세스된 게이트 전극을 갖는 모스 트랜지스터 및 그제조방법
JP3166911B2 (ja) 半導体装置の製造方法
JPH09116150A (ja) Ｇｏｌｄ構造を持つ半導体装置及びその製造方法
CN100390947C (zh) 金属氧化物半导体场效应晶体管及其制造方法
JPH1065171A (ja) モストランジスタの製造方法
KR20050025206A (ko) 모스 전계효과 트랜지스터의 제조방법 및 그에 의해제조된 모스 전계효과 트랜지스터