JPH088265B2 - 化合物半導体装置とその製造方法 - Google Patents
化合物半導体装置とその製造方法Info
- Publication number
- JPH088265B2 JPH088265B2 JP63229005A JP22900588A JPH088265B2 JP H088265 B2 JPH088265 B2 JP H088265B2 JP 63229005 A JP63229005 A JP 63229005A JP 22900588 A JP22900588 A JP 22900588A JP H088265 B2 JPH088265 B2 JP H088265B2
- Authority
- JP
- Japan
- Prior art keywords
- compound semiconductor
- semiconductor device
- silicon oxide
- layer
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H10P14/6923—
-
- H10P14/60—
-
- H10P14/6334—
-
- H10P14/662—
-
- H10P14/69215—
Landscapes
- Formation Of Insulating Films (AREA)
- Junction Field-Effect Transistors (AREA)
Description
【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明は、化合物半導体を基板材料とする化合物半
導体装置に関し、特に化合物半導体の表面保護膜にりん
を含んだ酸化けい素膜を有する化合物半導体装置とその
製造方法に関するものである。
導体装置に関し、特に化合物半導体の表面保護膜にりん
を含んだ酸化けい素膜を有する化合物半導体装置とその
製造方法に関するものである。
（従来技術） 第３図はGaAs（ガリウムーヒ素）を基板材料とした従
来のMES（Metal Semiconductor）型FETの断面概念図で
ある。
来のMES（Metal Semiconductor）型FETの断面概念図で
ある。
第３図において、GaAs基板31内にはＮ型活性領域層32
と、N+型活性領域層32′が形成され、このＮ型活性領域
層32上にはゲート電極33を、Ｎ型活性領域層32とショッ
トキー接触をなしうる、例えばＷ（タングステン）にて
形成し、さらにN+型活性領域層32′上には、ソース電極
34、およびドレイン電極35を、N+型活性領域層32′とオ
ーミック接触をなしうる、例えばAuGe（金−ゲルマニウ
ム）にて形成し、その表面には、表面保護膜37が設けら
れ、各電極上には、コンタクト孔38が開孔されている。
と、N+型活性領域層32′が形成され、このＮ型活性領域
層32上にはゲート電極33を、Ｎ型活性領域層32とショッ
トキー接触をなしうる、例えばＷ（タングステン）にて
形成し、さらにN+型活性領域層32′上には、ソース電極
34、およびドレイン電極35を、N+型活性領域層32′とオ
ーミック接触をなしうる、例えばAuGe（金−ゲルマニウ
ム）にて形成し、その表面には、表面保護膜37が設けら
れ、各電極上には、コンタクト孔38が開孔されている。
従来、この表面保護膜47としては酸化けい素膜、窒化
けい素膜、窒化酸化けい素膜、窒化アルミニウム膜、ポ
リイミド膜、およびこれらの組合わせたラミネート膜が
主として用いられていた。
けい素膜、窒化酸化けい素膜、窒化アルミニウム膜、ポ
リイミド膜、およびこれらの組合わせたラミネート膜が
主として用いられていた。
半導体装置に表面保護膜を必要とすることは一般的に
次のような理由からである。
次のような理由からである。
（１）外部の汚染物から半導体表面を保護する。
（２）外部からの物理的、機械的損傷から半導体表面を
保護する。
保護する。
（３）半導体表面の電気的（電子的）不安定性を安定化
させる。
させる。
しかしながら、従来技術では、上記の（１）および
（２）は満足できるが、（３）は不充分である。（３）
の電気的（電子的）不安定性をなす要因は多数あるが、
ここで問題としているのは、半導体材料と、表面保護膜
の熱膨張係数の差によって、半導体表面に応力が生じ、
この応力により、電子的不安定性が生じる要因のもので
ある。
（２）は満足できるが、（３）は不充分である。（３）
の電気的（電子的）不安定性をなす要因は多数あるが、
ここで問題としているのは、半導体材料と、表面保護膜
の熱膨張係数の差によって、半導体表面に応力が生じ、
この応力により、電子的不安定性が生じる要因のもので
ある。
例えば、熱膨張係数を比較すると、半導体基板材料の
代表的なものであるSi（シリコン）は2.6×10-6℃-1、G
aAs（ガリウム−ヒ素）は5.9×10-6℃-1であり、他の化
合物半導体もおおむねGaAs（ガリウム−ヒ素）と同様
に、Si（シリコン）よりも２倍前後大きい。これに対
し、表面保護膜の代表的な二酸化けい素膜（SiO2）の代
表値としては、５×10-7℃-1と基板材料よりもはるかに
小さい。前記した従来技術の表面保護膜は有機物である
ポリイミド膜を除き、おおむね二酸化けい素（SiO2）に
近い熱膨張係数である。
代表的なものであるSi（シリコン）は2.6×10-6℃-1、G
aAs（ガリウム−ヒ素）は5.9×10-6℃-1であり、他の化
合物半導体もおおむねGaAs（ガリウム−ヒ素）と同様
に、Si（シリコン）よりも２倍前後大きい。これに対
し、表面保護膜の代表的な二酸化けい素膜（SiO2）の代
表値としては、５×10-7℃-1と基板材料よりもはるかに
小さい。前記した従来技術の表面保護膜は有機物である
ポリイミド膜を除き、おおむね二酸化けい素（SiO2）に
近い熱膨張係数である。
このように、半導体基板材料と、表面保護膜の熱膨張
係数の大きな差異により応力が生じる。この応力は半導
体主面に形成されている動作領域に及ぶため、動作領域
が電気的（電子的）不安定となる。
係数の大きな差異により応力が生じる。この応力は半導
体主面に形成されている動作領域に及ぶため、動作領域
が電気的（電子的）不安定となる。
この電気的（電子的）不安定性があると半導体装置の
特性を劣化させる。第４図は、GaAs（ガリウム−ヒ素）
を基板材料とするMES（Metal Semiconductor）型FETの
高周波電力利得の経時変化を示したものである。第４図
において、Ｂが従来技術による製品の特性であり、経時
により特性が大きく劣化してしまうことが示されてい
る。
特性を劣化させる。第４図は、GaAs（ガリウム−ヒ素）
を基板材料とするMES（Metal Semiconductor）型FETの
高周波電力利得の経時変化を示したものである。第４図
において、Ｂが従来技術による製品の特性であり、経時
により特性が大きく劣化してしまうことが示されてい
る。
また、従来において、化合物半導体は大部分の薬品に
侵され易く、特に酸性薬液に侵されやすい性質を持つこ
とから、例えば、りんを含む酸化けい素膜（PSG）を化
合物半導体の表面保護膜に用いると、PSGは外気から水
分を吸収しやすく、また吸水するとりん酸（水）を容易
に生成するので、このりん酸（水）により、自らの化合
物半導体を侵し、機能を劣化させることから、PSGは従
来において、化合物半導体装置の表面保護膜としては採
用しなかった。
侵され易く、特に酸性薬液に侵されやすい性質を持つこ
とから、例えば、りんを含む酸化けい素膜（PSG）を化
合物半導体の表面保護膜に用いると、PSGは外気から水
分を吸収しやすく、また吸水するとりん酸（水）を容易
に生成するので、このりん酸（水）により、自らの化合
物半導体を侵し、機能を劣化させることから、PSGは従
来において、化合物半導体装置の表面保護膜としては採
用しなかった。
（発明が解決しようとする課題） この発明は上記のような点に鑑みて為されたもので、
化合物半導体装置において、表面保護膜を堆積する際に
半導体表面に及ぼされる応力により生じる化合物半導体
装置表面の電気的（電子的）不安定性を改善することに
より、特性劣化の少ない良質な化合物半導体装置とその
製造方法を提供することにある。
化合物半導体装置において、表面保護膜を堆積する際に
半導体表面に及ぼされる応力により生じる化合物半導体
装置表面の電気的（電子的）不安定性を改善することに
より、特性劣化の少ない良質な化合物半導体装置とその
製造方法を提供することにある。
［発明の構成］ （課題を解決するための手段） この発明に係る化合物半導体装置は、主面を有する化
合物半導体基板と、この基板中に形成され、この基板の
主面中に活性層を有した化合物半導体素子と、この主面
上を覆う表面保護膜とを具備する。そして、前記表面保
護膜が、前記主面に接して形成された、前記化合物半導
体基板に積層させた時、引張り応力を受ける性質を有す
るリンを含む酸化けい素膜と、前記リンを含む酸化けい
素膜上に形成された、前記化合物半導体基板に積層させ
た時、圧縮応力を受ける性質を有するリンを含まない酸
化けい素膜との積層膜により構成されていることを特徴
としている。
合物半導体基板と、この基板中に形成され、この基板の
主面中に活性層を有した化合物半導体素子と、この主面
上を覆う表面保護膜とを具備する。そして、前記表面保
護膜が、前記主面に接して形成された、前記化合物半導
体基板に積層させた時、引張り応力を受ける性質を有す
るリンを含む酸化けい素膜と、前記リンを含む酸化けい
素膜上に形成された、前記化合物半導体基板に積層させ
た時、圧縮応力を受ける性質を有するリンを含まない酸
化けい素膜との積層膜により構成されていることを特徴
としている。
また、その製造方法は、化合物半導体基板の主面中
に、化合物半導体素子の活性層を形成し、前記化合物半
導体基板に積層させた時に引張り応力を受ける性質を有
するリンを含む酸化けい素膜を前記主面上に形成し、前
記化合物半導体基板に積層させた時に圧縮応力を受ける
性質を有するリンを含まない酸化けい素膜を前記リンを
含む酸化けい素膜上に積層して、前記主面上を覆う表面
保護膜を得ることを特徴としている。
に、化合物半導体素子の活性層を形成し、前記化合物半
導体基板に積層させた時に引張り応力を受ける性質を有
するリンを含む酸化けい素膜を前記主面上に形成し、前
記化合物半導体基板に積層させた時に圧縮応力を受ける
性質を有するリンを含まない酸化けい素膜を前記リンを
含む酸化けい素膜上に積層して、前記主面上を覆う表面
保護膜を得ることを特徴としている。
（作用） 上記構成の化合物半導体装置であると、化合物半導体
素子の活性層が形成されている主面が、化合物半導体基
板に積層させた時に引張り応力を受ける性質を有するリ
ンを含む酸化けい素膜と、前記化合物半導体基板と積層
させた時に圧縮応力を受ける性質を有するリンを含まな
い酸化けい素膜との積層により構成された表面保護膜を
有している。
素子の活性層が形成されている主面が、化合物半導体基
板に積層させた時に引張り応力を受ける性質を有するリ
ンを含む酸化けい素膜と、前記化合物半導体基板と積層
させた時に圧縮応力を受ける性質を有するリンを含まな
い酸化けい素膜との積層により構成された表面保護膜を
有している。
このような表面保護膜では、第一層めのリンを含む酸
化けい素膜が、化合物半導体基板に積層させた時に引張
り応力を受ける性質を有するので、化合物半導体基板の
主面に応力が生ずるようになる。
化けい素膜が、化合物半導体基板に積層させた時に引張
り応力を受ける性質を有するので、化合物半導体基板の
主面に応力が生ずるようになる。
しかし、第二層めのリンを含まない酸化けい素膜が、
前記化合物半導体基板と積層させた時に圧縮応力を受け
る性質を有するので、化合物半導体基板の主面には、第
一層めの時とは反対方向の応力が働く。
前記化合物半導体基板と積層させた時に圧縮応力を受け
る性質を有するので、化合物半導体基板の主面には、第
一層めの時とは反対方向の応力が働く。
このように基板の主面に生じている応力が、これとは反
対方向の応力が働くことによって相殺され、結果、基板
の主面に生ずる応力が小さくなる。このようにして、基
板の主面に生ずる応力が小さくなることで、主面中に形
成されている活性層（動作領域）の電気的な不安定性を
改善することができ、特性劣化の少ない良質な化合物半
導体装置が得られる。
対方向の応力が働くことによって相殺され、結果、基板
の主面に生ずる応力が小さくなる。このようにして、基
板の主面に生ずる応力が小さくなることで、主面中に形
成されている活性層（動作領域）の電気的な不安定性を
改善することができ、特性劣化の少ない良質な化合物半
導体装置が得られる。
（実施例） 以下、第１図、および第２図の製造工程図を参照し
て、この発明に係わる化合物半導体装置の実施例につい
て説明する。
て、この発明に係わる化合物半導体装置の実施例につい
て説明する。
第１図（ａ）乃至第１図（ｃ）は、第１の実施例に係
わる半導体装置とその製造方法について製造工程順に示
した断面図である。
わる半導体装置とその製造方法について製造工程順に示
した断面図である。
第１図（ａ）において、公知の方法により、半絶縁性
のGaAs（ガリウム−ヒ素）基板１上に、例えばＮ型活性
領域層２、およびN+型活性領域層２′を形成し、ゲート
電極３を、Ｎ型活性領域層２とショットキー接触をなし
うる、例えば高融点金属であるＷ（タングステン）で形
成する。次に、ソース電極４、およびドレイン電極５
を、N+型活性領域層２′とオーミック接触をなしうる、
例えばAuGe（金−ゲルマニウム）で形成する。
のGaAs（ガリウム−ヒ素）基板１上に、例えばＮ型活性
領域層２、およびN+型活性領域層２′を形成し、ゲート
電極３を、Ｎ型活性領域層２とショットキー接触をなし
うる、例えば高融点金属であるＷ（タングステン）で形
成する。次に、ソース電極４、およびドレイン電極５
を、N+型活性領域層２′とオーミック接触をなしうる、
例えばAuGe（金−ゲルマニウム）で形成する。
第１図（ｂ）において、気相化学反応法により、第１
の表面保護膜として、PSG（Phosphate−Silicate−Glas
s）層６を、例えば3000Å堆積し、さらにPSG層６上に気
相化学反応法により、第２の表面保護膜として、SiO
2（二酸化けい素）層７を、例えば3000Å堆積する。
の表面保護膜として、PSG（Phosphate−Silicate−Glas
s）層６を、例えば3000Å堆積し、さらにPSG層６上に気
相化学反応法により、第２の表面保護膜として、SiO
2（二酸化けい素）層７を、例えば3000Å堆積する。
第１図（ｃ）において、各電極上に堆積されている第
１、および第２の表面保護膜６、７に、図示しないホト
レジストを用いてコンタクト孔８を開孔し、このホトレ
ジストを除去して、この第１の実施例に係わる化合物半
導体装置が製造される。
１、および第２の表面保護膜６、７に、図示しないホト
レジストを用いてコンタクト孔８を開孔し、このホトレ
ジストを除去して、この第１の実施例に係わる化合物半
導体装置が製造される。
化合物半導体装置の製造に際しては、表面保護膜の育
成に気相化学反応法と、プラズマ気相化学反応法が用い
られる。プラズマ気相化学反応法によりGaAs上に堆積さ
せた酸化けい素膜は３〜５×1010dyne・cm-2、窒化けい
素膜は７〜８×1012dyne・cm-2、また、気相化学反応法
によりGaAs上に堆積させた酸化けい素膜は３〜９×1010
dyne・cm-2の圧縮応力をそれぞれ受ける。
成に気相化学反応法と、プラズマ気相化学反応法が用い
られる。プラズマ気相化学反応法によりGaAs上に堆積さ
せた酸化けい素膜は３〜５×1010dyne・cm-2、窒化けい
素膜は７〜８×1012dyne・cm-2、また、気相化学反応法
によりGaAs上に堆積させた酸化けい素膜は３〜９×1010
dyne・cm-2の圧縮応力をそれぞれ受ける。
これに対して、気相化学反応法によりGaAs上に堆積さ
せたPSG膜は２〜５×1010dyne・cm-2の引張り応力を受
けることが判明した。
せたPSG膜は２〜５×1010dyne・cm-2の引張り応力を受
けることが判明した。
従って、このような構成によれば、りんを含んだPSG
層６と、その上にりんを含まない二酸化けい素層７を積
層させることにより、PSGを堆積する際に作用する引張
り応力と、二酸化けい素を堆積する際に作用する圧縮応
力とが互いに補償され、半導体主面に対する応力が極め
て小さい表面保護膜が得られ、この応力による半導体装
置表面の電気的（電子的）不安定性が改善され、特性劣
化の少ない良質の半導体装置が得られる。
層６と、その上にりんを含まない二酸化けい素層７を積
層させることにより、PSGを堆積する際に作用する引張
り応力と、二酸化けい素を堆積する際に作用する圧縮応
力とが互いに補償され、半導体主面に対する応力が極め
て小さい表面保護膜が得られ、この応力による半導体装
置表面の電気的（電子的）不安定性が改善され、特性劣
化の少ない良質の半導体装置が得られる。
また、第１の表面保護膜としてのPSG層６の表面に水
分を透さない第２の表面保護膜、本実施例では二酸化け
い素膜７を積層させることにより、PSGが外気から吸水
することにより、りん酸（水）を生成し、自ら化合物半
導体を侵し、機能を劣化させるという従来の欠点につい
ても合わせて解決される。
分を透さない第２の表面保護膜、本実施例では二酸化け
い素膜７を積層させることにより、PSGが外気から吸水
することにより、りん酸（水）を生成し、自ら化合物半
導体を侵し、機能を劣化させるという従来の欠点につい
ても合わせて解決される。
（２）第２図（ａ）乃至第２図（ｆ）は、第２の実施例
に係わる半導体装置とその製造方法について、製造工程
順に示した断面図である。
に係わる半導体装置とその製造方法について、製造工程
順に示した断面図である。
第２図（ａ）において、公知の方法により、半絶縁性
のGaAs（ガリウム−ヒ素）基板１上に、Ｎ型活性領域層
２、およびN+型活性領域層２′を形成し、ゲート電極３
を、このＮ型活性領域２とショットキー接触をなしう
る、例えば高融点金属であるＷ（タングステン）で形成
する。
のGaAs（ガリウム−ヒ素）基板１上に、Ｎ型活性領域層
２、およびN+型活性領域層２′を形成し、ゲート電極３
を、このＮ型活性領域２とショットキー接触をなしう
る、例えば高融点金属であるＷ（タングステン）で形成
する。
第２図（ｂ）において、気相化学反応法により、第１
の表面保護膜として、PSG（Phosphate−Silicate−Glas
s）層６を、例えば3000Å堆積する。
の表面保護膜として、PSG（Phosphate−Silicate−Glas
s）層６を、例えば3000Å堆積する。
第２図（ｃ）において、図示しないホトレジストを用
いて、ソース、ドレイン電極パターンを形成し、このホ
トレジストを用いて、ソース、ドレイン電極形成領域上
の第１の表面保護膜のPSG層６を除去する。次に、第２
のホトレジスト９を堆積し、公知のリフトオフ法を用い
てN+型活性領域層２′とオーミック接触をなしうる、例
えばAuGe（金−ゲルマニウム）による、AuGe（金−ゲル
マニウム）金属層10を堆積する。ここで、第２のホトレ
ジスト９の隙間に堆積したAuGe（金−ゲルマニウム）金
属層10は、ソース電極４、およびドレイン電極５とな
る。
いて、ソース、ドレイン電極パターンを形成し、このホ
トレジストを用いて、ソース、ドレイン電極形成領域上
の第１の表面保護膜のPSG層６を除去する。次に、第２
のホトレジスト９を堆積し、公知のリフトオフ法を用い
てN+型活性領域層２′とオーミック接触をなしうる、例
えばAuGe（金−ゲルマニウム）による、AuGe（金−ゲル
マニウム）金属層10を堆積する。ここで、第２のホトレ
ジスト９の隙間に堆積したAuGe（金−ゲルマニウム）金
属層10は、ソース電極４、およびドレイン電極５とな
る。
第２図（ｄ）において、第２のホトレジスト９、およ
び第２のホトレジスト９上のAuGe（金−ゲルマニウム）
10を除去する。
び第２のホトレジスト９上のAuGe（金−ゲルマニウム）
10を除去する。
第２図（ｅ）において、気相化学反応により、第２の
表面保護膜として、SiO2（二酸化けい素）層７を、例え
ば3000Å堆積する。
表面保護膜として、SiO2（二酸化けい素）層７を、例え
ば3000Å堆積する。
第２図（ｆ）において、ゲート電極３上に堆積されて
いる第１、および第２の表面保護膜10、11、およびソー
ス電極４、ドレイン電極５上に堆積されている第２の表
面保護膜７に図示しないホトレジストを用いてコンタク
ト孔８を開孔し、このホトレジストを除去して、この第
２の実施例に係わる化合物半導体装置が製造される。
いる第１、および第２の表面保護膜10、11、およびソー
ス電極４、ドレイン電極５上に堆積されている第２の表
面保護膜７に図示しないホトレジストを用いてコンタク
ト孔８を開孔し、このホトレジストを除去して、この第
２の実施例に係わる化合物半導体装置が製造される。
このような構成によれば、りんを含んだPSG層６とり
んを含まない二酸化けい素層７を積層させることによ
り、PSGを堆積する際に作用する引張り応力と、二酸化
けい素を堆積する際に作用する圧縮応力とが、互いに補
償され、半導体主面に対する応力が極めて小さい表面保
護膜が得られ、この応力による半導体装置表面の電気的
（電子的）不安定性が改善され、特性劣化の少ない良質
の半導体装置が得られる。また、この例ではPSG層６を
堆積後、ソース電極４、およびドレイン電極５を形成す
るので、これらの電極廻りにおいて集積度が向上する。
んを含まない二酸化けい素層７を積層させることによ
り、PSGを堆積する際に作用する引張り応力と、二酸化
けい素を堆積する際に作用する圧縮応力とが、互いに補
償され、半導体主面に対する応力が極めて小さい表面保
護膜が得られ、この応力による半導体装置表面の電気的
（電子的）不安定性が改善され、特性劣化の少ない良質
の半導体装置が得られる。また、この例ではPSG層６を
堆積後、ソース電極４、およびドレイン電極５を形成す
るので、これらの電極廻りにおいて集積度が向上する。
また、第１の表面保護膜としてのPSG層６の表面に水
分を透さない第２表面保護膜、本実施例では二酸化けい
素膜７を積層させることにより、PSGが外気から吸水す
ることにより、りん酸（水）を生成し、自ら化合物半導
体を侵し、機能を劣化させるという従来の欠点について
も合わせて解決される。
分を透さない第２表面保護膜、本実施例では二酸化けい
素膜７を積層させることにより、PSGが外気から吸水す
ることにより、りん酸（水）を生成し、自ら化合物半導
体を侵し、機能を劣化させるという従来の欠点について
も合わせて解決される。
上記第１および第２の実施例において、第１および第
２の表面保護膜の生成は、生成方法（生成装置）や生成
条件により応力の大きさに差が出るが、両者の総合した
応力を小ならしめるような方法および条件を求めるべき
であり、従って、方法や条件に限定されるものではな
い。しかし、第１、第２の表面保護膜を生成させる温度
については、化合物半導体材料の蒸気圧が大きいため、
生成温度により構成物質が蒸発する恐れがある。このた
め、生成温度は低いことが好ましく、350℃以下が必要
である。
２の表面保護膜の生成は、生成方法（生成装置）や生成
条件により応力の大きさに差が出るが、両者の総合した
応力を小ならしめるような方法および条件を求めるべき
であり、従って、方法や条件に限定されるものではな
い。しかし、第１、第２の表面保護膜を生成させる温度
については、化合物半導体材料の蒸気圧が大きいため、
生成温度により構成物質が蒸発する恐れがある。このた
め、生成温度は低いことが好ましく、350℃以下が必要
である。
［発明の効果］ 第４図において、Ａは本発明を実施したGaAs−MES型F
ETの高周波電力利得の経時変化、またＢは従来技術のGa
As−MES型FETの高周波電力利得の経時変化を示す。Ｂの
従来技術の製品の劣化に対して、Ａの本発明は安定な特
性となることが分る。即ち、劣化の少ない良質な半導体
装置を提供することができる。
ETの高周波電力利得の経時変化、またＢは従来技術のGa
As−MES型FETの高周波電力利得の経時変化を示す。Ｂの
従来技術の製品の劣化に対して、Ａの本発明は安定な特
性となることが分る。即ち、劣化の少ない良質な半導体
装置を提供することができる。
さらに、化合物半導体が酸性薬液に侵され易い性質を
持つことから、従来、PSGを採用しなかった点について
も、PSGの表面に水分を透さない第２の保護膜を積層さ
せることで外気から吸水することを防止でき、化合物半
導体装置の表面保護膜としてPSGを採用することが可能
となる。
持つことから、従来、PSGを採用しなかった点について
も、PSGの表面に水分を透さない第２の保護膜を積層さ
せることで外気から吸水することを防止でき、化合物半
導体装置の表面保護膜としてPSGを採用することが可能
となる。
第１図、および第２図は、この発明の実施例に係わる化
合物半導体装置の製造工程図で、第３図は従来技術によ
る化合物半導体装置の断面図で、第４図は、MES型FETに
おける時間と高周波電流利得との関係を示したグラフで
ある。 １…GaAs化合物半導体基板、２…Ｎ型活性領域層、２′
…N+型活性領域層、３…ゲート電極、４…ソース電極、
５…ドレイン電極、６…第１の表面保護膜としてのPSG
層、７…第２の表面保護膜としてのSiO2層、８…コンタ
クト孔、９…ホトレジスト、10…AuGe金属層、31…GaAs
半導体基板、32…Ｎ型活性領域層、32′…N+型活性領域
層、33…ゲート電極、34…ソース電極、35…ドレイン電
極、37…表面保護膜、38…コンタクト孔、Ａ…本発明を
実施した半導体装置、Ｂ…従来の半導体装置。
合物半導体装置の製造工程図で、第３図は従来技術によ
る化合物半導体装置の断面図で、第４図は、MES型FETに
おける時間と高周波電流利得との関係を示したグラフで
ある。 １…GaAs化合物半導体基板、２…Ｎ型活性領域層、２′
…N+型活性領域層、３…ゲート電極、４…ソース電極、
５…ドレイン電極、６…第１の表面保護膜としてのPSG
層、７…第２の表面保護膜としてのSiO2層、８…コンタ
クト孔、９…ホトレジスト、10…AuGe金属層、31…GaAs
半導体基板、32…Ｎ型活性領域層、32′…N+型活性領域
層、33…ゲート電極、34…ソース電極、35…ドレイン電
極、37…表面保護膜、38…コンタクト孔、Ａ…本発明を
実施した半導体装置、Ｂ…従来の半導体装置。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭63−4611（ＪＰ，Ａ) 特開 昭62−79629（ＪＰ，Ａ) 特開 昭60−4224（ＪＰ，Ａ) 特開 昭63−122225（ＪＰ，Ａ) 特開 昭49−134276（ＪＰ，Ａ) 特開 昭57−30337（ＪＰ，Ａ) 特公 昭48−36985（ＪＰ，Ｂ１)
Claims (3)
- 【請求項１】主面を有する化合物半導体基板と、 前記基板中に形成され、この基板の主面中に活性層を有
した化合物半導体素子と、 前記主面上を覆う表面保護膜とを具備し、 前記表面保護膜が、前記主面上に形成された、前記化合
物半導体基板に積層させた時、引張り応力を受ける性質
を有するリンを含む酸化けい素膜と、前記リンを含む酸
化けい素膜上に形成された、前記化合物半導体基板に積
層させた時、圧縮応力を受ける性質を有するリンを含ま
ない酸化けい素膜との積層膜により構成されていること
を特徴とする化合物半導体装置。 - 【請求項２】化合物半導体基板の主面中に、化合物半導
体素子の活性層を形成する工程と、 前記化合物半導体基板に積層させた時、引張り応力を受
ける性質を有するリンを含む酸化けい素膜を前記主面上
に形成し、前記化合物半導体基板に積層させた時、圧縮
応力を受ける性質を有するリンを含まない酸化けい素膜
を前記リンを含む酸化けい素膜上に積層して前記主面上
を覆う表面保護膜を得る工程と を具備することを特徴とする化合物半導体装置の製造方
法。 - 【請求項３】前記少なくともリンを含む酸化けい素膜お
よびリンを含まない酸化けい素膜の生成温度を350℃以
下としたことを特徴とする請求項（２）記載の化合物半
導体装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63229005A JPH088265B2 (ja) | 1988-09-13 | 1988-09-13 | 化合物半導体装置とその製造方法 |
| EP89116869A EP0359202A1 (en) | 1988-09-13 | 1989-09-12 | Compound semiconductor device having phosphorus-containing surface protective film and method of fabricating same |
| KR1019890013280A KR900005571A (ko) | 1988-09-13 | 1989-09-12 | 화합물 반도체장치와 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63229005A JPH088265B2 (ja) | 1988-09-13 | 1988-09-13 | 化合物半導体装置とその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0276231A JPH0276231A (ja) | 1990-03-15 |
| JPH088265B2 true JPH088265B2 (ja) | 1996-01-29 |
Family
ID=16885267
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63229005A Expired - Fee Related JPH088265B2 (ja) | 1988-09-13 | 1988-09-13 | 化合物半導体装置とその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP0359202A1 (ja) |
| JP (1) | JPH088265B2 (ja) |
| KR (1) | KR900005571A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006120694A (ja) * | 2004-10-19 | 2006-05-11 | Oki Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JP2009103229A (ja) * | 2007-10-24 | 2009-05-14 | Mazda Motor Corp | 自動変速機 |
| CN102099909A (zh) * | 2008-07-16 | 2011-06-15 | 皇家飞利浦电子股份有限公司 | 半导体器件以及制造方法 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3967310A (en) * | 1968-10-09 | 1976-06-29 | Hitachi, Ltd. | Semiconductor device having controlled surface charges by passivation films formed thereon |
| BE788518A (fr) * | 1971-09-09 | 1973-03-07 | Philips Nv | Lampe a incandescence electrique |
| JPS49134276A (ja) * | 1973-04-27 | 1974-12-24 | ||
| US4091406A (en) * | 1976-11-01 | 1978-05-23 | Rca Corporation | Combination glass/low temperature deposited Siw Nx Hy O.sub.z |
| JPS5730337A (en) * | 1980-07-30 | 1982-02-18 | Nec Corp | Formation of surface protecting film for semiconductor |
| WO1983003923A1 (en) * | 1982-04-23 | 1983-11-10 | Western Electric Company, Inc. | Semiconductor integrated circuit structures having insulated conductors |
| JPS604224A (ja) * | 1983-06-22 | 1985-01-10 | Nec Corp | 半導体装置の製造方法 |
| AU2992784A (en) * | 1983-06-29 | 1985-01-03 | Stauffer Chemical Company | Passivation and insulation of iii-v devices with pnictides |
| JPS6279629A (ja) * | 1985-10-03 | 1987-04-13 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| EP0245290A1 (en) * | 1985-11-04 | 1987-11-19 | Motorola, Inc. | Glass intermetal dielectric |
| JPS634611A (ja) * | 1986-06-25 | 1988-01-09 | Hitachi Ltd | 半導体装置及びその製造方法 |
| JPS63122225A (ja) * | 1986-11-12 | 1988-05-26 | Fujitsu Ltd | ３元以上の酸化珪素膜の成長方法 |
-
1988
- 1988-09-13 JP JP63229005A patent/JPH088265B2/ja not_active Expired - Fee Related
-
1989
- 1989-09-12 EP EP89116869A patent/EP0359202A1/en not_active Ceased
- 1989-09-12 KR KR1019890013280A patent/KR900005571A/ko not_active Ceased
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0276231A (ja) | 1990-03-15 |
| KR900005571A (ko) | 1990-04-14 |
| EP0359202A1 (en) | 1990-03-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10224427B2 (en) | Insulting gate AlGaN/GaN HEMT | |
| JP6977449B2 (ja) | 電界効果トランジスタの製造方法及び電界効果トランジスタ | |
| US5523588A (en) | Diamond film field effect transistor with self aligned source and drain regions | |
| JP2009111204A (ja) | 電界効果トランジスタ及びその製造方法 | |
| US5334865A (en) | MODFET structure for threshold control | |
| JPH088265B2 (ja) | 化合物半導体装置とその製造方法 | |
| US20040084775A1 (en) | Solid state device and its manufacturing method | |
| JP3686582B2 (ja) | 窒化シリコン固体表面保護膜 | |
| JPS6257255A (ja) | 化合物半導体装置の製造方法 | |
| JP2003273130A (ja) | 半導体装置及びその製造方法 | |
| JPH0797635B2 (ja) | 半導体装置の製造方法 | |
| JP3172958B2 (ja) | 化合物半導体薄膜の製造方法 | |
| JPS6292327A (ja) | 半導体装置及びその製造方法 | |
| JP2787589B2 (ja) | 半導体装置 | |
| GB2309582A (en) | Method and apparatus for manufacturing a semiconductor device with a nitride layer | |
| JP3211227B2 (ja) | ＧａＡｓ層の表面安定化方法、ＧａＡｓ半導体装置の製造方法および半導体層の形成方法 | |
| JPS59167028A (ja) | 化合物半導体集積回路装置の製造方法 | |
| JP2917872B2 (ja) | 半導体装置の製造方法 | |
| JPH10261658A (ja) | 半導体装置の製造方法 | |
| JPH09321060A (ja) | 電界効果トランジスタとその製造方法 | |
| JPH07111979B2 (ja) | 電界効果トランジスタの製造方法 | |
| JP3246067B2 (ja) | 電界効果型トランジスタ用ウエハ及びトランジスタ | |
| JP3304595B2 (ja) | 半導体装置の製造方法 | |
| JPH0462472B2 (ja) | ||
| WO2024095458A1 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |