JPH0786619A - 歪みゲージとその製造方法 - Google Patents

Abstract

(57)【要約】 【目的】薄膜化及び小型化を可能とし、被測定体の表裏
若しくは平面ではない形状の被測定体にも接着可能な歪
みゲージとその製造方法を提供する。 【構成】本発明の歪みゲージは、可撓性のある絶縁膜１
と、この絶縁膜１を電気化学エッチングの際に保護する
保護膜２と、半導体単結晶からなる半導体抵抗体３と、
上記半導体抵抗体３に電気化学エッチングの際に電圧を
印加すると共に、該半導体抵抗体３より出力信号を取り
出す電極４とからなる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は抵抗体と当該抵抗体を貼
り付ける基板であるゲージベースが一体的に形成されて
いる歪みゲージとその製造方法に関する。

【０００２】

【従来の技術】従来、物体表面の歪みの測定に採用され
ている簡便な方法としては、変形による金属の抵抗変化
を利用した方法や半導体の抵抗変化を利用した方法等が
挙げられる。例えば金属歪みゲージは、弾性変形におけ
る金属線の抵抗変化が金属線の断面積の増減によってほ
ぼ定まる関係を利用したものであり、当該金属歪みゲー
ジの構造は細い金属線をゲージベースとなるプラスチッ
クフィルムなどに貼りつけたものと、金属線の代わりに
箔を貼りつけたフォイルゲージとがある。また、金属材
料には銅やニッケル系合金やニクロム系合金などの抵抗
値が安定で温度係数が小さいものが使用されている。

【０００３】そして、半導体歪みゲージは、金属抵抗線
の代わりにシリコン半導体の抵抗変化を利用したもの
で、金属に比べてゲージ率が高いといった特徴があり、
歪みによる抵抗の変化も大きい。この半導体歪みゲージ
には、半導体単結晶のピエゾ抵抗効果を使用して被測定
体に接着して使用するバルク型半導体ゲージや、シリコ
ン単結晶を起歪体としてその表面に拡散プロセスによっ
てゲージ抵抗を作る構造の拡散型半導体ゲージ等があ
る。

【０００４】さらに、拡散型半導体ゲージについては、
特開平３−１１２１６９号公報に開示されるように、単
結晶シリコン基板に不純物を拡散させて得られる半導体
抵抗体を同一基板上に４個設けてホイートストンブリッ
ジを形成したものもある。

【０００５】一方、歪みのみではなく温度も同時に測定
する必要がある場合、別途温度専用の温度検出装置を用
いないで歪み検出と温度検出を１つのセンサで測定する
センサに関する技術としては、特開平５−３４１８２号
公報に開示されているように、ガラスやポリイミドフィ
ルム等、又は表面に絶縁処理を施した金属基板などの表
面に、ＣＶＤ法などにより金属及びアモルファス若しく
は多結晶シリコンからなる抵抗体材料と、接地端子及び
電源端子及び各抵抗体を電気的に接続するリード線など
の金属材料を推積させ、それぞれをフォトエッチングの
手法によりパターン形成することによって得られる構造
の「歪み・温度複合センサ」がある。

【０００６】

【発明が解決しようとする課題】しかしながら、上記特
開平３−１１２１６９号公報に記載された歪みゲージに
おいては、単結晶シリコンからなる抵抗体を使用するこ
とにより高いゲージ率を可能としているが、数１００μ
ｍといった非常に厚み大きいシリコン基板と一体化して
いるために微小な領域の歪みの測定は困難である。そし
て、シリコン基板は機械的強度が大きいために微小な被
測定体の歪みの妨げになり、更には４個の抵抗体により
ホイートストンブリッジを構成した場合においてもシリ
コン基板と一体化されているので、可撓性がなく、被測
定体の表裏に同時に接着することは困難であり、例えば
引っ張りや圧縮歪み若しくは曲げ歪みなどの歪みを分離
して測定することが困難であった。

【０００７】一方、上記特開平５−３４１８２号公報に
より開示された「歪み・温度複合センサ」においては、
その構造及び製造方法により、全ての機能要素が同一平
面上にあるので、微小化する場合は加工の限界によって
決定されてしまう。また、ＣＶＤ法やフォトエッチング
法を使用する場合は基板の厚みが製造工程のハンドリン
グにより数１００μｍ以上が必要となり、その厚みの大
きな基板により歪み測定の誤差が大きく生じる。さら
に、アモルファス若しくは多結晶シリコンを使用するた
めに単結晶シリコンに比べて機械的強度が低いため、使
用可能な歪み量が制限され、大きな歪みが印加された場
合はアモルファス若しくは多結晶シリコンが破壊してし
まう。また、アモルファス若しくは多結晶シリコンは単
結晶シリコンよりもゲージ率が小さくなる。

【０００８】そして、いずれの歪みゲージも、歪みゲー
ジからの出力信号を増幅して歪み検出信号として取り出
す場合は、別途独立して設けた増幅器をリード線によっ
て歪みゲージと接続する必要があるため微小化には不適
当であった。

【０００９】本発明は上記問題に鑑みてなされたもの
で、その目的とするところは、可撓性のある絶縁膜に半
導体単結晶からなる半導体抵抗体を一体的に形成するこ
とによって、薄膜化及び小型化を可能とし、被測定体の
表裏若しくは平面ではない形状の被測定体にも接着可能
とし、電子回路や電熱変換素子を兼ねる金属薄膜抵抗体
を同一の絶縁膜に形成し得る歪みゲージとその製造方法
を提供することにある。

【００１０】

【課題を解決する手段】上記課題を解決するために本発
明の歪みゲージは、可撓性のある絶縁膜と、上記絶縁膜
を電気化学エッチングの際に保護する保護膜と、半導体
単結晶からなる半導体抵抗体と、上記半導体抵抗体に電
気化学エッチングの際に電圧を印加すると共に該半導体
抵抗体より出力信号を取り出す電極とを具備することを
特徴とする。

【００１１】また、本発明の歪みゲージの製造方法は、
単結晶半導体基板の半導体抵抗体となる領域に不純物を
拡散させて不純物拡散領域を形成する第１の工程と、上
記単結晶半導体基板の第１の平面側に電気化学エッチン
グのストッパを形成する第２の工程と、上記単結晶半導
体基板の第２の平面側に電気化学エッチングのマスクを
形成する第３の工程と、上記単結晶半導体基板にゲージ
ベースとなる可撓性のある絶縁膜を成膜する第４の工程
と、上記不純物拡散領域に電気的に接触している電極を
形成する第５の工程と、上記電気化学エッチングにより
上記不純物拡散領域を除くマスクにより保護されていな
い単結晶半導体を除去する第６の工程と、上記絶縁膜を
上記単結晶半導体基板から切り離す第７の工程とからな
ることを特徴とする。

【００１２】

【作用】即ち、本発明の歪みゲージでは、保護膜によっ
て可撓性がある絶縁膜は電気化学エッチングの際に保護
され、電極によって半導体単結晶からなる半導体抵抗体
は電気化学エッチングの際に電圧が印加され、該半導体
抵抗体より出力信号が取り出される。

【００１３】また、本発明の歪みゲージの製造方法は、
第１の工程では単結晶半導体基板の半導体抵抗体となる
領域に不純物を拡散させて不純物拡散領域を形成し、第
２の工程では上記単結晶半導体基板の第１の平面側に電
気化学エッチングのストッパを形成し、第３の工程では
上記単結晶半導体基板の第２の平面側に電気化学エッチ
ングのマスクを形成し、第４の工程では上記単結晶半導
体基板にゲージベースとなる可撓性のある絶縁膜を成膜
し、第５の工程では上記不純物拡散領域に電気的に接触
している電極を形成し、第６の工程では上記電気化学エ
ッチングにより上記不純物拡散領域を除くマスクにより
保護されていない単結晶半導体を除去し、第７の工程で
は上記絶縁膜を上記単結晶半導体基板から切り離す。

【００１４】

【実施例】先ず本発明の第１の実施例について説明す
る。図１（ａ）は第１実施例に係る歪みゲージの構成を
示す平面図であり、図１（ｂ）はその断面図である。同
図に示すように、第１の実施例に係る歪みゲートは、ポ
リイミドフィルムなどの可撓性のある絶縁膜１と該絶縁
膜１を電気化学エッチングの際に保護する役目のあるシ
リコン窒化膜などからなる保護膜２と、Ｐ型で両方位を
有する単結晶シリコンにＮ型の不純物を拡散させた抵抗
体３、及びこの抵抗体３に電気化学エッチングの際に電
圧を印加するための電極と抵抗体３からの出力信号を取
り出す電極を兼ねる電極４とで構成されている。

【００１５】この歪みゲージの製造方法について説明す
ると、先ず図２（ａ）に示すようにシリコン単結晶基板
５にレジストマスクなどで半導体抵抗体となる箇所のみ
を開口させてイオン注入することで不純物拡散領域３を
形成する。さらに、ＬＰＣＶＤ法などによりシリコン窒
化膜、若しくは回転塗布及び不要な溶剤の揮発処理を行
うことで形成できるフッ素樹脂（例えばＣＹＴＯＰ（商
標名；旭硝子株式会社））を成膜してフォトエッチング
によりエッチングストッパとなる保護膜２及び裏面側に
設けられたシリコンのエッチングのマスク６を形成す
る。

【００１６】そして、図２（ｂ）に示すように、単結晶
基板５の表面側にポリイミドなどの樹脂溶液を回転塗布
及び不要な溶剤の揮発及び焼結処理を行い成膜し、フォ
トエッチングによりコンタクトホールを形成した絶縁膜
１を形成する。この際、特に図示しないが必要に応じて
絶縁膜１の表面をフッ素化樹脂によって保護をする。次
に金属薄膜をスパッタ蒸着法などにより成膜し、フォト
エッチングによって電極４を形成する。

【００１７】そして、図２（ｃ）に示すように、電気化
学エッチングにより抵抗体３を残存させた後、適当な大
きさに切り離すことにより先に図１に示した歪みゲージ
が作製できる。尚、切り離した歪みゲージは、抵抗体３
に絶縁膜１を被覆するか若しくは絶縁性のある接着剤に
より被測定体に接着することにより用いる。

【００１８】ここで、本実施例に使用する電気化学エッ
チングについて図３を参照して詳細に説明する。図３は
ポリイミド等の絶縁膜１及び電極４を保護するためにフ
ッ素化樹脂などからなる保護膜７が形成される様子を示
す図である。

【００１９】先ず図３（ｂ）に示すように、エッチング
槽８に水酸化カリウム水溶液若しくは水酸化テトラメチ
ルアンモニウム水溶液などのアルカリ性エッチャント９
を入れ、図３（ａ）に示すように、サンプル及び電極１
０を設置する。

【００２０】そして、電極４と電極１０間に電圧を印加
するために配線及び電圧源からなる電圧印加装置１１を
接続し、エッチングを開始する。このエッチングが進行
して抵抗体３に及んだ時、Ｎ型拡散層の接合面に陽極酸
化により酸化膜が生成されるため抵抗体３はエッチング
されずに残存する。

【００２１】また、図４に示すように、第１の実施例に
よって得られる歪みゲージは半導体製造技術を利用して
いるため同じ歪みゲージをアレイ状に作製することがで
きるので微小な面内の歪み分布の測定も可能である。

【００２２】以上説明したように、第１の実施例では、
抵抗体３が不純物を拡散した単結晶シリコンからなるの
で、機械的強度に優れ、しかもゲージ率が非常に大き
い。また、半導体製造技術を用いたことにより、ゲージ
ベースとなる絶縁膜１と抵抗体３及び電極４が一体的に
形成できるので、薄膜化、微小化及びバッチ処理による
大量生産が可能である。

【００２３】次に本発明の第２実施例に係る歪みゲージ
について説明する。図５は第２実施例に係る歪みゲージ
の構成を示す平面図である。同図に示すように、第２の
実施例に係る歪みゲージは第１実施例によって得られる
抵抗体２２乃至２５の４個を使用してホイートストンブ
リッジ回路を構成している。これらは図５に示すように
ゲージリード３０によって電極２６乃至２９に接続され
ている。尚、ゲージリード３０及び電極２６乃至２９
は、図１に示されている電極４と同じ工程により形成さ
れる。

【００２４】図６は図５に示した歪みゲージの回路図で
ある。この図６に示される抵抗体Ｒ１は図５における抵
抗体２２に、同様に抵抗体Ｒ２は抵抗体２３、抵抗体Ｒ
３は抵抗体２４、抵抗体Ｒ４は抵抗体２５に対応してい
る。そして、Ｅ１とＥ３間に電圧を印加した場合には、
Ｅ２とＥ４間に温度補償された歪み量と比例した歪み出
力電圧が測定できる。

【００２５】図７（ａ）は被測定体３１に第２実施例の
歪みゲージを実装した状態を示す平面図であり、図７
（ｂ）はその側面図である。この図７（ａ）に示すよう
に、歪みゲージは被測定体３１に接着されて固定する
が、ゲージリードの歪みによる抵抗値変化を消去するた
めに抵抗体の箇所のみが接着されている。そして、被測
定体３１は図７（ｂ）に示すように曲げ変形をし、歪み
ゲージによって引っ張り、圧縮歪みを消去した曲げ歪み
のみを測定できる。

【００２６】以上説明した第２の実施例では、全ての電
極を上面に形成したことにより外部配線の取り付けが容
易になる。さらに、特に図示しないが、図５において抵
抗体２２乃至２５の設置する方向を変えることで温度補
償された引っ張り、圧縮歪みのみの測定やねじり歪みの
みの測定が可能である。例えば抵抗体２３，２５を抵抗
体２２，２４と直行する方向に設置することにより温度
補償された引っ張り圧縮歪みのみを測定することができ
る。

【００２７】次に本発明の第３実施例に係る歪みゲージ
について説明する。図８（ａ）は第３実施例に係る歪み
ゲージの構成を示す平面図であり、図８（ｂ）はその断
面図である。第３の実施例は第１実施例によって得られ
る歪みゲージに電子回路４３を一体的に形成したもの
で、可撓性のある絶縁膜４１とシリコン単結晶に不純物
を拡散したことによる抵抗体４２と抵抗体４２と電子回
路４３を接続するゲージリード４４、電圧を印加及び歪
み出力を検出するための電極４５、及び固定抵抗値をも
った抵抗体によって構成されるホイートストンブリッジ
回路や抵抗体４２からの出力信号を増幅するためのアン
プ等を含む電子回路４３とで構成される。

【００２８】この電子回路４３は電気化学エッチングの
前に公知の半導体製造技術により形成されるが、電気化
学エッチングの際に電子回路領域を残存させる必要があ
る。そして、この電子回路領域を残存させる具体的な手
段としては、電子回路領域より僅かに大きい図３（ａ）
のマスク６に対応するようなマスクを基板裏面に設ける
ことにより電子回路領域のみのシリコン基板が絶縁膜に
一体化された状態で残存する。若しくは、電子回路を共
通のＮ型不純物拡散領域内に形成し、電気化学エッチン
グにより不純物拡散領域を残存させる。

【００２９】図９は第３の実施例に係る歪みゲージの具
体的な回路例を示す図であり、図８に示した抵抗体４２
と抵抗体Ｒ１とが対応している。抵抗体Ｒは電子回路内
に形成された固定抵抗値をもった抵抗体であり、歪みゲ
ージの抵抗体Ｒ１と抵抗体Ｒとによりホイートストンブ
リッジ回路を構成している。また、増幅器Ａはホイート
ストンブリッジ回路から出力された歪み信号を増幅して
取り出すためのものである。尚、公知のゲージ及びゲー
ジリードのレイアウトにより温度補償や他の歪みに影響
されない歪み測定が可能である。例えば２個の歪みゲー
ジの抵抗体と電子回路領域に形成された固定抵抗値をも
った抵抗体によって構成され、被測定物の表裏に各々１
個の抵抗体を接着することにより、温度補償された曲げ
歪みのみの測定が可能である。

【００３０】また、先に図５に示したように、４個の抵
抗体によってホイートストンブリッジ回路を構成してい
る場合は、増幅器のみを電子回路内に作製する。さら
に、第３の実施例の接着については電子回路領域が歪み
を受けることは望ましくないため、歪みゲージの抵抗体
の周辺のみが接着され、電子回路領域は接着されていな
い構造にすることが望ましい。

【００３１】以上説明したように、第３の実施例によれ
ば、同一の可撓性のある絶縁基板に歪みゲージの抵抗体
と固定抵抗値をもった抵抗体によって構成されるホイー
トストンブリッジ回路や抵抗体からの出力信号を増幅す
るための増幅器などの電子回路が一体的に形成されるた
め、システム全体の微小化が可能となり、微小な被測定
体や微小管内などの歪み測定が可能となる。

【００３２】次に本発明の第４実施例に係る歪みゲージ
について説明する。図１０（ａ）は第４実施例に係る歪
みゲージの構成を示す平面図であり、図１０（ｂ）はそ
の断面図である。同図に示すように、この歪みゲージ
は、可撓性のある絶縁膜５１、シリコン単結晶に不純物
を拡散して得られる抵抗体５２、金属薄膜からなる抵抗
体５３、各々の抵抗体から出力を検出する電極５４，５
５とで構成されている。

【００３３】そして、第４の実施例に係る歪みゲージの
具体的な製造方法については、先に図２で示した方法に
抵抗体５３の製造工程を付け加えればよく、抵抗体５２
を作製した後に第１層目のポリイミドフィルムなどの可
撓性のある絶縁膜を成膜し、金属材料をスパッタ蒸着な
どにより成膜してフォトエッチングにより金属薄膜抵抗
体５３を形成する。

【００３４】次いで、第２層目のポリイミドフィルムな
どの可撓性のある絶縁膜を成膜し、単結晶シリコン抵抗
体５２及び金属薄膜抵抗体５３に電気的接続を得るため
にコンタクトホールを形成する。その後、電極５４に電
圧を印加した状態で電気化学エッチングを行い抵抗体５
２を残存させることにより、可撓性のある絶縁膜に単結
晶シリコンからなる抵抗体５２及び金属薄膜抵抗体５３
が一体的に形成された歪みゲージが得られる。

【００３５】こうして得られた歪みゲージを用いること
により、被測定体が温度及び歪みが同時に変化したとす
ると、半導体抵抗体及び金属薄膜抵抗体は、それぞれ既
知のゲージ率及び温度抵抗係数を持っているので、温度
補償された歪みを求めたい場合は温度を一定として半導
体抵抗体からの出力と金属薄膜抵抗体からの出力を連立
させることにより、歪みはそれぞれのゲージ率及び温度
抵抗係数及び抵抗値により求めることができる。同様
に、歪みを一定とすることにより温度を求めることがで
きる。

【００３６】以上説明したように、第４の実施例では、
被測定体表面の温度補償された歪み及び温度の検出が可
能となる。また、金属薄膜抵抗体のゲージ率は通常２程
度であり、半導体抵抗体のゲージ率は金属薄膜抵抗体の
およそ２桁程度大きいので、これら２種類の抵抗体を組
み合わせることにより高精度の歪み及び温度の測定が可
能となる。

【００３７】最後に第５の実施例に係る歪みゲージにつ
いて説明する。第５実施例に係る歪みゲージは、第４実
施例によって得られる半導体抵抗体及び金属薄膜抵抗体
を組み合わせた歪みゲージにおいて、金属材料からなる
金属薄膜抵抗体に電圧を印加することによりジュール熱
が発生することを利用した金属薄膜抵抗体が電熱変換素
子を兼ねることを特徴としたものである。

【００３８】そして、図１１（ａ）は第５の実施例に係
る歪みゲージを、形状記憶合金やバイメタルなどの熱力
学変換素子６１に絶縁性のある接着剤６２で接着した構
造を示す平面図であり、図１１（ｂ）はその断面図であ
る。この図１１（ａ）において、金属薄膜抵抗体に電圧
を印加することによりジュール熱が発生し、図１１
（ｂ）に矢印で示したように曲げ変形若しくは伸縮変形
を起こすことができる。尚、変形の方向や大きさなどは
熱力学変換素子６１による。

【００３９】以上説明したように、第５の本実施例で
は、ジュール熱により変形した熱力学素子６１の温度補
償された歪み及び温度の測定が可能である。さらに、可
撓性のある絶縁膜に歪みゲージと電熱変換素子が一体的
に形成されていることにより、歪み測定のできる微小な
熱力学変換素子が可能となり、しかも可撓性のある膜で
構成されているので熱力学変換素子の変形の妨げとなる
ことはない。

【００４０】また、半導体抵抗体に電圧を印加してジュ
ール熱を発生させて電熱変換素子として使用することや
第３実施例に記述したように電子回路の一体化も可能で
あることは勿論である。

【００４１】以上詳述したように本発明の歪みゲージと
その製造方法によれば、可撓性のある絶縁膜に不純物を
拡散させた半導体単結晶からなる半導体抵抗体を一体的
に形成したことによって、薄膜化及び小型化が可能で、
高い精度で正確に歪みが測定でき、微小な被測定体や平
面でない形状の被測定体にも適用可能であり、バッチ処
理による大量生産も可能となる。

【００４２】

【発明の効果】本発明によれば、可撓性のある絶縁膜に
半導体単結晶からなる半導体抵抗体を一体的形成するこ
とによって、薄膜化及び小型化を可能とし、被測定体の
表裏若しくは平面ではない形状の被測定体にも接着可能
とし、電子回路や電熱変換素子を兼ねることのできる金
属薄膜抵抗体を同一の絶縁膜に形成し得る歪みゲージと
その製造方法を提供することができる。

【図面の簡単な説明】

【図１】（ａ）は第１実施例に係る歪みゲージの構成を
示す平面図であり、（ｂ）はその断面図である。

【図２】第１の実施例に係る歪みゲージの製造方法を説
明するための図である。

【図３】第１の実施例に使用する電気化学エッチングに
ついて説明するための図である。

【図４】第１の実施例に係る歪みゲージをアレイ状に作
製した様子を示す図である。

【図５】第２実施例に係る歪みゲージの概略を示す平面
図である。

【図６】図５に示した歪みゲージの回路図である。

【図７】（ａ）は被測定体３１に第２実施例の歪みゲー
ジを実装した状態を示す平面図であり、図７（ｂ）はそ
の側面図である。

【図８】（ａ）は第３実施例に係る歪みゲージの構成を
示す平面図で、図８（ｂ）はその断面図である。

【図９】第３の実施例に係る歪みゲージの具体的な回路
例を示す図である。

【図１０】（ａ）は第４実施例に係る歪みゲージの構成
を示す平面図であり、図１０（ｂ）はその断面図であ
る。

【図１１】（ａ）は第５の実施例に係る歪みゲージを、
形状記憶合金やバイメタルなどの熱力学変換素子６１に
絶縁性のある接着剤６２で接着した構造を示す平面図で
あり、図１１（ｂ）はその断面図である。

【符号の説明】

１，２１，４１，５１…絶縁膜、２，７…保護膜、３，
２２〜２５，４２，５２，５３…抵抗体、４，１０，２
６〜２９，４５，５４，５５…電極、５…、６…マス
ク、８…エッチング槽、９…アルカリ性エッチャント、
１１…電圧印加装置、３０，４４…ゲージリード、３１
…被測定体、４３…電子回路。

Claims (2)

【特許請求の範囲】
1. 【請求項１】 可撓性のある絶縁膜と、上記絶縁膜を電
   気化学エッチングの際に保護する保護膜と、半導体単結
   晶からなる半導体抵抗体と、上記半導体抵抗体に電気化
   学エッチングの際に電圧を印加すると共に該半導体抵抗
   体より出力信号を取り出す電極とを具備することを特徴
   とする歪みゲージ。
2. 【請求項２】 単結晶半導体基板の半導体抵抗体となる
   領域に不純物を拡散させて不純物拡散領域を形成する第
   １の工程と、 上記単結晶半導体基板の第１の平面側に電気化学エッチ
   ングのストッパを形成する第２の工程と、 上記単結晶半導体基板の第２の平面側に電気化学エッチ
   ングのマスクを形成する第３の工程と、 上記単結晶半導体基板にゲージベースとなる可撓性のあ
   る絶縁膜を成膜する第４の工程と、 上記不純物拡散領域に電気的に接触している電極を形成
   する第５の工程と、 上記電気化学エッチングにより上記不純物拡散領域を除
   く上記マスクにより保護されていない単結晶半導体を除
   去する第６の工程と、 上記絶縁膜を上記単結晶半導体基板から切り離す第７の
   工程と、 からなることを特徴とする歪みゲージの製造方法。