JP2001264188A - 半導体歪ゲージおよび半導体歪ゲージの製造方法 - Google Patents

Abstract

(57)【要約】 【課題】本発明は、センサ自体の機械強度が低く、加え
て出力の温度ドリフトが小さいことから、微小部材の歪
み計測に当たって従来の金属箔歪みゲージの代わりに適
用可能で、しかも、微小な歪みに対しても大きな出力を
得ることが可能な半導体歪みゲージおよびその製造方法
を提供する。 【解決手段】本発明の一態様によると、複数の電極が設
けられた可撓性薄膜と、複数の電気素子が形成された半
導体基板とを有し、上記可撓性薄膜は上記半導体基板に
被着されており、上記複数の電極と上記複数の電気素子
とは電気的に接続されていることを特徴とする半導体歪
ゲージが提供される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は半導体歪みゲージに
係り、特に、高性能の半導体歪みゲージおよび半導体歪
ゲージの製造方法に関する。

【０００２】

【従来の技術】周知のように、歪み計測や、部材の歪み
を利用した応力計測には、歪みゲージが広く適用されて
いる。

【０００３】一般の歪みゲージは、例えば、特開平６−
５３５２３号公報に開示されているように、フォトリソ
グラフィー等の技術によって加工された、コンスタンタ
ンなどの抵抗温度係数の小さい金属薄膜を、可撓性を有
する樹脂などの薄膜で覆ったものである。

【０００４】現在では、安価で均一性の高い歪みゲージ
が供給されているが、この種の歪みゲージは金属薄膜抵
抗の歪みによる抵抗値変化を計測するもので、微小な歪
みに対する出力が小さいといった問題がある。

【０００５】これに対して、Ｐ型またはＮ型にドープさ
れたシリコンなどの半導体は、大きなピエゾ抵抗効果係
数を有することから、微小な歪みに対しても大きな出力
感度が得られるので、半導体歪みゲージとして実用化さ
れている。

【０００６】特に、特開平６−３０２８３１号公報に開
示されている方法にあっては、電気的な特性の安定した
単結晶シリコンを電気化学エッチングによって形成する
ことによって高感度の半導体歪みゲージを構成してい
る。

【０００７】

【発明が解決しようとする課題】しかしながら、上述し
た特開平６−３０２８３１号公報に開示された方法によ
る半導体歪みゲージは、センサ素子が比較的強固な基板
に一体化されているので、走査型プローブ顕微鏡や圧力
センサのように、半導体自体が構造体として利用される
ような用途には好適であるが、機械強度の小さい、例え
ば、肉薄の金属部品の歪み計測などの用途に従来の金属
薄膜を用いた歪みゲージの代わりに用いることは困難で
ある。

【０００８】また、半導体歪みゲージは、他にも各種の
形式によるものがあるが、いずれも金属薄膜歪みゲージ
と比較して著しく機械強度が高く、機械強度の低い部材
の歪み計測への適用は困難であった。

【０００９】加えて、半導体歪みゲージは、特に温度係
数の小さい素材を選定して適用する金属箔歪みゲージと
比較すると抵抗温度係数が非常に大きく、ぞれほど広範
囲には適用されていないのが現状である。

【００１０】本発明は上記の点に鑑みて成されたもの
で、センサ自体の機械強度が低く、加えて出力の温度ド
リフトが小さいことから、微小部材の歪み計測に当たっ
て従来の金属箔歪みゲージの代わりに適用可能で、しか
も、微小な歪みに対しても大きな出力を得ることが可能
な半導体歪みゲージおよびその製造方法を提供すること
を目的とする。

【００１１】

【課題を解決するための手段】本発明によると、上記課
題を解決するために、（１） 複数の電極が設けられた
可撓性薄膜と、複数の電気素子が形成された半導体基板
とを有し、上記可撓性薄膜は上記半導体基板に被着され
ており、上記複数の電極と上記複数の電気素子とは電気
的に接続されていることを特徴とする半導体歪ゲージが
提供される。

【００１２】（対応する実施の形態）後述する第１の実
施の形態が該当する。

【００１３】（作用）可撓性薄膜として可撓性を有する
ポリイミド膜１に、複数の電気素子２ａが形成されてい
る半導体薄板２が被着しており、可撓性薄膜としてのポ
リイミド膜１には複数の電極３としての４つの外部リー
ド電極３ａ，３ｂ，３ｃ，３ｄが形成されていると共
に、この複数の電極３に接続された可撓性薄膜としての
ポリイミド薄膜１内の配線４によって半導体薄板２に形
成された複数の電気素子と可撓性薄膜としてのポリイミ
ド膜１に形成された複数の電極３とが電気的に接続され
ている。

【００１４】また、本発明によると、上記課題を解決す
るために、（２） 複数の電極が設けられた可撓性薄膜
と、拡散抵抗素子が形成され、離散的に配置された複数
の半導体基板とを有し、上記可撓性薄膜は上記半導体基
板に被着されており、上記複数の電極と上記複数の拡散
抵抗素子とは電気的に接続されていることを特徴とする
半導体歪ゲージが提供される。

【００１５】（対応する実施の形態）後述する第１の実
施の形態が該当する。

【００１６】（作用）可撓性薄膜として可撓性を有する
ポリイミド膜１に、複数の拡散抵抗素子７ａ，７ｂ，７
ｃ，７ｄが形成されている半導体薄板２が被着してお
り、可撓性薄膜としてのポリイミド膜１には複数の電極
３としての４つの外部リード電極３ａ，３ｂ，３ｃ，３
ｄが形成されていると共に、この複数の電極３に接続さ
れた可撓性薄膜としてのポリイミド薄膜１内の配線４に
よって半導体薄板２に形成された複数の拡散抵抗素子７
ａ，７ｂ，７ｃ，７ｄと可撓性薄膜としてのポリイミド
膜１に形成された複数の電極３とが電気的に接続されて
いる。

【００１７】また、本発明によると、上記課題を解決す
るために、（３） 半導体歪ゲージの製造方法であり、
Ｐ型半導体基板上に複数の島状のＮ型拡散層を形成する
工程と、上記複数の島状の拡散層にＰ型拡散層を形成す
る工程と、上記Ｐ型半導体基板の両面にシリコン窒化膜
を形成する工程と、上記Ｐ半型導体基板上に、複数の電
極が設けられた可撓性薄膜を形成する工程と、電気化学
エッチングによって、前記Ｐ型半導体基板の前記複数の
島状のＮ型拡散層以外を除去する工程と、を有すること
を特徴とする半導体歪ゲージの製造方法が提供される。

【００１８】（対応する実施の形態）後述する第１の実
施の形態が該当する。

【００１９】（作用）可撓性薄膜としてのポリイミド膜
１０５，１０８が形成された表面を保護した状態で、Ｐ
型半導体基板１０１に形成したＮ型拡散層１０２に正バ
イアスを印加して強アルカリ性溶液で裏面からエッチン
グを行い、Ｎ型拡散層１０２以外の領域のシリコン基板
を除去する。

【００２０】

【発明の実施の形態】以下、図面を参照して本発明の実
施の形態について説明する。

【００２１】（第１の実施の形態）本発明の第１の実施
の形態による半導体歪ゲージについて図１乃至図３を用
いて説明する。

【００２２】図１の（ａ）および図１の（ｂ）は、それ
ぞれ、本発明の第１の実施の形態による半導体歪みゲー
ジの構造を示す背面斜視図および上面斜視図である。

【００２３】すなわち、可撓性薄膜として可撓性を有す
るポリイミド膜１には、半導体薄板２が被着されてい
る。

【００２４】また、前記可撓性薄膜としてのポリイミド
膜１には、複数の電極３としての４つの外部リード電極
３ａ，３ｂ，３ｃ，３ｄが形成されている。

【００２５】この複数の電極３に接続されたポリイミド
薄膜１内の複数の配線４（ここでは、外部リード電極３
ｃに接続されている１本の配線４ｃのみを図示している
が、実際には４つの外部リード電極３ａ，３ｂ，３ｃ，
３ｄの各々に接続されている配線４ａ，４ｂ，４ｃ，４
ｄを有している）によって、半導体薄板２に形成された
複数の電気素子２ａに電気的に接続されている。

【００２６】図２は、図１の半導体薄板２についてより
詳細に図示したもので、図２の（ａ）は半導体薄板２部
の平面図であり、図２の（ｂ）は図２の（ａ）のＡ−
Ａ′断面図である。

【００２７】ここで、半導体薄板２は主として導電型が
Ｎ型の半導体領域５と、その上部に形成されたシリコン
窒化膜６とで構成されており、Ｎ型の半導体領域５の表
層には、複数の電気素子２ａとしてのＰ型の複数の拡散
抵抗素子７ａ，７ｂ，７ｃ，７ｄが四角の４辺を構成す
るように互いに近接して配置・形成されている。

【００２８】これらの拡散抵抗素子７ａ，７ｂ，７ｃ，
７ｄの各々の両端において、シリコン窒化膜６に開口さ
れたコンタクト孔８を介して、シリコン窒化膜６の上層
に配置された前記可撓性薄膜としてのポリイミド膜１の
内部に配置された前記配線４ａ，４ｂ，４ｃ，４ｄに接
続されている。

【００２９】また、上記Ｎ型の半導体領域５には、電位
を安定化させるための高濃度Ｎ型拡散領域９が形成され
ており、この高濃度Ｎ型拡散領域９からコンタクト孔
８′を介して配線４ｃに接続されている。

【００３０】なお、前記配線４ａ，４ｂ，４ｃ，４ｄ
は、電極３ａ，３ｂ，３ｃ，３ｄにそれぞれ接続されて
いるものとする。

【００３１】この図２の（ａ）からわかるように、複数
の電気素子２ａとしての拡散抵抗素子７ｂ，７ｄと拡散
抵抗素子７ａ，７ｃとは、それらの主たる電流経路が互
いに直交するように配置されている。

【００３２】ここで、拡散抵抗素子７ａ，７ｂ，７ｃ，
７ｄは、配線４ａ，４ｂ，４ｃ，４ｄによってブリッジ
回路を構成するように接続されている。

【００３３】なお、半導体薄板２の主面の面方位は＜１
００＞であり、拡散抵抗素子７ａ，７ｂ，７ｃ，７ｄの
主たる電流経路の方向は＜１１０＞（または＜１０１＞
もし＜は＜０１１＞）である。

【００３４】そして、前記可撓性薄膜としてのポリイミ
ド膜１は、下層ポリイミド膜１ａと、上層ポリイミド膜
１ｂとで構成されており、この２層のポリイミド膜１
ａ，１ｂとの間に配線４ａ，４ｂ，４ｃ，４ｄが形成さ
れている。

【００３５】特に、図示しないが、複数の電極３は、配
線４ａ，４ｂ，４ｃ，４ｄから延在したパッド領域であ
って、複数の電極３に該当する領域において、上層ポリ
イミド膜１ｂに形成された開口部によって電極パッドを
構成するものとする。

【００３６】次に、本実施の形態の半導体歪みゲージに
よる計測手法について、図３を用いて説明する。

【００３７】この図３は本実施の形態の半導体歪みゲー
ジによる計測回路を示している。

【００３８】すなわち、この計測回路は、配線４ａ，４
ｃ間に定電圧Ｅを印加して、配線４ｂ，４ｄ間の電位Ｖ
を電位計１０によって測定するように構成した一般的な
ブリッジ回路である。

【００３９】本実施の形態による半導体歪みゲージは、
歪み計測の対象物に貼り付けることによって使用され
る。

【００４０】ここで、図２の（ａ）において図示したＸ
軸の方向に歪みが発生すると、拡散抵抗素子７ｂ，７ｄ
では歪の方向と主たる電流経路が平行であるのに対し
て、拡散抵抗素子７ａ，７ｃでは歪の方向と主たる電流
経路が直交することになる。

【００４１】＜１００＞の面方位の主面に形成されて、
電流経路の方向が＜１１０＞のＰ型の拡散抵抗素子は、
電流経路が歪みの方向と平行の場合に正のゲージ率を示
し、電流経路が歪みの方向と直交する場合には負のゲー
ジ率を示す。

【００４２】したがって、Ｘ軸方向の引っ張り歪みに対
しては拡散抵抗素子７ｂ，７ｄの抵抗値は増大し、拡散
抵抗素子７ａ，７ｃの抵抗値は逆に減少する。

【００４３】このため、配線４ｂの電位は歪みによって
低下し、配線４ｄの電位は歪みによって上昇する、この
ように、本実施の形態による半導体歪みゲージは、各拡
散抵抗素子７ｂ，７ｄおよび７ａ，７ｃの歪みによる抵
抗値変化を相補的に利用することによって高い歪み測定
感度を得ることができる。

【００４４】また、各拡散抵抗素子７ａ，７ｂ，７ｃ，
７ｄは互いに近接して配置されていることにより、それ
らの各温度係数はほぼ等しいので、配線４ｂと配線４ｄ
の間の電位差の温度による変化は相殺され、周囲温度の
変化に対して安定した歪み計測が可能になる。

【００４５】次に、本実施の形態による半導体歪みゲー
ジの製造方法について、図４乃至図８を用いて説明す
る。

【００４６】まず、図４に示すように、主面の面方位が
＜１００＞のＰ型の低濃度シリコン基板１０１に接合深
さが８μｍのＮ型拡散層１０２を形成し、さらにその中
に接合深さが０．３μｍで矩形形状にＰ型拡散層１０３
を形成する。

【００４７】その後で、半導体基板１０１の両面にシリ
コン窒化膜１０４を形成し、裏面側のシリコン窒化膜１
０４の、表面側に歪みゲージが形成される領域をエッチ
ングによって選択的に除去する。

【００４８】次に、図５に示すように、下層ポリイミド
膜１０５を形成し、所定領域の下層ポリイミド膜１０５
とシリコン窒化膜１０４に、Ｐ型拡散層１０３に対する
コンタクト孔１０６を形成し、さらにＡｌ／Ａｕ積層薄
膜よりなる配線１０７を形成する。

【００４９】次に、図６に示すように、上層ポリイミド
膜１０８を形成し、配線１０７の、外部電極に該当する
領域に開口部１０９を形成することによって電極パッド
とする。

【００５０】次に、図７に示すように、表面側を保護し
た状態で、裏面側のシリコン窒化膜１０４の開口部で露
出したシリコン基板１０１を除去する。

【００５１】この際、Ｎ型拡散層１０２に対して正電圧
を印加しながら強アルカリ溶液でエッチングすることに
よって、Ｎ型拡散層１０２を選択的に残存させる。

【００５２】また、Ｎ型拡散層１０２以外の領域にあっ
ては、表面側のシリコン窒化膜１０４がエッチングスト
ッパとして機能する。

【００５３】ここで、電気化学エッチングで残存させる
半導体薄板の厚さは、エッチング時の印加電圧と不純物
分布によって正確にコントロールすることができるの
で、薄いポリイミド膜に被着した半導体薄板を制御性良
く形成することができる。

【００５４】次に、図８に示すように、裏面側から反応
性イオンエッチングなどの手法で表面側のシリコン窒化
膜１０４を除去する。

【００５５】この後で、レーザーアブレーションなどの
手法で所定形状に切り出すことによって半導体歪みゲー
ジを得ることができる。

【００５６】なお、本半導体歪みゲージの製造方法の説
明にあっては、簡単のため一つの歪みゲージについて図
示したが、実際の半導体歪みゲージの大きさは数ｍｍ程
度であるので、１枚の半導体基板から多数の歪みゲージ
を得ることができる。

【００５７】また、Ｐ型拡散層１０３は一つのみ図示し
たが、実際には図２に示したように、４つの拡散抵抗素
子７ａ，７ｂ，７ｃ，７ｄが形成され、これらの拡散抵
抗素子の各々に対して所定の配線１０４が形成されるこ
とはいうまでもない。

【００５８】このように本実施の形態による半導体歪み
ゲージにあっては、センサ部分が電気化学エッチンッグ
によって薄膜化され、さらにその中に歪みに対して相補
的な抵抗値変化を示すブリッジ回路が形成されているこ
とから、温度ドリフトが極めて小さく、非常に高い感度
が得られる。

【００５９】また、センサ部分の半導体薄板が薄く、し
かも、それ以外の部位がポリイミド薄膜で構成されてい
るので、機械強度が小さく、微小部品の微小歪みの計測
に対応可能であり、円筒状部材などの非平面の部位に対
しても容易に実装することが可能である。

【００６０】（第２の実施の形態）本発明の第２の実施
の形態について図９を用いて説明する。

【００６１】図９の（ａ）および図９の（ｂ）は、それ
ぞれ、本発明の第２の実施の形態による半導体歪みゲー
ジの構造を示す背面斜視図および上面斜視図である。

【００６２】すなわち、可撓性薄膜として可撓性を有す
るポリイミド膜２０１には、離散的に複数（図では３）
箇所に配置された半導体薄板２０２が被着されている。

【００６３】また、可撓性薄膜としてのポリイミド膜２
０１には、複数の電極としての複数の外部リード電極２
０３が形成されている。

【００６４】ここでは、図示しないが、第１の実施の形
態の場合と同様に半導体薄板２０２上に形成された複数
の電気素子２０２ａと複数の電極２０３とは、可撓性薄
膜としてのポリイミド膜２０１内に形成された配線によ
って接続されている。

【００６５】各々の半導体薄板２０２の構成は第１の実
施の形態における半導体薄板２と同様で、個々の半導体
薄板２０２に必要な配線が複数の電極としての複数の外
部リード電極２０３に接続されている。

【００６６】ただし、ブリッジ回路の電源ラインと接地
ライン（第１の実施の形態の配線４ａ，４ｃに対応）は
３つの半導体薄板２０２に対して共通化することは可能
である。

【００６７】本実施の形態による半導体歪みゲージの製
造方法については、図４乃至図８を用いて説明した第１
の実施の形態の製造方法を、そのレイアウトを変更する
だけで適用することが可能である。

【００６８】このように本実施の形態による半導体歪み
ゲージにおいては、複数のセンサ部が一体で形成されて
いるため、複数の部位の歪み計測を１つのセンサで行う
ことが可能であり、特に、各々のセンサ部は可撓性薄膜
としてのポリイミド膜２０１によって連結されているの
で曲面に対しても容易に実装できることから、肉薄の円
筒状部材の歪み分布計測などに好適である。

【００６９】そして、上述したような実施の形態で示し
た本明細書には、特許請求の範囲に示した請求項１乃至
３以外にも、以下に付記１乃至付記３として示すような
発明が含まれている。

【００７０】（付記１） 前記半導体基板の表面に、主
たる電流経路の方向が異なる複数の電気素子が形成され
ていることを特徴とする請求項１記載の半導体歪ゲー
ジ。

【００７１】（対応する実施の形態）第１の実施の形態
が該当する。

【００７２】（作用）図２の（ａ）に示したＸ軸の方向
に歪みが発生すると、複数の電気素子２ａとしての拡散
抵抗素子７ｂ，７ｄでは歪の方向と主たる電流経路が平
行であるのに対して、拡散抵抗素子７ａ，７ｃでは歪の
方向と主たる電流経路が直交する。

【００７３】（効果）＜１００＞の面方位の主面に形成
されて、電流経路の方向が＜１１０＞のＰ型の拡散抵抗
素子は、電流経路が歪みの方向と平行の場合に正のゲー
ジ率を示し、電流経路が歪みの方向と直交する場合には
負のゲージ率を示す。

【００７４】したがって、Ｘ軸方向の引っ張り歪みに対
しては、拡散抵抗素子７ｂ，７ｄの抵抗値は増大し、拡
散抵抗素子７ａ，７ｃの抵抗値は逆に滅少する。

【００７５】このため、配線４ｂの電位は歪みによって
低下し、配線４ｄの電位は歪みによって上昇する。

【００７６】このように、複数の電気素子２ａとしての
各拡散抵抗素子７ａ，７ｂ，７ｃ，７ｄの歪みによる抵
抗値変化を相補的に利用することによって高い歪み感度
を得ることができる。

【００７７】また、複数の電気素子２ａとしての拡散抵
抗素子７ａ，７ｂ，７ｃ，７ｄは、互いに近接して配置
され、温度係数はほぼ等しいので配線４ｂと配線４ｄの
間の電位差の温度による変化は相殺され、周囲温度の変
化に対して安定した歪み計測が可能になる。

【００７８】（付記２） 前記半導体基板の表面に、主
たる電流経路の方向が異なる複数の拡散抵抗素子が形成
されていることを特徴とする請求項２に記載の半導体歪
ゲージ。

【００７９】（対応する実施の形態）第１の実施の形態
が該当する。

【００８０】（作用）付記１と同様である。

【００８１】（効果）付記１と同様である。

【００８２】（付記３） 複数の電極が設けられた可撓
性薄膜と、複数の電気素子が形成された複数の半導体基
板とを有し、上記可撓性薄膜上に、上記複数の半導体基
板は相互に離れた位置に被着されており、上記複数の電
極と上記複数の電気素子は電気的に接続されていること
を特徴とする半導体歪ゲージ。

【００８３】（対応する実施の形態）第２の実施の形態
が該当する。

【００８４】（作用）可撓性薄膜として可撓性を有する
ポリイミド膜２０１に離散的に複数配置された半導体薄
板２０２が被着されており、可撓性薄膜としてのポリイ
ミド膜２０１には複数の電極としての外部リード電極２
０３が形成されている。

【００８５】（効果）複数のセンサ部が一体で形成され
ているため、複数の部位の歪み計測を１つのセンサで行
うことが可能であり、特に、各々のセンサ部は、可撓性
薄膜としてのポリイミド膜によって連結されているので
曲面に対しても容易に実装することができる。

【００８６】

【発明の効果】請求項１に記載の本発明によれば、可撓
性薄膜としての柔軟なポリイミド薄膜に複数の電気素子
としての複数の拡散抵抗素子を形成した半導体薄板が被
着された構成となっているので、高いピエゾ抵抗効果係
数による高感度を得ながら、センサ自体の機械強度が低
く、微小で低剛性の部材の歪み計測を行うことが可能と
なる。

【００８７】請求項２に記載の本発明によれば、可撓性
薄膜としての柔軟なポリイミド薄膜に複数の拡散抵抗素
子を形成した半導体薄板が被着された構成となっている
ので、高いピエゾ抵抗効果係数による高感度を得なが
ら、センサ自体の機械強度が低く、微小で低剛性の部材
の歪み計測を行うことが可能となる。

【００８８】請求項３に記載の本発明によれば、センサ
部分が電気化学エッチンッグによって薄膜化され、さら
にその中に歪みに対して相補的な抵抗値変化を示すブリ
ッジ回路が形成されていることから、温度ドリフトが極
めて小さく、非常に高い感度が得られる。

【００８９】ここで、電気化学エッチングで残存させる
半導体薄板の厚さは、エッチング時の印加電圧と不純物
分布によって正確にコントロールすることができるの
で、薄いポリイミド膜に被着した半導体薄板を制御性良
く形成することができる。

【００９０】また、センサ部分の半導体薄板が薄く、し
かも、それ以外の部位がポリイミド薄膜で構成されてい
るので、機械強度が小さく、微小部品の微小歪みの計測
に対応可能であり、円筒状部材などの非平面の部位に対
しても容易に実装することが可能である。

【００９１】従って、以上説明したように、本発明によ
れば、センサ自体の機械強度が低く、加えて出力の温度
ドリフトが小さいことから、微小部材の歪み計測に当た
って従来の金属箔歪みゲージの代わりに適用可能で、し
かも、微小な歪みに対しても大きな出力を得ることが可
能な半導体歪みゲージおよびその製造方法を提供するこ
とができる。

【図面の簡単な説明】

【図１】図１の（ａ）および図１の（ｂ）は、それぞ
れ、本発明の第１の実施の形態による半導体歪みゲージ
の構造を示す背面斜視図および上面斜視図である。

【図２】図２は、図１の半導体薄板２についてより詳細
に図示したもので、図２の（ａ）は半導体薄板２部の平
面図であり、図２の（ｂ）は図２の（ａ）のＡ−Ａ′断
面図である。

【図３】図３は、本発明の第１の実施の形態の半導体歪
みゲージによる計測回路を示す図である。

【図４】図４は、本発明の第１の実施の形態による半導
体歪みゲージの製造方法を説明するめの工程図である。

【図５】図５は、本発明の第１の実施の形態による半導
体歪みゲージの製造方法を説明するめの工程図である。

【図６】図６は、本発明の第１の実施の形態による半導
体歪みゲージの製造方法を説明するめの工程図である。

【図７】図７は、本発明の第１の実施の形態による半導
体歪みゲージの製造方法を説明するめの工程図である。

【図８】図８は、本発明の第１の実施の形態による半導
体歪みゲージの製造方法を説明するめの工程図である。

【図９】図９の（ａ）および図９の（ｂ）は、それぞ
れ、本発明の第２の実施の形態による半導体歪みゲージ
の構造を示す背面斜視図および上面斜視図である。

【符号の説明】

１…可撓性薄膜として可撓性を有するポリイミド膜、 ２…半導体薄板、 ２…複数の電極、 ３ａ，３ｂ，３ｃ，３ｄ…外部リード電極、 ４…複数の配線、 ２ａ…複数の電気素子、 ５…Ｎ型の半導体領域、 ６…シリコン窒化膜６、 ７ａ，７ｂ，７ｃ，７ｄ…Ｐ型の複数の拡散抵抗素子、 ８…コンタクト孔、 ９…高濃度Ｎ型拡散領域、 ８′…コンタクト孔、 Ｅ…定電圧、 Ｖ…電位、 １０…電位計、 １０１…Ｐ型の低濃度シリコン基板、 １０２…Ｎ型拡散層、 １０３…Ｐ型拡散層、 １０４…シリコン窒化膜、 １０５…下層ポリイミド膜、 １０６…コンタクト孔、 １０７…配線、 １０８…上層ポリイミド膜、 １０９…開口部、 ２０１…可撓性薄膜として可撓性を有するポリイミド
膜、 ２０２…半導体薄板、 ２０３…外部リード電極。

Claims (3)

【特許請求の範囲】
1. 【請求項１】 複数の電極が設けられた可撓性薄膜と、 複数の電気素子が形成された半導体基板とを有し、 上記可撓性薄膜は上記半導体基板に被着されており、 上記複数の電極と上記複数の電気素子とは電気的に接続
   されていることを特徴とする半導体歪ゲージ。
2. 【請求項２】 複数の電極が設けられた可撓性薄膜と、 拡散抵抗素子が形成され、離散的に配置された複数の半
   導体基板とを有し、 上記可撓性薄膜は上記半導体基板に被着されており、 上記複数の電極と上記複数の拡散抵抗素子とは電気的に
   接続されていることを特徴とする半導体歪ゲージ。
3. 【請求項３】 半導体歪ゲージの製造方法であり、 Ｐ型半導体基板上に複数の島状のＮ型拡散層を形成する
   工程と、 上記複数の島状の拡散層にＰ型拡散層を形成する工程
   と、 上記Ｐ型半導体基板の両面にシリコン窒化膜を形成する
   工程と、 上記Ｐ半型導体基板上に、複数の電極が設けられた可撓
   性薄膜を形成する工程と、 電気化学エッチングによって、前記Ｐ型半導体基板の前
   記複数の島状のＮ型拡散層以外を除去する工程と、 を有することを特徴とする半導体歪ゲージの製造方法。