JPH0786607A - 薄膜トランジスタ - Google Patents
薄膜トランジスタInfo
- Publication number
- JPH0786607A JPH0786607A JP5232726A JP23272693A JPH0786607A JP H0786607 A JPH0786607 A JP H0786607A JP 5232726 A JP5232726 A JP 5232726A JP 23272693 A JP23272693 A JP 23272693A JP H0786607 A JPH0786607 A JP H0786607A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film transistor
- tft
- channel region
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
Landscapes
- Thin Film Transistor (AREA)
- Photovoltaic Devices (AREA)
Abstract
(57)【要約】
【目的】 この発明の目的は、消費電力を低く抑え、リ
−ク電流を減少でき、ＯＮ／ＯＦＦ比を増大できる薄膜
トランジスタを提供することにある。 【構成】 Ｎチャンネル型ＴＦＴ１は、ドレイン電極
２、ゲ−ト電極４、ソ−ス電極６、半導体層８、及び光
起電装置１２を備えている。半導体層は、Ｎ型にド−プ
されたソ−ス領域３及びドレイン領域５と、両者の中間
に位置するチャンネル領域７とを有し、ソ−ス、ドレイ
ン電極間に電圧が付与される場合にチャンネル領域を微
小のリ−ク電流が流れるようになっている。この状態で
ゲ−ト電極に電圧を加えると、チャンネル領域内に電子
が誘引され、電極間にＯＮ電流が流れる。光起電装置
は、チャンネル領域に入射するバックライト１１を遮蔽
するとともに吸収したバックライトを電圧に変換し、チ
ャンネル領域に正孔を誘引し、リ−ク電流を減少する作
用を有する。
−ク電流を減少でき、ＯＮ／ＯＦＦ比を増大できる薄膜
トランジスタを提供することにある。 【構成】 Ｎチャンネル型ＴＦＴ１は、ドレイン電極
２、ゲ−ト電極４、ソ−ス電極６、半導体層８、及び光
起電装置１２を備えている。半導体層は、Ｎ型にド−プ
されたソ−ス領域３及びドレイン領域５と、両者の中間
に位置するチャンネル領域７とを有し、ソ−ス、ドレイ
ン電極間に電圧が付与される場合にチャンネル領域を微
小のリ−ク電流が流れるようになっている。この状態で
ゲ−ト電極に電圧を加えると、チャンネル領域内に電子
が誘引され、電極間にＯＮ電流が流れる。光起電装置
は、チャンネル領域に入射するバックライト１１を遮蔽
するとともに吸収したバックライトを電圧に変換し、チ
ャンネル領域に正孔を誘引し、リ−ク電流を減少する作
用を有する。
Description
【０００１】
【産業上の利用分野】この発明は、例えばアクティブマ
トリックス型液晶表示器のスイッチング素子として用い
られる薄膜トランジスタ（以下ＴＦＴと称する）に関す
る。
トリックス型液晶表示器のスイッチング素子として用い
られる薄膜トランジスタ（以下ＴＦＴと称する）に関す
る。
【０００２】
【従来の技術】液晶を用いた表示素子として、テレビ表
示やグラフィックディスプレイ等を指向した大容量、高
密度のアクティブマトリックス型液晶表示器の開発及び
実用化が盛んに行われている。このような表示器では、
クロスト−クのない高コントラスト表示が行えるよう
に、各画素の駆動及び制御を行う手段として半導体スイ
ッチが用いられている。半導体スイッチとしては、透過
型表示が可能であり大面積化も容易である等の理由か
ら、通常、透明絶縁基板上に形成されたＴＦＴが用いら
れている。
示やグラフィックディスプレイ等を指向した大容量、高
密度のアクティブマトリックス型液晶表示器の開発及び
実用化が盛んに行われている。このような表示器では、
クロスト−クのない高コントラスト表示が行えるよう
に、各画素の駆動及び制御を行う手段として半導体スイ
ッチが用いられている。半導体スイッチとしては、透過
型表示が可能であり大面積化も容易である等の理由か
ら、通常、透明絶縁基板上に形成されたＴＦＴが用いら
れている。
【０００３】ＴＦＴは、例えば、半導体層を挟んで下層
にソ−ス、ドレイン電極層、上層にゲ−ト層をそれぞれ
配置したスタガ−構造を有しており、アクティブマトリ
ックス型液晶表示器の各画素毎に設けられている。そし
て、各ＴＦＴにおいて、ドレイン電極は液晶表示器の信
号電極と一体に形成され、ゲ−ト電極は走査電極と一体
に形成され、ソ−ス電極は画素電極に接続されている。
にソ−ス、ドレイン電極層、上層にゲ−ト層をそれぞれ
配置したスタガ−構造を有しており、アクティブマトリ
ックス型液晶表示器の各画素毎に設けられている。そし
て、各ＴＦＴにおいて、ドレイン電極は液晶表示器の信
号電極と一体に形成され、ゲ−ト電極は走査電極と一体
に形成され、ソ−ス電極は画素電極に接続されている。
【０００４】このように構成された液晶表示器を駆動す
ると、一定の走査電圧Ｖｇが走査電極を介してＴＦＴの
ゲ−ト電極に一走査線毎に与えられると同時に、画像信
号としての電圧Ｖｄｓが信号電極を介して対応するＴＦ
Ｔのドレイン電極に与えられる。このようにソ−ス、ド
レイン電極間に電圧Ｖｄｓが与えられたＴＦＴのゲ−ト
電極にゲ−ト電圧Ｖｇを与えると、電圧Ｖｇに誘引され
た電荷が半導体層のソ−ス、ドレイン領域に挟まれたチ
ャンネル領域に発生し、チャンネル領域の電気抵抗が低
くなり、チャンネル領域に電流Ｉｄｓ（ＯＮ電流）が流
れ、該当する画素のスイッチがＯＮされる。尚、ＴＦＴ
には、チャンネル領域内に電子が誘引されるＮチャンネ
ル型ＴＦＴ、及び正孔が誘引されるＰチャンネル型ＴＦ
Ｔがある。
ると、一定の走査電圧Ｖｇが走査電極を介してＴＦＴの
ゲ−ト電極に一走査線毎に与えられると同時に、画像信
号としての電圧Ｖｄｓが信号電極を介して対応するＴＦ
Ｔのドレイン電極に与えられる。このようにソ−ス、ド
レイン電極間に電圧Ｖｄｓが与えられたＴＦＴのゲ−ト
電極にゲ−ト電圧Ｖｇを与えると、電圧Ｖｇに誘引され
た電荷が半導体層のソ−ス、ドレイン領域に挟まれたチ
ャンネル領域に発生し、チャンネル領域の電気抵抗が低
くなり、チャンネル領域に電流Ｉｄｓ（ＯＮ電流）が流
れ、該当する画素のスイッチがＯＮされる。尚、ＴＦＴ
には、チャンネル領域内に電子が誘引されるＮチャンネ
ル型ＴＦＴ、及び正孔が誘引されるＰチャンネル型ＴＦ
Ｔがある。
【０００５】一方、スイッチがＯＦＦ状態（Ｖｇ＝０）
にあるＴＦＴのソ−ス、ドレイン電極間には、半導体層
を流通する微量のＯＦＦ電流（リ−ク電流）が流れてい
る。ＴＦＴのチャンネル領域に流通するＯＮ電流とＯＦ
Ｆ電流とのＯＮ／ＯＦＦ比は、通常、１０6 以上である
ことが必要とされており、このＯＮ／ＯＦＦ比は、ＴＦ
Ｔの性能を評価する上で重要な要素となる。従って、Ｔ
ＦＴのＯＮ／ＯＦＦ比を増大して性能を改良するために
はリ−ク電流を低く抑えることが必要とされている。
にあるＴＦＴのソ−ス、ドレイン電極間には、半導体層
を流通する微量のＯＦＦ電流（リ−ク電流）が流れてい
る。ＴＦＴのチャンネル領域に流通するＯＮ電流とＯＦ
Ｆ電流とのＯＮ／ＯＦＦ比は、通常、１０6 以上である
ことが必要とされており、このＯＮ／ＯＦＦ比は、ＴＦ
Ｔの性能を評価する上で重要な要素となる。従って、Ｔ
ＦＴのＯＮ／ＯＦＦ比を増大して性能を改良するために
はリ−ク電流を低く抑えることが必要とされている。
【０００６】図５は、Ｎチャンネル型ＴＦＴのソ−ス、
ドレイン電極間に一定の電圧Ｖｄｓ（１５Ｖ）を与え、
ゲ−ト電極にゲ−ト電圧Ｖｇを与える場合の半導体層の
ソ−ス、ドレイン領域間（チャンネル領域）に流れる電
流Ｉｄｓを示している。尚、半導体層のソ−ス、ドレイ
ン領域は、Ｎチャンネル型に適合するようにＮ型にド−
プされているものとする。
ドレイン電極間に一定の電圧Ｖｄｓ（１５Ｖ）を与え、
ゲ−ト電極にゲ−ト電圧Ｖｇを与える場合の半導体層の
ソ−ス、ドレイン領域間（チャンネル領域）に流れる電
流Ｉｄｓを示している。尚、半導体層のソ−ス、ドレイ
ン領域は、Ｎチャンネル型に適合するようにＮ型にド−
プされているものとする。
【０００７】Ｎチャンネル型ＴＦＴのゲ−ト電極に微小
な正の電圧Ｖｇを与えると、チャンネル領域内に電子が
誘引され、チャンネル領域内を流れる電流Ｉｄｓ（ＯＮ
電流）が大幅に増大する。例えば、２０Ｖの電圧をゲ−
ト電極に与えると、約１０-5Ａ程度のＯＮ電流が流れ
る。一方、ゲ−ト電圧Ｖｇ＝０とした場合のリ−ク電流
は、約１０-10 Ａ程度である。この場合のＴＦＴのＯＮ
／ＯＦＦ比は、約１０5程度であり、必要とされる値
（１０6 ）に達していない。
な正の電圧Ｖｇを与えると、チャンネル領域内に電子が
誘引され、チャンネル領域内を流れる電流Ｉｄｓ（ＯＮ
電流）が大幅に増大する。例えば、２０Ｖの電圧をゲ−
ト電極に与えると、約１０-5Ａ程度のＯＮ電流が流れ
る。一方、ゲ−ト電圧Ｖｇ＝０とした場合のリ−ク電流
は、約１０-10 Ａ程度である。この場合のＴＦＴのＯＮ
／ＯＦＦ比は、約１０5程度であり、必要とされる値
（１０6 ）に達していない。
【０００８】一般に、良好なＯＮ／ＯＦＦ比を有するＴ
ＦＴを得るために、ＴＦＴのＯＦＦ状態においてゲ−ト
電極に逆電圧（この場合、負の電圧）を与えてリ−ク電
流を低く抑えている。即ち、Ｎチャンネル型ＴＦＴのゲ
−ト電極に負の電圧を与えると、チャンネル領域に正孔
が誘引されるが、正孔の流れはＮ型にド−プされたソ−
ス、ドレイン領域においてブロックされ、結果的にリ−
ク電流を減少できる。従って、従来のＮチャンネル型Ｔ
ＦＴのゲ−ト電極には、−５Ｖ程度の電圧が与えられて
おり、リ−ク電流が１０-12 程度に抑えられ、ＴＦＴの
ＯＮ／ＯＦＦ比を１０6 程度にまで引上げている。
ＦＴを得るために、ＴＦＴのＯＦＦ状態においてゲ−ト
電極に逆電圧（この場合、負の電圧）を与えてリ−ク電
流を低く抑えている。即ち、Ｎチャンネル型ＴＦＴのゲ
−ト電極に負の電圧を与えると、チャンネル領域に正孔
が誘引されるが、正孔の流れはＮ型にド−プされたソ−
ス、ドレイン領域においてブロックされ、結果的にリ−
ク電流を減少できる。従って、従来のＮチャンネル型Ｔ
ＦＴのゲ−ト電極には、−５Ｖ程度の電圧が与えられて
おり、リ−ク電流が１０-12 程度に抑えられ、ＴＦＴの
ＯＮ／ＯＦＦ比を１０6 程度にまで引上げている。
【０００９】また、液晶表示器に実装されるＴＦＴは、
表示器のバックライトの影響によりリ−ク電流が増大さ
れる場合がある。つまり、ＴＦＴのチャンネル領域にバ
ックライトからの光が吸収されると、チャンネル領域内
に電荷が発生してチャンネル領域の電気抵抗を下げる場
合がある。このように電気抵抗が低くなる場合には、電
荷が流通しやすくなり、結果的にリ−ク電流が増大され
る。そのため、チャンネル領域に吸収される光を遮るた
めの光遮蔽層が設けられている。
表示器のバックライトの影響によりリ−ク電流が増大さ
れる場合がある。つまり、ＴＦＴのチャンネル領域にバ
ックライトからの光が吸収されると、チャンネル領域内
に電荷が発生してチャンネル領域の電気抵抗を下げる場
合がある。このように電気抵抗が低くなる場合には、電
荷が流通しやすくなり、結果的にリ−ク電流が増大され
る。そのため、チャンネル領域に吸収される光を遮るた
めの光遮蔽層が設けられている。
【００１０】
【発明が解決しようとする課題】従来のＴＦＴにおいて
は、ＯＦＦ状態においてゲ−ト電極に逆電圧をかけてリ
−ク電流を抑えている。従って、ＴＦＴがＯＦＦ状態に
あるにも拘らず、リ−ク電流を低く抑えるための余分な
電圧を付与する必要があり、消費電力が増大するという
問題がある。
は、ＯＦＦ状態においてゲ−ト電極に逆電圧をかけてリ
−ク電流を抑えている。従って、ＴＦＴがＯＦＦ状態に
あるにも拘らず、リ−ク電流を低く抑えるための余分な
電圧を付与する必要があり、消費電力が増大するという
問題がある。
【００１１】この発明は、以上の点に鑑みなされたもの
で、その目的は、少ない消費電力でリ−ク電流を減少で
き、ＯＮ／ＯＦＦ比を増大することができる薄膜トラン
ジスタを提供することにある。
で、その目的は、少ない消費電力でリ−ク電流を減少で
き、ＯＮ／ＯＦＦ比を増大することができる薄膜トラン
ジスタを提供することにある。
【００１２】
【課題を解決するための手段】この発明によれば、ソ−
ス電極、ドレイン電極、半導体層、絶縁層、及びゲ−ト
電極を備えた薄膜トランジスタにおいて、上記半導体層
のチャンネル領域に入射する光を遮断するとともに、上
記チャンネル領域に電界を付与する光起電装置を備えて
いることを特徴とする薄膜トランジスタが提供される。
ス電極、ドレイン電極、半導体層、絶縁層、及びゲ−ト
電極を備えた薄膜トランジスタにおいて、上記半導体層
のチャンネル領域に入射する光を遮断するとともに、上
記チャンネル領域に電界を付与する光起電装置を備えて
いることを特徴とする薄膜トランジスタが提供される。
【００１３】
【作用】この発明の薄膜トランジスタ（ＴＦＴ）によれ
ば、液晶表示器のバックライトがＴＦＴの半導体層のチ
ャンネル領域に入射する光路位置に光起電装置を備えて
いる。光起電装置は、チャンネル領域に入射する光を遮
蔽することによりチャンネル領域内に電荷が発生するの
を抑え、ＯＦＦ状態におけるリ−ク電流を低く抑える。
また、光起電装置に吸収される光は、ここで電圧に変換
され、チャンネル領域に電界を付与する。付与する電界
の方向を適当に選択することにより、チャンネル領域内
に電子或いは正孔のいずれかを誘引し、リ−ク電流を抑
える。そして、良好なＯＮ／ＯＦＦ比を有するＴＦＴが
提供される。
ば、液晶表示器のバックライトがＴＦＴの半導体層のチ
ャンネル領域に入射する光路位置に光起電装置を備えて
いる。光起電装置は、チャンネル領域に入射する光を遮
蔽することによりチャンネル領域内に電荷が発生するの
を抑え、ＯＦＦ状態におけるリ−ク電流を低く抑える。
また、光起電装置に吸収される光は、ここで電圧に変換
され、チャンネル領域に電界を付与する。付与する電界
の方向を適当に選択することにより、チャンネル領域内
に電子或いは正孔のいずれかを誘引し、リ−ク電流を抑
える。そして、良好なＯＮ／ＯＦＦ比を有するＴＦＴが
提供される。
【００１４】
【実施例】以下、図面を参照しながらこの発明の実施例
について詳細に説明する。図１及び図２に示すように、
この発明の薄膜トランジスタ１（以下、ＴＦＴと称す
る）は、例えば、アクティブマトリックス型液晶表示器
２０の各画素３０毎に装着され、画素３０のスイッチン
グ素子として用いられている。
について詳細に説明する。図１及び図２に示すように、
この発明の薄膜トランジスタ１（以下、ＴＦＴと称す
る）は、例えば、アクティブマトリックス型液晶表示器
２０の各画素３０毎に装着され、画素３０のスイッチン
グ素子として用いられている。
【００１５】液晶表示器２０は、多数の画素３０がマト
リックス状に整列された表示画面を有している。各画素
３０は、画素電極２２と、画素電極２２に沿って互いに
平行に延びる多数の信号電極２４と、信号電極２４と直
交する方向に沿って互いに平行に延びる多数の走査電極
２６と、を有している。各画素電極２２は、例えば、ス
タガ−型のＴＦＴ１を介して信号電極２４及び走査電極
２６に接続されている。また、液晶表示器２０は、図示
しないバックライトを備えている。
リックス状に整列された表示画面を有している。各画素
３０は、画素電極２２と、画素電極２２に沿って互いに
平行に延びる多数の信号電極２４と、信号電極２４と直
交する方向に沿って互いに平行に延びる多数の走査電極
２６と、を有している。各画素電極２２は、例えば、ス
タガ−型のＴＦＴ１を介して信号電極２４及び走査電極
２６に接続されている。また、液晶表示器２０は、図示
しないバックライトを備えている。
【００１６】各ＴＦＴ１は、信号電極２４と一体に形成
されたドレイン電極２と、走査電極２６と一体に形成さ
れたゲ−ト電極４と、画素電極２２に接続されたソ−ス
電極６と、を有しており、信号電極２４は、ＴＦＴ１の
ドレイン電極２に画像信号を与えるためのデ−タ線とし
て作用し、走査電極２６は、ＴＦＴ１のゲ−ト電極４に
走査信号を与えるためのアドレス線として作用する。
されたドレイン電極２と、走査電極２６と一体に形成さ
れたゲ−ト電極４と、画素電極２２に接続されたソ−ス
電極６と、を有しており、信号電極２４は、ＴＦＴ１の
ドレイン電極２に画像信号を与えるためのデ−タ線とし
て作用し、走査電極２６は、ＴＦＴ１のゲ−ト電極４に
走査信号を与えるためのアドレス線として作用する。
【００１７】以下、ＴＦＴ１の構成について詳細に説明
する。ＴＦＴ１は、透明なガラス或いは石英から成る基
体１０の上面に形成され、基体１０の上面に設けられた
光起電装置４と、光起電装置４を覆うように基体１０の
上面に設けられた透明な絶縁層１４と、絶縁層１４の上
面に互いに離間して設けられたソ−ス電極層６及びドレ
イン電極層２と、ソ−ス電極６及びドレイン電極２に接
するとともに絶縁層１４の上面に設けられた半導体層８
と、半導体層８の上面に設けられたゲ−ト絶縁層１６
と、ゲ−ト絶縁層１６の上面に設けられたゲ−ト電極４
と、を備えている。
する。ＴＦＴ１は、透明なガラス或いは石英から成る基
体１０の上面に形成され、基体１０の上面に設けられた
光起電装置４と、光起電装置４を覆うように基体１０の
上面に設けられた透明な絶縁層１４と、絶縁層１４の上
面に互いに離間して設けられたソ−ス電極層６及びドレ
イン電極層２と、ソ−ス電極６及びドレイン電極２に接
するとともに絶縁層１４の上面に設けられた半導体層８
と、半導体層８の上面に設けられたゲ−ト絶縁層１６
と、ゲ−ト絶縁層１６の上面に設けられたゲ−ト電極４
と、を備えている。
【００１８】半導体層８は、ソ−ス電極６の上方に位置
するソ−ス領域３、ドレイン電極２の上方に位置するド
レイン領域５、及びソ−ス電極６とドレイン電極２との
間に位置するチャンネル領域７から成る３つの領域に分
割されている。ソ−ス領域３及びドレイン領域５は、そ
れ自体の固有抵抗を減少するために、また、接触する電
極との間に良好なオ−ミック接合を実現するためにド−
プされる。例えば、これらの領域３、５がＮ型にド−プ
されるとＮチャンネル型ＴＦＴが形成され、Ｐ型にド−
プされるとＰチャンネル型ＴＦＴが形成される。
するソ−ス領域３、ドレイン電極２の上方に位置するド
レイン領域５、及びソ−ス電極６とドレイン電極２との
間に位置するチャンネル領域７から成る３つの領域に分
割されている。ソ−ス領域３及びドレイン領域５は、そ
れ自体の固有抵抗を減少するために、また、接触する電
極との間に良好なオ−ミック接合を実現するためにド−
プされる。例えば、これらの領域３、５がＮ型にド−プ
されるとＮチャンネル型ＴＦＴが形成され、Ｐ型にド−
プされるとＰチャンネル型ＴＦＴが形成される。
【００１９】光起電装置４は、液晶表示器２０の図示し
ないバックライトから基体１０の下面を介してＴＦＴ１
に入射する光１１がチャンネル領域７内に入射するのを
防止するための光遮蔽層として作用するとともに、吸収
した光を電圧に変換する作用を有する。
ないバックライトから基体１０の下面を介してＴＦＴ１
に入射する光１１がチャンネル領域７内に入射するのを
防止するための光遮蔽層として作用するとともに、吸収
した光を電圧に変換する作用を有する。
【００２０】次に、各画素３０毎にＮチャンネル型ＴＦ
Ｔ１を装着した液晶表示器２０の動作を説明する。ま
ず、液晶表示器２０に画像信号が入力されると、画像信
号は、信号電極２４を介して１走査線内の各ＴＦＴ１の
ドレイン電極２に与えられる。画像信号は、ドレイン電
極２に電圧を付与するＯＮ信号と、電圧を付与しないＯ
ＦＦ信号と、に２値化されており、ＯＮ信号が与えられ
たＴＦＴ１は、ソ−ス、ドレイン電極間に電圧Ｖｄｓが
付与され、ＯＦＦ信号が与えられたＴＦＴ１は、電圧Ｖ
ｄｓが付与されない。それと同時に、この１走査線内の
全てのＴＦＴ１のゲ−ト電極４には、走査電極２６を介
して走査信号が付与され一定のゲ−ト電圧Ｖｇが与えら
れる。そして、電圧Ｖｄｓが与えられたＴＦＴ１は、ゲ
−ト電圧Ｖｇが与えられることによりＯＮ状態にされ、
該当する画素３０が表示される。同様に、上記の動作を
表示画面内の全ての走査線いついて行い、１画面が形成
される。
Ｔ１を装着した液晶表示器２０の動作を説明する。ま
ず、液晶表示器２０に画像信号が入力されると、画像信
号は、信号電極２４を介して１走査線内の各ＴＦＴ１の
ドレイン電極２に与えられる。画像信号は、ドレイン電
極２に電圧を付与するＯＮ信号と、電圧を付与しないＯ
ＦＦ信号と、に２値化されており、ＯＮ信号が与えられ
たＴＦＴ１は、ソ−ス、ドレイン電極間に電圧Ｖｄｓが
付与され、ＯＦＦ信号が与えられたＴＦＴ１は、電圧Ｖ
ｄｓが付与されない。それと同時に、この１走査線内の
全てのＴＦＴ１のゲ−ト電極４には、走査電極２６を介
して走査信号が付与され一定のゲ−ト電圧Ｖｇが与えら
れる。そして、電圧Ｖｄｓが与えられたＴＦＴ１は、ゲ
−ト電圧Ｖｇが与えられることによりＯＮ状態にされ、
該当する画素３０が表示される。同様に、上記の動作を
表示画面内の全ての走査線いついて行い、１画面が形成
される。
【００２１】ドレイン電極２に表示命令としてのＯＮ信
号が与えられたＴＦＴ１は、ソ−ス電極６とドレイン電
極２との間に電圧Ｖｄｓを生じ、待機状態（ＯＦＦ状
態）にされる。半導体層８のソ−ス領域３及びドレイン
領域５はＮ型にド−プされており、電流を良好に通過す
るが、チャンネル領域７はド−プされていないため、抵
抗率が高く電流を通過しにくい。そのため、ＯＦＦ状態
のＴＦＴ１は、半導体層８を介して各電極２、６間にＯ
ＦＦ電流としての微小のリ−ク電流を流している。
号が与えられたＴＦＴ１は、ソ−ス電極６とドレイン電
極２との間に電圧Ｖｄｓを生じ、待機状態（ＯＦＦ状
態）にされる。半導体層８のソ−ス領域３及びドレイン
領域５はＮ型にド−プされており、電流を良好に通過す
るが、チャンネル領域７はド−プされていないため、抵
抗率が高く電流を通過しにくい。そのため、ＯＦＦ状態
のＴＦＴ１は、半導体層８を介して各電極２、６間にＯ
ＦＦ電流としての微小のリ−ク電流を流している。
【００２２】ＯＦＦ状態のＮチャンネル型ＴＦＴ１のゲ
−ト電極４に走査信号が与えられて所定の正のゲ−ト電
圧Ｖｇが与えられると、チャンネル領域７内に電子が誘
引され、チャンネル領域７の抵抗率が低下される。その
結果、チャンネル領域７内に電子が良好に通過され、ソ
−ス電極６とドレイン電極２との間にＯＮ電流Ｉｄｓが
流れる。各電極２、６間にＯＮ電流が流れると、ＴＦＴ
１がＯＮ状態にされ、ソ−ス電極６を介して該当する画
素３０の画素電極２２と図示しない対向電極との間に電
圧を生じる。それにより、図示しない液晶の配向が変え
られて表示状態にされる。
−ト電極４に走査信号が与えられて所定の正のゲ−ト電
圧Ｖｇが与えられると、チャンネル領域７内に電子が誘
引され、チャンネル領域７の抵抗率が低下される。その
結果、チャンネル領域７内に電子が良好に通過され、ソ
−ス電極６とドレイン電極２との間にＯＮ電流Ｉｄｓが
流れる。各電極２、６間にＯＮ電流が流れると、ＴＦＴ
１がＯＮ状態にされ、ソ−ス電極６を介して該当する画
素３０の画素電極２２と図示しない対向電極との間に電
圧を生じる。それにより、図示しない液晶の配向が変え
られて表示状態にされる。
【００２３】高性能のＴＦＴ１を得るためには、上記Ｏ
Ｎ電流とＯＦＦ電流（リ−ク電流）とのＯＮ／ＯＦＦ比
を高くすることが望ましい。そのため、本発明のＴＦＴ
１は、従来、光遮蔽層が設けられていた位置に光起電装
置１２を設けることにより、リ−ク電流を低く抑えてＴ
ＦＴ１のＯＮ／ＯＦＦ比を増大する。
Ｎ電流とＯＦＦ電流（リ−ク電流）とのＯＮ／ＯＦＦ比
を高くすることが望ましい。そのため、本発明のＴＦＴ
１は、従来、光遮蔽層が設けられていた位置に光起電装
置１２を設けることにより、リ−ク電流を低く抑えてＴ
ＦＴ１のＯＮ／ＯＦＦ比を増大する。
【００２４】図３は、光起電装置１２の第１の実施例と
しての非結晶シリコンショットキ−障壁太陽電池４０
（以下、ショットキ−太陽電池と称する）を示してい
る。ショットキ−太陽電池４０は、金属領域４２と光吸
収領域４４とから成る２層構造を有している。金属領域
４２は、その下面４２ａから入射する光の最大光が光吸
収領域４４まで到達できるように約１００オングストロ
−ム程度の薄膜状に形成され半透明にされている。光吸
収領域４４は、金属領域の上面４２ｂに接触する下面４
４ａを有し、非結晶シリコン或いは結晶シリコンなどの
半導体材料から形成されている。
しての非結晶シリコンショットキ−障壁太陽電池４０
（以下、ショットキ−太陽電池と称する）を示してい
る。ショットキ−太陽電池４０は、金属領域４２と光吸
収領域４４とから成る２層構造を有している。金属領域
４２は、その下面４２ａから入射する光の最大光が光吸
収領域４４まで到達できるように約１００オングストロ
−ム程度の薄膜状に形成され半透明にされている。光吸
収領域４４は、金属領域の上面４２ｂに接触する下面４
４ａを有し、非結晶シリコン或いは結晶シリコンなどの
半導体材料から形成されている。
【００２５】半導体の製造分野において、金属材料を半
導体材料に接触させることによりショットキ−障壁が形
成できることは公知であり、本実施例のショットキ−太
陽電池においては、金属領域４２と光吸収領域４４との
境界面４２ｂ（４４ａ）にショットキ−障壁が形成され
ている。ショットキ−障壁は、高仕事関数を有する金属
をＮ型半導体材料に接触させることにより形成でき、或
いは低仕事関数を有する金属をＰ型半導体材料に接触さ
せることにより形成できる。尚、ショットキ−障壁を形
成することにより、境界面４２ｂ（４４ａ）から光吸収
領域４４の上面４４ｂに向う光吸収領域４４内に空間電
荷領域を生じる。
導体材料に接触させることによりショットキ−障壁が形
成できることは公知であり、本実施例のショットキ−太
陽電池においては、金属領域４２と光吸収領域４４との
境界面４２ｂ（４４ａ）にショットキ−障壁が形成され
ている。ショットキ−障壁は、高仕事関数を有する金属
をＮ型半導体材料に接触させることにより形成でき、或
いは低仕事関数を有する金属をＰ型半導体材料に接触さ
せることにより形成できる。尚、ショットキ−障壁を形
成することにより、境界面４２ｂ（４４ａ）から光吸収
領域４４の上面４４ｂに向う光吸収領域４４内に空間電
荷領域を生じる。
【００２６】ショットキ−太陽電池４０の金属領域４２
の下面４２ａから光が入射されてショットキ−障壁に光
が当たると、光吸収領域４４内で電荷担体が発生し、こ
の電荷担体は、通常、空間電荷領域内の電界によって金
属領域の下面４２ａ或いは光吸収領域の上面４４ｂから
取除かれる。しかし、本発明のＴＦＴ１に含まれるショ
ットキ−太陽電池４０のように、電気的絶縁材料として
の基体１０及び絶縁層１４によって周りを包囲されてい
る場合には、ショットキ−障壁近傍に発生した電荷担体
は光吸収領域４４内に蓄積される。
の下面４２ａから光が入射されてショットキ−障壁に光
が当たると、光吸収領域４４内で電荷担体が発生し、こ
の電荷担体は、通常、空間電荷領域内の電界によって金
属領域の下面４２ａ或いは光吸収領域の上面４４ｂから
取除かれる。しかし、本発明のＴＦＴ１に含まれるショ
ットキ−太陽電池４０のように、電気的絶縁材料として
の基体１０及び絶縁層１４によって周りを包囲されてい
る場合には、ショットキ−障壁近傍に発生した電荷担体
は光吸収領域４４内に蓄積される。
【００２７】例えば、本実施例のように、光吸収領域４
４をＮ型半導体材料によって形成し、金属領域４２をプ
ラチナやパラジウムなどの高仕事関数を有する金属によ
って形成したショットキ−太陽電池４０のショットキ−
障壁に光を当てると、光吸収領域４４内に電子が発生す
る。発生した電子は、光吸収領域４４内に蓄積され、電
界を生じる。そして、この電界によって半導体層８のチ
ャンネル領域７内に正孔が誘引され、チャンネル領域７
内において、電子が通過しにくくなる。従って、ＴＦＴ
１がＯＦＦ状態にある場合のチャンネル領域７の電流抵
抗が大きくなり、リ−ク電流が減少されることになる。
４をＮ型半導体材料によって形成し、金属領域４２をプ
ラチナやパラジウムなどの高仕事関数を有する金属によ
って形成したショットキ−太陽電池４０のショットキ−
障壁に光を当てると、光吸収領域４４内に電子が発生す
る。発生した電子は、光吸収領域４４内に蓄積され、電
界を生じる。そして、この電界によって半導体層８のチ
ャンネル領域７内に正孔が誘引され、チャンネル領域７
内において、電子が通過しにくくなる。従って、ＴＦＴ
１がＯＦＦ状態にある場合のチャンネル領域７の電流抵
抗が大きくなり、リ−ク電流が減少されることになる。
【００２８】図４は、光起電装置１２の第２の実施例と
してのＰＩＮ太陽電池５０を示している。ＰＩＮ太陽電
池５０は、光が入射される下面５２ａを有するとともに
Ｐ型にド−プされたＰ型半導体層５２と、Ｐ型半導体層
５２の上面５２ｂに接触する下面５４ａを有する中間層
５４と、中間層５４の上面５４ｂに接触する下面５６ａ
を有するとともにＮ型にド−プされたＮ型半導体層５６
と、から成る３層構造を有している。
してのＰＩＮ太陽電池５０を示している。ＰＩＮ太陽電
池５０は、光が入射される下面５２ａを有するとともに
Ｐ型にド−プされたＰ型半導体層５２と、Ｐ型半導体層
５２の上面５２ｂに接触する下面５４ａを有する中間層
５４と、中間層５４の上面５４ｂに接触する下面５６ａ
を有するとともにＮ型にド−プされたＮ型半導体層５６
と、から成る３層構造を有している。
【００２９】各層５２、５４、５６、のフェルミ準位の
均一化の結果、Ｎ型半導体層５６内に陽性の空間電荷担
体が生じ、Ｐ型半導体層５２内に陰性の空間電荷担体が
生じ、これらの層５２、５４、及び５４、５６の間に接
合面に固有の電位が生じることは、ＰＩＮ太陽電池の製
造分野において公知である。また、中間層５４に発生す
る空間電荷領域は、中間層５４の層厚全体に亘って存在
すると考えられる。従って、光を吸収することによって
中間層５４に発生する電荷担体は、電荷担体の極性の如
何に拘らず空間電荷領域の電界によって収束される。
均一化の結果、Ｎ型半導体層５６内に陽性の空間電荷担
体が生じ、Ｐ型半導体層５２内に陰性の空間電荷担体が
生じ、これらの層５２、５４、及び５４、５６の間に接
合面に固有の電位が生じることは、ＰＩＮ太陽電池の製
造分野において公知である。また、中間層５４に発生す
る空間電荷領域は、中間層５４の層厚全体に亘って存在
すると考えられる。従って、光を吸収することによって
中間層５４に発生する電荷担体は、電荷担体の極性の如
何に拘らず空間電荷領域の電界によって収束される。
【００３０】例えば、Ｐ型半導体層５２の下面５２ａ方
向から光が入射するようにＰＩＮ太陽電池５０をＴＦＴ
１内に配置する場合、ＰＩＮ太陽電池５０に光が入射さ
れると、中間層５４内に電子が蓄積されて半導体層８の
チャンネル領域７内に正孔が誘引され、ＴＦＴ１のリ−
ク電流が減少される。
向から光が入射するようにＰＩＮ太陽電池５０をＴＦＴ
１内に配置する場合、ＰＩＮ太陽電池５０に光が入射さ
れると、中間層５４内に電子が蓄積されて半導体層８の
チャンネル領域７内に正孔が誘引され、ＴＦＴ１のリ−
ク電流が減少される。
【００３１】以上のように、従来のＴＦＴに含まれる光
遮蔽層の位置に光起電装置１２を設けることにより、液
晶表示器２０のバックライトからＴＦＴ１の半導体層８
のチャンネル領域７を保護するとともに、バックライト
を吸収してチャンネル領域７に対して所望の電界を付与
してチャンネル領域６内に所望の電荷担体を誘引でき、
ＴＦＴがＯＦＦ状態にある場合のリ−ク電流を減少でき
る。それにより、従来のように、リ−ク電流を低く抑え
るためにＴＦＴのゲ−ト電極に逆電圧を付与する場合と
同様の効果が得られる。従って、低い消費電力でリ−ク
電流を低く抑えることができ、ＯＮ／ＯＦＦ比を増大す
ることができる。
遮蔽層の位置に光起電装置１２を設けることにより、液
晶表示器２０のバックライトからＴＦＴ１の半導体層８
のチャンネル領域７を保護するとともに、バックライト
を吸収してチャンネル領域７に対して所望の電界を付与
してチャンネル領域６内に所望の電荷担体を誘引でき、
ＴＦＴがＯＦＦ状態にある場合のリ−ク電流を減少でき
る。それにより、従来のように、リ−ク電流を低く抑え
るためにＴＦＴのゲ−ト電極に逆電圧を付与する場合と
同様の効果が得られる。従って、低い消費電力でリ−ク
電流を低く抑えることができ、ＯＮ／ＯＦＦ比を増大す
ることができる。
【００３２】尚、本発明は上記実施例に限定されること
なく発明の要旨を変更しない範囲において種々変更可能
である。例えば、光起電装置１２の他の実施例として、
ＰＮ接合太陽電池やヘテロ接合太陽電池を用いても良
く、ＴＦＴの構造は、本実施例のスタガ−構造に加えて
逆スタガ−構造、共面構造、或いは逆共面構造であって
も良い。
なく発明の要旨を変更しない範囲において種々変更可能
である。例えば、光起電装置１２の他の実施例として、
ＰＮ接合太陽電池やヘテロ接合太陽電池を用いても良
く、ＴＦＴの構造は、本実施例のスタガ−構造に加えて
逆スタガ−構造、共面構造、或いは逆共面構造であって
も良い。
【００３３】
【発明の効果】以上説明したように、この発明の薄膜ト
ランジスタによれば、チャンネル領域に入射するバック
ライトを遮蔽する光遮蔽層の位置に光起電装置を備えて
いる。従って、チャンネル領域をバックライトから保護
するとともに、吸収した光を電圧に変換してチャンネル
領域に所望の電界を付与でき、チャンネル領域の電流抵
抗を減少してリ−ク電流を低く抑えることが可能にな
る。そして、ＴＦＴのＯＮ電流とＯＦＦ電流とのＯＮ／
ＯＦＦ比を増大でき、高い性能を有するＴＦＴを提供で
きる。
ランジスタによれば、チャンネル領域に入射するバック
ライトを遮蔽する光遮蔽層の位置に光起電装置を備えて
いる。従って、チャンネル領域をバックライトから保護
するとともに、吸収した光を電圧に変換してチャンネル
領域に所望の電界を付与でき、チャンネル領域の電流抵
抗を減少してリ−ク電流を低く抑えることが可能にな
る。そして、ＴＦＴのＯＮ電流とＯＦＦ電流とのＯＮ／
ＯＦＦ比を増大でき、高い性能を有するＴＦＴを提供で
きる。
【図１】図１は、この発明の実施例における薄膜トラン
ジスタを示す断面図。
ジスタを示す断面図。
【図２】図２は、図１のＴＦＴを装着した液晶表示器を
示す部分平面図。
示す部分平面図。
【図３】図３は、図１のＴＦＴに含まれるショットキ−
障壁太陽電池を示す断面図。
障壁太陽電池を示す断面図。
【図４】図４は、図１のＴＦＴに含まれるＰＩＮ太陽電
池を示す断面図。
池を示す断面図。
【図５】図５は、従来のＮチャンネル型ＴＦＴのゲ−ト
電極にゲ−ト電圧Ｖｇを与えた場合の、ソ−ス、ドレイ
ン電極間に流れる電流Ｉｄｓを示す図。
電極にゲ−ト電圧Ｖｇを与えた場合の、ソ−ス、ドレイ
ン電極間に流れる電流Ｉｄｓを示す図。
１…薄膜トランジスタ、２…ドレイン電極、３…ソ−ス
領域、４…ゲ−ト電極、５…ドレイン領域、６…ソ−ス
電極、７…チャンネル領域、８…半導体層、１０…基
体、１１…バックライト光、１２…光起電装置。
領域、４…ゲ−ト電極、５…ドレイン領域、６…ソ−ス
電極、７…チャンネル領域、８…半導体層、１０…基
体、１１…バックライト光、１２…光起電装置。
Claims (8)
- 【請求項１】 ソ−ス電極、ドレイン電極、半導体層、
絶縁層、及びゲ−ト電極を備えた薄膜トランジスタにお
いて、 上記半導体層のチャンネル領域に入射する光を遮断する
とともに、上記チャンネル領域に電界を付与する光起電
装置を備えていることを特徴とする薄膜トランジスタ。 - 【請求項２】 上記半導体層は、非結晶シリコン或いは
結晶シリコンから形成されていることを特徴とする請求
項１に記載された薄膜トランジスタ。 - 【請求項３】 スタガ−構造、逆スタガ−構造、共面構
造、または逆共面構造のいずれか１つを有していること
を特徴とする請求項１に記載された薄膜トランジスタ。 - 【請求項４】 Ｎチャンネル型或いはＰチャンネル型に
形成されていることを特徴とする請求項１に記載された
薄膜トランジスタ。 - 【請求項５】 上記光起電装置は、ショットキ−障壁太
陽電池であることを特徴とする請求項１に記載された薄
膜トランジスタ。 - 【請求項６】 上記光起電装置は、ＰＩＮ太陽電池であ
ることを特徴とする請求項１に記載された薄膜トランジ
スタ。 - 【請求項７】 上記光起電装置は、ＰＮ接合太陽電池で
あることを特徴とする請求項１に記載された薄膜トラン
ジスタ。 - 【請求項８】 上記光起電装置は、ヘテロ接合太陽電池
であることを特徴とする請求項１に記載された薄膜トラ
ンジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5232726A JPH0786607A (ja) | 1993-09-20 | 1993-09-20 | 薄膜トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5232726A JPH0786607A (ja) | 1993-09-20 | 1993-09-20 | 薄膜トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0786607A true JPH0786607A (ja) | 1995-03-31 |
Family
ID=16943827
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5232726A Pending JPH0786607A (ja) | 1993-09-20 | 1993-09-20 | 薄膜トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0786607A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004068582A1 (ja) * | 2003-01-08 | 2004-08-12 | Semiconductor Energy Laboratory Co., Ltd. | 半導体装置及びその作製方法 |
| US7253391B2 (en) | 2003-09-19 | 2007-08-07 | Semiconductor Energy Laboratory Co., Ltd. | Optical sensor device and electronic apparatus |
| CN100401531C (zh) * | 2004-06-09 | 2008-07-09 | 三星Sdi株式会社 | 薄膜晶体管和其制造方法 |
| US7495272B2 (en) | 2003-10-06 | 2009-02-24 | Semiconductor Energy Labortaory Co., Ltd. | Semiconductor device having photo sensor element and amplifier circuit |
| US7824950B2 (en) | 2007-04-27 | 2010-11-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of fabricating the same |
-
1993
- 1993-09-20 JP JP5232726A patent/JPH0786607A/ja active Pending
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7919779B2 (en) | 2003-01-08 | 2011-04-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing thereof |
| WO2004068582A1 (ja) * | 2003-01-08 | 2004-08-12 | Semiconductor Energy Laboratory Co., Ltd. | 半導体装置及びその作製方法 |
| CN100392861C (zh) * | 2003-01-08 | 2008-06-04 | 株式会社半导体能源研究所 | 半导体器件及其制作方法 |
| JP4693413B2 (ja) * | 2003-01-08 | 2011-06-01 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US7449718B2 (en) | 2003-01-08 | 2008-11-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing thereof |
| KR101026644B1 (ko) * | 2003-01-08 | 2011-04-04 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 그 제작 방법 |
| US7501306B2 (en) | 2003-01-08 | 2009-03-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing thereof |
| US7253391B2 (en) | 2003-09-19 | 2007-08-07 | Semiconductor Energy Laboratory Co., Ltd. | Optical sensor device and electronic apparatus |
| US7495272B2 (en) | 2003-10-06 | 2009-02-24 | Semiconductor Energy Labortaory Co., Ltd. | Semiconductor device having photo sensor element and amplifier circuit |
| US7989326B2 (en) | 2004-06-09 | 2011-08-02 | Samsung Mobile Display Co., Ltd. | Thin film transistor and method of fabricating the same |
| US7943929B2 (en) | 2004-06-09 | 2011-05-17 | Samsung Mobile Display Co., Ltd. | Thin film transistor and method of fabricating the same |
| CN100401531C (zh) * | 2004-06-09 | 2008-07-09 | 三星Sdi株式会社 | 薄膜晶体管和其制造方法 |
| US7824950B2 (en) | 2007-04-27 | 2010-11-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of fabricating the same |
| US8138589B2 (en) | 2007-04-27 | 2012-03-20 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of fabricating the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6316790B1 (en) | Active matrix assembly with light blocking layer over channel region | |
| US5365079A (en) | Thin film transistor and display device including same | |
| US6812489B2 (en) | Liquid crystal display | |
| US4723838A (en) | Liquid crystal display device | |
| US6885027B2 (en) | Active matrix display and electrooptical device | |
| US10361229B2 (en) | Display device | |
| KR100294350B1 (ko) | 박막트랜지스터 및 액정표시장치 | |
| US5508765A (en) | Matrix-addressed type display device | |
| JP2735070B2 (ja) | アクティブマトリクス液晶表示パネル | |
| JPH0786607A (ja) | 薄膜トランジスタ | |
| JPH03153046A (ja) | 半導体装置 | |
| JP2850072B2 (ja) | 半導体装置 | |
| JP3305814B2 (ja) | 薄膜トランジスタおよびそれを用いた液晶表示装置 | |
| JPH07326767A (ja) | 薄膜トランジスタおよびそれを用いた液晶表示装置 | |
| JP2003043523A (ja) | 薄膜トランジスタパネル | |
| JPH0864830A (ja) | アクティブマトリクス基板およびその製造方法 | |
| JP4238155B2 (ja) | 薄膜トランジスタ基板及びそれを備えた液晶表示装置並びにその製造方法 | |
| JP3440764B2 (ja) | 液晶表示装置 | |
| JP2001051300A (ja) | 液晶表示装置 | |
| JPH11282007A (ja) | 液晶表示装置 | |
| KR101147266B1 (ko) | 폴리형 박막 트랜지스터 기판 및 제조 방법 | |
| CN117378050A (zh) | 薄膜晶体管、显示基板和显示装置 | |
| JPH0774364A (ja) | 液晶表示装置 | |
| JPH11121749A (ja) | 薄膜トランジスタおよび液晶表示装置 | |
| JPH09325352A (ja) | 液晶表示装置 |