JPH04288818A - 半導体製造装置及び半導体装置の製造方法 - Google Patents
半導体製造装置及び半導体装置の製造方法Info
- Publication number
- JPH04288818A JPH04288818A JP3052781A JP5278191A JPH04288818A JP H04288818 A JPH04288818 A JP H04288818A JP 3052781 A JP3052781 A JP 3052781A JP 5278191 A JP5278191 A JP 5278191A JP H04288818 A JPH04288818 A JP H04288818A
- Authority
- JP
- Japan
- Prior art keywords
- film
- voltages
- phase
- chamber
- phase difference
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H10W72/01515—
-
- H10W72/075—
-
- H10W72/5363—
-
- H10W90/754—
Landscapes
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】（目次）
・産業上の利用分野
・従来の技術（図７）
・発明が解決しようとする課題
・課題を解決するための手段
・作用
・実施例
（１）第１の実施例（図１，図５）
（２）第２の実施例（図２〜図４，図６）・発明の効果
【０００２】
【産業上の利用分野】本発明は、半導体製造装置及び半
導体装置の製造方法に関し、更に詳しく言えば、対向電
極の間の被成膜体に膜形成する半導体製造装置及び半導
体装置の製造方法に関する。
導体装置の製造方法に関し、更に詳しく言えば、対向電
極の間の被成膜体に膜形成する半導体製造装置及び半導
体装置の製造方法に関する。
【０００３】近年、電子デバイス及び新素材を用いた新
素子の開発等において、無機材料からなる保護膜，アモ
ルファス膜，又は磁性体膜を三次元的に形成する膜形成
装置が開発され、製造に用いられるようになっている。 この膜形成装置により形成された膜はステップカバレー
ジに優れ、また被成膜体に与えるダメージも小さい。
素子の開発等において、無機材料からなる保護膜，アモ
ルファス膜，又は磁性体膜を三次元的に形成する膜形成
装置が開発され、製造に用いられるようになっている。 この膜形成装置により形成された膜はステップカバレー
ジに優れ、また被成膜体に与えるダメージも小さい。
【０００４】このような膜形成装置として対向電極型の
プラズマＣＶＤ装置やスパッタ装置がある。
プラズマＣＶＤ装置やスパッタ装置がある。
【０００５】
【従来の技術】図７（ａ）は、従来例の対向電極型プラ
ズマＣＶＤ装置の構成図である。
ズマＣＶＤ装置の構成図である。
【０００６】図７（ａ）において、１は膜形成するため
に内部が減圧されるチャンバ、２ａ，２ｂはチャンバ内
に設置された、反応ガスをプラズマ化するため交流電圧
／電流の印加される対向電極、３は被成膜体を載置する
導電性の保持具で、対向電極２ａ，２ｂからの交流電圧
／電流が保持具３によりその広がりが妨げられないよう
に対向電極２ａ，２ｂの板面に対して各載置面が垂直に
並べられている。４ａ，４ｂはそれぞれ対向電極２ａ，
２ｂと接続され、交流電圧／電流を供給する交流電源、
５は対向電極２ａ，２ｂに印加される交流電圧／電流の
互いの位相関係を制御するフェーズシフタで、図７（ｂ
）に示すように、対向電極２ａ，２ｂ間の全体にプラズ
マが広がるような位相関係が実験的に調査され、互いの
位相シフトが約７５度になるように設定されている。
に内部が減圧されるチャンバ、２ａ，２ｂはチャンバ内
に設置された、反応ガスをプラズマ化するため交流電圧
／電流の印加される対向電極、３は被成膜体を載置する
導電性の保持具で、対向電極２ａ，２ｂからの交流電圧
／電流が保持具３によりその広がりが妨げられないよう
に対向電極２ａ，２ｂの板面に対して各載置面が垂直に
並べられている。４ａ，４ｂはそれぞれ対向電極２ａ，
２ｂと接続され、交流電圧／電流を供給する交流電源、
５は対向電極２ａ，２ｂに印加される交流電圧／電流の
互いの位相関係を制御するフェーズシフタで、図７（ｂ
）に示すように、対向電極２ａ，２ｂ間の全体にプラズ
マが広がるような位相関係が実験的に調査され、互いの
位相シフトが約７５度になるように設定されている。
【０００７】次に、このような対向電極型プラズマＣＶ
Ｄ装置を用いて、組立て完了後、裸のチップや内部リー
ドの表面に絶縁性の保護膜を形成する方法について図３
（ａ），（ｂ）を参照しながら説明する。
Ｄ装置を用いて、組立て完了後、裸のチップや内部リー
ドの表面に絶縁性の保護膜を形成する方法について図３
（ａ），（ｂ）を参照しながら説明する。
【０００８】図３（ａ）は、組立て完了後、保護膜の形
成前の状態を示す、被成膜体１０としての半導体装置の
断面図で、組立て基台６上にＳｉ基板７が固着され、か
つこのＳｉ基板７と外部リードの内部ポスト８ａ，８ｂ
とを接続して内部リード９ａ，９ｂが形成されている。
成前の状態を示す、被成膜体１０としての半導体装置の
断面図で、組立て基台６上にＳｉ基板７が固着され、か
つこのＳｉ基板７と外部リードの内部ポスト８ａ，８ｂ
とを接続して内部リード９ａ，９ｂが形成されている。
【０００９】このような状態で、まず、図７に示す、対
向電極型プラズマＣＶＤ装置の保持具３の載置面に被成
膜体１０を載置した後、チャンバ１内部を減圧する。
向電極型プラズマＣＶＤ装置の保持具３の載置面に被成
膜体１０を載置した後、チャンバ１内部を減圧する。
【００１０】次に、交流電圧／電流を対向電極２ａ，２
ｂに印加して所定時間保持すると、図３（ｂ）に示すよ
うに、裸のＳｉ基板７や内部リード９ａ，９ｂの表面に
絶縁性の保護膜１１が形成される。
ｂに印加して所定時間保持すると、図３（ｂ）に示すよ
うに、裸のＳｉ基板７や内部リード９ａ，９ｂの表面に
絶縁性の保護膜１１が形成される。
【００１１】
【発明が解決しようとする課題】ところで、上記のよう
なプラズマＣＶＤ装置であっても、同時に成膜する被成
膜体１０が多い場合、膜厚分布のバラツキが大きくなり
、また再現性にも乏しくなってきた。なお、表１及び図
６にそれぞれ膜厚分布のバラツキ及び再現性についての
調査結果を示す。
なプラズマＣＶＤ装置であっても、同時に成膜する被成
膜体１０が多い場合、膜厚分布のバラツキが大きくなり
、また再現性にも乏しくなってきた。なお、表１及び図
６にそれぞれ膜厚分布のバラツキ及び再現性についての
調査結果を示す。
【００１２】このため、更に膜厚を薄く、かつ精度良く
形成する場合等に問題となる。
形成する場合等に問題となる。
【００１３】本発明は、かかる従来の問題点に鑑みてな
されたもので、形成膜の膜厚分布の均一性及び再現性を
向上することができる半導体製造装置及び半導体装置の
製造方法を提供することを目的とするものである。
されたもので、形成膜の膜厚分布の均一性及び再現性を
向上することができる半導体製造装置及び半導体装置の
製造方法を提供することを目的とするものである。
【００１４】
【課題を解決するための手段】上記課題は、第１に、減
圧可能なチャンバと、該チャンバへの反応ガスの導入口
と、前記チャンバ内の排気口と、前記チャンバ内の対向
電極と、該対向電極間に設けられた、被成膜体を載置す
る保持具と、前記対向電極にそれぞれ接続された交流電
源と、該交流電源により供給され、前記対向電極に印加
される交流電圧の互いの位相関係を調整する位相制御手
段とを有する半導体製造装置において、前記各対向電極
の直流電圧を検出・比較し、この結果に基づいて前記位
相制御手段に位相制御信号を出力する直流検出／制御信
号出力手段を有することを特徴とする半導体製造装置に
よって達成され、第２に、対向電極の間に被成膜体を置
いた後、前記各対向電極に印加される交流電圧の位相差
を小さい方から大きい方へ、又は大きい方から小さい方
へ調整していき、各対向電極の直流電圧がほぼ等しくな
ったところで、被成膜体上に第１の膜形成を行う工程と
、前記位相差を更に大きい方に又は小さい方に調整して
、各対向電極の直流電圧が再びほぼ等しくなったところ
で、前記第１の膜形成により形成された膜の上に第２の
膜形成を行う工程とを有する半導体装置の製造方法によ
って達成される。
圧可能なチャンバと、該チャンバへの反応ガスの導入口
と、前記チャンバ内の排気口と、前記チャンバ内の対向
電極と、該対向電極間に設けられた、被成膜体を載置す
る保持具と、前記対向電極にそれぞれ接続された交流電
源と、該交流電源により供給され、前記対向電極に印加
される交流電圧の互いの位相関係を調整する位相制御手
段とを有する半導体製造装置において、前記各対向電極
の直流電圧を検出・比較し、この結果に基づいて前記位
相制御手段に位相制御信号を出力する直流検出／制御信
号出力手段を有することを特徴とする半導体製造装置に
よって達成され、第２に、対向電極の間に被成膜体を置
いた後、前記各対向電極に印加される交流電圧の位相差
を小さい方から大きい方へ、又は大きい方から小さい方
へ調整していき、各対向電極の直流電圧がほぼ等しくな
ったところで、被成膜体上に第１の膜形成を行う工程と
、前記位相差を更に大きい方に又は小さい方に調整して
、各対向電極の直流電圧が再びほぼ等しくなったところ
で、前記第１の膜形成により形成された膜の上に第２の
膜形成を行う工程とを有する半導体装置の製造方法によ
って達成される。
【００１５】
【作用】本願発明者は、プラズマＣＶＤ装置において、
形成される膜厚の分布の均一性と各対向電極の直流電圧
との間に下記のような関係があることを実験により見い
だした。
形成される膜厚の分布の均一性と各対向電極の直流電圧
との間に下記のような関係があることを実験により見い
だした。
【００１６】即ち、通常、交流電圧の印加されている対
向電極にはプラズマ中のイオンや電子の分布により異な
る負の値を有する直流電圧が生じる。しかも、この直流
電圧値は交流電圧の位相差により変動する。
向電極にはプラズマ中のイオンや電子の分布により異な
る負の値を有する直流電圧が生じる。しかも、この直流
電圧値は交流電圧の位相差により変動する。
【００１７】いま、イオンや電子の分布状態が膜厚の分
布を左右していると推定されるので、直流電圧と膜厚の
分布との相関について調査した。表１は、実験の条件に
ついて表したものである。
布を左右していると推定されるので、直流電圧と膜厚の
分布との相関について調査した。表１は、実験の条件に
ついて表したものである。
【００１８】
【表１】
【００１９】この条件により、実験を行い、図４（ａ）
〜（ｃ）に示すような結果が得られた。被成膜体として
ウエハ２０ａ〜２０ｃを用い、このウエハ上に目標とす
る膜厚５０００ÅのＳｉ３Ｎ４ 膜２１ａ〜２１ｃを形
成した。
〜（ｃ）に示すような結果が得られた。被成膜体として
ウエハ２０ａ〜２０ｃを用い、このウエハ上に目標とす
る膜厚５０００ÅのＳｉ３Ｎ４ 膜２１ａ〜２１ｃを形
成した。
【００２０】その結果、次のようなことが判明した。
【００２１】（１）直流電圧が等しい場合、膜厚の分布
は均一にはならないが、対向電極の間の中央部に対して
対称になる。
は均一にはならないが、対向電極の間の中央部に対して
対称になる。
【００２２】（２）また、直流電圧が等しくなるような
位相差は２点（実験の場合、約７５度と約２５５ 度）
あり、図４（ａ），（ｂ）に示すように、それぞれ相補
うような膜厚分布になる。即ち、位相差が小さい方では
中央部が薄くなり、周辺部で厚くなる。一方、位相差が
大きい方では中央部が厚くなり、周辺部で薄くなる。
位相差は２点（実験の場合、約７５度と約２５５ 度）
あり、図４（ａ），（ｂ）に示すように、それぞれ相補
うような膜厚分布になる。即ち、位相差が小さい方では
中央部が薄くなり、周辺部で厚くなる。一方、位相差が
大きい方では中央部が厚くなり、周辺部で薄くなる。
【００２３】上記の調査結果に基づいて、位相差約７５
度で１０分／位相差約２５５ 度で１０分連続して膜形
成した（図４（ｃ））。その結果、表１に示すように、
膜厚分布のバラツキは目標膜厚５０００Åに対して−１
１〜＋８％と、従来の場合−２８〜＋３９％と比較して
大幅に改善された。また、図６は、表１の条件と同じ条
件で再現性の調査を行った結果を示しており、図６によ
れば、従来の場合と比較して再現性も改善された。
度で１０分／位相差約２５５ 度で１０分連続して膜形
成した（図４（ｃ））。その結果、表１に示すように、
膜厚分布のバラツキは目標膜厚５０００Åに対して−１
１〜＋８％と、従来の場合−２８〜＋３９％と比較して
大幅に改善された。また、図６は、表１の条件と同じ条
件で再現性の調査を行った結果を示しており、図６によ
れば、従来の場合と比較して再現性も改善された。
【００２４】ところで、本発明の半導体製造装置によれ
ば、各対向電極に印加される交流電圧の直流成分を検出
・比較し、この結果に基づいて位相制御手段に位相制御
信号を出力する直流検出／制御信号出力手段を有してい
るので、上記のように直流電圧がほぼ等しくなるように
位相差を調整できる。これにより、直流電圧が等しくな
るような各位相差でそれぞれ第１及び第２の膜を連続し
て形成することができるので、各位相差での膜厚のバラ
ツキを相補うようにして膜形成でき、最終的に膜厚分布
の均一性の良い膜を再現性良く得ることができる。
ば、各対向電極に印加される交流電圧の直流成分を検出
・比較し、この結果に基づいて位相制御手段に位相制御
信号を出力する直流検出／制御信号出力手段を有してい
るので、上記のように直流電圧がほぼ等しくなるように
位相差を調整できる。これにより、直流電圧が等しくな
るような各位相差でそれぞれ第１及び第２の膜を連続し
て形成することができるので、各位相差での膜厚のバラ
ツキを相補うようにして膜形成でき、最終的に膜厚分布
の均一性の良い膜を再現性良く得ることができる。
【００２５】また、本発明の半導体装置の製造方法によ
れば、直流電圧が等しくなるような各位相差でそれぞれ
第１及び第２の膜を連続して形成しているので、それぞ
れの位相差での膜厚のバラツキを相補うようにして膜形
成できる。これにより、最終的に膜厚分布の均一性の良
い膜を再現性良く得ることができる。
れば、直流電圧が等しくなるような各位相差でそれぞれ
第１及び第２の膜を連続して形成しているので、それぞ
れの位相差での膜厚のバラツキを相補うようにして膜形
成できる。これにより、最終的に膜厚分布の均一性の良
い膜を再現性良く得ることができる。
【００２６】
【実施例】（１）第１の実施例
図１は、本発明の第１の実施例の対向電極型プラズマＣ
ＶＤ装置について説明する構成図である。
ＶＤ装置について説明する構成図である。
【００２７】図１において、１２は膜形成するために内
部が減圧されるチャンバ、１３ａ，１３ｂはチャンバ１
２内に設置された、反応ガスをプラズマ化するため交流
電圧／電流の印加される対向電極、１４は被成膜体を載
置する導電性の保持具で、対向電極１３ａ，１３ｂから
の交流電圧／電流が保持具１４の被成膜体の載置面によ
りその広がりが妨げられないように対向電極１３ａ，１
３ｂの板面に対して垂直に並べられている。１５ａ，１
５ｂはそれぞれ対向電極１３ａ，１３ｂと接続され、交
流電圧／電流を供給する交流電源、１６は各対向電極１
３ａ，１３ｂが有する直流電圧を検出し、この直流電圧
を比較して制御信号を出力する直流検出／制御信号出力
手段で、通常、印加される交流電圧／電流により対向電
極１３ａ，１３ｂ間に発生するプラズマの分布により各
対向電極１３ａ，１３ｂで異なる値を持つ。また、１７
は直流検出／制御信号出力手段１６からの直流電圧に基
づいて互いの位相関係を制御するフェーズシフタ（位相
制御手段）で、各対向電極１３ａ，１３ｂに印加される
交流電圧の位相差を例えば小さい方から大きい方へ調整
していき、各対向電極１３ａ，１３ｂの直流電圧がほぼ
等しくなったところで、各交流電圧の位相を固定して所
定時間保持する。実験によれば、各交流電圧の位相差が
約７５度、及び約２２５度のときに各対向電極１３ａ，
１３ｂの直流電圧がほぼ等しくなる。
部が減圧されるチャンバ、１３ａ，１３ｂはチャンバ１
２内に設置された、反応ガスをプラズマ化するため交流
電圧／電流の印加される対向電極、１４は被成膜体を載
置する導電性の保持具で、対向電極１３ａ，１３ｂから
の交流電圧／電流が保持具１４の被成膜体の載置面によ
りその広がりが妨げられないように対向電極１３ａ，１
３ｂの板面に対して垂直に並べられている。１５ａ，１
５ｂはそれぞれ対向電極１３ａ，１３ｂと接続され、交
流電圧／電流を供給する交流電源、１６は各対向電極１
３ａ，１３ｂが有する直流電圧を検出し、この直流電圧
を比較して制御信号を出力する直流検出／制御信号出力
手段で、通常、印加される交流電圧／電流により対向電
極１３ａ，１３ｂ間に発生するプラズマの分布により各
対向電極１３ａ，１３ｂで異なる値を持つ。また、１７
は直流検出／制御信号出力手段１６からの直流電圧に基
づいて互いの位相関係を制御するフェーズシフタ（位相
制御手段）で、各対向電極１３ａ，１３ｂに印加される
交流電圧の位相差を例えば小さい方から大きい方へ調整
していき、各対向電極１３ａ，１３ｂの直流電圧がほぼ
等しくなったところで、各交流電圧の位相を固定して所
定時間保持する。実験によれば、各交流電圧の位相差が
約７５度、及び約２２５度のときに各対向電極１３ａ，
１３ｂの直流電圧がほぼ等しくなる。
【００２８】１８は反応ガスの導入口、１９は反応に用
いたガスを排出する排気口である。
いたガスを排出する排気口である。
【００２９】以上のように、本発明の第１の実施例の対
向電極型のプラズマＣＶＤ装置によれば、各対向電極１
３ａ，１３ｂの直流電圧を検出・比較し、この結果に基
づいてフェーズシフタ１７に位相制御信号を出力する直
流検出／制御信号出力手段１６を有しているので、上記
のように直流電圧がほぼ等しくなるように位相差を調整
できる。これにより、直流電圧が等しくなるような各位
相差でそれぞれ連続して膜形成することができるので、
各位相差での膜厚のバラツキを相補うようにして膜形成
でき、最終的に膜厚分布の均一性の良い膜を再現性良く
得ることができる。
向電極型のプラズマＣＶＤ装置によれば、各対向電極１
３ａ，１３ｂの直流電圧を検出・比較し、この結果に基
づいてフェーズシフタ１７に位相制御信号を出力する直
流検出／制御信号出力手段１６を有しているので、上記
のように直流電圧がほぼ等しくなるように位相差を調整
できる。これにより、直流電圧が等しくなるような各位
相差でそれぞれ連続して膜形成することができるので、
各位相差での膜厚のバラツキを相補うようにして膜形成
でき、最終的に膜厚分布の均一性の良い膜を再現性良く
得ることができる。
【００３０】（２）第２の実施例
次に、このような対向電極型プラズマＣＶＤ装置を用い
て、組立て完了後、裸のチップや内部リードの表面にＳ
ｉ３Ｎ４ 膜からなる保護膜を形成する方法について図
１，図２（ａ），（ｂ），図３（ａ），（ｂ）を参照し
ながら説明する。
て、組立て完了後、裸のチップや内部リードの表面にＳ
ｉ３Ｎ４ 膜からなる保護膜を形成する方法について図
１，図２（ａ），（ｂ），図３（ａ），（ｂ）を参照し
ながら説明する。
【００３１】図３（ａ）は、組立て完了後、Ｓｉ３Ｎ４
膜の形成前の状態を示す、被成膜体２６としての半導
体装置の断面図で、組立て基台２２上にＳｉ基板２３が
固着され、かつこのＳｉ基板２３と外部リードの内部ポ
スト２４ａ，２４ｂとを接続して内部リード２５ａ，２
５ｂが形成されている。
膜の形成前の状態を示す、被成膜体２６としての半導
体装置の断面図で、組立て基台２２上にＳｉ基板２３が
固着され、かつこのＳｉ基板２３と外部リードの内部ポ
スト２４ａ，２４ｂとを接続して内部リード２５ａ，２
５ｂが形成されている。
【００３２】このような状態で、まず、図１に示す対向
電極型プラズマＣＶＤ装置の保持具１４に被成膜体２６
を載置した後、チャンバ１２内部を減圧する。
電極型プラズマＣＶＤ装置の保持具１４に被成膜体２６
を載置した後、チャンバ１２内部を減圧する。
【００３３】次に、図２（ａ）に制御系の概略を示すよ
うに、フェーズシフタ１７の制御信号により各対向電極
１３ａ，１３ｂに印加される交流電圧の位相差を小さい
方から大きい方へ調整していく。直流検出／制御信号出
力手段１６で各対向電極１３ａ，１３ｂの直流電圧を監
視し、各対向電極１３ａ，１３ｂの直流電圧がほぼ等し
くなったところで、この状態を約１０分間保持し、目標
とする膜厚の約半分の膜厚のＳｉ３Ｎ４ 膜の膜形成を
行う。このとき、位相差はほぼ７５度になっており、形
成された膜の膜厚分布は中央部が周辺部よりも薄くなっ
ている（図４（ａ））。
うに、フェーズシフタ１７の制御信号により各対向電極
１３ａ，１３ｂに印加される交流電圧の位相差を小さい
方から大きい方へ調整していく。直流検出／制御信号出
力手段１６で各対向電極１３ａ，１３ｂの直流電圧を監
視し、各対向電極１３ａ，１３ｂの直流電圧がほぼ等し
くなったところで、この状態を約１０分間保持し、目標
とする膜厚の約半分の膜厚のＳｉ３Ｎ４ 膜の膜形成を
行う。このとき、位相差はほぼ７５度になっており、形
成された膜の膜厚分布は中央部が周辺部よりも薄くなっ
ている（図４（ａ））。
【００３４】次に、位相差を更に大きい方に調整して、
各対向電極の直流電圧が再びほぼ等しくなったところで
、この状態を約１０分間保持し、残りの膜厚のＳｉ３Ｎ
４ 膜の膜形成を行う。このとき、位相差はほぼ２２５
度になっており、実験により確認されているように中央
部が周辺部よりも厚く形成される（図４（ｂ））。これ
により、個々の位相差で形成されるＳｉ３Ｎ４ 膜の膜
厚は不均一であるが、最終的には丁度相補いあって均一
な膜厚のＳｉ３Ｎ４ 膜２７が形成される（図４（ｃ）
）。
各対向電極の直流電圧が再びほぼ等しくなったところで
、この状態を約１０分間保持し、残りの膜厚のＳｉ３Ｎ
４ 膜の膜形成を行う。このとき、位相差はほぼ２２５
度になっており、実験により確認されているように中央
部が周辺部よりも厚く形成される（図４（ｂ））。これ
により、個々の位相差で形成されるＳｉ３Ｎ４ 膜の膜
厚は不均一であるが、最終的には丁度相補いあって均一
な膜厚のＳｉ３Ｎ４ 膜２７が形成される（図４（ｃ）
）。
【００３５】上記の調査結果によれば、表１に示すよう
に、膜厚分布のバラツキは目標膜厚５０００Åに対して
−１１〜＋８％と、従来の場合−２８〜＋３９％と比較
して大幅に改善された。また、図６は、表１の条件と同
じ条件で再現性の調査を行った結果を示しており、図６
によれば、従来の場合と比較して再現性も改善された。
に、膜厚分布のバラツキは目標膜厚５０００Åに対して
−１１〜＋８％と、従来の場合−２８〜＋３９％と比較
して大幅に改善された。また、図６は、表１の条件と同
じ条件で再現性の調査を行った結果を示しており、図６
によれば、従来の場合と比較して再現性も改善された。
【００３６】以上のように、本発明の第２の実施例の半
導体装置の製造方法によれば、直流電圧が等しくなるよ
うな各位相差でそれぞれ連続して膜形成しているので、
それぞれの位相差での膜厚のバラツキを相補うようにし
て膜形成できる。これにより、最終的に膜厚分布の均一
性の良い膜を再現性良く得ることができる。
導体装置の製造方法によれば、直流電圧が等しくなるよ
うな各位相差でそれぞれ連続して膜形成しているので、
それぞれの位相差での膜厚のバラツキを相補うようにし
て膜形成できる。これにより、最終的に膜厚分布の均一
性の良い膜を再現性良く得ることができる。
【００３７】なお、上記第２の実施例では、交流電圧の
位相差を小さい方から大きい方へ調整しているが、逆に
大きい方から小さい方へ調整することもできる。
位相差を小さい方から大きい方へ調整しているが、逆に
大きい方から小さい方へ調整することもできる。
【００３８】
【発明の効果】以上のように、本発明の半導体製造装置
によれば、各対向電極の直流電圧を検出・比較し、この
結果に基づいて位相制御手段に位相制御信号を出力する
直流検出／制御信号出力手段を有しているので、上記の
ように直流電圧がほぼ等しくなるように位相差を調整で
きる。これにより、直流電圧が等しくなるような各位相
差でそれぞれ第１及び第２の膜を連続して形成すること
ができるので、各位相差での膜厚分布のバラツキを相補
うようにして膜形成でき、最終的に膜厚分布の均一性の
良い膜を再現性良く得ることができる。
によれば、各対向電極の直流電圧を検出・比較し、この
結果に基づいて位相制御手段に位相制御信号を出力する
直流検出／制御信号出力手段を有しているので、上記の
ように直流電圧がほぼ等しくなるように位相差を調整で
きる。これにより、直流電圧が等しくなるような各位相
差でそれぞれ第１及び第２の膜を連続して形成すること
ができるので、各位相差での膜厚分布のバラツキを相補
うようにして膜形成でき、最終的に膜厚分布の均一性の
良い膜を再現性良く得ることができる。
【００３９】また、本発明の半導体装置の製造方法によ
れば、直流電圧が等しくなるような各位相差でそれぞれ
連続して膜形成しているので、それぞれの位相差での膜
厚のバラツキを相補うようにして膜形成できる。これに
より、最終的に膜厚分布の均一性の良い膜を再現性良く
得ることができる。
れば、直流電圧が等しくなるような各位相差でそれぞれ
連続して膜形成しているので、それぞれの位相差での膜
厚のバラツキを相補うようにして膜形成できる。これに
より、最終的に膜厚分布の均一性の良い膜を再現性良く
得ることができる。
【図１】本発明の第１の実施例の対向電極型のプラズマ
ＣＶＤ装置について説明する構成図である。
ＣＶＤ装置について説明する構成図である。
【図２】本発明の第２の実施例の半導体装置の製造方法
に適用する対向電極型のプラズマＣＶＤ装置への交流電
圧印加方法について説明する図である。
に適用する対向電極型のプラズマＣＶＤ装置への交流電
圧印加方法について説明する図である。
【図３】本発明の第２の実施例の半導体装置の製造方法
について説明する断面図である。
について説明する断面図である。
【図４】本発明の半導体製造装置及び半導体装置の製造
方法の作用について説明する断面図である。
方法の作用について説明する断面図である。
【図５】本発明の第１の実施例のプラズマＣＶＤ装置の
対向電極に印加される交流電圧と、各対向電極の直流電
圧について説明する図である。
対向電極に印加される交流電圧と、各対向電極の直流電
圧について説明する図である。
【図６】本発明の実施例の半導体装置の製造方法による
膜形成の再現性について比較説明する図である。
膜形成の再現性について比較説明する図である。
【図７】従来例の対向電極型のプラズマＣＶＤ装置につ
いて説明する図である。
いて説明する図である。
１，１２ チャンバ、
２ａ，２ｂ，１３ａ，１３ｂ 対向電極、３，１４
保持具、 ４ａ，４ｂ，１５ａ，１５ｂ 交流電源、５ フェ
ーズシフタ、 ６，２２ 組立て基台、 ７，２３ チップ、 ８ａ，８ｂ，２４ａ，２４ｂ 内部ポスト、９ａ，９
ｂ，２５ａ，２５ｂ 内部リード、１０，２６ 被
成膜体、 １１，２７ 保護膜、 １６ 直流検出／制御信号出力手段、１７ フェー
ズシフタ（位相制御手段）、１８ ガス導入口、 １９ 排気口、 ２０ａ〜２０ｃ ウエハ、 ２１ａ〜２１ｃ Ｓｉ３Ｎ４ 膜。
保持具、 ４ａ，４ｂ，１５ａ，１５ｂ 交流電源、５ フェ
ーズシフタ、 ６，２２ 組立て基台、 ７，２３ チップ、 ８ａ，８ｂ，２４ａ，２４ｂ 内部ポスト、９ａ，９
ｂ，２５ａ，２５ｂ 内部リード、１０，２６ 被
成膜体、 １１，２７ 保護膜、 １６ 直流検出／制御信号出力手段、１７ フェー
ズシフタ（位相制御手段）、１８ ガス導入口、 １９ 排気口、 ２０ａ〜２０ｃ ウエハ、 ２１ａ〜２１ｃ Ｓｉ３Ｎ４ 膜。
Claims (2)
- 【請求項１】 減圧可能なチャンバと、該チャンバへ
の反応ガスの導入口と、前記チャンバ内の排気口と、前
記チャンバ内の対向電極と、該対向電極間に置かれた、
被成膜体を載置する保持具と、前記対向電極にそれぞれ
接続された交流電源と、該交流電源により供給され、前
記対向電極に印加される交流電圧の互いの位相関係を調
整する位相制御手段とを有する半導体製造装置において
、前記各対向電極の直流電圧を検出・比較し、この結果
に基づいて前記位相制御手段に位相制御信号を出力する
直流検出／制御信号出力手段を有することを特徴とする
半導体製造装置。 - 【請求項２】 対向電極の間に被成膜体を置いた後、
前記各対向電極に印加される交流電圧の位相差を小さい
方から大きい方へ、又は大きい方から小さい方へ調整し
ていき、各対向電極の直流電圧がほぼ等しくなったとこ
ろで、被成膜体上に第１の膜形成を行う工程と、前記位
相差を更に大きい方に又は小さい方に調整して、各対向
電極の直流電圧が再びほぼ等しくなったところで、前記
第１の膜形成により形成された膜の上に第２の膜形成を
行う工程とを有する半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3052781A JPH04288818A (ja) | 1991-03-18 | 1991-03-18 | 半導体製造装置及び半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3052781A JPH04288818A (ja) | 1991-03-18 | 1991-03-18 | 半導体製造装置及び半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04288818A true JPH04288818A (ja) | 1992-10-13 |
Family
ID=12924391
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3052781A Withdrawn JPH04288818A (ja) | 1991-03-18 | 1991-03-18 | 半導体製造装置及び半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04288818A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0780731A2 (en) | 1995-12-22 | 1997-06-25 | Mitsubishi Chemical Corporation | Photopolymerizable composition for a color filter, color filter and liquid crystal display device |
| JP2002261031A (ja) * | 2001-03-06 | 2002-09-13 | Kanegafuchi Chem Ind Co Ltd | 半導体層の製膜方法および光電変換装置の製造方法 |
| JP2005329353A (ja) * | 2004-05-21 | 2005-12-02 | Fuiisa Kk | プラズマ処理方法及び装置 |
| WO2007123183A1 (ja) | 2006-04-19 | 2007-11-01 | Mitsubishi Chemical Corporation | カラー画像表示装置 |
| EP2078978A2 (en) | 2004-04-26 | 2009-07-15 | Mitsubishi Chemical Corporation | LCD backlight containing a LED with adapted light emission and suitable colour filters |
| WO2009099211A1 (ja) | 2008-02-07 | 2009-08-13 | Mitsubishi Chemical Corporation | 半導体発光装置、バックライト、カラー画像表示装置、及びそれらに用いる蛍光体 |
| WO2019096891A1 (en) | 2017-11-15 | 2019-05-23 | Byk-Chemie Gmbh | Block co-polymer |
| WO2019096893A1 (en) | 2017-11-15 | 2019-05-23 | Byk-Chemie Gmbh | Block co-polymer |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4853461U (ja) * | 1971-10-26 | 1973-07-10 | ||
| JPS5488849U (ja) * | 1977-12-05 | 1979-06-23 | ||
| JPS60103454U (ja) * | 1983-12-19 | 1985-07-15 | 株式会社 清光社 | バケツ |
| JPS6395546U (ja) * | 1986-12-10 | 1988-06-20 | ||
| JPS6395545U (ja) * | 1986-11-17 | 1988-06-20 | ||
| JPS63129541U (ja) * | 1987-02-17 | 1988-08-24 | ||
| JPS63177444U (ja) * | 1987-05-07 | 1988-11-17 | ||
| JPS63192942U (ja) * | 1987-05-30 | 1988-12-13 | ||
| JPS63196644U (ja) * | 1987-06-08 | 1988-12-19 | ||
| JPS641656U (ja) * | 1987-06-23 | 1989-01-06 |
-
1991
- 1991-03-18 JP JP3052781A patent/JPH04288818A/ja not_active Withdrawn
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4853461U (ja) * | 1971-10-26 | 1973-07-10 | ||
| JPS5488849U (ja) * | 1977-12-05 | 1979-06-23 | ||
| JPS60103454U (ja) * | 1983-12-19 | 1985-07-15 | 株式会社 清光社 | バケツ |
| JPS6395545U (ja) * | 1986-11-17 | 1988-06-20 | ||
| JPS6395546U (ja) * | 1986-12-10 | 1988-06-20 | ||
| JPS63129541U (ja) * | 1987-02-17 | 1988-08-24 | ||
| JPS63177444U (ja) * | 1987-05-07 | 1988-11-17 | ||
| JPS63192942U (ja) * | 1987-05-30 | 1988-12-13 | ||
| JPS63196644U (ja) * | 1987-06-08 | 1988-12-19 | ||
| JPS641656U (ja) * | 1987-06-23 | 1989-01-06 |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0780731A2 (en) | 1995-12-22 | 1997-06-25 | Mitsubishi Chemical Corporation | Photopolymerizable composition for a color filter, color filter and liquid crystal display device |
| JP2002261031A (ja) * | 2001-03-06 | 2002-09-13 | Kanegafuchi Chem Ind Co Ltd | 半導体層の製膜方法および光電変換装置の製造方法 |
| EP2078978A2 (en) | 2004-04-26 | 2009-07-15 | Mitsubishi Chemical Corporation | LCD backlight containing a LED with adapted light emission and suitable colour filters |
| JP2005329353A (ja) * | 2004-05-21 | 2005-12-02 | Fuiisa Kk | プラズマ処理方法及び装置 |
| WO2007123183A1 (ja) | 2006-04-19 | 2007-11-01 | Mitsubishi Chemical Corporation | カラー画像表示装置 |
| WO2009099211A1 (ja) | 2008-02-07 | 2009-08-13 | Mitsubishi Chemical Corporation | 半導体発光装置、バックライト、カラー画像表示装置、及びそれらに用いる蛍光体 |
| EP3045965A1 (en) | 2008-02-07 | 2016-07-20 | Mitsubishi Chemical Corporation | Red emitting fluoride phosphor activated by mn4+ |
| WO2019096891A1 (en) | 2017-11-15 | 2019-05-23 | Byk-Chemie Gmbh | Block co-polymer |
| WO2019096893A1 (en) | 2017-11-15 | 2019-05-23 | Byk-Chemie Gmbh | Block co-polymer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111430207B (zh) | 等离子体处理方法和等离子体处理装置 | |
| EP0726596B1 (en) | Plasma etching method | |
| KR100281935B1 (ko) | 자기 바이어스 측정방법 및 그 장치와 정전 흡착장치 | |
| US6517670B2 (en) | Etching and cleaning apparatus | |
| JP5102615B2 (ja) | プラズマ処理方法及び装置 | |
| EP1166323B1 (en) | Method and apparatus for compensating non-uniform wafer processing in plasma processing | |
| JP3208044B2 (ja) | プラズマ処理装置及びプラズマ処理方法 | |
| US20010008172A1 (en) | Semiconductor workpiece processing apparatus and method | |
| TWI903072B (zh) | 蝕刻裝置及蝕刻方法 | |
| TW200410332A (en) | Method and device for plasma treatment | |
| JPH04288818A (ja) | 半導体製造装置及び半導体装置の製造方法 | |
| TWI695090B (zh) | 被處理體之蝕刻方法 | |
| TW307027B (en) | Process for reducing circuit damage during pecvd in single wafer pecvd system | |
| KR102205227B1 (ko) | 붕소계 막의 성막 방법 및 성막 장치 | |
| JP2002252276A (ja) | 自己バイアス測定方法及び装置並びに静電吸着装置 | |
| US6935038B2 (en) | Gap gauge | |
| JP3372244B2 (ja) | プラズマ処理装置 | |
| JP3792865B2 (ja) | 半導体装置の製造装置およびドライエッチング方法 | |
| US11195700B2 (en) | Etching apparatus | |
| JPS62189725A (ja) | プラズマｃｖｄ装置 | |
| TW201941296A (zh) | 反應性離子蝕刻裝置 | |
| CN111799170B (zh) | 蚀刻方法和等离子体处理装置 | |
| JPH04343447A (ja) | 静電吸着装置 | |
| JPH07111965B2 (ja) | エッチング装置 | |
| CN116802336B (zh) | 氮化硅膜的成膜方法、成膜装置及氮化硅膜 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980514 |