[go: up one dir, main page]

JPH042114A - リソグラフィプロセスの検証方法 - Google Patents

リソグラフィプロセスの検証方法

Info

Publication number
JPH042114A
JPH042114A JP2102508A JP10250890A JPH042114A JP H042114 A JPH042114 A JP H042114A JP 2102508 A JP2102508 A JP 2102508A JP 10250890 A JP10250890 A JP 10250890A JP H042114 A JPH042114 A JP H042114A
Authority
JP
Japan
Prior art keywords
pattern
resist
patterns
lithography process
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2102508A
Other languages
English (en)
Inventor
Takeshi Fukuzawa
健 福澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2102508A priority Critical patent/JPH042114A/ja
Publication of JPH042114A publication Critical patent/JPH042114A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、リソグラフィプロセスの検証方法;こ関する
。より詳細には、本発明は、半導体デノくイス等の製造
プロセスを決定するに当たってリソグラフィプロセスを
検証するための新規な方法1こ関する。
従来の技術 リソグラフィ技術を利用した集積回路の製造技術におい
て、目的とするデノくイスの多機能イヒ、高集積化に従
い、ウェハプロセスのより精密な制御が求められるよう
になってきている。
ウェハプロセスの最適化に当たっては、コンピュータで
ウェハプロセスをシミ二レートする、ソフトウェアによ
る検討が利用される一方、実際(ごウェハ上にテストパ
ターンを形成してコンピュータによるシミュレーション
を検証する、言わ(i〕\−ドウエア的な検討が依然と
して重要な意義を持っている。
従来実施されているテストパターンによるリソグラフィ
プロセスの検証方法は、光学顕微鏡を使用する方法と、
電子顕微鏡を使用する方法とに大別することがでる。第
5図(a)およびら)は、このような検証に従来から用
いられている典型的なテストパターンの形状と共に各検
証方法を示す図である。
即ち、光学顕微鏡を使用してリソグラフィプロセスの解
像度等を検証する場合は、第5図(a)に示すように、
ウェハlO上にレジスト層20によりライン20aおよ
びスペース20bからなるテストパターンを実際に形成
した後、ウェハ10の上方からそのパターンを光学顕微
鏡により観察する。
また、電子顕微鏡を使用する方法では、やはりウェハ1
0上にレジスト層20によりライン20aおよびスペー
ス20bからなるテストパターンを実際に形成した後、
第5図(b)に示すように、そのパターンが形成されて
いる領域でラインパターン20aに対して直角にウェハ
10を破断し、形成された破断面の近傍を電子顕微鏡で
観察する方法である。
これらの方法により、特定のリソグラフィプロセスによ
ってウェハ10上に実際に形成されたレジストパターン
の微細な形状を検証することができる。
発明が解決しようとする課題 しかしながら、昨今のようにパターンが1μm以下まで
微細化した場合、光学顕微鏡を使用する方法では充分な
分解能が得られない。
一方、電子顕微鏡を使用する場合は、分解能の点では充
分な検証が可能であるが、検証の度にウェハを破断しな
ければならない。従って、検証のための作業工程が多く
なる上にウェハの消費が激しくなる。
また、平行なうインとその間に形成されたスペースから
なるテストパターンでは、隣接するするラインパターン
相互で干渉が生じるために、個々のパターンのりソグラ
フィプロセスにおける作用を個別に評価することが難し
いという問題がある。
そこで、本発明は、上記従来技術の問題点を解決し、ウ
ェハを破壊することなくレジストパターンの微細な形状
を検証することができる新規なテストパターンによるリ
ソグラフィプロセスの評価方法を提供することをその目
的としている。
課題を解決するための手段 即ち、本発明に従うと、半導体ウェハ上に塗布したレジ
スト層をリソグラフィにより所定のテストパターンにパ
ターニングした後、形成されたレジストパターンを顕微
鏡観察することによって該レジストパターンを形成した
ときのリソグラフィプロセスを検証する方法において、
該ウェハ上に形成されるラインまたはスペースからなる
レジストパターンが、該パターンの長尺方向に対して直
角な端面を形成するようなテストパターンを含み、該ウ
ェハを破壊することなく該端面を観察することにより該
レジストパターンを形成した際のりソグラフィプロセス
を評価することを特徴とするりソグラフィプロセスの検
証方法が提供される。
作用 本発明に係るリソグラフィプロセスの検証方法は、独自
のテストパターンを採用することにより、ウェハを破壊
することなく電子顕微鏡によるレジストパターンの微細
な形状の評価を可能としていることにその主要な特徴が
ある。
即ち、従来の方法においては、連続したラインまたはス
ペースから構成されたテストパターンを使用してリソグ
ラフィプロセスの検証を行っていたので、形成されたレ
ジストパターンを電子顕微鏡で観察するためにはウェハ
を破断する必要があった。また、従来のテストパターン
では、ラインおよびスペースを近接して配置していたの
で、ラインまたはスペースの相互の干渉効果を避けるこ
とができなった。
これに対して、本発明に係る方法において使用されるテ
ストパターンは、ラインまたはスペースからなるレジス
トパターンが、該パターンの長尺方向に対して直角な端
面を形成するような形状になっている。従って、レジス
トパターンが形成された時点で既に擬似断面が形成され
ており、ウェハを破壊することなくこの擬似断面とその
近傍を斜め上方(ウェハ表面からの仰角60°程度)か
ら電子顕微鏡によって観察することができる。
また、本発明の好ましい態様によれば、この擬似断面を
形成するレジストパターンは、他のパターンから離隔し
て形成されており、他のパターンとの相互干渉の影響を
排除することができる。
以下、図面を参照して本発明をより具体的に説明するが
、以下の開示は本発明の一実施例に過ぎず、以下の開示
は本発明の技術範囲を何ら限定するものではない。
実施例1 第1図(a)およびら)は、本発明に係る方法を実施す
る際に使用されるテストパターンと、このテストパター
ンにより形成されたレジストパターンの形状を示す図で
ある。
即ち、第1図(a)は、本実施例において使用するテス
トパターンをポジ型レジスト用のマスクパターンて示し
ており、同図に示すように、このテストパターンは、近
接した他のパターンのない方形のスペース領域1の中央
に終端のあるラインパターン2により構成されている。
このようなテストパターンを使用すると、第1図(b)
に示すように、周囲に他のパターンの無いスペース1の
内部に突出して、スペース1の略中央に擬似断面2aを
存する短いラインパターン2が形成される。従って、こ
の擬似断面2aを斜め上方から電子顕微鏡によって観察
することができる。
第2図(a)およびら)は、第1図(a)に示したテス
トパターンと同様に、ライン状のレジストパターンの検
証を行う際に有利に使用することができるテストパター
ンの他の例を、やはりポジ型レジスト用のマスクパター
ンにより示す図である。
第2図(a)に示すテストパターンは、近接した他のパ
ターンのない方形のスペース領域1に対して、その互い
に対面する1対の辺からそれぞれ独立した1対のライン
パターン2を備えている。
また、第2図(b)に示すテストパターンは、やはり近
接した他のパターンのない方形のスペース領域1に対し
て、その各辺から中央に向かって互いに独立した4本の
ラインパターン2を備えている。
このような形状のテストパターンを使用することにより
、検証すべきレジストパターンには互いに異なる方向の
擬似端面が形成されるので、レジストパターンを形成し
た後の電子顕微鏡観察が容易になる。
実施例2 第3図(a)およびら)は、本発明の方法に使用可能な
他のテストパターンと、そのテストパターンにより形成
されたレジストパターンの形状を示す図である。
即ち、第1図(a)は、本実施例において使用するテス
トパターンをネガ型レジスト用のマスクパターンにより
示しており、同図に示すように、このテストパターンは
、近接した他のスペースのない方形のスペース領域3の
中央に終端のあるスペースパターン4により構成されて
いる。
このようなテストパターンを使用すると、第3図b)に
示すように、周囲に他のラインの無いスペース3の内部
に擬似断面4aのあるスペースパターン4が形成される
。従って、この擬似断面4aを斜め上方から電子顕微鏡
観察が可能である。
第4図(a)およびら)は、第3図(a)に示したテス
トパターンと同様に、スペース状のレジストパターンの
検証を行う際に有利に使用することができるテストパタ
ーンの他の例を示す図である。
第4図(a)に示すテストパターンは、近接した他のス
ペースのない方形のスペース領域3に対して、その互い
に対面する1対の辺にそれぞれ終端を有する1対のスペ
ースパターン4を備えている。
また、第4図(b)に示すテストパターンは、やはり近
接した他のスペースのない方形のスペース領域3に対し
て、その各辺に終端を有する4本のスペースパターン4
を備えている。
このような形状のテストパターンを使用することにより
、検証すべきレジストパターンには互いに異なる方向の
擬似端面が形成されるので、レジストパターンを形成し
た後の電子顕微鏡観察が容易になる。
発明の詳細 な説明したように、本発明に係るリソグラフィプロセス
の検証方法によれば、テストパターンを形成したウェハ
を破断することなく電子顕微鏡によるレジストパターン
の観察が可能である。
従って、検証作業に要する時間を短縮することが可能で
あると共に、ウェハを破壊することなく検証することが
できるのでウェハの消費が少なく、最終的にリソグラフ
ィ工程を伴うデバイスの製造コストを低減させることが
できる。
【図面の簡単な説明】
第1図(a)およびら)は、本発明に係る方法を実施す
る際に使用することができるテストパターンとそのテス
トパターンを使用して形成されたレジストパターンの形
状を示す図であり、 第2図(a)およびら)は、第1図(a)に示したテス
トパターンと同様な検証ができる他のテストパターンの
例を示す図であり、 第3図(a)およびら)は、本発明に係る方法を実施す
る際に使用することができる他のテストパターンとその
テストパターンを使用して形成されたレジストパターン
の形状を示す図であり、第4図(a)およびQ))は、
第3図(a)に示したテストパターンと同様な検証がで
きる他のテストパターンの例を示す図であり、 第5図(a)およびら)は、従来のりソグラフィプロセ
スの検証方法を説明するための図である。 〔主な参照番号〕 1・・・スペース領域、 2・・・ラインパターン、 3・・・スペース領域、 4・・・スペースパターン、 2a、4a・・・擬似端面 10・・・ウェハ 20a・・・ライン、 20b・・・スペース 第1図 第3図 第2図 (a) (b) a 第4図 (a) (b) 1、、、、スペース 2、、、、ライン

Claims (1)

    【特許請求の範囲】
  1.  半導体ウェハ上に塗布したレジスト層をリソグラフィ
    により所定のテストパターンにパターニングした後、形
    成されたレジストパターンを顕微鏡観察することによっ
    て該パターンを形成したときのリソグラフィプロセスを
    検証する方法において、該ウェハ上に形成されるライン
    またはスペースからなるレジストパターンが、該パター
    ンの長尺方向に対して直角な端面を形成するようなテス
    トパターンを含み、該ウェハを破壊することなく該レジ
    ストパターンの端面を観察することにより該レジストパ
    ターンを形成した際のリソグラフィプロセスを評価する
    ことを特徴とするリソグラフィプロセスの検証方法。
JP2102508A 1990-04-18 1990-04-18 リソグラフィプロセスの検証方法 Pending JPH042114A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2102508A JPH042114A (ja) 1990-04-18 1990-04-18 リソグラフィプロセスの検証方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2102508A JPH042114A (ja) 1990-04-18 1990-04-18 リソグラフィプロセスの検証方法

Publications (1)

Publication Number Publication Date
JPH042114A true JPH042114A (ja) 1992-01-07

Family

ID=14329336

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2102508A Pending JPH042114A (ja) 1990-04-18 1990-04-18 リソグラフィプロセスの検証方法

Country Status (1)

Country Link
JP (1) JPH042114A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5301065A (en) * 1992-09-04 1994-04-05 Industrial Technology Research Institute Compact zoom lens system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5301065A (en) * 1992-09-04 1994-04-05 Industrial Technology Research Institute Compact zoom lens system

Similar Documents

Publication Publication Date Title
JPH07183345A (ja) 半導体装置
JPH042114A (ja) リソグラフィプロセスの検証方法
JP2006154265A (ja) レチクル及び半導体装置の製造方法
JP2975843B2 (ja) 測長用モニター
JP4801268B2 (ja) 電子ビーム露光用マスク、電子ビーム露光方法および半導体装置の製造方法
US6741733B1 (en) Drawing pattern verifying method
KR100796202B1 (ko) 프로브 카드의 프로브 구조물 제조 방법
DE102004007690B3 (de) Integrierte Schaltungsanordnung
JPH03209711A (ja) 半導体装置の製造方法
TWI903826B (zh) 用於光學鄰近修正的圖案與光罩圖案的設計方法
KR100339414B1 (ko) 반도체 파워 라인 분석용 패드의 형성 방법
JPH01189923A (ja) 半導体装置の製造方法
JPH01186624A (ja) 半導体装置の製造方法
JP2789743B2 (ja) 半導体装置の製造方法
JPH01125826A (ja) 荷電ビーム描画方法
JPH07211849A (ja) リードフレーム
JPS602955A (ja) ホトマスクの作成方法
JP2853471B2 (ja) 半導体集積回路装置の製造方法
JP2979682B2 (ja) マップを利用した半導体装置の組立方法
JPS61190940A (ja) パタ−ン形成法
JPH02203587A (ja) プリント配線板
JPS61166026A (ja) 位置合わせ方法
JPS6331132A (ja) パタ−ン描画精度検査方法
JPH0336290B2 (ja)
JPS58182262A (ja) 半導体集積回路装置